FR2653614A1 - Boucle de verrouillage de phase avec commande a glissement de phase. - Google Patents
Boucle de verrouillage de phase avec commande a glissement de phase. Download PDFInfo
- Publication number
- FR2653614A1 FR2653614A1 FR9003159A FR9003159A FR2653614A1 FR 2653614 A1 FR2653614 A1 FR 2653614A1 FR 9003159 A FR9003159 A FR 9003159A FR 9003159 A FR9003159 A FR 9003159A FR 2653614 A1 FR2653614 A1 FR 2653614A1
- Authority
- FR
- France
- Prior art keywords
- signal
- phase
- counter
- frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 43
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000009747 swallowing Effects 0.000 claims description 28
- 230000010354 integration Effects 0.000 claims description 6
- 230000004913 activation Effects 0.000 description 16
- 238000010200 validation analysis Methods 0.000 description 16
- 230000010355 oscillation Effects 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 5
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 description 4
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
L'invention concerne une boucle à verrouillage de phase commandée par glissement de phase. Elle comporte un oscillateur commandé en tension pour générer un signal de fréquence, un diviseur binaire programmable de fréquence pour produire un signal divisé en fréquence en réponse à l'application d'un signal de fréquence, les moyens de division de fréquence programmables comportant un compteur à prédétermination à facteur d'échelle 2, un compteur "à avalement" et un compteur principal. La phase du signal divisé en fréquence est comparée avec la phase d'un signal de fréquence de référence et le résultat de comparaison est intégré et appliqué à un oscillateur commandé en tension. Un compteur à avalement à conversion numérique/analogique et un compteur à conversion numérique/analogique effectuent une conversion du signal dérivé du signal de fréquence en un signal modulé en largeur d'impulsion en correspondance au signal de résultat de la comparaison de phase sur une échelle préétablie de comptage dont les valeurs sont comprises entre 0 et 2M - 1. Application aux oscillateurs commandés par fréquence de grande précision.
Description
La présente invention concerne une boucle à verrouil-
lage de phase à commande par glissement de phase pour la génération d'un signal de sortie commandé en fréquence.
Les boucles analogues et numériques (PLL) à verrouil-
lage de phase sont utilisées de façon très répandue pour la commande de haute précision d'oscillateurs commandés en fréquence pour des systèmes de communication par ondes
hertziennes ou des systèmes similaires.
Un exemple d'une boucle à verrouillage de phase capable de produire un signal de sortie ayant un rapport de signal
d'onde porteuse/bruit (C/N) élevé est une boucle à verrouil-
lage de phase commandée par glissement de phase, décrit dans la publication japonaise de brevet mise à la disposition du
public n0 63(1988)-26589.
La PLL à commande par glissement de phase décrite dans ce document comporte un oscillateur commandé en tension (VCO), un comparateur de phase, un filtre passe-bas (LPF), et un diviseur de fréquence programmable qui comprend un compteur à prédétermination à facteur d'échelle 2 du type à avalement d'impulsions (pulse-swallow-type 2-scale- factor prescaler), un compteur à avalement (swallow counter) et un
compteur principal.
La boucle à verrouillage de phase à commande par glissement de phase comporte également un générateur de signaux en dents de scie pour diviser un rapport de division variable par (n + q) (q étant un nombre entier autre que 0) pendant chaque période T et pour générer un signal d'ondes en dents de scie de période T. Le signal de sortie du générateur de signal d'ondes en dents de scie est ajouté ou soustrait par le filtre passe-bas de manière à ce qu'une forme d'ondes de glissement de phase du signal de sortie du comparateur de
phase sera annulée.
Avec l'agencement de circuit ci-dessus, puisqu'il n'y a pas production d'ondulation dans une tension de commande, en particulier une tension basse, appliquée à l'oscillateur
commandé en tension, le facteur de bruit (NF) de l'oscilla-
teur commandé en tension est augmenté et l'oscillateur est capable de produire un signal de sortie ayant un rapport onde
porteuse/bruit élevé.
Dans le diviseur de fréquence programmable, quand le compteur à prédétermination à facteur d'échelle 2 possède des rapports de division de 2M et 2M + 1, le compteur à avalement compte m impulsions selon un nombre préétabli m, et le compteur principal divise la fréquence d'entrée par n selon un nombre préétabli n. Pendant une période de comptage à m pendant lequel n impulsions sont en train d'être comptées par le compteur principal, le compteur à prédétermination à facteur d'échelle 2 divise la fréquence d'entrée par 2M + 1, et pendant la période de comptage restant (n - m), le compteur à prédétermination à facteur d'échelle 2 divise la fréquence M
d'entrée par 2.
Le rapport de division total q du diviseur de fréquence programmable est égal à: q = m x (2M + 1) + (n - m) x 2M =m + 2M x n...(1) La boucle à verrouillage de phase (PLL) à commande par glissement de phase est capable de commander une fréquence d'oscillation avec un niveau de précision très élevé mais
l'agencement de circuit est relativement complexe.
Le nombre m préréglé est compris entre 0 et 2M - 1 afin
de générer un signal à fournir au filtre passe-bas pour l'an-
nulation de la forme d'onde de glissement de phase. Basés sur ce fait, des efforts pour réduire l'importance du circuit ont
été dirigés vers l'addition d'un convertisseur numérique/ana-
logique qui compte les impulsions de sortie du compteur à prédétermination à facteur d'échelle 2 pendant un intervalle
sur lequel le rapport de division de ce compteur à prédétermi-
M
nation à facteur d'échelle 2 est une valeur constante de 2M.
Cependant, le convertisseur numérique/analogique
possède une plage de conversions qui est limitée à un compta-
M ge d'impulsions qui varie de 0 à n - 2M, et pour cette raison, il n'est pas capable de réaliser un signal de sortie
à fréquence multiple. Il est nécessaire d'éliminer ce désa-
vantage vu la demande pour une commande de fréquence extrê-
mement précise, une réduction de l'importance des circuits,
et du nombre de cycles de traitement du signal.
Un des buts de la présente invention est de fournir une
boucle à verrouillage de phase (PLL) à commande par glisse-
ment de phase capable de générer un signal local d'oscilla-
tion à haute fréquence ou un signal d'oscillation envoyé par transmission à des intervalles ou pas successifs dans un
transmetteur/receveur radio ou similaire.
Un autre but de la présente invention est de présenter une boucle à verrouillage de phase à commande par glissement de phase ayant un agencement de circuit relativement simple afin de réduire l'importance du circuit lui-même et le traitement du signal, et qui commande de façon précise une
fréquence d'oscillation.
Encore un autre but de la présente invention est de présenter une boucle à verrouillage de phase à commande par glissement de phase comportant un oscillateur commandé en tension pour.générer un signal de fréquence, des moyens binaires programmables de division de fréquence pour produire un signal de fréquences divisées en réponse à l'application dudit signal de fréquence, lesdits moyens programmables de
division de fréquence comportant un compteur à prédétermi-
nation à facteur d'échelle 2 (2-scale-factor prescaler), un
compteur à avalement (swallow counter) et un compteur prin-
cipal, des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence, intégrant un
signal à comparaison de phase, et appliquant le signal inté-
gré audit oscillateur commandé par tension, et des moyens de conversion numérique/analogique ayant un compteur à avalement à conversion numérique/analogique et un compteur à conversion numérique/analogique et conçus pour fonctionner avec lesdits moyens binaires programmables de division de fréquence pour convertir en numérique/analogique un signal obtenu à partir dudit signal de fréquence en un signal modulé en largeur d'impulsion correspondant audit signal de comparaison de phase à un comptage préréglé d'une valeur comprise entre 0
et 2M - 1.
Encore un autre but de la présente invention est de fournir une boucle à verrouillage de phase à commande par glissement de phase comportant un oscillateur commandé en
tension pour générer un signal de fréquence, des moyens bi-
naires programmables de division de fréquence pour produire un signal divisé en fréquence en réponse à l'application dudit signal de fréquence, lesdits moyens programmables de
division de fréquence comportant un compteur à prédétermi-
nation à facteur d'échelle 2 (2-scale-factor prescaler), un
compteur à avalement (swallow counter) et un compteur prin-
cipal, des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence, intégrant un
signal à comparaison de phase, et appliquant le signal inté-
gré audit oscillateur commandé en tension, et un compteur à conversion numérique/analogique fonctionnant en combinaison avec ledit compteur principal pour provoquer le comptage d'impulsions par ledit compteur à avalement afin de produire un signal modulé en largeur d'impulsion correspondant audit signal de comparaison de phase après que ledit compteur ait terminé de compter des impulsions, et pour ajouter ledit
signal modulé en largeur d'impulsion audit signal de compa-
raison de phase.
Un autre but encore de la présente invention est de fournir une boucle à verrouillage de phase à commande par glissement de phase comportant un oscillateur commandé en
tension pour générer un signal de fréquence, des moyens bi-
naires programmables de division de fréquence pour produire un signal divisé en fréquence en réponse à l'application dudit signal de fréquence, lesdits moyens programmables de
division de fréquence comportant un compteur à prédétermi-
nation à facteur d'échelle 2 (2-scale-factor prescaler), un
compteur à avalement (swallow counter) et un compteur princi-
pal, des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence, intégrant un signal comparé en phase, et appliquant le signal intégré audit oscillateur commandé en tension, et un compteur à conversion numérique/analogique capable de fonctionner avec ledit compteur à avalement pour faire effectuer le comptage d'impulsions par ledit compteur principal afin de produire un signal modulé en largeur d'impulsion correspondant audit signal comparé en phase après la terminaison de comptage d'impulsions par ledit compteur à avalement, et pour ajouter ledit signal modulé en largeur d'impulsion audit signal de
comparaison de phase.
D'autres buts, avantages et caractéristiques de l'in-
vention apparaîtront à la lecture de la description d'un mode
de réalisation de l'invention, faite à titre non limitatif et en regard du dessin annexé, o: - la figure 1 est un diagramme schématique d'une boucle à verrouillage de phase (PLL) à commande par glissement de phase selon un mode de réalisation de la présente invention; - la figure 2 est un diagramme schématique d'une boucle à verrouillage de phase (PLL) à commande par glissement de phase selon un autre
mode de réalisation de la présente inven-
tion; et - la figure 3 est un diagramme schématique d'une autre
unité programmable de division de fré-
* quence pour utilisation dans la PLL à commande par glissement de phase illustrée
sur la figure 2.
La figure 1 illustre une boucle à verrouillage de phase (PLL) à commande par glissement de phase selon un mode de réalisation de la présente invention. La PLL à commande par glissement de phase sur cette figure comporte un oscillateur de référence/diviseur 12, un oscillateur à quartz 12x, un
comparateur de phase 14, un filtre passe-bas 16, un oscilla-
teur commandé en tension (VCO) 18 et un diviseur de fréquence
programmable 22.
Quand le VCO 18 est enclenché et se verrouille, il
fournit un signal de sortie F0.
Plus particulièrement, un signal de fréquence de référence FR est produit par l'oscillateur/diviseur 12 de
référence et envoyé au comparateur de phase 14.
Un signal FC dont la fréquence soit être divisée est envoyé par le VCO 18 au diviseur de fréquence programmable 22, qui applique'un signal divisé en fréquence FD, ayant la même fréquence que celle du signal de fréquence de référence FR,
au comparateur de phase 14.
Le comparateur de phase 14 fournit un signal comparé en phase Sp au filtre passe-bas 16, qui applique un signal de p commande intégré SC au VCO 18. Le diviseur programmable 22 de fréquence envoie au filtre passe- bas 16 un signal DAp à
conversion de largeur d'impulsion qui correspond à un glisse-
ment et à un décalage de phase du signal Sp comparé en phase.
Pendant ce temps, le signal DAp converti en largeur d'impul-
sion et le signal Sp comparé en phase sont transmis au filtre
passe-bas 16 de telle manière qu'ils s'annulent mutuellement.
Le signal de commande SC fournit par le filtre passe-bas 16 prend la forme d'une tension (courant) continue qui comporte
ainsi une ondulation résiduelle réduite.
Le mode de fonctionnement tel que décrit dans ses principes est connu du document de brevet japonais rendu disponible au public n 63(1988)-26589, par exemple, et ne
sera pas décrit en plus de détail.
Le diviseur programmable 22 de fréquence, qui constitue
un élément essentiel de la présente invention, sera mainte-
nant décrit.
Le diviseur de fréquence programmable 22 comporte un compteur à prédétermination 32 à facteur d'échelle 2 auquel est envoyé le signal FC à diviser en fréquence et qui comprend des rapports de division sélectionnables, un compteur "à avalement" (swallow counter) 34, un compteur principal 36, un compteur "à avalement" à conversion numérique/analogique 38, un compteur principal à conversion numérique/analogique 40 et
une porte 42.
Le signal FD divisé en fréquence et le signal DAp converti en largeur d'impulsion sont générés par le diviseur programmable 22 de fréquence de la manière suivante:
Dans la description, on a représenté par CK un signal
d'horloge divisé à une fréquence intermédiaire, par ST1 un
signal d'initialisation pour le diviseur de fréquence pro-
o10 grammable 22, ST2 ET STO représentent des signaux de vali-
dation et d'inhibition respectivement pour le compteur "à avalement" 34, par MOD un signal de commande de division pour OD le compteur 32 à prédétermination à facteur d'échelle 2, MOD1 est un signal de sortie du compteur "à avalement" 34, MOD2
est le signal de sortie du compteur "à avalement" à conver-
sion numérique/analogique 38, m et n sont des codes (nombres) de fixation de rapport de division, et p et q sont des codes
(nombres) de fixation de conversion numérique/analogique.
Le compteur à avalement 34 compte (m + 2 M) impulsions du signal CK d'horloge divisé à fréquence intermédiaire selon le code de fixation de rapport de division m. Le compteur principal 36 compte (n - 1) impulsions du signal d'horloge CK selon le code n de fixation du rapport de division. Le compteur à avalement à conversion numérique/analogique 38 compte p impulsions du signal d'horloge CK selon le code fixé p de conversion numérique/analogique. Le compteur principal à conversion numérique/analogique 40 compte (q + 2M) impulsions et compte également le signal d'horloge CK
selon le codè q d'établissement de conversion numérique/ana-
logique.
Le compteur à prédétermination 32 à facteur d'échelle 2
divise la fréquence du signal FC par 2M + 1 pendant un inter-
valle pendant lequel le signal de commande de division MOD est à son niveau haut (H), et divise la fréquence du signal FC par 2 pendant un intervalle pendant lequel le signal MOD de commande de division est à son niveau bas (L). Le signal CK d'horloge divisé à fréquence intermédiaire est produit par le compteur à prédétermination 32 quand le signal FC est divisé
en fréquence de cette manière.
Le compteur principal 36 divise, par division en
fréquence, le signal d'horloge divisé à fréquence intermé-
diaire CK par n - 1, produisant ainsi le signal FD divisé
en fréquence et envoie le signal d'activation ou de valida-
tion ST1 chaque fois qu'il a compté (n - 1) impulsions.
En réponse au signal d'activation ou de validation ST1, le compteur principal à conversion numérique/analogue met le signal DAp converti en largeur de phase à un niveau haut pendant un intervalle pendant lequel il compte (q + 2M)
impulsions du signal CK d'horloge divisé à fréquence intermé-
diaire. Apres avoir décompté les (q + 2 M) impulsions, le compteur principal 40 à conversion numérique/analogique envoie le signal d'activation ou de validation ST2. Le compteur principal à conversion numérique/analogique 40 maintient le..signal DAp converti en largeur d'impulsion à son niveau bas jusqu'à l'application, à celui-ci, du prochain
signal d'activation ou de validation ST1.
Le compteur à avalement 38 à conversion numérique/ana-
logique est adapté à répondre au signal de validation STl pour mettre le signal de sortie MOD2 à son niveau haut
pendant un intervalle de comptage de p impulsions du si-
gnal CK d'horloge divisé à fréquence intermédiaire. Apres avoir compté les p impulsions, le compteur à avalement à
conversion numérique/analogique 38 génère le signal d'inhi-
bition STO. Le compteur à avalement à conversion numéri-
que/analogique 38 maintient le signal de sortie MOD2 à son niveau bas jusqu'à l'arrivée du prochain signal d'activation
ou de validation ST1.
Quand le signal d'activation ou de validation ST1 arri-
ve, le compteur à avalement 34 compte p impulsions du signal d'horloge CK divisé à fréquence intermédiaire pendant que le compteur à avalement à conversion numérique/analogique 38 est en train de compter les p impulsions. Apres l'inhibition du compteur à avalement 34 par le signal d'inhibition STO, il compte de nouveau le signal CK d'horloge dès l'arrivée du signal d'activation ou de validation ST2. Pendant que le compteur à avalement 34 compte les (m + 2M - p) impulsions restantes du signal d'horloge CK, il maintient le signal de sortie MOD1 à son niveau haut. Le compteur à avalement 34 maintient le signal de sortie MOD1 à son niveau bas jusqu'à ce qu'un prochain signal d'activation ou de validation ST2
soit envoyé au compteur.
La porte 42 met le signal MOD de commande de division à
son niveau haut quand n'importe lequel des signaux de sor-
tie MD1 MOD2 est à son niveau haut. La porte 42 maintient le signal de commande de division MOD à son niveau bas uniquement quand les signaux MOD1, MOD2 de sortie sont tous
les deux à niveau bas.
Le rapport global d de division du diviseur programma-
ble 22 de fréquence s'exprime par: d = (2 + 1) x (m + 2M) + 2M x [n - 1 (m + 2M)] = m + 2M x n...(2) Le nombre e d'impulsions comptées dans le signal à conversion de largeur d'impulsion DAp est égal à: e = (2M + 1) x p + 2M x (q + 2M - p) = p + 2 x q + 22M...(3)
Le train d'impulsions sortant du compteur principal à conver-
sion numérique/analogique 40 a un rapport w de largeur d'impulsion exprimé par:
WM 2
xq+2.(4) w = p +2M x q + 22M..4 m + 2 x n Quand on prend la moyenne du train d'impulsions, on obtient une tension (ou courant) converti de numérique en analogique qui est proportionnelle à p + 2M x q + 22M, en d'autres termes, le signal converti en largeur d'impulsion DAp. Les grandeurs-codes m, n, p, q sont sujets aux limitations suivantes: 0 _ p < 2, 0 < m < 2M, q + 2M+ < n... (5) Par exemple, quand M = 5 (c'est-à-dire les rapports de
division du compteur à prédétermination 32 à facteur d'échel-
le 2 sont 32; 33), si le code q d'établissement de conversion
numérique/analogique est de 5 éléments binaires, alors puis-
que le code p d'établissement de conversion numérique/analo-
gique est également de 5 éléments binaires, 0 p + 25 x q < 210..(6)
Ainsi, il est possible d'effectuer la conversion numéri-
que/analogique avec une précision de 1 024 points, c'est-à-
dire 10 bits.
Pour autant qu'il soit possible d'obtenir une tension (ou courant) convertie en numérique/analogique de grande précision correspondant à un glissement de phase et un décalage de phase pendant une période de temps comptée pendant laquelle le signal FC est en train d'être divisé en fréquence par (n.2M + m), le VCO 18 est capable de produire un signal de sortie F0 de très grande précision ayant un
rapport onde porteuse/bruit élevé et un bon facteur de bruit.
La PLL à commande par glissement de phase construit
comme ci-dessus est d'une simplicité relative tout en garan-
tissant une réduction de l'importance du circuit et du traitement de signal, et elle est capable de commander une
fréquence d'oscillation avec grande précision.
La figure 2 illustre une PLL à commandé par glissement de phase selon un autre mode de réalisation de la présente
invention. La PLL à commande par glissement de phase, illus-
trée sur la figure 2, possède un oscillateur de référence/di-
viseur 112, un oscillateur à quartz 112x, un comparateur de phase 114, un filtre passe-bas 116, un oscillateur commandé en tension (VCO) 118 et un diviseur programmable 112A de fréquence. Quand le VCO 118 s'enclenche et devient verrouillé, il
donne un signal de sortie FO. Le fonctionnement de l'os-
cillateur de référence/diviseur 112, de l'oscillateur à
quartz 112x, du comparateur de phase 114, du filtre passe-
bas 116, et du VCO 118 est le même que dans le cas considéré en relation avec la figure 1. Les détails ne sont pas repris ci-après. Le diviseur programmable 122A de fréquence, qui est un élément essentiel de la présente invention, sera maintenant
décrit ci-dessous.
Le diviseur programmable 122A de fréquence incorpore un compteur à prédétermination 132 à facteur d'échelle 2 rece- vant à son entrée le signal FC à diviser en fréquence et qui
a des rapports de divisions que l'on peut choisir, il compor-
te aussi un compteur à avalement 134, un compteur princi-
pal 136, et un compteur à conversion numérique/analogique 140.
Le signal F divisé en fréquence et le signal DAp converti en largeur d'impulsion sont générés par le diviseur programmable 122A de fréquence comme suit: La référence CK indique un signal d'horloge divisé à fréquence intermédiaire, STl est un signal d'activation ou de validation pour le diviseur programmable 122A de fréquence, ST2 un signal d'activation ou de validation pour le compteur à avalement 134, MOD un signal de commande de division pour le compteur à prédétermination 132 à facteur d'échelle 2, m et n sont des codes (numéraux) d'établissement de rapport de division, et p est le code (numéral) d'établissement de
conversion numérique/analogique.
Le compteur à prédétermination 132 à facteur d'échel-
le 2 divise la fréquence du signal FC par 2M + 1 pendant un
intervalle durant lequel le signal de commande de divi-
sion MOD est à son niveau haut (H), et divise la fréquence du signal FC par 2 pendant un intervalle durant lequel le
signal de commande de division MOD est à son niveau bas (L).
Le signal CK d'horloge divisé à fréquence intermédiaire est
généré par le compteur à prédétermination 32 quand le si-
gnal FC est divisé en fréquence de cette manière.
Quand le signal d'activation ou de validation ST2 est présent, le compteur à avalement 134 maintient le signal de commande de division MOD à son niveau haut pendant qu'il est en train de compter m impulsions du signal CK d'horloge divisé à fréquence intermédiaire. Le compteur à avalement 134 maintient ensuite le signal de commande de division MOD à son niveau bas jusqu'à l'arrivée du prochain signal d'activation
ou de validation ST2.
Le compteur principal 136 divise, par division en
fréquence, le signal CK d'horloge divisé à fréquence intermé-
diaire par n, donnant ainsi le signal divisé en fréquence FD, et émet le signal d'activation ou de validation STl chaque fois qu'il a compté n impulsions. En réponse au signal d'activation ou de validation ST1, le compteur 140 à conversion numérique/analogique met le signal DAp converti en largeur d'impulsion à son niveau haut pendant un intervalle durant lequel il compte p impulsions du signal CK d'horloge divisé à fréquence intermédiaire. Apres avoir compté les p impulsions, le compteur à conversion numérique/analogique 140 fournit le signal d'activation ou de
validation ST2. Le compteur à conversion numérique/analogi-
que 140 maintient le signal converti en largeur d'impul-
sion DAp à son niveau bas jusqu'au prochain signal d'acti-
vation ou de validation STl.
La figure 3 illustre un autre diviseur programmable 122B de fréquence qui peut être utilisé en place du diviseur programmable 122A de fréquence dans la PLL à commande par
glissement de phase illustrée sur la figure 2.
Le diviseur programmable 122B de fréquence est essen-
tiellement le même que le diviseur programmable 122A de fréquence sauf que le signal d'activation ou de validation ST1 est envoyé au compteur d'avalement 134 et un autre signal d'activation ou de validation ST21 est envoyé à un compteur 141
à conversion numérique/analogique.
La référence CK indique un signal d'horloge divisé à fréquence intermédiaire, ST1 est le signal d'activation ou de validation pour le diviseur programmable 122B de fréquence, ST21 est le signal d'activation ou de validation pour le compteur 141 à conversion numérique/analogique, MOD est un
signal de commande de division pour le compteur 132 à prédé-
termination à facteur d'échelle 2, m et n sont les codes (nombres) de fixation du rapport de division, et p est le
code (nombre) de fixation de la conversion numérique/analo-
gique.
Le compteur à prédétermination 132 à facteur d'échel-
le 2 divise la fréquence du signal FC par 2M + 1 pendant un intervalle durant lequel le signal de commande de division MOD est à son niveau haut (H), et divise la fréquence du signal FC par 2M pendant un intervalle durant lequel le signal de
commande de division MOD est à son niveau bas (L). Le si-
gnal CK d'horloge divisé à fréquence intermédiaire est fourni par le compteur à prédétermination 32 quand le signal FC est
divisé en fréquence de cette manière.
Quand on applique le signal d'activation ou de valida-
tion ST1, le compteur à avalement 134 maintient le signal de commande de division MOD à son niveau haut pendant qu'il compte m impulsions du signal d'horloge divisé à fréquence intermédiaire CK. Le compteur à avalement 134 génère le signal d'activation ou de validation ST21 après avoir terminé le comptage des m impulsions du signal d'horloge CK. Le compteur à avalement 134 maintient ensuite le signal de commande de division MOD à son niveau bas jusqu'à l'arrivée
du prochain signal d'activation ou de validation STl.
Le compteur principal 136 divise, par division en
fréquence, le signal d'horloge divisé à fréquence intermé-
diaire CK par n, générant ainsi le signal FD divisé en fréquen-
ce et il fournit le signal d'activation ou de validation ST1
chaque fois qu'il a compté m impulsions.
En réponse au signal d'activation ou de validation ST21, le compteur à conversion numérique/analogique 141 met le signal DAp converti en largeur d'impulsion à son niveau haut pendant un intervalle pendant lequel il compte p impulsions du signal d'horloge CK divisé à fréquence intermédiaire. Le compteur 141 à conversion numérique/analogique maintient ensuite 12e signal converti en largeur d'impulsion DAp à son niveau bas jusqu'à l'arrivée du prochain signal d'activation
ou de validation ST21.
Le rapport de division total q" des diviseurs de fréquence programmables 122A, 122B s'exprime par: q 35=2 +1) x m + 2 x (n - m)
M
=m + 2 x n...(7)
Le nombre e d'impulsions comptées du signal DAp conver-
ti en durée d'impulsion s'exprime par: e = 2M x P.
Le train d'impulsions du compteur à conversion numéri-
que/analogique possède un rapport d de durée d'impulsions défini par: 2M d = M x P...(8) m + 2 x n Quand on prend la moyenne du train d'impulsions, on obtient une tension (ou courant) convertie de numérique en analogique qui est proportionnelle à p, c'est-à-dire le signal DAp
converti en largeur d'impulsion.
Puisque l'expression n 2 2+1 + p doit être satisfaite afin d'obtenir un rapport de division variable de façon continue, le rapport de division q qui est variable de façon continue est donné par: q > 2M x (2M + p) = 2M+1 + 2M x p...(9) M Dans la gamme 0 < p < q - 2M, il est possible d'obtenir
une tension (ou courant) moyenne convertie en numérique/ana-
logique d'une grande précision; en d'autres termes, le
signal DAp converti en largeur d'impulsion, qui est propor-
tionnel au code (nombre) fixant le processus de conversion numérique/analogique et est inversement proportionnel à m + 2M x n, et le VCO 118 est donc capable de produire un signal de sortie F0 d'une très grande précision ayant un bon rapport
onde porteuse/bruit et un bon facteur de bruit.
De la description, on comprendra facilement que le
compteur à conversion numérique/analogique produit un signal converti en numérique/analogique qui est proportionnel au nombre d'impulsions comptées et inversement proportionnel au rapport de division total, et le rapport de division total est commandé par le compteur à avalement et le compteur principal. La limitation à laquelle sont sujets les rapports de division successifs est 2M+1 ou est plus élevée, et le signal d'entrée peut être divisé en fréquence par n selon le nombre n de préréglage au compteur principal sans avoir
besoin d'appliquer des additions ou des soustractions spé-
ciales. La PLL à commande par glissement de phase selon la
présente invention est relativement simple dans son agence-
ment pour annuler, de façon précise, une forme d'onde de glissement de phase du signal de sortie comparé en phase, qui est appliqué au VCO afin de commander la fréquence d'oscil-
lation avec un rapport onde porteuse/bruit élevé.
Bien entendu, la présente invention n'est pas limitée aux modes de réalisation décrits et représentés et elle est susceptible de nombreuses variantes accessibles à l'homme de
l'art sans que l'on ne s'écarte de l'esprit de l'invention.
Claims (3)
1.- Une boucle à verrouillage de phase à commande par glissement de phase, caractérisée en ce qu'elle comporte: - un oscillateur commandé en tension pour générer un signal de fréquence; - des moyens binaires programmables de division de fréquence pour donner un signal divisé en fréquence suite à l'application dudit signal de fréquence, lesdits moyens de division de fréquence programmables comportant un compteur à prédétermination à facteur d'échelle 2 (2-scale-factor prescaler), un compteur à avalement (swallow counter) et un compteur principal; - des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence, moyens intégrant un signal à comparaison de phase et appliquant le signal intégré audit oscillateur commandé en tension; et - des moyens de conversion numérique/analogique ayant un compteur à avalement à conversion numérique/analogique et un compteur à conversion numérique/analogique et conçus pour fonctionner avec lesdits moyens binaires programmables de division de fréquence pour convertir en numérique/analogique un signal obtenu dudit signal de fréquence en un signal modulé en largeur d'impulsion correspondant audit signal de comparaison de phase à un comptage préréglé dont la plage de fonctionnement est
de 0 à 2M - 1.
2.- Une boucle à verrouillage de phase à commande par glissement de phase, caractérisée en ce qu'elle comporte: - un oscillateur commandé en tension pour générer un signal de fréquence; - des moyens binaires programmables de division de fréquence pour produire un signal divisé en fréquence en réponse à l'application dudit signal de fréquence, lesdits moyens programmables de division de fréquence comportant un compteur à prédétermination à facteur d'échelle 2 (2-scale-factor prescaler), un compteur à avalement (swallow counter) et un compteur principal; - des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence,
intégrant un signal à comparaison de phase, et appli-
quant le signal intégré audit oscillateur commandé en tension; et
- un compteur à conversion numérique/analogique fonction-
nant en combinaison avec ledit compteur principal pour provoquer le comptage d'impulsions par ledit compteur à avalement afin de produire un signal modulé en largeur d'impulsion correspondant audit signal de comparaison de phase après que ledit compteur a terminé de compter des impulsions, et pour ajouter ledit signal modulé en largeur d'impulsion audit signal de comparaison de phase.
3.- Une boucle à verrouillage de phase à commande par glissement de phase, caractérisée en ce qu'elle comporte: - un oscillateur commandé en tension pour produire un signal de fréquence; - des moyens binaires programmables de division de fréquence pour produire un signal divisé en fréquence en réponse à l'application dudit signal de fréquence, lesdits moyens programmables de division de fréquence comportant un compteur à prédétermination à facteur d'échelle 2 (2-scale-factor prescaler), un compteur à avalement (swallow counter) et un compteur principal; - des moyens de comparaison et d'intégration de phase pour comparer la phase dudit signal divisé en fréquence avec la phase d'un signal de fréquence de référence,
intégrant un signal à comparaison de phase, et appli-
quant le signal intégré audit oscillateur commandé par tension; et - un compteur à conversion numérique/analogique capable de fonctionner avec ledit compteur à avalement pour effectuer le comptage d'impulsions par ledit compteur principal afin de produire un signal modulé en largeur d'impulsion correspondant audit signal comparé en phase après la fin du comptage d'impulsions par ledit compteur à avalement, et pour ajouter ledit signal modulé en largeur d'impulsion audit signal comparé en phase.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1272640A JP2892709B2 (ja) | 1989-10-19 | 1989-10-19 | スリップ位相制御ｐｌｌ |
| JP1278203A JPH088488B2 (ja) | 1989-10-24 | 1989-10-24 | 可変分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2653614A1 true FR2653614A1 (fr) | 1991-04-26 |
| FR2653614B1 FR2653614B1 (fr) | 1994-02-04 |
Family
ID=26550302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9003159A Expired - Fee Related FR2653614B1 (fr) | 1989-10-19 | 1990-03-13 | Boucle de verrouillage de phase avec commande a glissement de phase. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5045813A (fr) |
| KR (1) | KR930010693B1 (fr) |
| CA (1) | CA2010724C (fr) |
| DE (1) | DE4008781C2 (fr) |
| FR (1) | FR2653614B1 (fr) |
| GB (2) | GB9004556D0 (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0840456A3 (fr) * | 1990-10-22 | 1999-08-25 | NEC Corporation | Synthétiseur de fréquence à PLL permettant de changer la fréquence de sortie à une vitesse élevée |
| US5216374A (en) * | 1991-07-03 | 1993-06-01 | General Instrument Corporation | Frequency synthesizer utilizing pulse-width modulation of digital VCO control signal |
| JPH05206850A (ja) * | 1992-01-23 | 1993-08-13 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| US5256981A (en) * | 1992-02-27 | 1993-10-26 | Hughes Aircraft Company | Digital error corrected fractional-N synthesizer and method |
| JP2666682B2 (ja) * | 1993-05-28 | 1997-10-22 | 日本電気株式会社 | Ｐｌｌ回路 |
| US5483201A (en) * | 1993-09-30 | 1996-01-09 | At&T Corp. | Synchronization circuit using a high speed digital slip counter |
| GB2298726B (en) * | 1995-03-07 | 1998-06-10 | Sony Corp | Apparatus and method for setting a dividing ratio and apparatuses using the same |
| US5572168A (en) * | 1995-08-09 | 1996-11-05 | Lucent Technologies Inc. | Frequency synthesizer having dual phase locked loops |
| US5894239A (en) * | 1997-04-18 | 1999-04-13 | International Business Machines Corporation | Single shot with pulse width controlled by reference oscillator |
| JP2000357966A (ja) * | 1999-06-14 | 2000-12-26 | Toshiba Corp | 周波数シンセサイザ |
| DE19930168C2 (de) * | 1999-06-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung für einen Frequenzteiler |
| TWI264876B (en) * | 2001-03-21 | 2006-10-21 | Mediatek Inc | PLL frequency synthesizer |
| KR100492690B1 (ko) * | 2002-11-04 | 2005-06-07 | 매그나칩 반도체 유한회사 | 프리스케일러를 포함하는 위상 제어 루프 회로 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0089719A1 (fr) * | 1982-03-19 | 1983-09-28 | Philips Electronics Uk Limited | Synthétiseur de fréquences |
| EP0147307A2 (fr) * | 1983-12-27 | 1985-07-03 | Thomson-Csf | Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur |
| EP0171162A2 (fr) * | 1984-08-07 | 1986-02-12 | John Fluke Mfg. Co., Inc. | Synthétiseur de fréquence à boucle d'asservissement de phase avec un prédiviseur à module variable |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053739A (en) * | 1976-08-11 | 1977-10-11 | Motorola, Inc. | Dual modulus programmable counter |
| GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
| GB2173659B (en) * | 1985-02-06 | 1988-06-08 | Plessey Co Plc | Frequency synthesisers |
| JPS6326589A (ja) * | 1986-07-18 | 1988-02-04 | Japan Radio Co Ltd | Ｇｐｓ用見通し情報付き地図デ−タ作成装置 |
| CA1290407C (fr) * | 1986-12-23 | 1991-10-08 | Shigeki Saito | Synthetiseur de frequence |
-
1990
- 1990-02-21 US US07/483,056 patent/US5045813A/en not_active Expired - Fee Related
- 1990-02-22 CA CA002010724A patent/CA2010724C/fr not_active Expired - Fee Related
- 1990-03-01 GB GB909004556A patent/GB9004556D0/en active Pending
- 1990-03-13 FR FR9003159A patent/FR2653614B1/fr not_active Expired - Fee Related
- 1990-03-16 GB GB9005908A patent/GB2237158B/en not_active Expired - Fee Related
- 1990-03-19 KR KR1019900003667A patent/KR930010693B1/ko not_active IP Right Cessation
- 1990-03-19 DE DE4008781A patent/DE4008781C2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0089719A1 (fr) * | 1982-03-19 | 1983-09-28 | Philips Electronics Uk Limited | Synthétiseur de fréquences |
| EP0147307A2 (fr) * | 1983-12-27 | 1985-07-03 | Thomson-Csf | Synthétiseur de fréquences à division fractionnaire, à faible gigue de phase et utilisation de ce synthétiseur |
| EP0171162A2 (fr) * | 1984-08-07 | 1986-02-12 | John Fluke Mfg. Co., Inc. | Synthétiseur de fréquence à boucle d'asservissement de phase avec un prédiviseur à module variable |
Non-Patent Citations (1)
| Title |
|---|
| 39th IEEE VEHICULAR TECHNOLOGY CONFERENCE, MAI 1-3, 1989, VOLUME I, PAGES 215-219, NEW YORK USA. K. YAMASITA ET AL.: "FREQUENCY STABILIZING METHOD USING PSCL (PHASE SLIP-CONTROLLED LOOP). * |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2010724A1 (fr) | 1991-04-19 |
| CA2010724C (fr) | 1994-05-24 |
| KR930010693B1 (ko) | 1993-11-05 |
| GB9004556D0 (en) | 1990-04-25 |
| GB2237158A (en) | 1991-04-24 |
| KR910008969A (ko) | 1991-05-31 |
| FR2653614B1 (fr) | 1994-02-04 |
| GB2237158B (en) | 1993-08-25 |
| DE4008781C2 (de) | 1994-01-27 |
| US5045813A (en) | 1991-09-03 |
| DE4008781A1 (de) | 1991-04-25 |
| GB9005908D0 (en) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2653614A1 (fr) | Boucle de verrouillage de phase avec commande a glissement de phase. | |
| KR101841169B1 (ko) | 다중-대역 발진기를 갖는 위상-고정 루프, 및 이를 교정하기 위한 방법 | |
| US4580107A (en) | Phase lock acquisition system having FLL for coarse tuning and PLL for fine tuning | |
| FR2473818A1 (fr) | Recepteur superheterodyne double | |
| US20120081158A1 (en) | Reference clock sampling digital pll | |
| FR2626690A1 (fr) | Circuit de maintien d'un signal d'horloge | |
| US6392493B1 (en) | Fractional-N frequency synthesizer | |
| FR2715012A1 (fr) | Synthèse en fréquence par fractions N à correction d'erreur résiduelle et procédé associé. | |
| FR2687522A1 (fr) | Synthetiseur de frequence a nombre n fractionnaire employant plusieurs accumulateurs avec recombinaison en serie, procede de mise en óoeuvre, et radiotelephone l'utilisant. | |
| FR2711868A1 (fr) | Dispositif de commande automatique en fréquence. | |
| FR2798019A1 (fr) | Synthetiseur de frequences a boucle de phase | |
| FR2554994A1 (fr) | Dispositif de generation d'une frequence fractionnaire d'une frequence de reference | |
| EP1290783B1 (fr) | Synthetiseur a modulation numerique | |
| US7430265B2 (en) | Circuit arrangement provided with a phase-locked loop and transmitter-receiver with said circuit arrangement | |
| FR2462815A1 (fr) | Synthetiseur de frequence a boucle a verrouillage de phase | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| EP1887750A1 (fr) | Dispositif de modulation par décalage de fréquence | |
| EP0075376B1 (fr) | Procédé de gestion des commandes de fréquence d'un poste émetteur-récepteur et de la programmation du compteur programmable de son synthétiseur numérique de fréquence | |
| US5990673A (en) | Digital phase comparator | |
| EP0661816A1 (fr) | Synthétiseur de fréquences à boucle unique et ensemble électronique comportant un tel synthétiseur | |
| EP1193877A1 (fr) | Synthétiseur de fréquences à diviseur fractionnaire et à réponse rapide, et procédé de synthèse de fréquences correspondant | |
| EP0434527B1 (fr) | Synthétiseur hyperfréquence à division fractionnaire | |
| EP1710916A1 (fr) | Boucle à asservissement de phase | |
| FR2548488A1 (fr) | Dispositif de generation d'un signal module en frequence | |
| FR2685990A1 (fr) | Detecteur de verrouillage d'une boucle a verrouillage de phase. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |