FR2649851A1 - ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT SUPPORT - Google Patents
ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT SUPPORT Download PDFInfo
- Publication number
- FR2649851A1 FR2649851A1 FR9008937A FR9008937A FR2649851A1 FR 2649851 A1 FR2649851 A1 FR 2649851A1 FR 9008937 A FR9008937 A FR 9008937A FR 9008937 A FR9008937 A FR 9008937A FR 2649851 A1 FR2649851 A1 FR 2649851A1
- Authority
- FR
- France
- Prior art keywords
- connection
- circuit
- terminals
- substrate
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Disposition d'un circuit intégré 11 sur un support de circuit multicouches à traversées de contact 15 avec des fils de liaison entre les bornes de raccordement à la puce et au substrat 12-20, caractérisée en ce que les bornes de raccordement au substrat 20 sont disposées dans une bande de bornes de raccordement 26 étroite, parallèle à la bordure 13 de la zone de montage 22 de la puce, en une succession, de dimension et de géométrie à peu près identique à celle des bornes de raccordement à la puce 12 sur le circuit, dans le plan de la surface du substrat 14, en s'étendant sous le circuit 11, sur les pistes conductrices minces 19 allant des bornes de raccordement au substrat 20 à une bande de bordure 25 de la zone de montage 22 de la puce, en s'y déployant, en finissant sur les extrémités frontales mutuellement décalées des traversées 16 qui présentent une section transversale notablement plus grande que la largeur des pistes conductrices 19.Arrangement of an integrated circuit 11 on a multilayer circuit support with contact feedthroughs 15 with connecting wires between the terminals for connection to the chip and to the substrate 12-20, characterized in that the terminals for connection to the substrate 20 are arranged in a narrow strip of connection terminals 26, parallel to the edge 13 of the mounting zone 22 of the chip, in a succession, of dimension and geometry approximately identical to that of the terminals for connection to the chip 12 on the circuit, in the plane of the surface of the substrate 14, extending under the circuit 11, on the thin conductive tracks 19 going from the terminals for connection to the substrate 20 to an edge strip 25 of the mounting area 22 of the chip, by deploying therein, finishing on the mutually offset front ends of the bushings 16 which have a cross-section notably greater than the width of the conductive tracks 19.
Description
Disposition d'un circuit intégré sur un support de circuit L'inventionLayout of an integrated circuit on a circuit support The invention
concerne une disposition de circuit intégré sur un support de circuit multicouches à traversées de contact avec des fils de liaison entre les bornes de la relates to an integrated circuit arrangement on a multilayer circuit support with contact bushings with connecting wires between the terminals of the
puce et du substrat.chip and substrate.
Une telle disposition est pratiquement connue par le EP-A 0 272 046 ou par la publication PCT WO 87/01510. Le support de circuit qui est de structure multicouches et dont les plans de pistes conductrices sont en contact sélectif entre eux au moyen de traversées (voir EP-A 0 220 508) présente, dans la zone de montage de la puce, un enfoncement à parois latérales en décrochement, dont les -degrés sont constitués par des plans de substrat différents du support de circuit et sont munis de bornes pour les raccordements de liaison aux bornes de raccordement au circuit. Par cet échelonnement réalisé transversalement par rapport à la bordure du circuit, on peut loger le long de la bordure plus de bornes du substrat que dans le sas d'une bande étroite située le long de la bordure du circuit. Dans cet échelonnement large, il est avantageux que les bornes de raccordement au substrat puissent être conçues avec une surface de section transversale de grandeur telle qu'elles peuvent servir simultanément de zones frontales aux étagements traversants associés dans le plan en sandwich du support de circuit, que l'on veut obtenir sur le plan technique. Cependant, on subit non seulement l'inconvénient de l'encombrement important autour du circuit, qui interdit toute disposition dense des composants sur. le support, mais ce qui est surtout désavantageux, c'est que pour la pose des fils de liaison provenant du plan de raccordement du circuit vers les plans de raccordement décalés par rapport à lui sur le support de circuit, aucun dispositif de liaison classique ne soit utilisable et que l'on ait un risque de court circuit accru, du fait du parcours des faisceaux relativement grands dans le 'cas de fils de liaison pontant de petits écarts latéraux. C'est pourquoi en principe on tendrait à Such an arrangement is practically known from EP-A 0 272 046 or from PCT publication WO 87/01510. The circuit support which is of multilayer structure and whose planes of conductive tracks are in selective contact with each other by means of bushings (see EP-A 0 220 508) has, in the mounting area of the chip, a recess with walls lateral in offset, the degrees of which consist of substrate planes different from the circuit support and are provided with terminals for the connection connections to the connection terminals to the circuit. By this staggering carried out transversely relative to the edge of the circuit, it is possible to accommodate along the edge more terminals of the substrate than in the lock of a narrow band located along the edge of the circuit. In this wide staggering, it is advantageous that the terminals for connection to the substrate can be designed with a cross-sectional area of a size such that they can simultaneously serve as frontal zones for the associated staggerings in the sandwich plane of the circuit support, that we want to obtain on the technical level. However, we not only suffer the drawback of the large bulk around the circuit, which prohibits any dense arrangement of components on. the support, but what is especially disadvantageous is that for the laying of the connection wires coming from the circuit connection plane towards the connection planes offset with respect to it on the circuit support, no conventional connection device is usable and that there is an increased risk of short circuit, due to the path of the relatively large beams in the case of connecting wires bridging small lateral gaps. This is why in principle we would tend to
2 26498512 2649851
disposer toutes les bornes de raccordement au substrat dans un même plan et chaque fois proches des bornes de raccordement au circuit, comme c'est connu à ce titre dans la technique classique du raccordement des puces constituées de petits circuits. Dans le cas de circuits importants à fort degré d'intégration, il y a cependant le long de leurs bordures tant de bornes de raccordement de ce type, que les bornes de raccordement au substrat géométriquement associées et intimement voisines ne peuvent pas être assez grosses pour réaliser l'étagement traversant de câblage à l'intérieur du support de circuit multicouches. Au vu de ces faits, l'invention a pour but de créer une disposition du type décrit dans le préambule, qui permette de réaliser d'une part un raccordement par fils de liaison qui soit court et qui ait d'autre part des étagements traversants de section transversale de surface aussi grande que possible ainsi qu'à cette occasion un arrange all the connection terminals to the substrate in the same plane and each time close to the connection terminals to the circuit, as is known for this reason in the conventional technique of connecting chips made up of small circuits. In the case of large circuits with a high degree of integration, there are however along their borders so many connection terminals of this type, that the connection terminals to the geometrically associated and intimately adjacent substrate cannot be large enough to carry out the wiring through tier inside the multilayer circuit support. In view of these facts, the invention aims to create an arrangement of the type described in the preamble, which makes it possible on the one hand to make a connection by connecting wires which is short and which, on the other hand, has through-layering cross-sectional area as large as possible so on this occasion a
groupement serré des circuits sur le support de circuit. tight grouping of circuits on the circuit support.
Ce problème est résolu, selon l'invention, par le fait que les bornes de raccordement au substrat sont disposées dans une bande de raccordement étroite, parallèle à la bordure de la zone de montage de la puce, en une succession, de dimension et de géométrie à peu près identique à celle des bornes de raccordement à la puce sur le circuit, dans le plan de la surface du substrat, en s'étendant sous le circuit, sur les pistes conductrices minces allant des bornes de raccordement au substrat à une bande de bordure de la zone de montage de la puce, en s'y déployant, en finissant sur les extrémités frontales mutuellement décalées des étagements traversants qui présentent une section transversale notablement plus grande This problem is solved, according to the invention, by the fact that the connection terminals to the substrate are arranged in a narrow connection strip, parallel to the edge of the chip mounting area, in a succession, of size and geometry roughly identical to that of the terminals for connection to the chip on the circuit, in the plane of the surface of the substrate, extending under the circuit, on the thin conductive tracks going from the terminals for connection to the substrate to a strip of the edge of the chip mounting area, by expanding therein, ending on the mutually offset front ends of the through staggerings which have a significantly larger cross section
que la largeur des pistes conductrices. than the width of the conductive tracks.
Selon cette solution, la bande étroite servant à disposer les bornes de raccordement au substrat ne présente que le besoin en surface des bornes de raccordement au circuit et peut pour cette raison être disposée directement parallèlement à ceux-ci, à l'extérieur de la bordure de la puce, sur la surface du support de circuit. Les bornes de According to this solution, the narrow strip used to arrange the terminals for connection to the substrate only has the surface need of the terminals for connection to the circuit and can for this reason be placed directly parallel to them, outside the border of the chip, on the surface of the circuit support. The terminals of
3 26498513 2649851
raccordement au substrat situées dans ce plan supérieur sont reliées par des pistes conductrices aux extrémités frontales des étagements traversants qui ne nécessitent pas de place sur le support de circuit, à l'extérieur du circuit, parce qu'ils sont placés dans une bande de bordure relativement large de la zone de montage de la puce, au-dessous du circuit. Ils peuvent y être réalisés avec des dimensions de section transversale et une orientation mutuelle optimales et munis d'un noyau conducteur qui assume une fonction d'évacuation calorifique connection to the substrate located in this upper plane are connected by conductive tracks at the front ends of the through shelves which do not require space on the circuit support, outside the circuit, because they are placed in an edge strip relatively wide of the chip mounting area, below the circuit. They can be made there with optimal cross-sectional dimensions and mutual orientation and provided with a conductive core which assumes a heat evacuation function
en plus de la fonction de liaison électrique. in addition to the electrical connection function.
Avantageusement, le support de circuit de type sandwich est constitué d'un empilement de feuilles céramiques qui ont à peu près la forme du papier lorsqu'elles sont à l'état non-brûlé, qui sont imprimées avec des modèles de pistes conductrices selon les exigences en matière de technique des circuits, après avoir ménagé les traversées qui sont alignées ultérieurement et qui sont remplies d'un matériau de noyau. Le support de circuit en céramique, qui est mécaniquement résistant, est constitué lorsque l'empilement comprimé a été cuit et fritté. Du fait de ce traitement thermique, le substrat céramique n'offre pas seulement une étanchéité hermétique (du fait de sa forte proportion en verre), mais aussi, la structure de piste conductrice à couche épaisse qui tout d'abord n'est pas électriquement conductrice est également devenue Advantageously, the sandwich-type circuit support consists of a stack of ceramic sheets which have roughly the shape of paper when they are in the unburned state, which are printed with models of conductive tracks according to the circuit technology requirements, after making the bushings which are later aligned and which are filled with core material. The ceramic circuit support, which is mechanically resistant, is formed when the compressed stack has been fired and sintered. Due to this heat treatment, the ceramic substrate does not only offer a hermetic seal (because of its high proportion in glass), but also, the conductive structure with a thick layer which, first of all, is not electrically driver also became
électriquement conductrice sur les plans individuels. electrically conductive on individual plans.
Pour les couches de substrat individuelles, on fait avantageusement appel à un matériau qui est disponible sur le marché sous l'appellation commerciale GREEN TAPE de la société DU PONT. Pour la réalisation des pistes conductrices de liaison, entre les raccordements de substrat et les extrémités frontales des étagements traversants, on peut produire selon la technique à couche mince une structure en film obtenue par vaporisation, comme il est connu avec le revêtement par explosion à haut niveau d'énergie DYBO de la société Schering. Mais d'autres procédés à structure fine sont utilisables, comme l'application additive de cuivre chimique de la société For the individual substrate layers, it is advantageous to use a material which is available on the market under the trade name GREEN TAPE from the company DU PONT. For the production of conductive connecting tracks, between the substrate connections and the front ends of the through shelves, a film structure obtained by vaporization can be produced according to the thin film technique, as is known with high-explosive coating. DYBO energy level from Schering. But other fine-structure processes can be used, such as the company's additive application of chemical copper
4 26498514 2649851
Schering ou l'ensemencement par échange de poudre d'or connu sous l'appellation DU PONT PCS. Par rapport à la technique à film mince classique, ces procédés produisant une couche relativement mince afin de réaliser les fines couches conductrices offrent l'avantage que des courants forts peuvent s'écouler par les petites sections transversales des conducteurs; et qu'en outre ces structures épaisses sont plus insensibles à la formation de fines fissures dues à des sollicitations mécaniques. Le retrait, survenant lors du processus de frittage, du modèle d'éclairement servant aux pistes conductrices est certes de caractère anisotrope vis-à- vis du matériau, mais on sait que, quantitativement, une compensation peut être réalisée, au moyen d'une géométrie déformée de façon correspondante, en appliquant les plstes conductrices par éclairement avant d'effectuer le processus de frittage. Ceci vaut en particulier pour la position des traversées, afin d'éviter que les trous situés dans les couches individuelles de substrat présentent entre eux un décalage tel que le noyau de conduction traversant ne se produirait pas lors de Schering or sowing by exchange of gold powder known as DU PONT PCS. Compared to the conventional thin film technique, these processes producing a relatively thin layer in order to produce the thin conductive layers offer the advantage that strong currents can flow through the small cross sections of the conductors; and that in addition these thick structures are more insensitive to the formation of fine cracks due to mechanical stresses. The withdrawal, occurring during the sintering process, of the illumination model used for the conductive tracks is certainly of anisotropic nature with respect to the material, but it is known that, quantitatively, compensation can be achieved, by means of a geometry correspondingly deformed, applying the conductive plstes by illumination before carrying out the sintering process. This applies in particular to the position of the bushings, in order to prevent the holes located in the individual substrate layers from exhibiting an offset between them such that the through conduction core would not occur during
l'empilement des trous remplis.stacking the filled holes.
Selon une autre caractéristique de l'invention, les traversées de grande section transversale sont réalisées sous forme de perçages réalisés dans les couches individuelles du support de circuit et sont remplies d'un According to another characteristic of the invention, the crossings of large cross section are made in the form of holes made in the individual layers of the circuit support and are filled with a
noyau conducteur de l'électricité et de la chaleur. core conductor of electricity and heat.
Selon une autre caractéristique de l'invention, les pistes conductrices sont réalisées sur la couche supérieure d'un empilement de lames de céramiques réalisé selon la According to another characteristic of the invention, the conductive tracks are produced on the upper layer of a stack of ceramic plates produced according to the
technique à couche épaisse.thick film technique.
Selon une autre caractéristique de l'invention, les bandes de bornes de raccordement situées à l'extérieur de la bordure du circuit de branchement, avec leurs fils de liaison les reliant aux bornes de raccordement du circuit According to another characteristic of the invention, the strips of connection terminals situated outside the edge of the connection circuit, with their connecting wires connecting them to the connection terminals of the circuit
sont recouvertes au moyen d'un cadre étroit. are covered by a narrow frame.
D'autres buts, avantages et caractéristiques de Other purposes, advantages and features of
l'invention apparaîtront à la lecture de la description the invention will appear on reading the description
suivante, limitée à l'essentiel, d'un mode de réalisation de l'invention, faite à titre non limitatif et en regard du following, limited to the essentials, of an embodiment of the invention, made without implied limitation and with regard to the
- 2649851- 2649851
dessin annexé, très abstrait mais respectant à peu près l'échelle. La figure unique du dessin montre une représentation partielle en vue de dessus d'un support de circuit multicouches sur lequel est monté un circuit intégré. Dans le circuit intégré 11 (puce à circuit intégré), représenté à plus grande échelle et en partie, de structure quadratique avec des bornes 12 placées dans une bande de raccordement 26 étroite le long de chacune de ses bordures latérales 13, il s'agit de ce que l'on appelle un circuit de grande capacité, qui se distingue par la présence sur celui-ci d'une multiplicité de fonctions techniques de traitement des signaux et par le fait du grand nombre en résultant de bornes de raccordement 12 servant à l'amenée du niveau de tension de fonctionnement et des informations d'entrée ainsi qu'à l'émission des informations de traitement. La face inférieure du circuit I1l est fixée (ce qui n'est pas visible sur le dessin), de manière connue, au moyen d'un adhésif bon conducteur de la chaleur, directement, respectivement avec interposition si nécessaire d'une couche isolante électriquement (sous une couche conductrice servant au verso au raccordement de la tension au circuit (11) , dans une zone de montage 22 prédéterminée (le collage) sur la surface 14 d'un support de circuit 15 (substrat) multicouches. Sur ses couches supports individuelles, montées les unes au-dessus des autres, celui-ci présente des structures de pistes conductrices pour la liaison entre elles de bornes de raccordement à la puce 12 déterminées et pour la liaison aux bornes de raccordement d'autres circuits disposés de manière correspondante sur le support 15. La liaison transversale entre les plans individuels des pistes conductrices à l'intérieur du support de circuit 15 multicouches s'effectue au moyen de ce que l'on appelle des traversées 16 (zones), donc au moyen de pergages 17 qui présentent un matériau conducteur de l'électricité pour attached drawing, very abstract but roughly respecting the scale. The single figure of the drawing shows a partial view from above of a multilayer circuit support on which an integrated circuit is mounted. In the integrated circuit 11 (integrated circuit chip), shown on a larger scale and in part, of quadratic structure with terminals 12 placed in a narrow connecting strip 26 along each of its lateral edges 13, it is of what is called a large capacity circuit, which is distinguished by the presence thereon of a multiplicity of technical signal processing functions and by the fact of the large number resulting from connection terminals 12 used for supplying the operating voltage level and input information as well as the transmission of processing information. The lower face of the circuit I1l is fixed (which is not visible in the drawing), in a known manner, by means of an adhesive which is a good conductor of heat, directly, respectively with the interposition if necessary of an electrically insulating layer (under a conductive layer serving on the back for connecting the voltage to the circuit (11), in a predetermined mounting area 22 (bonding) on the surface 14 of a multilayer circuit support 15 (substrate). On its support layers individual, mounted one above the other, this has conductive track structures for the connection between them of terminals for connection to the chip 12 determined and for the connection to the terminals of other circuits correspondingly arranged on the support 15. The transverse connection between the individual planes of the conductive tracks inside the multilayer circuit support 15 takes place by means of what are called t flooded 16 (zones), therefore by means of pergages 17 which present an electrically conductive material for
mettre en contact traversant un noyau 18. put in contact through a core 18.
Les zones frontales des traversées 16 qui atteignent la surface 14 du substrat sont reliées The frontal zones of the crossings 16 which reach the surface 14 of the substrate are connected
6 26498516 2649851
électriquement à la -surface 14 du substrat à l'aide de electrically at the surface 14 of the substrate using
bornes de raccordement au substrat 20 (zones de collage). connection terminals to substrate 20 (bonding areas).
Les bornes de raccordement au substrat 20 sont disposées dans une bande étroite 26 parallèle à la bordure 13 du circuit, à l'extérieur de la surface de celui-ci, en suivant un modèle qui est au moins géométriquement analogue au modèle de disposition des bornes de raccordement à la puce 12, en coincidant avantageusement avec lui, en adoptant une succession identique et un échelonnement dense (voir sur le dessin l'association géométrique des bornes de raccordement au substrat 20 représentés quadratiques avec les bornes de raccordement à la puce 12 qui sont représentés sous forme de petits anneaux). La liaison électrique entre les bornes de raccordement à la puce et au substrat 12-20 qui sont chaque fois géométriquement associés s'effectue de manière connue, par exemple par des fils de liaison 21 ou au moyen d'un procédé dit Tape The terminals for connection to the substrate 20 are arranged in a narrow strip 26 parallel to the edge 13 of the circuit, outside of the surface thereof, following a pattern which is at least geometrically similar to the pattern of arrangement of the terminals of connection to the chip 12, advantageously coinciding with it, by adopting an identical succession and a dense staggering (see in the drawing the geometric association of the connection terminals to the substrate 20 represented quadratic with the connection terminals to the chip 12 which are represented in the form of small rings). The electrical connection between the terminals for connection to the chip and to the substrate 12-20 which are each geometrically associated is carried out in a known manner, for example by connecting wires 21 or by means of a process called Tape
Automatic Bonding.Automatic Bonding.
Pour pouvoir loger le nombre de bornes de raccordement 12. (et par conséquent 20), qui est fonctionnellement nécessairement grand, le long d'une bordure de circuit 13, les dimensions en largeur des bornes de raccordement 12,20 ne peuvent pas être notablement plus grandes que les pistes conductriceés 19 s'étendant les unes à côté des autres sur la surface 14 du substrat. En pratique, les dimensions des bornes de raccordement sont choisies si petites que par exemple une pose automatique des fils de liaison 21 peut justement encore être réalisée avec des dispositifs de liaison du commerce. Ces dimensions de section transversale sont cependant trop faibles pour réaliser les traversées 16. Car, pour des raisons technologiques, les perçages 17 qui sont ménagés dans les couches individuelles du support de circuit 15 avant l'achèvement du sandwich ne peuvent pas présenter des diamètres d'une taille aussi réduite qu'on le voudrait, afin que le décalage réciproque, qui n'est pas à exclure, entre les couches individuelles du sandwich n'aboutisse pas à une interruption du noyau 18 à contact traversant, respectivement à une mise en contact avec des pistes In order to accommodate the number of connection terminals 12 (and consequently 20), which is functionally necessarily large, along a circuit border 13, the width dimensions of the connection terminals 12,20 cannot be significantly larger than the conductive tracks 19 extending next to each other on the surface 14 of the substrate. In practice, the dimensions of the connection terminals are chosen so small that for example an automatic laying of the connection wires 21 can precisely still be carried out with commercially available connection devices. These cross-sectional dimensions are however too small to make the bushings 16. Because, for technological reasons, the holes 17 which are formed in the individual layers of the circuit support 15 before the sandwich is completed cannot have diameters d '' a size as small as desired, so that the reciprocal offset, which is not to be excluded, between the individual layers of the sandwich does not result in an interruption of the core 18 with through contact, respectively in a setting contact with tracks
7 26498517 2649851
conductrices voisines dans le plan respectif du support, placées. près les unes des autres mals qul ne sont pas concernées. S1 l'on voulait même agrandir les bornes de raccordement au substrat 20 pour leur donner des sections transversales telles qu'on pourrait les insérer en même temps en tant qu'extrémité frontale des traversées 16, on ne pourrait conserver ensuite la trame des bornes de raccordement à la puce 12; car par suite de l'accroissement de diamètre, la longueur d'une bordure de puce 13 ne suffirait pas à disposer toutes les traversées 16 en ligne les unes à côté des autres. C'est pourquoi les traversées 16 devraient être échelonnées également transversalement par rapport à la bordure de puce 13, donc les déployer dans une bande plus large dans deux directions sur la surface 14 du substrat. Mais cecl irait cependant d'une part à l'encontre d'une disposition très proche des circuits 11 sur le support de circuit 15, parce qu'autour d'un circuit 11, la bande de raccordement plus large servant aux traversées 16 déployées se trouverait sollicitée; et que d'autre part, il serait désavantageux que des liaisons entre traversée et substrat placés plus loin de la bordure du circuit 13, entraînent une plus grande longueur pour les fils de liaison aux bornes de raccordement à la puce 12, ce qui serait problématique du point de vue de la technique de fabrication et de la possibilité de sollicitation neighboring conductors in the respective plane of the support, placed. close to each other that are not affected. S1 we even wanted to enlarge the terminals for connection to the substrate 20 to give them cross sections such that we could insert them at the same time as the front end of the bushings 16, we could not then keep the frame of the terminals of connection to chip 12; because as a result of the increase in diameter, the length of a chip edge 13 would not be sufficient to have all the crossings 16 in line next to each other. This is why the crossings 16 should also be staggered transversely with respect to the chip edge 13, therefore deploying them in a wider strip in two directions on the surface 14 of the substrate. However, this would however go against a provision very close to the circuits 11 on the circuit support 15, because around a circuit 11, the wider connecting strip used for the crossings 16 deployed is would find solicited; and that on the other hand, it would be disadvantageous if connections between bushing and substrate placed further from the edge of the circuit 13, lead to a greater length for the connection wires at the terminals for connection to the chip 12, which would be problematic from the point of view of the manufacturing technique and the possibility of solicitation
mécanique, du fait que les fils sont extrêmement minces. mechanical, because the wires are extremely thin.
C'est pourquoi, au lieu de cela, on place le déploiement des traversées 16 à section transversale de surface relativement grande (à savoir dans une bande 25 le long de la bordure 13), mais au-dessous de la zone de montage 22 du circuit 11 sur la surface 14 du substrat. De là, les pistes conductrices 19 passent en une succession dense de bornes de raccordement au substrat 20 (associés aux bornes de raccordement de puce 12), de sorte que le besoin en place de la bande de bornes de raccordement 26 n'y est que de l'ordre de grandeur de la surface des bornes de raccordement à la puce 12 même,.comme on le volt sur la figure. Par contre, dans la zone de montage' 22, donc sous le circuit 11, on dispose de suffisamment de place pour This is why, instead, the deployment of the crossings 16 with a relatively large cross-sectional area (i.e. in a strip 25 along the edge 13), but below the mounting area 22 of the circuit 11 on the surface 14 of the substrate. From there, the conductive tracks 19 pass in a dense succession of connection terminals to the substrate 20 (associated with the chip connection terminals 12), so that the need in place for the strip of connection terminals 26 is only there. of the order of magnitude of the surface of the terminals for connection to the chip 12 itself, as shown in the figure. On the other hand, in the mounting area '22, therefore under the circuit 11, there is sufficient space for
8 26498518 2649851
optimiser la taille et la disposition réciproques des traversées 16 eu égard aux exigences technologiques lors de l'élaboration du support de circuit 15 multicouches, donc pour répartir sur la bande de bordure 25 qui est large les surfaces frontales des traversées qui sont bien plus grandes que celles des pistes conductrices 19 qui sont étroites. Certes, une bande de bordure 25 large de la zone de montage 22 est A présent disposée (le long de la bordure 13 du circuit) de par la disposition des traversées 16 et de leurs pistes conductrices 19. Au centre 23 de la zone de montage 22 il demeure cependant encore de la place libre pour disposer une évacuation de chaleur, ayant la forme d'un estampage d'évacuation de chaleur 24, qui évacue, de manière connue, la chaleur correspondant aux pertes lors du fonctionnement du circuit 11 hors du plan de la zone de montage 22, à l'intérieur du support de circuit 15 et le transfère par exemple sur des zones de pistes conductrices offrant une grande surface. Dans la bande de bordure 25 par contre, le problème posé par l'évacuation de la chaleur n'est pas si important, parce qu'ici l'atmosphère environnante agit sur la bordure du circuit de branchement qui est d'une 'grande surface. Au reste, une évacuation supplémentaire de la chaleur vers l'intérieur du support de circuit 15 s'y effectue au moyen d'une suite relativement dense de noyaux 18 de traversées, qui pénètrent à des profondeurs différentes dans le substrat et qui sont constitués d'un matériau bon conducteur de l'électricité et optimize the reciprocal size and arrangement of the crossings 16 having regard to technological requirements during the development of the multilayer circuit support 15, therefore to distribute over the border strip 25 which is wide the front surfaces of the crossings which are much larger than those of the conductive tracks 19 which are narrow. Admittedly, a border strip 25 wide from the mounting area 22 is now arranged (along the edge 13 of the circuit) by the arrangement of the bushings 16 and their conductive tracks 19. In the center 23 of the mounting area 22, however, there is still free space to dispose of a heat dissipation, in the form of a heat evacuation stamping 24, which evacuates, in known manner, the heat corresponding to the losses during the operation of the circuit 11 outside the plane of the mounting area 22, inside the circuit support 15 and transfers it, for example, onto areas of conductive tracks offering a large area. In the border strip 25 on the other hand, the problem posed by the evacuation of the heat is not so great, because here the surrounding atmosphere acts on the edge of the branch circuit which is of a 'large area . In addition, an additional evacuation of the heat towards the interior of the circuit support 15 takes place there by means of a relatively dense series of cores 18 of bushings, which penetrate at different depths in the substrate and which consist of '' a material good conductor of electricity and
de la chaleur.heat.
La bande de bornes de raccordement 26 étroite qui est située le long de la bordure de circuit 13 et qui est encore nécessité à l'extérieur de la surface de montage de puce 22 pour les bornes de raccordement au substrat 20 et les extrémités limitrophes de leurs pistes conductrices 19 peut être recouverte au moyen d'un cadre d'étroitesse correspondante, après réalisation des fils de liaison 21, cadre à côté duquel on peut raccorder directement sur la surface du support de circuit 14 une bande de raccordement The narrow terminal strip 26 which is located along the circuit edge 13 and which is still required outside of the chip mounting surface 22 for the terminals for connection to the substrate 20 and the boundary ends of their conductive tracks 19 can be covered by means of a frame of corresponding narrowness, after the connection wires 21 have been produced, a frame next to which a connection strip can be connected directly to the surface of the circuit support 14
9 26498519 2649851
servant pour un circuit de branchement à monter au voisinage. used for a connection circuit to be mounted in the vicinity.
26498512649851
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19893923533 DE3923533A1 (en) | 1989-07-15 | 1989-07-15 | ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT BOARD |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2649851A1 true FR2649851A1 (en) | 1991-01-18 |
Family
ID=6385175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9008937A Withdrawn FR2649851A1 (en) | 1989-07-15 | 1990-07-13 | ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT SUPPORT |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE3923533A1 (en) |
| FR (1) | FR2649851A1 (en) |
| GB (1) | GB2233823B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557505A (en) * | 1994-07-22 | 1996-09-17 | Ast Research, Inc. | Dual pattern microprocessor package footprint |
| US5818114A (en) * | 1995-05-26 | 1998-10-06 | Hewlett-Packard Company | Radially staggered bond pad arrangements for integrated circuit pad circuitry |
| US5777853A (en) * | 1996-05-03 | 1998-07-07 | Ast Research, Inc. | Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size |
| US5764488A (en) * | 1996-06-11 | 1998-06-09 | Ast Research, Inc. | Printed circuit board having a dual pattern footprint for receiving one of two component packages |
| US5751557A (en) * | 1996-06-21 | 1998-05-12 | Ast Research, Inc. | Printed circuit board having a triple pattern footprint for receiving one of three component packages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0074816A2 (en) * | 1981-09-14 | 1983-03-23 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| EP0272046A2 (en) * | 1986-12-18 | 1988-06-22 | Marconi Electronic Devices Limited | Circuit arrangement including a composite ceramic substrate |
| EP0351581A1 (en) * | 1988-07-22 | 1990-01-24 | Oerlikon-Contraves AG | High-density integrated circuit and method for its production |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
| US4221047A (en) * | 1979-03-23 | 1980-09-09 | International Business Machines Corporation | Multilayered glass-ceramic substrate for mounting of semiconductor device |
| IL80683A0 (en) * | 1985-12-20 | 1987-02-27 | Hughes Aircraft Co | Chip interface mesa |
| JPH0773117B2 (en) * | 1986-11-25 | 1995-08-02 | 株式会社東芝 | Semiconductor package |
| GB2209867B (en) * | 1987-09-16 | 1990-12-19 | Advanced Semiconductor Package | Method of forming an integrated circuit chip carrier |
-
1989
- 1989-07-15 DE DE19893923533 patent/DE3923533A1/en not_active Ceased
-
1990
- 1990-07-11 GB GB9015235A patent/GB2233823B/en not_active Expired - Fee Related
- 1990-07-13 FR FR9008937A patent/FR2649851A1/en not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0074816A2 (en) * | 1981-09-14 | 1983-03-23 | Texas Instruments Incorporated | High terminal count integrated circuit device package |
| EP0272046A2 (en) * | 1986-12-18 | 1988-06-22 | Marconi Electronic Devices Limited | Circuit arrangement including a composite ceramic substrate |
| EP0351581A1 (en) * | 1988-07-22 | 1990-01-24 | Oerlikon-Contraves AG | High-density integrated circuit and method for its production |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9015235D0 (en) | 1990-08-29 |
| GB2233823A (en) | 1991-01-16 |
| DE3923533A1 (en) | 1991-01-24 |
| GB2233823B (en) | 1993-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0638933B1 (en) | Interconnection process of stacked semi-conductors chips and devices | |
| EP1060562B1 (en) | Device with acoustic waves guided in a fine piezoelectric material film bonded with a molecular bonding on a bearing substrate and method for making same | |
| EP0800210B1 (en) | Compact microwave module | |
| FR2792458A1 (en) | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD | |
| EP3089211B1 (en) | Method for packaging an electronic circuit | |
| EP0751556B1 (en) | Fabrication process for an interconnection substrate allowing to connect a die to a carrier substrate | |
| FR2985367A1 (en) | METHOD FOR THE COLLECTIVE MANUFACTURE OF 3D ELECTRONIC MODULES COMPRISING ONLY VALID PCBS | |
| FR2704357A1 (en) | Integrated electronic elements with variable electrical characteristics, in particular for microwave frequencies. | |
| EP0044247B1 (en) | Method of producing a carrier for electronic components for the interconnection of integrated-circuit chips | |
| EP0353114B1 (en) | Interconnection device between an integrated circuit and an electrical circuit and method of manufacturing the device | |
| FR2649851A1 (en) | ARRANGEMENT OF AN INTEGRATED CIRCUIT ON A CIRCUIT SUPPORT | |
| EP0616490B1 (en) | Miniaturized electronic device especially with gyromagnetic effect | |
| FR2931301A1 (en) | COPLANARY WAVE GUIDE | |
| EP3182450A1 (en) | Inductance device and method for manufacturing same | |
| FR2963849A1 (en) | METHOD OF MANUFACTURING AN ELECTRIC CIRCUIT AND CIRCUIT OBTAINED | |
| FR2964499A1 (en) | TUNABLE HIGH FREQUENCY TRANSMISSION LINE | |
| FR2917233A1 (en) | 3D INTEGRATION OF VERTICAL COMPONENTS IN RECONSTITUTED SUBSTRATES. | |
| FR2958085A1 (en) | TUNABLE HIGH FREQUENCY TRANSMISSION LINE | |
| FR2694139A1 (en) | Interconnection substrate for electronic components e.g. leadless chip carrier mounted integrated circuits - has double layer composite material core with printed circuit formed on each substrate exterior surface, with cores connected by electrically isolating fibres and has metallised through holes insulated from cores | |
| EP0969410B1 (en) | Chip card comprising an antenna | |
| WO2020099279A1 (en) | Method for producing an electronic insert for a portable multi-component support and insert obtained | |
| FR2877537A1 (en) | Microelectronic box for e.g. radar, has upper and lower stages with printed circuits that along with intermediate structure are made of organic material, and channels interconnected with circuits` connection points to interconnect stages | |
| EP2772936A2 (en) | Method of wire bonding parallel bond wires aswell as a reshaping process of the same, and the related apparatus | |
| FR2728727A1 (en) | Microwave circuit | |
| WO2000077730A1 (en) | Electronic device comprising a chip fixed on a support and method for making same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |