FR2648969A1 - Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement - Google Patents
Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement Download PDFInfo
- Publication number
- FR2648969A1 FR2648969A1 FR8908288A FR8908288A FR2648969A1 FR 2648969 A1 FR2648969 A1 FR 2648969A1 FR 8908288 A FR8908288 A FR 8908288A FR 8908288 A FR8908288 A FR 8908288A FR 2648969 A1 FR2648969 A1 FR 2648969A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- branch
- current
- power
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
La présente invention concerne, d'une maniée générale, des montages à transistors comportant, agencés en série, un circuit "puits de courant", c'est-à-dire un circuit générateur de courant dont la charge est raccordée en amont de ce dernier par rapport à la masse, et un transistor d'isolation, qui est agencé en série avec ce circuit, et dont le substrat se trouve relié à la masse. The present invention relates, in a general manner, to transistor assemblies comprising, arranged in series, a "current sink" circuit, that is to say a current generator circuit whose load is connected upstream of this last with respect to ground, and an isolation transistor, which is arranged in series with this circuit, and whose substrate is connected to ground.
La présente invention trouve une application privilégiée dans les montages amplificateurs dits "de transconductance" réalisés sur un substrat unique. The present invention finds a preferred application in so-called "transconductance" amplifier assemblies produced on a single substrate.
Cependant d'autres applications de la présente invention sont possibles.However, other applications of the present invention are possible.
La figure 1 représente un schéma de principe d'un anplificateur de transconductance connu dans l'art antérieur. Figure 1 shows a block diagram of a transconductance amplifier known in the prior art.
Un tel amplificateur est réalisé normalement a partir de transistors à effet de champ agencés sur un substrat commun. I1 comporte
- en premier lieu, agencées entre une masse 11 et une alimentation Vcc, une branche primaire 12 et une branche secondaire 12' de puissance comportant
une branche primaire, respectivement une branche
secondaire, d'un circuit miroir de courant raccordées
à l'alimentation Vcc. Dans l'exemple de réalisation
illustré le circuit miroir de courant est réalisé par
une paire de transistors MOS-P M7, M8 de géométrie
identique, le transistor M7 constituant ici la
branche primaire des circuits miroir de courant, le
transistor M8 en constituant la branche secondaire.Such an amplifier is normally produced from field effect transistors arranged on a common substrate. I1 includes
- firstly, arranged between a ground 11 and a Vcc supply, a primary branch 12 and a secondary branch 12 'of power comprising
a primary branch, respectively a branch
secondary, of a current mirror circuit connected
to the Vcc power supply. In the example of realization
illustrated the current mirror circuit is produced by
a pair of MOS-P M7, M8 transistors of geometry
identical, the transistor M7 constituting here the
primary branch of current mirror circuits, the
transistor M8 by constituting the secondary branch.
La source des transistors M7 et M8 est raccordée à
l'alimentation, tandis que le drain de chacun des
transistors constitue la sortie de la branche
considérée. De façon classique le drain et la grille
du transistor M7 (constituant la branche primaire du
miroir de courant), sont raccordés, les grilles des
transistors M7 et M8 étant elles-mêmes raccordées. On
sait que dans ces conditions le courant traversant le
transistor M8 est substantiellement l'image du courant
"Maitre" traversant le transistor M7
un transistor d'isolation M3 (respectivement M4). Dans
l'art antérieur présentement decrit les transistors M3
et M4 sont des MOS-N.de géométrie identique ; ces
transistors sont polarisés par une source de tension
V32 destinée à les maintenir dans un état saturé
un circuit "puits de courant", réalisé ici par un MOS
N agencé pour être dans un état saturé. Sur la
figure 1 le transistor faisant fonction de puits de
courant de la branche primaire 12 porte la référence
MS tandis que celui de la branche secondaire 12' porte
la référence M6. Les transistors M5 et M6 sont de
géométrie identique. Ils sont polarisés par des
tensions référencées VB3 destinées à les maintenir
dans un état saturé.The source of transistors M7 and M8 is connected to
the feed, while the drain of each of
transistors constitutes the exit from the branch
considered. Conventionally the drain and the grid
of transistor M7 (constituting the primary branch of
current mirror), are connected, the grids of
transistors M7 and M8 being themselves connected. We
knows that under these conditions the current crossing the
transistor M8 is substantially the image of the current
"Master" passing through transistor M7
an isolation transistor M3 (respectively M4). In
the prior art presently describes the M3 transistors
and M4 are MOS-N. of identical geometry; these
transistors are biased by a voltage source
V32 designed to keep them in a saturated state
a "current sink" circuit, produced here by an MOS
N designed to be in a saturated state. On the
Figure 1 the transistor acting as a sink
primary branch current 12 carries the reference
MS while that of the secondary branch 12 'carries
the reference M6. The transistors M5 and M6 are of
identical geometry. They are polarized by
voltages referenced VB3 intended to maintain them
in a saturated state.
- en second lieu, un circuit différentiel d'entrée constitué ici par une paire de transistors d'entrée Ml, M2 de géométrie identique (ici des MOS-P) . La paire diffërentielle M1, M2 est montée en série entre une source de courant, (ici un transistor MOS-P référencé en
M10) et, respectivement, le drain de chaque transistor MOS
N puits de courant M5, M6 dans lesdites première (12) et seconde (12') branches de puissance. La source de courant réalisé par le transistor M10 est raccordée à l'alimentation et à la source de chacun des transistors d'entrée M1,
M2. Le transistor M10 fonctionne en régime saturé et à cet effet sa grille est raccordée à une source de tension appropriée VBO. Les grilles du transistor M1 et M2 sont raccordées aux bornes d'entrée de l'amplificateur respectivement référencées PI et MI ;
- et enfin une sortie (OUT) ménagée sur la branche secondaire 12' de puissance entre le transistor d'isolation M4 et la sortie de la branche secondaire M8 du miroir de courant. - secondly, an input differential circuit constituted here by a pair of input transistors M1, M2 of identical geometry (here MOS-P). The differential pair M1, M2 is connected in series between a current source, (here a MOS-P transistor referenced in
M10) and, respectively, the drain of each MOS transistor
N current sink M5, M6 in said first (12) and second (12 ') power branches. The current source produced by the transistor M10 is connected to the power supply and to the source of each of the input transistors M1,
M2. The transistor M10 operates in saturated mode and for this purpose its gate is connected to an appropriate voltage source VBO. The gates of transistor M1 and M2 are connected to the input terminals of the amplifier respectively referenced PI and MI;
- And finally an output (OUT) provided on the secondary branch 12 'of power between the isolation transistor M4 and the output of the secondary branch M8 of the current mirror.
Dans le montage illustré en figure 1 il a été rajouté dans la branche secondaire de puissance (12') un second transistor d'isolation M9 constitué ici par un MOS-P fonctionnant en régime saturé (sa grille étant raccordée à une source de tension VB1 appropriée). In the assembly illustrated in FIG. 1, a second isolation transistor M9 has been added to the secondary power branch (12 ′), constituted here by an MOS-P operating in saturated state (its gate being connected to a voltage source VB1 appropriate).
Le fonctionnement du circuit de la figure 1 est bien connu de l'homme de l'art et ne sera par conséquent pas décrit en détail ici. On sait ainsi que le gain d'un tel montage amplificateur dépend
- d'une part- de la transconductance du transistor M2 (ou M1)
- d'autre part d'un facteur faisant intervenir la transconductance des transistors M4 et M9 et la résistance de drain des trarsistors M2, M4, M6, M9 et MS. The operation of the circuit of Figure 1 is well known to those skilled in the art and will therefore not be described in detail here. We thus know that the gain of such an amplifier assembly depends
- on the one hand - of the transconductance of the transistor M2 (or M1)
- on the other hand, a factor involving the transconductance of the transistors M4 and M9 and the drain resistance of the trarsistors M2, M4, M6, M9 and MS.
En général ce gain est élevé et est théoriquement de l'ordre de 10 000. In general, this gain is high and is theoretically of the order of 10,000.
En pratique, toutefois, le gain de l'amplificá- teur illustré en figure 1 est sensiblement moins élevé. In practice, however, the gain of the amplifier illustrated in Figure 1 is significantly lower.
Une raison de la diminution du gain réside dans le fait que certains transistors, et notamment les transistors d'isolation MOS-N M3 et M4 sont sujets à un phenomene dit de "courant de substrat". One reason for the decrease in gain lies in the fact that certain transistors, and in particular the MOS-N isolation transistors M3 and M4 are subject to a phenomenon known as "substrate current".
En effet, dans les transistors MOS a canal N, une faible fraction du courant drain-source se trouve injectée dans le substrat. Comme le substrat est commun au montage il se trouve relié à la masse 11 de l'ensemble : un circuit de pertes se trouve bouclé et un courant de pertes généré. Ce dernier est appelé : courant de substrat. In fact, in N channel MOS transistors, a small fraction of the drain-source current is injected into the substrate. As the substrate is common to the assembly, it is connected to the ground 11 of the assembly: a loss circuit is looped and a loss current generated. The latter is called: substrate current.
La valeur du courant de substrat, qui peut atteindre 10 % du courant drain-source est d'autant plus importante que
l'épaisseur d'oxyde de la grille des transistors MOS-N est faible,
la tension drain-source du transistor considéré est élevée. The value of the substrate current, which can reach 10% of the drain-source current, is all the more important as
the oxide thickness of the gate of the MOS-N transistors is small,
the drain-source voltage of the transistor considered is high.
Ainsi, si l'on considère l'amplificateur décrit à l'appui de la figure 1, pour les tensions de sortie
(VONT) suffisamment élevées (de l'ordre de 5V), si un
courant se trouve injecté sur la sortie, une partie de ce
courant se trouve également injectée dans le substrat du
transistor d'isolation M4.Thus, if we consider the amplifier described in support of Figure 1, for the output voltages
(GO) high enough (around 5V), if a
current is injected into the output, part of it
current is also injected into the substrate of the
isolation transistor M4.
Ce phénomène a divers effets qui préjudicient
au bon fonctionnement de l'amplificateur.This phenomenon has various effects that are detrimental
the correct operation of the amplifier.
En premier lieu même si la valeur du courant de
substrat n'est que de l'ordre de 1% de la valeur absolue du
courant de drain, elle est, en revanche, de l'ordre de 80%
pour toutes les variations du courant de drain, ces
dernières constituant "l'inforr.ation utile" traversant le
transistor d'isolation M4. De plus le courant de substrat
ne traverse pas le transistor M6. Un phénomène semblable se
produit dans la branche primaire 12 au niveau des transis
tors M3 et M5.In the first place even if the value of the current of
substrate is only about 1% of the absolute value of the
drain current, however, it is around 80%
for all variations of the drain current, these
constituting "useful information" crossing the
isolation transistor M4. In addition the substrate current
does not pass through transistor M6. A similar phenomenon occurs
produced in the primary branch 12 at the level of the transis
tors M3 and M5.
11 s'ensuit, notamment, une diminution de la
résistance de sortie, car la partie du courant déviée par
le substrat, au niveau du transistor M4, ne produit pas de
variation de la tension de sortie.It follows, in particular, a reduction in the
output resistance, because the part of the current deflected by
the substrate, at the transistor M4, does not produce
variation of the output voltage.
Ce phénomène augmente avec la tension de sortie
et, ainsi, lorsque cette dernière passe de 2v à 7V, en
régime de petits signaux le gain chute d'un facteur 5,
voire 10 ou plus ce qui proscrit l'emploi d'un montage tel
que celui illustré en figure 1 pour des tensions d'alimen
tation supérieures à 5V dans certaines technologies (notam
ment celles ou l'épaisseur d'oxyde est inférieure à 500 A).This phenomenon increases with the output voltage
and, thus, when the latter goes from 2v to 7V, in
regime of small signals the gain drops by a factor of 5,
even 10 or more which prohibits the use of a mounting such
than that illustrated in figure 1 for supply voltages
tation higher than 5V in certain technologies (in particular
those where the oxide thickness is less than 500 A).
En second lieu le courant de substrat étant
différent dans les transistors M3 et M4 il s'ensuit la
création de ce que l'on appelle, dans les milieux concernes
un "offset" c'est-à-dire la nécessité d'appliquer une
certaine tension à l'entrée pour avoir une sortie nulle.Second the substrate current being
different in transistors M3 and M4 it follows the
creation of what is called, in the circles concerned
an "offset" that is to say the need to apply a
certain input voltage to have zero output.
Un objet de la présente invention est de
proposer un montage amplificateur de transconductance dans
lequel le phénomène de courant de substrat dénoncé ci dessus est diminué dans sa réalité et ses conséquences de façon notable, le gain réel de l'amplificateur augmentant dans d'importantes proportions pour s'approcher du gain théorique.An object of the present invention is to
propose a transconductance amplifier assembly in
which the phenomenon of substrate current denounced above is reduced in its reality and its consequences significantly, the actual gain of the amplifier increasing in significant proportions to approach the theoretical gain.
Ce but est atteint dans un amplificateur de transconductance conforme à l'invention présentant d'une manière générale la structure ci-avant décrite en rempla çant lesdits transistors d'isolation MOS-N de chaque branche de puissance par des transistors bipolaires de type
NPN.This object is achieved in a transconductance amplifier according to the invention generally presenting the structure described above by replacing said MOS-N isolation transistors of each power branch with bipolar type transistors.
NPN.
Grâce à ces dispositions on évite les inconvénients liés à la présence d'un courant de substrat dans les transistors MOS-N précédemment utilisés comme transistors d'isolation dans les branches de puissance. En effet, dans les transistors bipolaires de type NPN il n' existe pas de courant de substrat. Il existe certes un courant de base, ayant éventuellement une valeur de l'ordre de 1% de celui de collecteur, cependant ce rapport reste constant pour toutes les variations du courant de collecteur, au contraire du courant de substrat dans un MOS-N. Thanks to these arrangements, the drawbacks associated with the presence of a substrate current in the MOS-N transistors previously used as isolation transistors in the power branches are avoided. Indeed, in bipolar NPN transistors there is no substrate current. There is certainly a basic current, possibly having a value of the order of 1% of that of the collector, however this ratio remains constant for all variations of the collector current, unlike the substrate current in an MOS-N.
On observera que seuls les transistors d'isolation M3 et M4 sont remplacés par des transistors
NPN à l'exclusion des MOS-N montés en puits de courant M5 et M6. En effet s'agissant de ces derniers leur tension entre drain et source reste suffisamment faible pour qu'ils ne présentent pas un courant de substrat suffisamment important et, en tout état de cause, le courant du substrat dans ces transistors n'a pas les mêmes conséquences que celui dans les transistors M3 et M4.It will be observed that only the isolation transistors M3 and M4 are replaced by transistors
NPN excluding MOS-N mounted in current wells M5 and M6. Indeed, with regard to the latter, their voltage between drain and source remains low enough so that they do not have a sufficiently large substrate current and, in any event, the current of the substrate in these transistors does not have the same consequences as that in the transistors M3 and M4.
La présente invention n'est nullement limitée au montage ci-avant défini. The present invention is in no way limited to the assembly defined above.
Ainsi, par exemple, s'agissant d'un montage amplificateur de transconductance symétrique inverse de celui décrit à l'appui de la figure 1 (c'est-a-dire un montage où les transistors MOS-N sont remplacés par des transistors MOS-P et inversement), il s'avère que le second transistor d'isolation monté dans la branche secondaire de puissance est un MOS de type N, qui se trouve monté en série avec le transistor MOS-N constituant la branche secondaire du circuit miroir de ccurant, la source de ce dernier transistor étant raccordé à la masse. Thus, for example, in the case of a reverse symmetrical transconductance amplifier assembly of that described in support of FIG. 1 (that is to say an assembly where the MOS-N transistors are replaced by MOS transistors -P and vice versa), it turns out that the second isolation transistor mounted in the secondary power branch is an N-type MOS, which is mounted in series with the MOS-N transistor constituting the secondary branch of the mirror circuit of current, the source of the latter transistor being connected to ground.
Le second transistor d'isolation est ici aussi sujet au courant de substrat, ce dernier ne traversant pas de ce fait le transistor puits de courant constituant la branche secondaire du circuit miroir de courant. Il s'ensuit alors, comme dans le montage écrit à l'appui de la figure 1, une baisse notable du gain et de la résistance de sortie du montage amplificateur. The second isolation transistor here is also subject to the substrate current, the latter therefore not passing through the current sink transistor constituting the secondary branch of the current mirror circuit. It then follows, as in the assembly written in support of FIG. 1, a notable drop in the gain and the output resistance of the amplifier assembly.
Pour pallier cet inconvénient la présente invention propose, dans ce montagne, de remplacer le second transistor d'isolation MOS-N par un transistor bipolaire de type NPN. Grace à ces dispositions on évite d'avoir un courant de substrat important, le rapport entre le courant de base et courant de collecteur d'un tel transistor restant constant meme en régime de petits signaux ; de plus la résistance effective de sortie reste importante puisque le transistor MOS-N puits de courant constituant la branche secondaire du circuit miroir de courant ne se trouve pas court-circuité. To overcome this drawback, the present invention proposes, in this mountain, to replace the second MOS-N isolation transistor with a bipolar NPN transistor. Thanks to these arrangements, a large substrate current is avoided, the ratio between the base current and the collector current of such a transistor remaining constant even in the regime of small signals; moreover, the effective output resistance remains high since the current sink MOS-N transistor constituting the secondary branch of the current mirror circuit is not short-circuited.
D'une manière générale l'inventeur a constaté que l'invention pouvait être appliquée à tout type de montage comportant, agencés en série, un circuit puits de courant et un transistor d'isolation MOS-N dont le substrat est relié à la masse du montage. En effet un circuit de pertes se trouve bouclé du fait de la liaison entre le substrat du transistor d'isolation et la masse du montage, ce circuit étant parcouru par un courant de substrat qui est dévié dans le transistor MOS-N d'isolation et qui ne traverse pas le circuit puits de courant. Ce phénomène peut s'avérer particulièrement genant en régime de petits signaux (la gêne pouvant prendre diverses formes telles que : perte de gain s'il s'agit d'un amplificateur, diminution de la résistance de sortie, etc ...). In general, the inventor has found that the invention can be applied to any type of assembly comprising, arranged in series, a current sink circuit and an MOS-N isolation transistor whose substrate is connected to ground. of the assembly. Indeed, a loss circuit is looped due to the connection between the substrate of the isolation transistor and the ground of the assembly, this circuit being traversed by a substrate current which is deflected in the MOS-N isolation transistor and which does not cross the current sink circuit. This phenomenon can prove to be particularly troublesome in the regime of small signals (the annoyance can take various forms such as: loss of gain if it is an amplifier, reduction of the output resistance, etc.).
L'invention vise donc à améliorer d'une manière générale les circuits comportant un tel ensemble en remplaçant le transistor d'isolation MOS-N par un transistor bipolaire de type NPN. The invention therefore aims to improve in general the circuits comprising such an assembly by replacing the MOS-N isolation transistor with a bipolar NPN transistor.
Lorsque le transistor d'isolation se trouve de surcroit raccordé à une borne de sortie, l'invention, permet ainsi d'obtenir en pratique une résistance de sortie importante. When the isolation transistor is additionally connected to an output terminal, the invention thus makes it possible in practice to obtain a large output resistance.
Les caractéristiques et avantages de la présente invention ressortiront d'ailleurs de la description qui va suivre en regard des dessins annexés sur lesquels
- la figure 1 a déja été décrite
- les figures 2 à 4 sont des schémas de principe démontage à transistors de l'art antérieur
- les figures la à 4a sont des montages correspondant aux montages des figures 1 à 4 améliorées conformément à l'invention.The characteristics and advantages of the present invention will become apparent from the description which follows with reference to the appended drawings in which
- Figure 1 has already been described
- Figures 2 to 4 are block diagrams disassembly with transistors of the prior art
- Figures la to 4a are arrangements corresponding to the arrangements of Figures 1 to 4 improved in accordance with the invention.
Le schéma illustré en figure la est celui d"un amplificateur de transconductance semblable à celui décrit ci-dessus à l'appui de la figure 1 ; on observe toutefois que les transistors d'isolation M3 et M4 ont été remplacés par des transistors bipolaires de type NPN référencés en Q3 (branche primaire de puissance 12) et Q4 (branche secondaire 12' de puissance). The diagram illustrated in FIG. 1a is that of a transconductance amplifier similar to that described above in support of FIG. 1; it is however observed that the isolation transistors M3 and M4 have been replaced by bipolar transistors of NPN type referenced in Q3 (primary branch of power 12) and Q4 (secondary branch of 12 'of power).
En fonctionnement les transistors Q3 et Q4, qui sont polarisés par une source de tension VB2 appliquée à leur base de telle sorte qu'ils soient conducteurs, remplissent leur office de transistors d'isolation tout comme les transistors MOS-N M3 et M4 en figure 1. In operation the transistors Q3 and Q4, which are biased by a voltage source VB2 applied to their base so that they are conductive, fulfill their function of isolation transistors just like the MOS-N M3 and M4 transistors in figure 1.
Cependant les transistors Q3 et Q4 ne sont pas sujets au phénomène de courant substrat dénoncé ci-dessus. Seul reste possible un courant de base mais, ainsi qu'il ressort des explications données plus haut, le rapport courant de basecourant de collecteur reste constant pour toutes les variations du courant de collecteur. Ainsi en régime de petits signaux le gain ne chute pas de façon sensible.However, the transistors Q3 and Q4 are not subject to the phenomenon of substrate current denounced above. Only a basic current remains possible, but, as is clear from the explanations given above, the basic current collector current ratio remains constant for all variations of the collector current. Thus in the regime of small signals the gain does not drop significantly.
L'amplificateur de transconductance retrouve ainsi un gain important pour les tensions d'alimentation allant jusqu'à 10 volts avec de faibles variations de gain en fonction des variations de la tension de sortie. The transconductance amplifier thus finds a significant gain for supply voltages up to 10 volts with small variations in gain as a function of variations in the output voltage.
La figure 2 illustre un schéma de principe d'un amplificateur de transconductance qui est le symétrique inverse de celui illustré en figure 1 : les transistors
MOS-N sont remplacés par les transistors MOS-P et inversement. Les références pour désigner les divers éléments du schéma sont semblables, la lettre "M" (en figure 1) ayant été remplacée par un "M"'(en figure 2), le symbole "VB" (en figure 1) ayant été remplacé par "VB'" (en figure 2).FIG. 2 illustrates a block diagram of a transconductance amplifier which is the inverse symmetrical to that illustrated in FIG. 1: the transistors
MOS-N are replaced by MOS-P transistors and vice versa. The references to designate the various elements of the diagram are similar, the letter "M" (in Figure 1) having been replaced by an "M"'(in Figure 2), the symbol "VB" (in Figure 1) having been replaced by "VB '" (in Figure 2).
On observe que le miroir de courant constitué par des MOS-N
M'7 M'6 se trouve raccordé à la masse, les transistors M'7 et M'8 étant des lors des puits de courant, tandis que les puits de courant MS, M6 de la figure 1 sont remplacés par des sources de courant M'5, M'6 raccordées à une source de tension positive VCC.We observe that the current mirror constituted by MOS-N
M'7 M'6 is connected to ground, the transistors M'7 and M'8 being at the time of the current wells, while the current wells MS, M6 of FIG. 1 are replaced by current sources M'5, M'6 connected to a positive voltage source VCC.
On observe que le second transistor d'isolation
M'9 est devenu un transistor MOS-N raccordé au puits de courant constitué par le transistor M'8. Le transistor M'9 est sujet au phénomène de courant de substrat explicité plus haut, le courant de substrat court-circuitant le transistor M'8 avec notamment pour conséquence une diminution du gain de l'amplificateur et de sa résistance de sortie.We observe that the second isolation transistor
M'9 has become a MOS-N transistor connected to the current sink constituted by transistor M'8. The transistor M'9 is subject to the phenomenon of substrate current explained above, the substrate current shorting the transistor M'8 with in particular the consequence of a reduction in the gain of the amplifier and of its output resistance.
Conformément à l'invention, figure 2a, le transistor d'isolation MOS-N M'9 est remplacé par un transistor bipolaire Q'9 de type NPN, ce qui permet, notamment, de retrouver un gain réel proche du gain théorique. According to the invention, FIG. 2a, the MOS-N isolation transistor M'9 is replaced by a bipolar transistor Q'9 of the NPN type, which makes it possible, in particular, to find a real gain close to the theoretical gain.
En figure 3 il est illustré, d'une manière générale, un schéma de montage 30 comportant, un circuit puits de courant Sa raccordé à la masse 11 et un transistor d'isolation MOS à canal N Mb, ce transistor d'isolation étant lui-même raccordé au reste (31) du circuit 30. La portion 31 du circuit 30 comporte notamment la charge du circuit puits de courant Sa, cette portion du circuit pouvant elle-même etre raccordée, éventuellement, à la masse 11 et à l'entrée du circuit puits de courant Sa (liaisons facultatives schématisées en traits mixtes). In FIG. 3, there is illustrated, in general, an assembly diagram 30 comprising, a current sink circuit Sa connected to ground 11 and an MOS isolation transistor with N channel Mb, this isolation transistor being itself - even connected to the rest (31) of the circuit 30. The portion 31 of the circuit 30 notably includes the load of the current sink circuit Sa, this portion of the circuit itself being able to be connected, possibly, to ground 11 and to input of the current sink circuit Sa (optional connections shown in dashed lines).
Le schéma de la figure 4 correspond å celui de la figure 3, le circuit puits de courant Sa étant constitué par un MOS à canal N Ma polarisé par une source de tension
VBa de telle sorte qu'il soit en régime saturé.The diagram in FIG. 4 corresponds to that in FIG. 3, the current sink circuit Sa being constituted by an N channel MOS polarized by a voltage source.
VBa so that it is in saturated mode.
De même, dans les schémas des figures 3 et 4, une source de tension VBb polarise le transistor Mb de telle sorte que ce transistor soit dans un régime saturé. Similarly, in the diagrams of FIGS. 3 and 4, a voltage source VBb polarizes the transistor Mb so that this transistor is in a saturated state.
Le transistor MOS a canal N Mb, dont le substrat est relié à la masse 11, est sujet au phénomène de courant de substrat, dans les mêmes conditions que celles explicitées plus haut. Ce courant de substrat peut avoir divers effets néfastes sur le fonctionnement des circuits des figures 3 et 4, en fonction de la nature des portions 31 de ces circuits. The NOS channel MOS transistor Mb, the substrate of which is connected to ground 11, is subject to the phenomenon of substrate current, under the same conditions as those explained above. This substrate current can have various harmful effects on the operation of the circuits of FIGS. 3 and 4, depending on the nature of the portions 31 of these circuits.
La présente invention permet d'éliminer le phénomène de courant de substrat et d'éviter ainsi les effets néfastes liés à un tel phénomène. Ainsi, conformément à l'invention, on remplace le transistor Mb par un transistor bipolaire de type NPN référence en Qb (figures 3a et 4a). The present invention eliminates the phenomenon of substrate current and thus avoids the harmful effects associated with such a phenomenon. Thus, in accordance with the invention, the transistor Mb is replaced by a bipolar transistor of the NPN type, reference at Qb (FIGS. 3a and 4a).
De la sorte on permet ainsi à l'essentiel des variations du courant de collecteur porteuses d'informations de traverser le circuit puits de courant (Sa ou Ma). In this way, most of the variations in the information-carrying collector current are thus allowed to pass through the current sink circuit (Sa or Ma).
Une telle disposition présente l'avantage supplémentaire d'avoir une résistance de sortie élevée lorsque la sortie OUT du montage se trouve disposée entre la portion de circuit 31 et le collecteur du transistor d'isolation Qb, alors que dans le cas des figures 3 et 4 la résistance de sortie est en réalité diminuée par rapport à sa valeur théorique à cause du phénomène de courant de substrat causé par le transistor MOS-N Mb. Such an arrangement has the additional advantage of having a high output resistance when the output OUT of the circuit is located between the portion of circuit 31 and the collector of the isolation transistor Qb, whereas in the case of FIGS. 3 and 4 the output resistance is actually reduced compared to its theoretical value due to the phenomenon of substrate current caused by the MOS-N Mb transistor.
On voit ainsi que la présente invention loin de se limiter aux seuls montages amplificateurs à transconductance permet d'améliorer les performances de tous types de montage dans lesquels se trouvent un ou plusieurs ensembles comportant un circuit puits de courant agencé en série avec un transistor d'isolation de type MOS à canal N, interposé entre le circuit puits de courant et sa charge, et dans lesquels le phénomène de courant de substrat, lié à la présence du transistor d'isolation de type MOS à canal N, est prejudiciable. It is thus seen that the present invention far from being limited only to transconductance amplifier assemblies makes it possible to improve the performance of all types of assembly in which there are one or more assemblies comprising a current sink circuit arranged in series with a transistor. N-channel MOS type insulation, interposed between the current sink circuit and its load, and in which the substrate current phenomenon, linked to the presence of the N-channel MOS type isolation transistor, is detrimental.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8908288A FR2648969A1 (en) | 1989-06-21 | 1989-06-21 | Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8908288A FR2648969A1 (en) | 1989-06-21 | 1989-06-21 | Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2648969A1 true FR2648969A1 (en) | 1990-12-28 |
Family
ID=9382994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8908288A Pending FR2648969A1 (en) | 1989-06-21 | 1989-06-21 | Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2648969A1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175763A (en) * | 1985-05-28 | 1986-12-03 | Wolfson Ltd | Transconductors |
| EP0284092A2 (en) * | 1987-03-27 | 1988-09-28 | Kabushiki Kaisha Toshiba | Differential Amplifier |
-
1989
- 1989-06-21 FR FR8908288A patent/FR2648969A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175763A (en) * | 1985-05-28 | 1986-12-03 | Wolfson Ltd | Transconductors |
| EP0284092A2 (en) * | 1987-03-27 | 1988-09-28 | Kabushiki Kaisha Toshiba | Differential Amplifier |
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON BIOMEDICAL ENGINEERING, vol BME-31, no 12, Décembre 1984, New York (US) G.C. GERHARD: "Surgical Electrotechnology: QUO VADIS" pages 787-799 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0551038B1 (en) | General protection of an IC against overloading and electrostatic discharges | |
| FR2494519A1 (en) | INTEGRATED CURRENT GENERATOR IN CMOS TECHNOLOGY | |
| EP0788047B1 (en) | Device for current reference in an integrated circuit | |
| EP0378453A1 (en) | Stable reference voltage generator | |
| EP0700141B1 (en) | Temperature detector on an integrated circuit | |
| EP0913931B1 (en) | High gain amplifier with limited output dynamic | |
| FR2678399A1 (en) | CURRENT MIRROR OPERATING AT LOW VOLTAGE. | |
| EP1073202B1 (en) | Device for controlling a high voltage switch of the tranlator type | |
| EP0543745A1 (en) | MOS transistor with integrated zener diode protection | |
| EP0649079A1 (en) | Regulated voltage generating circuit of bandgap type | |
| FR2648969A1 (en) | Transistor arrangement including at least one assembly including a "current sink" circuit wired to earth and an insulating transistor, and transconductance amplifier arrangement including such an arrangement | |
| FR2596922A1 (en) | INTEGRATED RESISTANCE ON A SEMICONDUCTOR SUBSTRATE | |
| FR2809834A1 (en) | Current source with low supply voltage and weak sensitivity to voltage, for use in electronic integrated circuits and parts of circuits, e.g. in operational amplifiers | |
| FR2834805A1 (en) | CURRENT OR VOLTAGE GENERATOR HAVING A STABLE OPERATING POINT IN TEMPERATURE | |
| CA1245372A (en) | Bipolar semiconductor device and mos circuit incorporating such a device | |
| EP0467450B1 (en) | Broad band amplifier with separate outputs | |
| FR2795557A1 (en) | Adjustment of integrated circuit MOS transistors after they have been encapsulated to ensure that their operating parameters are more uniform and match those of the transistors in wafer form before encapsulation | |
| EP0156694A1 (en) | Biasing device for a transistor amplification stage, and its use in such a stage | |
| EP0722217B1 (en) | Threshold adjusting circuit of the signal attenuation characteristic | |
| EP1384267B1 (en) | Device for adjusting circuits before encapsulation | |
| EP0480815B1 (en) | Integrated amplifier circuit with one input signal connection | |
| WO2023247880A1 (en) | Voltage reference circuit | |
| FR3082052A1 (en) | INTEGRATED ELECTRONIC DEVICE FOR OPERATION IN VARIABLE TEMPERATURE ENVIRONMENTS | |
| EP0332499B1 (en) | Fast comparator with an output stage operating in two phases | |
| FR2829248A1 (en) | Reference current generator for low voltage integrated circuit, uses P and N type transistors one of which operates in saturated mode |