FR2610742A1

FR2610742A1 - Generateur de signaux de temps

Info

Publication number: FR2610742A1
Application number: FR8800207A
Authority: FR
Inventors: George William Conner
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1987-02-09
Filing date: 1988-01-11
Publication date: 1988-08-12
Anticipated expiration: 2008-01-11
Also published as: GB2200774A; DE3743434A1; GB8802937D0; JPS63203005A; CA1281385C; JPH06103832B2; DE3743434C2; GB2200774B; FR2610742B1

Abstract

UN DISPOSITIF DESTINE A FOURNIR UN ENSEMBLE DE SIGNAUX DE TEMPS SYNCHRONES AYANT DES VALEURS DE PERIODE QUI NE SONT PAS DES MULTIPLES ENTIERS DE LA PERIODE D'HORLOGE, COMPREND UN ENSEMBLE DE GENERATEURS DE FRONTS LOCAUX 16 RECEVANT DES SIGNAUX D'HORLOGE. CHAQUE GENERATEUR LOCAL COMPREND DES MOYENS DE COMPTAGE PROGRAMMABLES LOCAUX 36, 38, 40, 42 DESTINES A COMPTER DES SIGNAUX D'HORLOGE ET A FOURNIR DES SIGNAUX DE SORTIE LOCAUX A LA RECEPTION DE SIGNAUX D'HORLOGE PREDETERMINES, ET DES MOYENS DE RETARD PROGRAMMABLES LOCAUX 52, 53, 54, 44, 50 DESTINES A PRODUIRE UN SIGNAL DE TEMPS AU BOUT D'UN INTERVALLE DE RETARD FAISANT SUITE A CHAQUE SIGNAL DE SORTIE LOCAL. LES MOYENS DE RETARD LOCAUX ONT UNE RESOLUTION SUPERIEURE A CELLE DE L'HORLOGE.

Description

GENERATEUR DE SIGNAUX DE TEMPS

La présente invention concerne la génération de

signaux de temps.

On a utilisé des horloges stables telles que des oscillateurs à quartz pour produire une séquence de signaux

de temps ayant un intervalle variable d'un signal au sui-

vant, en programmant des compteurs numériques de façon à déclencher les signaux de temps à des valeurs de comptage

prédéterminées du signal de l'horloge. Bien qu'on ait utili-

sé des lignes à retard à prises ayant une résolution (par exemple 1 ns) supérieure à celle de l'horloge (par exemple 16 ns), pour retarder en outre des signaux par rapport au

début de la séquence, la résolution sur l'intervalle des si-

gnaux de temps qu'on peut obtenir dans de tels systèmes est

limitée par la résolution de l'horloge, la période des si-

gnaux de temps étant égale à la période de l'oscillateur

d'horloge ou à un multiple entier de celle-ci.

Dans le brevet US 4 231 104, on obtient des va-

leurs de période désirées qui ne sont pas des multiples en-

tiers de la période de l'oscillateur à quartz, en divisant la période désirée en un certain nombre de périodes de

l'oscillateur à quartz plus un reste et une valeur de rési-

du, qui sont ajoutés par une ligne à retard. Le reste est simplement le reste de la division de la période désirée par la période de l'oscillateur à quartz (soit par exemple un reste de 2 ns lorsqu'on divise une période désirée de 50 ns par une période d'horloge de 16 ns). Les valeurs de résidu

tiennent compte du fait que des impulsions de sortie suivan-

tes ne commencent pas simultanément à un signal d'horloge.

(Par exemple, si le premier signal de sortie d'une période de 50 ns apparait 2 ns après un signal d'horloge, le signal de sortie suivant présentera ce résidu de 2 ns en plus du

reste de 2 ns, et il apparaîtra 4 ns après un signal d'hor-

loge, pour apparaître 50 ns après le signal de sortie précé-

dent.) Un ensemble de générateurs de fronts de signaux de temps, qui utilisent des lignes à retard supplémentaires,

sont attaqués par ces impulsions de sortie de période dési-

rée, ainsi que par des signaux d'horloge retardés, obtenus

en faisant passer des signaux d'horloge dans une ligne à re-

tard qui produit un retard de la valeur du résidu. Les si-

gnaux de l'horloge à quartz ainsi que des signaux d'horloge retardés asynchrones sont donc distribués dans le circuit

qui utilise les générateurs de fronts de signaux de temps.

Dans certains autres générateurs de signaux de temps, on obtient des périodes désirées qui sont différentes de multiples entiers d'une période d'un oscillateur à quartz, en divisant les signaux d'horloge en plusieurs phases, et en sélectionnant de façon programmable des signaux provenant

d'une phase particulière pour déclencher une sortie (un si-

gnal d'horloge d'une période de 4 ns peut par exemple être

divisé en quatre phases pour obtenir une résolution de 1 ns).

On a découvert qu'on obtenait des avantages impor-

tants en distribuant directement des signaux d'une horloge à quartz à des générateurs locaux de fronts de signaux de temps, et en sélectionnant un signal d'horloge désiré et en additionnant le résidu et le retard correspondant au reste (pour tenir compte d'impulsions ayant des périodes autres que des multiples entiers de la période d'horloge), dans les générateurs de fronts, près de l'impulsion finale utilisée

pour la génération de fronts, en utilisant des moyens de re-

tard et de comptage programmables locaux. Plus précisément,

le système de génération de signaux de temps serait synchro-

26 1 0 742 2

ne (favorisant ainsi la simplicité de fabrication et un fonc-

tionnement fiable); les erreurs liées aux lignes de transmis-

sion ne contribueraient pas à des erreurs de temps; les per-

turbations mutuelles entre signaux seraient réduites (du fait qu'il serait nécessaire de distribuer seulement une phase de signal d'horloge à quartz);et il y aurait un petit nombre de

portes (ayant tendance à'distordre les signaux) entre le si-

gnal d'horloge et le signal de temps final, ce qui améliore-

rait la précision.

Dans des modes de réalisation avantageux, les moyens

de comptage programmables locaux comprennent un compteur lo-

cal et un détecteur de coincidence qui reçoit le signal de

sortie du compteur local plus le signal de sortie d'une pre-

mière mémoire vive (MEV) comprenant les bits de plus fort poids de la valeur de période désirée (c'est-à-dire le nombre entier de périodes d'horloge dans une période désirée); un signal de sortie de fin de comptage local (FCL) est appliqué à un compte prédéterminé à une bascule qui est déclenchée sur le signal d'horloge suivant, dans le but de sélectionner le signal d'horloge désiré, et ce signal de sortie est appliqué aux moyens de retard programmables locaux, qui additionnent

les valeurs de résidu et de reste; les moyens de retard pro-

grammables comprennent une ligne à retard qui est commandée avec une valeur de résidu et de reste qui est fournie par un additionneur qui reçoit la valeur de reste (encore appelée bits de moindre poids) à partir d'une seconde MEV, et qui l'additionne au résidu du premier signal de sortie, les deux MEV étant adressées-par le même bus d'adresse; il existe un compteur principal qui compte des signaux d'horloge et qui fournit des impulsions de fin de copage principales (FCP) pour restaurer les compteurs locaux; il existe également des mémoires vives (MEV) principales qui contiennent les bits de

plus fort poids et les valeurs de reste pour la période dé-

sirée, et des additionneurs qu'on utilise pour calculer la valeur de résidu et pour la distribuer aux générateurs de

fronts locaux; et les générateurs de fronts locaux compren-

nent des additionneurs qu'on utilise pour ajouter aux valeurs de résidu et de reste des valeurs de correction d'alignement (qu'on utilise pour tenir compte de différences dans des chemins de transmission vers différents générateurs de fronts et dans ces derniers), et le résultat de la sommation est utilisé pour définir la période de retard dans la ligne à retard programmable. Une application préférée de l'invention concerne un équipement de test automatique de circuits, dans

lequel des configurations de test sont appliquées à une vi-

tesse élevée à un grand nombre de noeuds d'entrée d'un cir-

cuit sous test.

L'invention sera mieux comprise à la lecture de la

description qui va suivre a'un mode de réalisation préféré,

donné à titre d'exemple non limitatif. La suite de la des-

cription se réfère aux dessins annexés sur lesquels: La figure 1 est un schéma synoptique d'un circuit oscillateur définissant une période principale, qu'on utilise pour fournir des impulsions de fin de comptage principales et des valeurs de résidu à un ensemble de générateurs de fronts locaux.

La figure 2 est un schéma synoptique d'un généra-

teur de fronts locaux qui utilise des signaux d'horloge ainsi

que les impulsions de fin decompoge principales et les va-

leurs de résidu du circuit de la figure 1, pour produire une

impulsion correspondant à un front de signal de temps.

On voit sur la figure 1 un oscillateur de généra-

tion de période principal 10, qui reçoit en tant que signaux

d'entrée les signaux d'horloge (QRTZ) provenant d'un oscilla-

teur à quartz 12 d'une période de 6,4 ns, et des adresses de fixation de durée à 8 bits (pour des valeurs enregistrées de

période désirée), et qui fournit des signaux de sortie utili-

sés par l'ensemble de générateurs de fronts locaux 16, dont l'un est représenté sur la figure 2. Le circuit de génération de signaux de temps qui est représenté sur les figures est utilisé dans un testeur automatique de circuits, dans lequel des configurations de test sont appliquées à vitesse élevée à un grand nombre de noeuds d'entrée d'un circuit sous test,

et les signaux de sortie résultants sont détectés et compa-

rés avec les signaux de sortie attendus.

En considérant la figure 1, on note que l'oscilla-

teur de période 10 comprend un compteur principal à 10 bits et à prépositionnement, 18, et une mémoire vive (MEV) 20 (d'une capacité de 10 bits sur 256 bits), qui contient les bits de plus fort poids de valeurs de période. Les signaux

de sortie du compteur comme de la mémoire vive sont appli-

qués dans un but de comparaison à un détecteur de coinciden-

ce 22 (constitué par plusieurs portes OU-EXCLUSIF dont les signaux de sortie sont combinés par des portes OU), pour appliquer un signal de sortie à une bascule 24 lorsque le compte du compteur 18 coïncide avec la valeur de période à la sortie de la MEV 20. La MEV de bits de plus fort poids,

, est adressée par des adresses qui proviennent d'un re-

gistre d'adresse 14 par l'intermédiaire d'un bus d'adresse de fixation de durée, 19, qui est un bus à 8 bits. L'entrée d'horloge de la bascule 24 est attaquée par les signaux

QRTZ et cette bascule applique son signal de sortie au cir-

cuit de retard d'une période de l'oscillateur à quartz 26,

dont l'entrée d'horloge est également attaquée par les si-

gnaux QRTZ, et qui peut retarder son signal de sortie d'un signal QRTZ lorsqu'il reçoit sur son entrée de retard 28 un signal de sortie de report provenant d'un additionneur de résidu à 6 bits 30. Le bus d'adresse de fixation de durée 19

est également connecté à la mémoire vive (MEV) 32 (d'une ca-

pacité de 6 bits sur 256 bits) qui enregistre des bits de

moindre poids de valeurs de période, et qui applique son si-

gnal de sortie à l'entrée B de l'additionneur de résidu 30.

La sortie de sommation S à 6 bits, désignée par RES(n), de l'additionneur de résidu 30 est connectée à l'entrée d'un

registre 33 qui applique son signal de sortie à 6 bits, dé-

signé par RES(n-1), aux générateurs de fronts locaux 16 et à

l'entrée A de l'additionneur de résidu 30. Le signais de sor-

tie de sommation de l'additionneur de résidu 30 est égale-

ment appliqué à une ligne à retard programmable 34, qui fournit une impulsion de période de sortie chaque fois qu'elle reçoit une impulsion de fin de comptage principale

(FCP) à partir du circuit de retard d'une période de l'os-

cillateur à quartz 26, après l'avoir retardée d'un interval-

le de retard désigné par RES(n). La ligne à retard program-

mable 34 est un interpolateur numérique qui a une résolution de 100 ps et qui peut produire des retards allant jusqu'à 6,4 ns. Le signal de sortie FCP du circuit de retard d'une période de l'oscillateur à quartz 26 est également transmis de façon à restaurer le compteur principal 18 et à attaquer

l'entrée d'horloge du registre d'adresse 14.

En considérant la figure 2, on note que le généra-

teur de fronts local 16 comprend un compteur local à 10 bits

et à prépositionnement, 36, qui est restauré par les impul-

sions FCP et dont l'entrée d'horloge est attaquée par les signaux QRTZ, et ce compteur fournit son signal de sortie à

bits à un détecteur de coïncidence 38 qui reçoit égale-

ment en tant que signal d'entrée le signal de sortie d'une

MEV 40 (d'une capacité de 10 bits sur 256 bits), qui con-

tient des bits de plus fort poids de valeurs de temps. Le 25.signal de sortie du détecteur de coincidence est appliqué à une bascule 42 dont l'entrée d'horloge est attaquée par les

signaux QRTZ, et qui applique son signal de sortie à un cir-

cuit de retard d'une période de l'oscillateur à quartz 44,

dont l'entrée d'horloge est également attaquée par les si-

gnaux QRTZ. Le circuit de retard d'une pide 44 comprend deux entrées de retard 46, 48, et chacune d'elles est capable de retarder d'un signal QRTZ le signal de sortie de fin de comptage local (FCL) du circuit de retard d'une période de l'oscillateur à quartz 44, qui est dirigé vers la ligne à retard programmable 50. L'entrée de retard 46 est connectée de façon à recevoir un signal de sortie de report provenant

de l'additionneur de résidu à 6 bits 53, et l'entrée de re-

tard 48 est connectée de façon à recevoir un signal de sor-

tie de report provenant de l'additionneur de retard à 6 bits 54. Une MEV 52 (d'une capacité de 6 bits sur 256 bits), qui enregistre des bits de moindre poids de valeurs de temps, est également adressée par le bus d'adresse de fixation de durée 19, et son signal de sortie, désigné par REM(TV(n)/ QRTZ) est dirigé vers l'entrée A de l'additionneur de résidu

53. L'entrée B de l'additionneur de résidu 53 reçoit le si-

gnal de sortie RES(n-l) de l'oscillateur de période princi-

pal 10, et le signal de sortie de sommation à 6 bits, S, de l'additionneur de résidu 53 est appliqué à l'entrée A de l'additionneur de retard 54. L'entrée B de l'additionneur 54 reçoit une valeur de correction d'alignement, COR, provenant d'un générateur de valeur de correction d'alignement 56, dans le but de corriger l'alignement du front que fournit le générateur de fronts 16, afin qu'il soit en synchronisme avec des fronts fournis par des générateurs de fronts pour d'autres canaux. Le générateur 56 est restauré par le signal FCP et il reçoit des signaux de commande, COMM, indiquant une valeur de correction d'alignement à utiliser. La ligne à retard programmable 50, qui est un interpolateur numérique ayant une résolution de 100 ps et qui fournit une impulsion de sortie chaque fois qu'elle reçoit une impulsion provenant du circuit de retard d'une période de l'oscillateur à quartz

44, reçoit le signal de sortie de sommation à 6 bits S (dé-

signé par RETARD(n)) de l'additionneur de retard 54,et retarde 1'impulsion d'en %e d'un intervalle de retard qui est indiqué

par la valeur de RETARD(n).

En fonctionnement, l'oscillateur de période 10

fournit des impulsions de période ayant des valeurs de pé-

riode programmées pour le cycle n, PV(n), qui ne sont pas des-multiples entiers de la période du quartz, d'une manière

similaire au fonctionnement décrit dans le brevet US-

4 231 104. Mais, la valeur de résidu n'est pas utilisée pour retarder des signaux d'oscillateur à quartz, auxquels

des retards supplémentaires sont ajoutés dans les généra-

teurs de fronts, comme dans le brevet précité; à la place, les signaux d'oscillateur à quartz, la valeur de résidu et le signal numérique de fin de comptage principal sont tous émis vers les générateurs de fronts locaux 16, dans lesquels la totalité du retard est ajouté simultanément au signal

d'oscillateur à quartz.

En considérant la figure 1, on note que les va-

leurs entières (désignées par INT(PV(n)/QRTZ) sur la figure 1) qui résultent de la division de PV(n) par la période de l'oscillateur à quartz (QRTZ), sont chargées dans la MEV de bits de plus fort poids de valeurs de période, 20, et les

valeurs de reste (par incréments de 100 ps) de cette divi-

sion (désignées par REM(PV(n)/QRTZ)sur la figure 1) sont chargées dans la MEV de bits de moindre poids de valeurs de période, 32. PV(n) peut aller de 19,2 ns (un minimum de trois périodes de l'oscillateur à quartz sont nécessaires pour tenir compte de l'acheminement dans le circuit pour

effectuer les calculs) à 6,5 ps (2 périodes de l'oscilla-

teur à quartz), et est l'une des 256 valeurs enregistrées dans les MEV 20, 32. La valeur de période, PV(n), est donc une sommation des valeurs entières chargées dans la MEV 20 (avec pour unité la période d'horloge), et des valeurs de reste qui sont chargées dans la MEV 32 (avec pour unité un intervalle de temps de 100 ps). Le compteur principal 18 compte les signaux QRTZ et il applique son signal de sortie au détecteur de coïncidence 22, qui applique une impulsion à la bascule 24 lorsque le compte dans le compteur 18 est égal aux valeurs entières fournies par la MEV de bits de

plus fort poids 20. Cette impulsion est appliquée à la bas-

cule 24 qui au moment du signal QRTZ suivant applique une

impulsion au circuit de retard d'une période de l'oscilla-

teur à quartz 26, et lorsque le signal QRTZ suivant apparaît (sauf s'il a été retardé par un signal de sortie de report

sur l'entrée de retard 28), le circuit 26 fournit une impul-

sion FCP qui restaure le compteur 18 et attaque l'entrée d'horloge du registre d'adresse de fixation de durée 14, pour appliquer l'adresse de fixation de durée suivante aux MEV 20, 32. La valeur de reste que la MEV de bits de moindre

poids 32 applique à l'additionneur de résidu 30 est addi-

tionnée à la valeur présente sur l'entrée A, et la somme ré-

sultante, RES(n), est appliquée à la ligne à retard 34 et au registre 33. La ligne à retard 34 fournit une impulsion de période chaque fois qu'elle reçoit une impulsion FCP, après l'avoir retardée de la valeur RES(n). Lorsque le registre 33

reçoit un signal QRTZ il fournit son signal de sortie, dési-

gné par RES(n-l), pour indiquer qu'il retarde d'un cycle FCP par rapport au signal d'entrée du registre 33. La valeur RES(n) que l'additionneur de résidu 30 applique au circuit de retard programmable 34 et au registre 33 est égale à la valeur des 6 derniers bits, donnée par l'équations suivante: RES(n) = RES(n-l) + REM(PV(n)/QRTZ) dans laquelle: PV(n) = valeur de période programmée pour le cycle n, QRTZ = valeur de la période de l'oscillateur à quartz, REM(x/y) = reste de la division de x par y, et

RES(n) = résidu pour le n ième cycle (RES(0)=0).

Par conséquent, si le cycle est le cycle initial, RES(n) est simplement égal à la valeur de reste qui a été

fournie par la MEV de bits de moindre poids 32. Dans des -

cycles suivants, RES(n) est égal à la somme de cette valeur et de la valeur de résidu du cycle précédent, renvoyée par la sortie du registre 33. De cette manière, des impulsions de période ayant des valeurs PV(n) autres que des valeurs entières de la période de l'oscillateur 12, sont obtenues

en comptant un nombre entier de signaux d'horloge pour obte-

nir une impulsion FCP, et en retardant l'impulsion FCP par

la valeur de reste dans le premier cycle, et en la retar-

dant de la somme des valeurs de reste et de résidu dans des cycles suivants, pour tenir compte du fait que l'impulsion de période antérieure n'était pas en synchronisme avec un signal d'horloge. Du fait que l'oscillateur a une période de 6,4 ns, et que le circuit de retard programmable 34

ajoute des retards par incréments de 100 ps, lorsque l'ad-

ditionneur de résidu 30 a compté jusqu'à 64, il présente un dépassement de capacité et produit un signal de sortie de report, et l'impulsion FCP est à nouveau en synchronisme avec le signal de l'oscillateur à quartz, ce qui fait qu'un retard d'une période du signal de l'oscillateur à quartz est produit dans le circuit de retard d'une période de l'oscillateur à quartz 26. Un générateur de configuration

(non représenté) utilise l'impulsion de période pour émet-

tre les données du cycle suivant dont le format doit être établi.

En considérant la figure 2, on note que le géné-

rateur de fronts 16 reçoit des impulsions FCP, des signaux

QRTZ, des adresses sur le bus d'adresse de fixation de du-

rée 19, et des valeurs de résidu RES(n-1), à partir de l'oscillateur de période 10. Les impulsions FCP restaurent le compteur 36, qui compte les signaux QRTZ et qui applique

son signal de sortie au détecteur de coïncidence 38. La va-

leur de durée pour le générateur de fronts 16 pour le cycle

n, TV(n), est divisée en un certain nombre entier de pério-

des d'oscillateur à quartz (qu'on désigne par INT(TV(n)/ QRTZ)), plus une valeur de reste (qu'on désigne par REM(TV

(n)/QRTZ))dans les MEV 40, 52, comme pour la valeur de pé-

riode. Lorsque la valeur du signal de sortie du compteur 36 correspond aux valeurs entières dans la MEV de bits de plus

fort poids de valeur de temps 40, une impulsion est appli-

quée à la bascule 42 et cette dernière applique une impul-

sion au circuit de retard d'une période de l'oscillateur à ii - quartz, 44, à l'apparition du signal QRTZ suivant. La valeur de reste REM(TV(n) /QRTZ), est appliquée à l'entrée A de

l'additionneur à 6 bits 53, qui l'ajoute à la valeur de ré-

sidu, RES(n-l), qui provient de l'oscillateur 10. La somme à 6 bits de ces valeurs est ensuite appliquée à l'additionneur

de retard 54, qui ajoute une valeur de correction d'aligne-

ment, COR, provenant du générateur de valeur de correction

d'alignement56. La somme de ces valeurs est ensuite appli-

quée à la ligne à retard programmable 50. La valeur du re-

tard est donc déterminée par les 6 derniers bits du nombre fourni par l'équation suivante: RETARD(n) = RES(n-l) + REM(TV(n)/QRTZ) + COR dans laquelle: TV(n) = valeur de temps programmée pour le cycle n, et COR = correction d'alignement pour le générateur

de fronts local 16.

Comme dans l'oscillateur de période 10, le circuit de retard d'une période de l'oscillateur à quartz, 44, fournit son impulsion FCL au circuit de retard programmable 50, qui

l'ajoute à un intervalle de retard, qui est ici RETARD(n).

Les deux entrées de retard 46, 48 sont utilisées lorsque les additionneurs à 6 bits 53, 54 atteignent une condition de dépassement de capacité et produisent des signaux de sortie

de report. Le signal de sortie de la ligne à retard program-

mable 50 est une impulsion de front de signal de temps qu'on utilise pour produire un front, utilisé par exemple avec un front provenant d'un autre générateur de fronts local, pour appliquer une impulsion de données à un circuit numérique

qui est testé par un équipement de test automatique em-

ployant le générateur de signaux de temps. La valeur de temps TV(n) peut donc différer des valeurs de période PV(n), selon par exemple que l'impulsion de temps est un front initial ou un front final, et selon la largeur d'impulsion

désirée. Les valeurs COR procurent une correction d'aligne-

ment qui varie en fonction du chemin suivi vers le générateur et à travers celui-ci, et selon que le front est utilisé pour des fronts montants ou descendants ou qu'il est utilisé dans

un circuit d'attaque ou un détecteur.

La technique qui consiste à appliquer des signaux

d'oscillateur à quartz purs à des générateurs de fronts lo-

caux et à additionner tous les retards simultanément procure des avantages importants. Le système de génération de signaux de temps est totalement synchrone, ce qui fait qu'il est simple à fabriquer et fonctionne de façon fiable. Seul un

signal d'oscillateur à quartz pur est distribué dans le sys-

tème, ce qui fait que les erreurs liées aux lignes de trans-

mission ne contribuent pas à l'apparition d'erreurs de temps;

les retards de résidu et de reste sont distribués et addi-

tionnés dans le domaine numérique. Du fait qu'il n'y a qu'une

seule phase de signal d'oscillateur à quartz, les perturba-

tions mutuelles entre signaux sont réduites. Les valeurs de

correction d'alignement sont aisément ajoutées dans le do-

maine numérique, plutôt que dans le domaine analogique. Le nombre de portes entre le signal d'oscillateur à quartz pur

et les signaux de temps finals correspond à un minimum abso-

lu, ce qui procure une meilleure précision en évitant que les signaux de temps finals soient basés sur des signaux qui ont traversé un ensemble de portes, chacune d'elles ajoutant

une certaine distorsion.

D'autres modes de réalisation de l'invention en-

trent dans le cadre des revendications qui suivent. On pour-

rait par exemple appliquer le système de génération de si-

gnaux de temps à des circuits autres que des testeurs auto-

matiques de circuits à canaux multiples, en particulier des circuits exigeant des fronts précis pour des signaux de

temps qu'on puisse faire varier cycle par cycle.

Il va de soi que de nombreuses modifications peu-

vent être apportées au dispositif décrit et représenté, sans

sortir du cadre de l'invention.

Claims

REVENDICATIONS

1. Dispositif destiné à produire un ensemble de signaux de temps synchrones ayant des valeurs de période qui

ne sont pas des multiples pairs d'une période d'horloge, ca-

ractérisé en ce qu'il comprend: une horloge (12) destinée à produire des signaux d'horloge avec une séparation dans le

temps égale à une période d'horloge; et un ensemble de géné-

rateurs de fronts locaux (16) destinés à recevoir les si-

gnaux d'horloge, chaque générateur de fronts local (16) com-

prenant des moyens de comptage programmables locaux (36, 38, 40, 42) destinés à produire des signaux de sortie locaux à la réception de signaux d'horloge prédéterminés, et des moyens de retard programmables locaux (52, 53, 54, 44, 50)

destinés à produire un signal de temps au bout d'un inter-

valle de retard faisant suite à chaque signal de sortie lo-

cal, les moyens de retard locaux ayant une résolution supé-

rieure à celle de l'horloge (12).

2. Dispositif selon la revendication 1, caractéri-

sé en ce que les moyens de comptage programmables locaux (36, 38, 40, 42) comprennent un compteur local (36) qui compte les signaux d'horloge et un détecteur de coïncidence (38) qui compare le signal de sortie du compteur local (36) avec un nombre entier correspondant à une valeur de temps désirée, et qui applique un signal de sortie à une bascule

(42) qui est déclenchée sur le signal d'horloge suivant.

3. Dispositif selon la revendication 2, caractéri-

sé en ce que les moyens de comptage programmables locaux comprennent une première mémoire vive (40) chargée avec des nombres entiers de périodes d'horloge correspondant à des valeurs de temps désirées, et en ce que le nombre entier

précité est fourni par cette première mémoire vive (40).

4. Dispositif selon la revendication 3, caractéri-

sé en ce que les moyens de retard programmables locaux com-

prennent une ligne à retard (44) et une seconde mémoire vive

(52) chargée avec des valeurs de reste correspondant au res-

te de la division des valeurs de temps désirées par la pé-

riode d'horloge, et en ce qu'il comprend en outre un bus

d'adresse commun (19) connecté aux première et seconde mé-

moires vives (40, 52) dans tous les générateurs locaux (16).

5. Dispositif selon la revendication 4, caractéri-

sé en ce que les moyens de retard programmables comprennent

un premier additionneur (53) destiné à additionner des va-

leurs de résidu aux valeurs de reste, et à appliquer la som-

me a la ligne à retard (44).

6. Dispositif selon la revendication 5, caractéri-

sé en ce que les moyens de retard programmables comprennent un second additionneur (54) qui est destiné à additionner une valeur de correction d'alignement aux valeurs de résidu et de reste, et à appliquer la somme à la ligne à retard (44).

7. Dispositif selon la revendication 6, caractéri-

sé en ce que la valeur de correction d'alignement est four-

nie par un générateur de correction d'alignement qui peut faire varier la valeur de correction d'alignement cycle par cycle.

8. Dispositif selon l'une quelconque des revendi-

cations 1 à 7, caractérisé en ce qu'il comporte un circuit de commande principal (10) qui applique aux générateurs de

fronts locaux (16) des impulsions de fin de comptage princi-

pales (FCP) et des valeurs de résidu.

9. Dispositif selon la revendication 8, caractéri-

sé en ce que le circuit de commande principal est un oscil-

lateur de période (10) qui comprend des moyens de comptage programmables principaux (18, 22, 24) destinés à fournir des signaux de sortie de fin de comptage principaux (FCP) à la réception de signaux d'horloge prédéterminés, et des moyens de retard programmables principaux (20, 30, 32, 33, 34) destinés à fournir un signal de sortie de période après un intervalle de retard faisant suite à chaque signal de sortie de fin de comptage principal (FCP), et la résolution de ces

moyens de retard principaux (20, 30, 32, 33, 34) est supé-

2 6 1 0742

rieure à celle de l'horloge (12).