FR2610154A1

FR2610154A1 - Generateur de signaux de cadencement, notamment pour les systemes informatises de test de circuits integres

Info

Publication number: FR2610154A1
Application number: FR8800841A
Authority: FR
Inventors: Paul D Magliocco; Steven R Bristow
Original assignee: Megatest Corp
Current assignee: Megatest Corp
Priority date: 1987-01-28
Filing date: 1988-01-26
Publication date: 1988-07-29
Anticipated expiration: 2008-01-26
Also published as: IN170088B; DE3801993A1; KR880011640A; US4779221A; FR2610154B1; JPS63271625A; DE3801993C2; KR940001682B1

Abstract

CE SYSTEME RECOIT UN SIGNAL D'HORLOGE (TOSC) A FREQUENCE FIXE, UN SIGNAL DE CHARGEMENT (TCHARGEMENT) DEFINISSANT LE DEBUT D'UNE NOUVELLE PERIODE SYNCHRONISEE SUR LE SIGNAL D'HORLOGE PRECEDENT LE PLUS PROCHE, UNE VALEUR DE DECALAGE (TDECALAGE) DEFINISSANT LA RELATION ENTRE LE SIGNAL DE CHARGEMENT ET LE DEBUT EFFECTIF DE LA PERIODE A PRODUIRE, ET COMPREND : UNE MEMOIRE 10 CONSERVANT UNE VALEUR (EDUREE) DEFINISSANT, PAR RAPPORT AU DEBUT D'UNE PERIODE, LE MOMENT OU L'ON DOIT PRODUIRE UN FRONT D'ONDE; UN COMPTEUR 9, COMPTANT LES SIGNAUX D'HORLOGE SUIVANT LA RECEPTION DU SIGNAL DE CHARGEMENT ET DELIVRANT UN SIGNAL DE SORTIE (TCOMPTE) INDIQUANT LE NOMBRE DE SIGNAUX D'HORLOGE RECUS DEPUIS LE DEBUT DE LA PERIODE EN COURS DEFINIE PAR LE SIGNAL DE CHARGEMENT; UN ADDITIONNEUR 12, ADDITIONNANT LA VALEUR (EDUREE) CONSERVEE DANS LA MEMOIRE A LA VALEUR DE DECALAGE (TDECALAGE) ET DELIVRANT UNE VALEUR DE QUOTIENT (EQUOTIENT) DEFINISSANT LE NOMBRE ENTIER DE SIGNAUX D'HORLOGE APRES LESQUELS LE FRONT D'ONDE DOIT APPARAITRE, AINSI QU'UNE VALEUR DE RESTE (ERESTE) DEFINISSANT LA FRACTION DE PERIODE DU SIGNAL D'HORLOGE, CONSECUTIVEA LA VALEUR DE QUOTIENT, OU DOIT APPARAITRE LE FRONT D'ONDE; UN DETECTEUR DE COINCIDENCE 13 DELIVRANT UN SIGNAL DE SORTIE LORSQUE LE SIGNAL DE SORTIE (TCOMPTE) DU COMPTEUR EST EGAL A LA VALEUR DE QUOTIENT (EQUOTIENT); ET DES MOYENS A RETARD PROGRAMMABLES 14 PROGRAMMES PAR LE SIGNAL DE RESTE (ERESTE), DELIVRANT UNE VERSION RETARDEE (TSORTIE) DU SIGNAL DE SORTIE DU DETECTEUR DE COINCIDENCE.

Description

La présente invention concerne la production de si-nau-x de cadencement,

convenant notamment aux systèmes de tes, informatisés tels que ceux utilisés pour tester les circ'uis intégrés. On connaît bien, dans la technique, les moyens pour tester les circuits intégrés. Les systèmes modernes font usage d'u:n ordinateur numérique qui est programmé de manière à produire des signaux spécifiques de cadencement à appliquer à un composant à tester, ainsi que les tensions d'alimentation, ce masse, etc. appropriées nécessaires à la simulation de

l'environnement de fonctionnement réel du composant à tester.

Au fur et à mesure que les composants des circuits intégrés augmentent de taille, on a besoin de techniques plus précises, à très grande vitesse, peu coûteuses et reproductibles, notamment de moyens pour produire des signaux de cadencement appropriés. Cependant, pour obtenir des signaux de cadencemenz à grande vitesse, précis et reproductibles, on a dû faire appel à des techniques qui sont devenues de plus en plus coûteuses. En outre, la plupart de ces techniques, malgré qu'elles soient coûteuses, ne sont pas réellement aussi

précises ni reproductibles qu'on pourrait le souhaiter.

Une telle technique de l'art antérieur pour produire des signaux de cadencement est décrite dans le US-A-4 231 104 au nom de Saint-Clair, délivré le 28 octobre 1982. Saint-Clair propose d'utiliser un oscillateur, tel qu'un oscillateur à cristal, pour produire un signal d'horloge. Ce signal d'horloge est appliqué à un circuit générateur de périodes qui assure la production d'une période de longueur voulue à partir de l'oscillateur à cristal. Saint-Clair utilise un compteur pour compter un nombre entier d'impulsions d'horloge provenant de l'oscillateur à cristal et une ligne à retard pour effectuer une interpolation entre les cycles d'horloge, afin que la période produite puisse avoir une longueur qui ne soit pas un nombre entier de cycles d'horloge de l'oscillateur à cristal. En outre, en raison de la manière dont il produit ses fronts d'onde de signal de cadencement, Saint-Clair a besoin que la période soit produite avec deux signaux de sortie: Tsyn, qui est une version retardée du signal d'horloge de l'oscillateur à cristal, et Tsortie, le véritable signal de période. Saint-Clair a besoin d'utiliser une ligne à retard pour produire ces signaux Tsyn et Tsortie afin de pouvoir effectuer l'interpolation, ces signaux n'étant donc pas nécessairement alignés avec le front d'onde du signal d'horloge de l'oscillateur à cristal. De telles lignes à retard se présentent habituellement sous forme d'une piste relativement longue formée sur une carte de circuit imprimé, ce qui nécessite donc une surface relativement importante de la carte de circuit imprimé, avec un coût corrélatif. On peut utiliser comme autre type de ligne à retard les batteries ou réseaux de capacités et inductances localisées, qui sont également coûteux. En outre, indépendamment du type de ligne à retard utilisé, le circuit à ligne à retard doit être soigneusement calibré, ce qui nécessite des circuits supplémentaires de calibration qui sont coûteux et dont il est difficile de conserver l'ajustement. De plus, même avec un circuit de ligne à retard calibré, celui-ci est toujours sujet à des erreurs qui dépendent du rapport cyclique et qui ne peuvent pas être éliminées par une nouvelle calibration. Le circuit de ligne à retard peut facilement dériver par rapport à son réglage de calibration, ce qui nécessite une surveillance étroite du circuit afin de pouvoir le recalibrer, et en outre des erreurs peuvent être produites en raison du jitter (instabilité) causé par l'atténuation du signal de cadencement, avec une altération corrélative des temps de montée et de descente, ainsi qu'une diaphonie entre le signal de cadencement traversant la ligne à retard et les signaux

environnants du système.

Un autre problème également rencontré avec les systèmes de l'art antérieur est leur obligation de "diffuser" un signal Tsyn de longueur variable en différents endroits d'un système, qui est habituellement un grand système, avec une dégradation inhérente du cadencement en raison des effets de ligne de transmission et des différences entre les diverses lignes de transmission utilisées pour cette "diffusion" en différents

endroits du système.

Saint-Clair propose également un générateur de formes d'onde qui reçoit en entrée les signaux Tsyn et Tscrr!e proven.an: générateur de périodes. Le générateur de formes d'onde décry%

figure 2 du brevet Saint-Clair comporte deux circu- --

générateurs de fronts d'onde et un circuit de mise en forme de l'onde (60) . Chacun des générateur de fronts d'onde compcr:e une mémoire qui définit le positionnement du front d'onde à l'intérieur d'une période en fonction de la coïncidence avez un compteur situé à l'intérieur du générateur de formes d'onde. En outre, pour chaque générateur de fronts d'onde, SaintClair propose une ligne à retard supplémentaire permettant de placer le front d'onde en un endroit détermine, par interpolation entre les points donnés par le générateur de périodes. Comme indiqué précédemment, ces circuits de ligne à retard présentent de graves inconvénients. En outre, dans la structure de Saint-Clair, les lignes à retard situées à l'intérieur du générateur de forme d'onde ont la possibilité de retarder le signal jusqu'à deux fois la durée de la période de l'oscillateur à cristal. Ceci introduit des erreurs supplémentaires. Un inconvénient supplémentaire du générateur de formes d'onde 'de Saint-Clair tient au fait que chaque générateur de fronts d'onde situé à l'intérieur du générateur de formes d'onde ne peut produire qu'un seul front d'onde au cours d'une

période donnée.

Au surplus, du fait de l'utilisation des diverses lignes à retard du système de Saint-Clair, les signaux de cadencement internes au circuit ne sont pas synchronisés avec l'oscillateur à cristal, ce qui rend la conception, la calibration et le débogage d'un tel système de cadencement

extrêmement complexes et fastidieux.

Conformément aux enseignements de la présente invention, il est proposé un système de cadencement sans équivalent, qui permet à un utilisateur de programmer des événements de cadencement à partir d'une fréquence d'horloge fixe avec des périodes et des fronts d'ondes variables et avec une résolution supérieure à celle de la fréquence de référence fixe. Grâce à la présente invention, on réduit à un minimum les éléments à retard, qui sont nécessairement coûteux,

imprécis, et nécessitent une calibration fréquente.

A cet effet, conformément à un premier aspect de la présente invention, il est proposé un système de cadencemrnent comprenant: - des moyens pour recevoir un signal d'horloge à fréquence fixe, - une première mémoire pour conserver une valeur définissant le nombre de ces signaux d'horloge compris à l'intérieur d'une période à produire en sortie, - une seconde mémoire pour conserver une valeur définissant la fraction de période de ce signal d'horloge que l'on doit ajouter à ce nombre de signaux d'horloge compris à l'intérieur d'une période à produire en sortie, afin de déterminer cette période à produire en sortie, - un compteur ayant une première borne d'entrée recevant le signal d'horloge, une seconde borne d'entrée recevant un signal de chargement permettant au compteur de commencer à compter les signaux d'horloge au cours d'une nouvelle période, une première ligne de sortie produisant un premier signal de sortie lorsque ledit nombre de signaux d'horloge a été compté, et une seconde ligne de sortie délivrant un second signal de sortie lorsqu'un autre signal d'horloge a été compté après délivrance du premier signal de sortie, - des moyens pour sélectionner, comme signal de chargement, soit le premier soit le second signal de sortie du compteur, - un additionneur délivrant un premier signal de sortie définissant la partie fractionnaire d'une période du signal d'horloge nécessaire à l'obtention de la période à produire, et additionnant la valeur contenue dans la seconde mémoire au premier signal de sortie obtenu lors de l'opération précédente exécutée par l'additionneur, cet additionneur délivrant également un second signal de sortie définissant le moment o la somme de la valeur contenue dans la seconde mémoire et du premier signal de sortie obtenu lors de l'opération précédente exécutée par l'additionneur est supérieure ou égale à la période du signal d'horloge, - des moyens pour appliquer le second signal de sortie de l'additionneur aux moyens de sélection de sorte que, lorsque le second signal de sortie de l'additionneur indique acue ladite somme est supérieure ou égale à la période du sicna_

d'horloge, les moyens de sélection sélectionnent comme sirna-

de chargement le second signal de sortie du compteur et que, lorsque le second signal de sortie de l'additionneur indicue que ladite somme est inférieure à la période du si-na2 d'horloge, les moyens de sélection sélectionnent comme sien.a de chargement le premier signal de sortie du compteur, le signal de chargement définissant le début d'une nouvele période synchronisée sur le signal d'horloge précédent le plus proche, et le premier signal de sortie de l'additionneur définissant la relation entre ce signal de chargement et le

début effectif de la période à produire.

Selon un second aspect de l'invention, le système de cadencement comprend: - des moyens pour recevoir un signal d'horloge à fréquence fixe, - une première borne d'entrée recevant un signal de chargement définissant le début d'une nouvelle période synchronisée sur le signal d'horloge précédent le plus proche, - une seconde borne d'entrée recevant une valeur de décalage définissant la relation entre le signal de chargement et le début effectif de la période à produire, - une mémoire conservant une valeur définissant, par rapport au début d'une période, le moment o l'on doit produire un front d'onde, - un compteur, comptant les signaux d'horloge suivant la réception du signal de chargement et délivrant un signal de sortie indiquant le nombre de signaux d'horloge reçus depuis le début de la période en cours définie par le signal de chargement, - un additionneur, additionnant la valeur conservée dans la mémoire à la valeur de décalage et délivrant en sortie une valeur de quotient définissant le nombre entier de signaux d'horloge après lesquels le front d'onde doit apparaître, ainsi qu'une valeur de reste définissant la fraction de période du signal d'horloge, consécutive à la valeur de quotient, o doit apparaitre le front d'onde, - un détecteur de coïncidence délivrant.n signal de sortie lorsque le signal de sortie du compteur est égal à la valeur de quotient, et - des moyens à retard programmables ayant une ligne d'entrée recevant le signal de sortie du détecteur de coïncidence et une ligne de sortie délivrant une version retardée du signal de sortie du détecteur de coïncidence, le retard de ces moyens

à retard programmables étant programmé par le signal de reste.

Selon un troisième aspect de l'invention, le système de cadencement comprend: - des moyens pour recevoir un signal d'horloge à fréquence fixe, - une première borne d'entrée recevant un signal de chargement définissant le début d'une nouvelle période synchronisée sur le signal d'horloge précédent le plus proche, - une seconde borne d'entrée recevant une valeur de décalage définissant la relation entre le signal de chargement et le début effectif de la période à produire, - une première mémoire conservant une première valeur définissant le nombre de signaux d'horloge suivant le début d'une période après lequel on doit produire un front d'onde, et une seconde mémoire conservant une seconde valeur définissant la fraction d'une période du signal d'horloge que l'on doit ajouter à ce nombre de signaux d'horloge pour arriver au moment o l'on doit produire le front d'onde, - un compteur, comptant les signaux d'horloge suivant la réception du signal de chargement et délivrant un signal de sortie indiquant le nombre de signaux d'horloge reçus depuis le début de la période en cours définie par le signal de chargement, - un additionneur, additionnant la valeur conservée dans la seconde mémoire à la valeur de décalage et délivrant en sortie une première valeur définissant le nombre entier de signaux d'horloge après lesquels le front d'onde doit apparaître, ainsi qu'une seconde valeur définissant la fraction de période du signal d'horloge, consécutive à la première valeur, o doit apparaître le front d'onde, - un détecteur de coïncidence délivrant un signal de sortie lorsque le signal de sortie du compteur est égal à la premiere valeur, et - des moyens à retard programmables ayant une ligne d'entrée recevant le signal de sortie du détecteur de coincidence e: une ligne de sortie délivrant une version retardée du si:g a de sortie du détecteur de coïncidence, le retard de ces moyens à retard programmables étant programmé par le premier e- le

second signal de sortie de l'additionneur.

D'autres caractéristiques et avantages de la présen:e invention apparaîtront à la lecture de la descriperc-3 détaillée ci-dessous, faite en référence aux dessins annexés sur lesquels: - la figure 1 est un schéma par blocs d'un mode de réalisation d'un générateur de périodes réalisé conformément aux enseignements de la présente invention, - la figure 2 illustre un mode de réalisation d'un générateur de fronts d'onde réalisé conformément aux enseignements de la présente invention, - la figure 3 illustre divers signaux de cadencement nécessaire aux modes de réalisation des figures 1 et 2, et - la figure 4 illustre un autre mode de réalisation d'un générateur de fronts d'onde réalisé conformément aux

enseignements de la présente invention.

La figure 1 illustre un mode de réalisation d'un générateur de front d'onde réalisé conformément aux enseignements de la présente invention. Bien que l'on appellera "générateur de périodes" la structure de la figure 1, l'homme de l'art comprendra aisément, d'après les enseignements de la présente invention, que le générateur de périodes de la figure 1, à la différence des générateur de périodes de l'art antérieur, ne délivre pas en sortie des signaux correspondant réellement à une période, mais délivre plutôt une information numérique définissant cette période. L'information numérique est utilisée par le générateur de fronts d'onde de la figure 2 (décrite plus bas) afin de produire les signaux de sortie

correspondants du générateur de fronts d'onde de la figure 2.

En référence à la figure 1, l'oscillateur 1 est un oscillateur approprié quelconque, tel qu'un oscillateur à

cristal. Pour les besoins de la description, on décrira

certaines périodes temporelles, bien que l'on doive considérer que la structure de la présente invention peut être mise en oeuvre en utilisant n'importe quelle période de cadencement souhaitée. Par exemple, l'oscillateur 1 est un oscillateur à cristal produisant une période très stable de 16 ns, comme cela est bien connu de la technique. Le générateur de périodes comporte également une unité centrale 18 qui sert à charger des mémoires 2 et 3 avec des informations appropriées définissant la période que l'on veut produire. Pour mémoriser les données appropriées dans les mémoires 2 et 3, l'unité centrale 18 divise la valeur de la période souhaitée par la valeur de la période de l'oscillateur 1 et détermine une valeur Cquotient égale au nombre entier de périodes d'horloge de l'oscillateur 1 pouvant entrer à l'intérieur de la période voulue et une valeur Creste qui est la valeur d'interpolation

nécessaire entre les cycles d'horloge de l'oscillateur 1.

Cquotient est conservée dans la mémoire 2, et Creste est conservée dans la mémoire 3, mémoires qui sont par exemple des RAMs en logique ECL. En fait, la valeur qui est effectivement conservée dans la mémoire 2 est un nombre qui provoque le comptage par le compteur 5 de Cquotient battements d'horloge par période. Le compteur 5 comprend une ligne d'entrée qui reçoit le signal d'oscillateur provenant de l'oscillateur 1. Le compteur S comprend également un bus recevant le nombre conservé dans la mémoire 2 et une ligne d'entrée de chargement qui provoque le chargement par le compteur 5 des données délivrées par la mémoire 2 au moment de la réception d'un signal Tchargement qui est produit lorsque le compteur 5 a compté Cquotient signaux d'horloge au cours de cette période. Le compteur 5 délivre deux signaux de sortie, un signal TC de comptage terminal et un signal TC+l de comptage terminal plus un. Le signal TC devient actif lorsque le compteur 5 a reçu de l'oscillateur 1 Cquotient signaux d'horloge, et le signal de sortie TC+l devient actif lorsque le compteur 5 a reçu de l'oscillateur 1

Cquotient+l signaux d'horloge depuis le dernier signal Tchargemer.t.

Il est nécessaire d'avoir à la fois les signaux de sortie TC et TC+1, 'avec l'un des deux signaux de sortie déermine en

fonction de Creste, comme cela sera décrit plus bas.

L'additionneur 4 sert à effectuer la sommation des va!eurú Creste qui est nécessaire pour effectuer l'interpolationr. voule d'une période à l'autre. Par exemple, pour une même durée de période, si Creste vaut 2 ns l'interpolation doit être de 2 r.s pendant la première période, pendant la seconde période elle doit être de 4 ns, pendant la troisième période elle doit être de 6 ns, etc. jusqu'à ce que la valeur d'interpolaticn devienne égale ou supérieure à la période de l'oscillateur 1, c'est à dire à 16 ns dans l'exemple de la figure 3. Dans ce cas, le signal Treport devient actif, provoquant la sélection par le multiplexeur 7 du signal de sortie TC+l provenant du compteur 5 comme signal Tchargement. Dans un mode de réalisation o la période de l'oscillateur 1 vaut 16 ns, et o l'on souhaite une résolution de 1 ns sur la période, l'additionneur 4 est un additionneur à quatre bits et la valeur Creste est un nombre à quatre bits. Ces valeurs sont augmentées d'un bit à chaque doublement de la période de l'oscillateur 1, ou à

chaque diminution de moitié de la résolution sur la période.

L'additionneur 4 produit en sortie un signal de report et un signal de somme en direction du registre 6. Le registre 6 conserve la somme reçue de l'additionneur 4, qui indique le facteur d'interpolation nécessaire pour cette période. Ce facteur d'interpolation est délivré sur le bus 6-1 sous forme d'un mot de données Tdécalage. Le signal Treport est également conservé dans le registre 6 et délivré sur la ligne de sortie 6-2 en direction de la ligne d'entrée de sélection du multiplexeur 7, ce qui provoque la sélection par le multiplexeur 7 soit du signal TC soit du signal TC+l provenant du compteur 5, en fonction des besoins. La donnée Tdécalage est également appliquée à l'une des lignes d'entrée de l'additionneur 4, provoquant l'addition par l'additionneur 4 de la valeur Tdécalage avec la valeur Creste de manière à donner un nouveau résultat de report et de somme pour la période suivante. De la sorte, le générateur de périodes 100 délivre en sortie les signaux Tosc, signal d'horloge provenant de l'oscillateur 1, et Tchargement, signal qui fait redémarrer le compteur du générateur de fronts d'onde à chaque période, bien que ce ne soit pas nécessairement à l'instant précis du début de cette période, comme cela sera expliqué plus en détail plus bas à

propos de la description du générateur de fronts d'onde de la

figure 2. La relation entre le signal Tchargement et le moment o

débute une nouvelle période est définie par la donnée Trepcr:.

Conformément aux enseignements de la présente invention, on utilise une horloge à fréquence fixe et un mot de donnée numérique pour "diffuser" en plusieurs emplacements des informations de référence de cadencement de période et de longueur, tout en évitant la dégradation du signal d'horloge lors d'une modification de la longueur de la période, car il est aisé de compenser les erreurs de ligne de transmission pour des signaux d'horloge à fréquence fixe, comme cela est

bien connu de la technique.

Dans un mode de réalisation de la présente invention, Cquotient est le quotient effectif, tel que déterminé par l'unité centrale. Dans ce cas, le compteur 5 compte de un à Cquctient en réponse au signal de sortie de l'oscillateur 1. Le signal TC devient actif lorsque le compteur 5 atteint la valeur Cquotien-, et le signal TC+l devient actif lorsque le compteur 5 atteint la valeur Cquotient+l. Dans une variante de ce mode de réalisation de la présente invention, la mémoire 2 conserve la valeur Cquotient-l et le compteur 5, après chaque signal de chargement, et décrémenté de Cquotient-l à zéro. Dans ce cas, le signal de sortie TC devient actif lorsque le compteur 5 atteint zéro, et le signal TC+1 devient actif lorsque le compteur 5 atteint une valeur correspondant à une unité en deçà de zéro, c'est à dire prend une valeur o tous ses bits sont des uns. Cette façon de procéder est particulièrement intéressante, car il est très facile de détecter un nombre binaire formé soit entièrement de zéros (TC actif) soit

entièrement de uns (TC+l actif).

La figure 2 décrit un mode de réalisation d'un générateur de fronts d'onde construit conformément aux enseignements de la présente invention. Comme l'homme de l'art le comprendra

aisément d'après la description qui va suivre, le générateur

il de fronts d'onde 2 est capable de délivrer une pluralité de

fronts d'onde au cours d'une même période de signal, en.

n'utilisant qu'une seule configuration matérielle de circuit et une seule ligne à retard. Avant de tester le composant, la mémoire 10 est chargée par l'unité centrale 18 avec les valeurs calculées en supposant que Tdecalage est égale à zéro. Le générateur de fronts d'onde 200 sert à ajuster le positionnement des fronts d'onde lorsque Tdéca!age n'est pas égale à zéro. La mémoire 10 peut comprendre une pluralité de mots de donnée définissant une pluralité de fronts d'onde a l'intérieur d'une même période. De la même façon, la mémoire peut comporter plusieurs jeux de données de ce type, afin de disposer facilement de plusieurs définitions de fronts d'onde pour plusieurs types de périodes différents. Le compteur 8 sert à adresser la mémoire 8 afin de choisir le mot de donnée voulu dans la mémoire 10. Le compteur 8 reçoit de l'unité centrale 18 l'adresse de base (c'est à dire la première adresse d'un jeu d'adresses). En variante, le compteur 8 reçoit cette information en provenance d'un générateur de configurations à grande vitesse, bien connu dans la technique. Le compteur 8 reçoit également le signal Tcsc qui permet au compteur 8, lorsqu'il est activé par des signaux

CHARGEMENT ou INC actifs, de modifier l'état de sa sortie.

Lorsque le signal CHARGEMENT est actif, indiquant une nouvelle période, on charge depuis l'unité centrale 18 (en variante, depuis un générateur de configurations, non représenté) de nouvelles données dans le compteur 8 afin d'accéder à une nouvelle page de la mémoire 10. De la même façon, lorsque le signal INC est actif, le compteur 8 incrémente sa valeur de manière à accéder au mot suivant de la page sélectionnée à l'intérieur de la mémoire 10, faisant en sorte que la mémoire puisse délivrer en sortie un mot de donnée définissant le front suivant que l'on veut produire au cours de cette période. Le mot de donnée en sortie de la mémoire 10 peut spécifier que l'on doit produire un front d'onde à l'intérieur d'un nombre entier de cycles Tosc du signal Tchargement, avec un facteur d'interpolation qui permet de produire le front d'onde entre deux signaux Tosc adjacents. En outre, du fait que Tchargement est, en fait, décalé par rappcrt au début de la période d'une valeur Tdecalage, on additionne au moyen de l'additionneur 12 le signal de donnée Edurée provenant de la mémoire 10 et la valeur Tdécalage reçue du générateur de périodes de la figure 1, afin d'obtenir en sortie un signal Equotienr et un signal Ereste qui définissent avec précision l'endroit o' l'on doit placer le front d'onde par rapport au signal de sortie Tosc qui est activé par Tdécalage. A cet effet, le registre Il mémorise Tdécalage en réponse au signal Tchargement lorsqu'il reçoit les impulsions d'horloge du signal Tosc, afin de rendre

facilement disponible la valeur Tdécalage pour l'additionneur 12.

Les bits de poids le plus fort de l'additionneur 12 donnent la valeur Equotient en sortie de l'additionneur 12, et les bits de poids le plus faible donnent la valeur Ereste en sortie de l'additionneur 12. Dans l'exemple donné, o l'oscillateur 1 avait une période de 16 ns et o l'on souhaitait une résolution de positionnement du front d'onde de 1 ns, Equozien% est déterminé par la période la plus longue que l'on souhaite produire et Ereste a une longueur de quatre bits. De la sorte, Equotient définit le nombre de signaux Tosc qui doivent être comptés avant production du front d'onde, et Ereste définit l'importance du retard à appliquer par la ligne à retard 14 avant production du front d'onde. Après remise à zéro par un signal Tchargement, le compteur 9 compte les signaux Tosc. Le compteur 9 produit en sortie un signal Tcompte appliqué au détecteur de coïncidence 13. Le détecteur de coïncidence 13 produit en sortie une impulsion pour la ligne à retard 14 lorsque Tcompte égale Equotient. L'importance du retard appliqué par la ligne à retard 14 à cette impulsion est déterminée par la valeur de Ereste. On produit ainsi le signal Tsortie voulu qui est, par exemple, appliqué à un circuit de mise en forme (non représenté) afin de produire la forme d'onde voulue. Ces circuits de mise en forme sont bien connus de la technique, et ne seront pas décrits ici. L'impulsion de sortie du détecteur de coïncidence 13 est également appliquée, par l'intermédiaire de la ligne 15, à la ligne d'entrée INC du compteur 8, autorisant l'incrémentation du compteur 8 et donc l'adressage

2 6 1 0 1 5 4

par celui-ci du mot suivant de la page de la mémoire:

sélectionnée, comme décrit précédemment.

La figure 3 illustre divers signaux de cadencement des modes de réalisation des figures 1 et 2, avec une valeur Tosz de ' ns, une longueur de période de 52 ns, et des impulsion.s Tscrte produites à 0 ns et à 24 ns après le début d'une période. IT est important de noter que le marqueur de cycles n'es: illustré sur la figure 3 qu'à titre de référence, e: n'apparaît en réalité nulle part dans le circuit sous fcrre

d'un signal de sortie.

La figure 4 décrit un autre mode de réalisation d'un générateur de fronts d'onde 400 réalisé conformément aux enseignements de la présente invention. La structure de ia figure 4 sert à réduire au minimum la largeur de l'additionneur utilisé, simplifiant ainsi le circuit et augmentant sa vitesse. La structure de la figure 4 sépare les bits en sortie de la mémoire 10 afin d'avoir des bits Ezurée de

poids le plus fort et des bits Edurée de poids le plus faible.

Les bits Edurée de poids le plus faible correspondent aux facteurs d'interpolation conservés dans la mémoire 10, telle que chargée par l'unité centrale 18. L'unité centrale '& calcule les bits Edurée de poids le plus faible et les bits

Edurée de poids le plus fort en supposant que Tdécalage vaut zéro.

Le générateur de fronts d'onde 400 sert à ajuster le positionnement desfronts d'onde lorsque Tdécalage ne vaut pas zéro. On additionne les bits Edurée de poids le plus faible et Tdécalage au moyen de l'additionneur 12a, qui délivre en sortie un signal Ereste et un signal de report. Les bits Edurée de poids le plus fort sont appliqués au détecteur de coïncidence 13a qui fonctionne de manière à détecter le moment o le nombre de signaux d'horloge Tosc comptés par le compteur 9 est égal à la valeur des bits Edurée de poids le plus fort. A cet instant, le détecteur de coïncidence 13a délivre en sortie un signal indiquant que l'on doit produire un front d'onde. Le signal de report provenant de l'additionneur 12a sert à indiquer lorsque l'on doit retarder d'une seule impulsion Tosc le signal de sortie du détecteur de coïncidence 13a. En cas de besoin, ce retard d'une seule impulsion est obtenu par un circui: numérique 98 bien connu dans la technique et qui, dans un mode de réalisation, comprend un registre à décalage à un bit et un multiplexeur qui sélectionne soit le signal d'entrée soit le signal de sortie du registre à décalage à un bit. De la sorte, le circuit numérique et à retard 98 retarde le signal de sortie du détecteur de coïncidence 13a d'un seul compte Tosc, et délivre le signal Ereste à la ligne à retard 14 après ce

retard numérique.

Claims

REVENDICATIONS

1. Un système de cadencement, caractérisé en ce qu'il comprend: - des moyens pour recevoir un signal d'horloge (Tss) à fréquence fixe, - une première mémoire (2) pour conserver une valeur définissant le nombre de ces signaux d'horloge compris à l'intérieur d'une période à produire en sortie, - une seconde mémoire (3) pour conserver une valeur définissant la fraction de période de ce signal d'horloge que l'on doit ajouter à ce nombre de signaux d'horloge compris à l'intérieur d'une période à produire en sortie, afin de déterminer cette période à produire en sortie, - un compteur (5) ayant une première borne-d'entrée recevant le signal d'horloge, une seconde borne d'entrée recevant urn signal de chargement (Tchargement) permettant au compteur de commencer à compter les signaux d'horloge au cours d'une nouvelle période, une première ligne de sortie produisant un premier signal de sortie (A) lorsque ledit nombre de signaux d'horloge a été compté, et une seconde ligne de sortie délivrant un second signal de sortie (B) lorsqu'un autre signal d'horloge a été compté après délivrance du premier signal de sortie, - des. moyens (7) pour sélectionner, comme signal de chargement, soit le premier soit le second signal de sortie du compteur, - un additionneur (4) délivrant un premier signal de sortie (SOMME) définissant la partie fractionnaire d'une période du signal d'horloge nécessaire à l'obtention de la période à produire, et additionnant la valeur contenue dans la seconde mémoire (3) au premier signal de sortie obtenu lors de l'opération précédente exécutée par l'additionneur, cet additionneur délivrant également un second signal de sortie (REPORT) définissant le moment o la somme de la valeur contenue dans la seconde mémoire et du premier signal de sortie obtenu lors de l'opération précédente exécutée par l'additionneur est supérieure ou égale à la période du signal d'horloge, - des moyens (6) pour appliquer le second signal de sortie de l'additionneur aux moyens de sélection (7) de sorte que, lorsque le second signal de sortie de l'additionneur indique que ladite somme est supérieure ou égale à la période du signal d'horloge, les moyens de sélection sélectionnent comme signal de chargement le second signal (B) de sortie du compteur et que, lorsque le second signal de sortie de l'additionneur indique que ladite somme est inférieure à la période du signal d'horloge, les moyens de sélection sélectionnent comme signal de chargement le premier signal (A) de sortie du compteur, le signal de chargement définissant le début d'une nouvelle période synchronisée sur le signal d'horloge précédent le plus proche, et le premier signal de sortie de l'additionneur définissant la relation entre ce signal de chargement et le

début effectif de la période à produire.

2. Le système de la revendication 1, dans lequel la première (2) et la seconde (3) mémoire sont chargées par une unité

centrale (18).

3. Le système de la revendication 1, dans lequel la première (2) et la seconde (3) mémoire contiennent chacune plusieurs valeurs, chacune de ces valeurs définissant une période

différente à produire.

4. Le système de la revendication 1, dans lequel l'adressage de la première (2) et de la seconde (3) mémoire est commandé

par un compteur.

5. Le système de la revendication 3, dans lequel l'adressage de la première (2) et de la seconde (3) mémoire est commandé

par une unité centrale (18).

6. Le système de la revendication 3, dans lequel l'adressage de la première (2) et de la seconde (3) mémoire est commandé

par un générateur de configurations à grande vitesse.

7. Le système de la revendication 1, dans lequel le pre7.ier signal de sortie (SOMME) de l'additionneur est une scmme, et dans lequel le second signal de sortie (REPORT) de

l'additionneur est un report.

8. Le système de la revendication 1, dans lequel les mcyen-.s d'application du second signal de sortie de l'additionneur aux

moyens de sélection sont constitués par un registre (6).

9. Le système de la revendication 7, dans lequel l'activation du chargement du registre résulte dudit signal de

chargement (Tchargemen-t).

10. Le système de la revendication 8, dans lequel le signal de chargement (Tchargement) est synchrone avec le signal d'horloge (Tosc)

11. Le système de la revendication 1, dans lequel le

fonctionnement est synchrone avec le signal d'horloge (Tos).

12. Un système de cadencement, caractérisé en ce qu'il comprend: - des moyens pour recevoir un signal d'horloge (Tosc) à

fréquence fixe, -

- une première borne d'entrée recevant un signal de chargement (Tchargement) définissant le début d'une nouvelle période synchronisée sur le signal d'horloge précédent le plus proche, - une seconde borne d'entrée recevant une valeur de décalage (Tdécalage) définissant la relation entre le signal de chargement et le début effectif de la période à produire, une mémoire (10) conservant une valeur (Eduree) définissant, par rapport au début d'une période, le moment o l'on doit produire un front d'onde, un compteur (9), comptant les signaux d'horloge suivant la réception du signal de chargement et délivrant un signal de sortie (Tcompte) indiquant le nombre de signaux d'horloge reçus depuis le début de la période en cours définie par le signal de chargement, - un additionneur (12), additionnant la valeur (E-uree) conservée dans la mémoire à la valeur de décalage (Tdecalage) et délivrant en sortie une valeur de quotient (Equctienz) définissant le nombre entier de signaux d'horloge après lesquels le front d'onde doit apparaître, ainsi qu'une valeur de reste (Ereste) définissant la fraction de période du signal d'horloge, consécutive à la valeur de quotient, o doit apparaître le front d'onde, un détecteur de coïncidence (13) délivrant un signal de sortie lorsque le signal de sortie (Tcompte) du compteur est égal à la valeur de quotient (Equotient), et - des moyens à retard programmables (14) ayant une ligne d'entrée recevant le signal de sortie du détecteur de coïncidence et une ligne de sortie délivrant une version retardée (Tsortie) du signal de sortie du détecteur de coïncidence, le retard de ces moyens à retard programmables

étant programmé par le signal de reste (Ereste).

13. Le système de la revendication 12, dans lequel la

mémoire (10) est chargée par une unité centrale (18).

14. Le système de la revendication 12, dans lequel la mémoire (10) contient plusieurs valeurs, chacune de ces

valeurs définissant une période différente à produire.

15. Le système de la revendication 12, dans lequel l'adressage de la mémoire (10) est commandé par un compteur (8).

16. Le système de la revendication 14, dans lequel l'adressage de la mémoire (10) est commandé par une unité

centrale (18).

17. Le système de la revendication 14, dans lequel l'adressage de la mémoire (10) est commandé par un générateur

de configurations à grande vitesse.

18. Le système de la revendication 12, dans lequel le sra= de chargement (Tchargerment) est synchrone avec le signal d'horloge (Tosc)

19. Le système de la revendication 12, dans lequel Le

fonctionnement, à l'exception de celui des moyens à resarz-

programmables(14), est synchrone avec le signal d'horlcce (Tosc).

20. Le système de la revendication 12, dans lequel le retard total nécessaire que doivent appliquer les moyens à retard programmables (14) est inférieur ou égal à la période du

signal d'horloge (Tosc) à fréquence fixe.

21. Un système de cadencement, caractérisé en ce qu'il comprend: - des moyens pour recevoir un signal d'horloge (Tcsz) a fréquence fixe, - une première borne d'entrée recevant un signal de chargement (Tchargement) définissant le début d'une nouvelle période synchronisée sur le signal d'horloge précédent le plus proche, - une seconde borne d'entrée recevant une valeur de décalage (Tdécalaqe} définissant la relation entre le signal de chargement et le début effectif de la période à produire, - une première mémoire (10) conservant une première valeur définissant le nombre de signaux d'horloge suivant le début d'une période après lequel on doit produire un front d'onde, et une seconde mémoire (10) conservant une seconde valeur définissant la fraction d'une période du signal d'horloge que l'on doit ajouter à ce nombre de signaux d'horloge pour arriver au moment o l'on doit produire le front d'onde, - un compteur (9) , comptant les signaux d'horloge suivant la réception du signal de chargement et délivrant un signal de sortie indiquant le nombre de signaux d'horloge reçus depuis le début de la période en cours définie par le signal de chargement, - un additionneur (12A), additionnant la valeur conservée dans la seconde mémoire à la valeur de décalage (Tdeca:age) et délivrant en sortie une première valeur (Ereste) définissant le nombre entier de signaux d'horloge après lesquels le front d'onde doit apparaître, ainsi qu'une seconde valeur (REPORT) définissant la fraction de période du signal d'horloge, consécutive à la première valeur, o doit apparaitre le front d'onde, - un détecteur de coïncidence (13A) délivrant un signal de sortie lorsque le signal de sortie du compteur est égal à ladite première valeur, et - des moyens à retard programmables (98,14) ayant une ligne d'entrée recevant le signal de sortie du détecteur de coïncidence et une ligne de sortie délivrant une version retardée (Tsortie) du signal de sortie du détecteur de coïncidence, le retard de ces moyens à retard programmables étant programmé par la première (Ereste) et la seconde (REPORT)

valeur en sortie de l'additionneur.

22. Le système de la revendication 21, dans lequel les moyens à retard programmables (98,14) comprennent des premiers moyens à retard (98) pouvant appliquer un retard égal à la période du signal d'horloge (Tosc) et des seconds moyens à retard (14) pouvant appliquer un retard programmé par la

seconde valeur de sortie (REPORT) de l'additionneur.

23. Le système de la revendication 22, dans lequel les premiers moyens à retard (98) sont des moyens à retard numérique.

24. Le système de la revendication 21, dans lequel la première' et la seconde mémoire (10) sont chargées par une

unité centrale (18).

25. Le système de la revendication 21, dans lequel la première et la seconde mémoire (10) contiennent chacune plusieurs valeurs, chacune de ces valeurs définissant un front

d'onde différent à produire au cours d'une même période.

2 6 10 1 5 4

26. Le'système de la revendication 21, dans iequel:-

première et la seconde mémoire (10) sont adressées par u.

compteur.

27. Le système de la revendication 25, dans leque '=: première et la seconde mémoire (10) sont adressées par u-ne

unité centrale (18).

28. Le système de la revendication 26, dans lequel La première et la seconde mémoire (10) sont adressées par un

générateur de configurations à grande vitesse.

29. Le système de la revendication 21, dans lequel le premier signal de sortie (Ereste) de l'additionneur est une somme, et dans lequel le second signal de sortie (REPORT) de

l'additionneur est un report.

30. Le système de la revendication 21, dans lequel le signal de chargement (Tchargement) est synchrone avec le signal

d'horloge (Tosc).

31. Le système de la revendication 21, dans lequel le

fonctionnement est synchrone avec le signal d'horloge (Tosc).

32. Le système de la revendication 21, dans lequel le retard total nécessaire que doivent appliquer les moyens à retard programmables (98,14) est inférieur ou égal à la période du

signal d'horloge (Tosc) à fréquence fixe.