FR2601531A1 - Generateur de sequence de registre a decalage - Google Patents
Generateur de sequence de registre a decalage Download PDFInfo
- Publication number
- FR2601531A1 FR2601531A1 FR8709875A FR8709875A FR2601531A1 FR 2601531 A1 FR2601531 A1 FR 2601531A1 FR 8709875 A FR8709875 A FR 8709875A FR 8709875 A FR8709875 A FR 8709875A FR 2601531 A1 FR2601531 A1 FR 2601531A1
- Authority
- FR
- France
- Prior art keywords
- output
- gate
- latch
- flip
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
- H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
- H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
L'INVENTION CONCERNE UN GENERATEUR DE SEQUENCE DE REGISTRE A DECALAGE DE LONGUEUR MAXIMALE. LE GENERATEUR COMPREND: A.DES PREMIERS MOYENS DE VERROUILLAGE TRANSMETTANT LEUR SORTIE A UNE GRILLE DE COMMANDE; B.DES SECOND ET QUATRIEME MOYENS DE VERROUILLAGE TRANSMETTANT LEURS SORTIES A L'UNE DES ENTREES D'UNE BASCULE; C.UNE PLURALITE DE PAIRES MONTEES EN SERIE, DONT CHACUNE SE COMPOSE DE LADITE GRILLE DE COMMANDE ET DE LADITE BASCULE; C.UNE PORTE ET TRANSMETTANT SON SIGNAL DE SOMME COMME SIGNAL DE SORTIE A LA SORTIE DE LADITE BASCULE; E.UN MULTIPLEXEUR AUQUEL LA SORTIE DUDIT FLIP-FLOP EST APPLIQUEE; ET F.DES TROISIEME ET CINQUIEME MOYENS DE VERROUILLAGE COMMANDANT LEDIT MULTIPLEXEUR; G.UNE PORTE ET AUX ENTREES DE LAQUELLE SONT APPLIQUES DEUX SIGNAUX DONT L'UN EST IMPULSION DE VALIDATION DE CIRCUIT DE VERROUILLAGE QUI VERROUILLE L'ETAT INITIAL ET L'ETAGE DE SELECTION DE DERNIER ETAGE AUXDIT PREMIER, LESDITS TROISIEME ET CINQUIEME MOYENS DE VERROUILLAGE RESPECTIVEMENT, ET DONT L'AUTRE EST UN SELECTEUR DE CIRCUIT D'UN GENERATEUR DE SEQUENCES DE REGISTRE DE DECALAGE DE LONGUEUR MAXIMALE; ET H.UN CIRCUIT DEMULTIPLEXEUR POUR COMMANDER SELECTIVEMENT LESDITS PREMIER, TROISIEME, ET CINQUIEME MOYENS DE VERROUILLAGE SENSIBLE AUXDITS DEUX SIGNAUX DE COMMANDE, LA SORTIE DE LADITE PORTE ET ETANT APPLIQUEE A CELUI-CI ET POUR TRANSMETTRE DES SIGNAUX DE SORTIE DESDITS TROISIEME ET CINQUIEME MOYENS DE VERROUILLAGE AUXDITS DEUXIEME ET QUATRIEME MOYENS DE VERROUILLAGE. L'INVENTION PROPOSE UN GENERATEUR DE SEQUENCE QUI PEUT ETRE FABRIQUE SOUS FORME D'UN CIRCUIT INTEGRE SUSCEPTIBLE D'ETRE CONNECTE EN CASCADE.
Description
26 0 1 531
L'invention concerne un générateur de séquence de registre à décalage à longueur maximale pour données numériques. Comme générateur de séquence de registre à décalage de longueur maximale (appelé ci-après générateur de séquence M), il est connu le générateur décrit dans JP-A-60-122071, déposé
le 5 Juin 1985, par la demanderesse.
Cependant le générateur décrit dans cette demande présente une structure dans laquelle on n'a pas pris en compte sa 10 fabrication sous forme d'un circuit intégré. Ceci signifie, que dans le cas o on essaierait de le fabriquer sous forme d'un circuit intégré, le nombre d'étages de bascules devrait être limité et il est souhaité de le construire de façon qu'une liaison en cascade soit possible parmi une pluralité 15 de tels générateurs de séquence M dans le but de rendre possible de produire une longue séquence périodique même
dans de telles circonstances.
La présente invention a pour objectif de proposer un générateur de séquences M qui peut être fabriqué sous forme 20 d'un circuit intégré qui peut être facilement connecté en cascade. Pour atteindre ce but, un générateur de séquences selon la présente invention comprend une pluralité de circuits montés en série, dont chacun se compose d'une grille de commande dont le signal d'entrée est commandé à la grille par une impulsion de créneau ou de déclenchement et un circuit bascule relié à cette grille de commande et produisant un signal de sortie par le front montant d'un signal d'horloge, une porte ET produisant un signal de sortie 30 qui est additionné à la sortie de la bascule susmentionnée, la somme ainsi obtenue étant divisée par deux, des seconds moyens de verrouillage commandés par l'impulsion stroboscopique ou de déclenchement décrite plus haut et fournissant une information de commande de grille à l'une des entrées de la 35 porte ET décrite ci-dessus, un circuit multiplexeur dans lequel la sortie de chacune des bascules est introduite et qui est pourvu d'une sortie à trois états, et des quatrième moyen de verrouillage commandé par l'impulsion d'échantillonnage décrit plus haut et donnant une information de sélection sur le dernier étage des bascules au circuit multiplexeur précité, lequel générateur selon l'invention comprend en outre une porte ET dans laquelle deux signaux sont appliqués, dont l'un étant une impulsion de validation
de verrouillage pour verrouiller les données suivantes 10 (i) à (iii).
(i) étant l'état initial de chacune des bascule, {ii) étant l'état de contreréaction, (iii) étant l'état de sélection du dernier étage pour les bascules, à des premier, troisième et cinquième moyens de verrouillage respectivement, l'autre étant un sélecteur de circuit du générateur de séquence du type M, un circuit démultiplexeur dont l'entrée est la sortie de la porte ET, la destination de sa sortie étant commandée par deux signaux 20 de commande, des premiers moyens de verrouillage étant contrôlés par la sortie du circuit démultiplexeur, maintenant les données (i) précitées et transmettant un signal de sortie à une entrée de chacune des grilles ou de pilotage des troisièmes moyens de verrouillage étant commandés par la sortie du circuit démultiplexeur, maintenant ou fixant les données (ii) précitées et transmettant un signal de sortie à des seconds moyens de verrouillage, des cinquième moyens de verrouillage étant commandés par la sortie du circuit 30 démultiplexeur, maintenant ou fixant les données (iii) précitées et transmettant un signal de sortie à des quatrième moyens de verrouilage, une partie de sortie de contreréaction du circuit multiplexeur, l'autre partie d'entrée de signal de chacune des grilles ET, l'autre partie 35 d'entrée de signal du premier étage des grilles de commande, la partie d'entrée de signal pour commander dans quel générateur de séquence la sortie du circuit multiplexeur doit être validée lorsqu'il est connecté en cascade avec la partie de sortie du signal obtenu par l'addition de la sortie du dernier étage des bascules à celui-ci et en divisant la somme ainsi obtenue par deux, et des sixième moyens de verrouillage transmettant le signal de commande de validation du circuit multiplexeur à l'entrée de validation du circuit multiplexeur par utilisation de l'impulsion d'échantillonnage ou de déclenchement précitée comme impulsion d'attaque ou déclencheur. - De plus, dans un mode de réalisation avantageux de l'invention, un générateur de séquence M se compose d'un groupe de circuits dans lequel une pluralité de jeux sont montés en série, dont chacun est formé par des moyens commutateurs commandant le signal d'entrée par un signal 15 d'échantillonnage ou de créneaux et une bascule reliée à ceux-ci, des premiers moyens de verrouillage verrouillant l'état initial de chacune des bascules, une porte ET dont une entrée est la sortie de chacune des bascules, une porte OU exclusif, dont une entrée est la sortie de chacune des portes ET et dont l'autre entrée est la sortie de l'étage suivant à l'exeption du dernier étage, un troisième circuit de verrouillage maintenant un signal commandant la sortie de la porte ET, et un second circuit de verrouillage qui maintient un signal de maintien dudit troisième circuit de verrouillage et transmet sa sortie à 25 l'autre entrée de la porte ET, lequel générateur comprend (a) une borne qui applique un signal à l'autre entrée de la porte OU exclusif, correspondant à la porte ET du dernier étage; (b) une borne pour sortir l'OU exclusif du premier étage 30 (c) une borne d'entrée disposée dans les moyens commutateurs du premier étage; et (d) une borne formant sortie du signal de la bascule
du dernier étage.
2 6 0 1 531
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description explicative qui va suivre faite en référence aux dessins
schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention, et dans lesquels: - La figure 1 est un schéma-bloc illustrant la structure 10 d'un mode du générateur de séquence M selon la présente invention; - La figure 2 montre un exemple de la structure d'un circuit de grille de commande ou de pilotage; - La figure 3 est un 15 le mode de fonctionnement - La figure 4 est un cas o le générateur selon - La figure 5 est un cas o le générateur selon 20 avec d'autres générateurs - La figure 6 est un structure d'un autre mode c tableau de temps pour expliquer du générateur selon la figure 1; diagramme de connexion pour le la figure 1 est utilisé seul; diagramme de connexion pour le la figure 1 est utilisé ensemble identiques montés en cascade; schéma-bloc illustrant la de réalisation d'un générateur de séquence - M selon la présente invention; et
- La figure 7 est un tableau de temps pour expliquer le 25 fonctionnement du générateur selon la figure 6.
La figure 1 est un schéma-bloc démontrant la structure d'un mode de réalisation du générateur de séquences M selon la présente invention, dont G1 à Gn sont des circuits de grilles de commande ou de pilotage qui peuvent être réalisés 30 par exemple en utilisant des portes NON-ET NAND 1 à NAND 3, comme cela est indiqué à la figure 2; AND 1 à AND n sont des portes ET; SR 1 à SR n sont des circuits de bascule; EX1 à EX2. sont des portes OU exclusif; 1 à 6 sont des circuits de verrouillage; MPX est un circuit multiplexeur; INV1 et INV2 sont des circuits inverseurs; et DEMPX est un circuit démultiplexeur. Comme information initiale nécessaire pour la production de la séquence dans le générateur de séquence du type M représenté à la figure 1, il y a l'information
suivante (i) & (iii);.
(i) étant l'état initial des bascules SR 1 à SR n, (ii) étant l'état de contreréaction, et (iii) étant l'état de sélection de dernier étage pour les bascules. A la figure 1, CLK représente une impulsion d'horloge fournie; STB une impulsion d'échange de séquences; C--S un 10 sélecteur de circuits; LE une validation de verrouillage; DAT O à n, les données (i) à (iii) comme indiqué plus haut; et SEL O à 1 des sélecteurs de données, qui sélectionne des données (i) à (iii) comme cela est indiqué au tableau 1, selon que le niveau respectif est bas "L" ou haut "H". De plus, 15 FB 0 à 2 et CAS sont l'entrée et la sortie pour la connexion en cascade, respectivement; FB 2 est une sortie à trois états; et PN représente la sortie de séquence M. T a b 1 e a u 1 SEL 1 SEL 2 Données L L (i) L H (ii) H L (iii) H H sans signification Maintenant, premièrement, le mode de fonctionnement du générateur de séquences M selon la présente invention sera expliqué
pour le cas o il est uitilisé seul.
La figure 4 est un diagramme de connexion pour le cas
o le générateur PNG 0 indiqué à la figure 1 est utilisé seul.
Le mode de fonctionnement du circuit indiqué à la figure 4
sera expliqué ci-après en utilisant le tableau de temps donné 35 à la figure 3 et les symboles utilisés à la figure 1.
260 1531
On suppose maintenant qu'une séquence du type M M 1
est produite comme sortie à une borne de- sortie de séquence PN.
Lorsqu'une impulsion d'échantillonnage ou de créneaux STB est appliquée, le générateur fonctionne de la manière suivante: (a) Le contenu du circuit de verrouillage 1-est mis à l'entrée de données des bascules SR 1 à SR n par les grilles de commande G1 à Gn. Ces données apparaissent à la sortie
des bascules SR 1 à SR n par le front montant E2 de 10 l'impulsion d'horloge CLK.
Ici le contenu du circuit de verrouillage 1 est à l'état
initial des bascules SR 1 à SR n.
( b) Le contenu du circuit de verrouillage 3 est sorti du circuit de verrouillage 2 et la commande est effectuée à la porte OU exclusive pour laquelle le signal d'entrée de contreréaction de FB 0 doit être appliqué par contreréaction par les portes ET AND 1 à AND n. D'autre part, le contenu du circuit de verrouillage est sorti du circuit de verrouillage 6, . et lorsque le circuit de verrouillage 6 20 place le multiplexeur à son état de validation par application comme entrée de la commande de contreréaction FBCNT et l'impulsion de déclenchement SIB, la sortie des bascules SR 1 à SR n sélectionnées correspondant à la valeur
de sortie du circuit de verrouillage 4, est sortie de F3 2 25 comme signal de contreréaction.
On suppose ici que le multiplexeur est à l'état de validation lorsque la sortie du circuit de verrouillage 6 est "L", et à l'état d'invalidation lorsque la sortie du
circuit de verrouillage 6 est à l'état "H".
En outre, le contenu du circuit de verrouillage 3 est l'état de contreréaction et le contenu du circuit de verrouillage 5 est l'état de sélection du dernier étage
pour les bascules SR 1 à SR n.
(c) Comme résultat de (a) et (b), une nouvelle séquence M2 est sortie à la borne de sortie de séquence PN
par des impulsions d'horloge après E2.
Ceci signifie que la séquence Ml est changée en la
séquence M2.
( d) D'autre part, l'impulsion de déclenchement S1B est utilisée comme impulsion d'interruption pour un circuit externe tel qu'un microprocesseur. Le circuit extérieur comme un microprocesseur exécute la préparation de la prochaine séquence M3 devant être produite en utilisant cette impulsion
d'interruption comme déclencheur.
Ceci signifie que "L" est appliqué au sélecteur de 10 circuit CS et l'impulsion de validation de bascule ou de circuit de verrouillage LE est appliquée au démultiplexeur par la porte ET AND 0, qui fait que les circuits de verrouillage 1, 3 et 5 sont validés l'un après l'autre, correspondant au signal de commande SEL 0 à 1 du démultiplexeur. 15 A ce temps les données DAT 0 à n de (i) à (iii)décrites plus haut sont verrouillées dans les circuits de verrouillage 1, 3 et 5 l'une après l'autre si bien que la
préparation pour la production de la séquence M3 est terminée.
Lorsqu'une nouvelle impulsion de déclenchement STB est introduite, les opérations (a) à (c) décrites plus haut sont répétées et une nouvelle séquence M3 est sortie à la borne de sortie de séquence PN par des impulsion d'horloge CLK
après E3.
Ensuite, le mode de fonctionnement du générateur séquenceur M selon la présente invention sera décrit pour le cas o une pluralité de tels générateurs sont montés en cascade. Le mode de fonctionnement du générateur indiqué à la figure 5 o deux générateurs de séquence M comme illustrés 30 à la figure 1, PNG 1 et PNG 2 sont montés en cascade, sera expliqué par la suite à titre d'exemple. Le tableau 2 montre la correspondance entre les bornes a, b, c, d, et e aux
figures 4 et 5 et des signaux à la figure 1.
26 0 1 5 3 1
TABLEAU 2
PNG 0, PNG 1, PNG 2 Générateur de séquences M a FB 0 b FB 1 c FB 2 d PN e CAS Lorsqu'une pluralité de générateurs sont utilisés, qui sont montés en cascade, la préparation pour la production de la séquence M décrite en (d) pour le cas o un générateur 15 est utilisé seul est faite pour chacun des générateurs fr
séquence M en utilisant le sélecteur de circuit CS.
Puis, le multiplexeur dans le générateur de séquence M, o le dernier étage des bascules existe, est placé à l'état de validation en utilisant la commande de contreréaction FBCNT 20 et la séquence est générée par application des impulsions de créneau ou de déclenchement S]B aux deux générateurs -de séquence M. On suppose ici que la sortie du multiplexeur est une sortie à trois états. La correspondance entre les commandes de
contreréaction FBCNT et des générateurs de séquences M 25 sollicités est indiquée au tableau 3.
TABLEAU 3
Sortie à trois FBCNT 1 FBCNT 2 états du multiplexeur (FB 2) Accès L H Flottant au à PNG 1, côté de PNG 2 Accès H L -Flottant au à PNG 2 côté de PNG 1
26 0 1 5 3 1
En outre, la méthode de connexion indiquée à la figure 5 peut être appliquée à plus de deux générateurs de
séquences M montés en cascade l'un avec l'autre, ce qui permet de produire une séquence périodique plus longue.
Un deuxième mode de réalisation de l'invention sera décrit ci-après, qui permet de faciliter la connexion en
cascade et la commutation des séquences à une vitesse élevée.
La figure 5 est un schéma-bloc démontrant la structure du second mode de réalisation de la présente invention, 10 auquel les mêmes symboles sont utilisés qu'à la figure 1
pour la représentation des circuits identiques ou analogues.
( i) Dans le cas o il est utilisé seul Quand le générateur indiqué à la figure 6 en PNG 0' est utilisé seul, il peut être connecté comme indiqué à la 15 figure 4. Son mode de fonctionnement sera expliqué ci-après
en se référant au tableau de temps montré à la figure 7.
On suppose maintenant qu'une séquence du type M M1 20 est sortie à la borne de sortie de séquence PN. Lorsqu'une impulsion de validation ou de déclenchement STB E1 est
appliquée, le générateur fonctionne de la manière suivante.
( a) Le contenu du circuit de verrouillage 1 est placé à l'entrée de données des bascules SR 1 à SR n par les grilles de pilotage G1 à Gn. Ces données apparaissent à la sortie des bascules SR 1 à SR n grâce au front ou flanc
montant E2 de l'impulsion d'horloge CLK.
Ici le contenu du circuit de verrouillage 1 est à
l'état initial des bascules SR 1 à SR n.
( b) Le contenu du circuit de verrouillage 3 est sorti du circuit de verrouillage 2 et la commande des portes ET AND 1 à AND n et la commande déterminant quelle sortie des portes OU exclusif est le dernier étage sont effectuées.
Comme résultat, les lignes de contreréaction h 1 à h 2 35 sont mises à l'état o la séquence M2 peut être générée.
De plus, le contenu du circuit de verrouillage 3 est l'état de contreréaction et le dernier étage est l'état de
sélection pour les bascules.
( c) Comme résultat de (a) et (b), une nouvelle séquence M2 est sortie à la borne de sortie de séquence PN par les impulsions d'horloge après E2. Ceci signifie que la
séquence 1 est changée en séquence M2.
( d) D'autre part, l'impulsion de créneau STB est utilisée comme impulsion d'interruption pour un circuit extérieur tel qu'un microprocesseur. Le circuit extérieur tel qu'un microprocesseur exécute la préparation pour la prochaine séquence M3 devant être produite en utilisant cette
impulsion d'interruption comme un déclencheur.
Ceci signifie que "L" est introduite dans le sélecteur 15 de circuit CS et l'impulsion de validation de verrouillage LE est appliquée au démultiplexeur DE-MPX par la porte ET AND 0, ce qui a pour effet que les circuits de verrouillage 1 et 3 se valident l'un l'autre, en correspondance au signal
de commande SEL du démultiplexeur.
A cet instant les données DAT 1 à n des suivants (i) et (ii) sont verrouillées dans les circuits de verrouillages 1 et 3 l'un après l'autre si bien que la préparation pour la
production de la séquence M3 soit terminée.
( i) étant l'état initial des bascules, et (ii) étant l'état de contreréaction et l'état de
sélection de dernier étage pour les bascules.
Lorsqu'une nouvelle impulsion de déclenchement STB est appliquée, les opérations (a) à (c) décrites plus haut sont répétées et une nouvelle séquence M3 est sortie à la borne 30 de sortie de séquence PN par des impulsions d'horloge CLK
après E3.
(ii) Dans le cas o une pluralité connectée en cascade est utilisée Dans le cas o deux générateurs représentés à la figure 6, o par exemple deux générateurs de séquences PN1' - et PNG 2' sont montés en cascade, la préparation pour la il production de la séquence du type M décrite en (d) de (i) est effectuée pour chacun des générateurs de séquences M
en utilisant le sélecteur de circuit CS.
Ensuite, la séquence peut être générée par application des impulsions de créneau STB dans deux générateurs de séquences M. La présente invention peut être utilisée avantageusement dans un système de communication d'un spectre utilisant des générateurs de séquences du type M, dans lequel 10 une transmission d'information désirée est effectuée en utilisant des sorties de corrélation entre la séquence M provenant d'un côté émetteur et la séquence M produite au
côté récepteur et lorsque les deux séquences M peuvent être changées arbitrairement dans leur nature et phase aux côtés 15 émetteur et récepteur.
Comme cela a été expliqué plus haut, selon la présente invention, il est possible de réaliser des circuits intégrés qui peuvent être utilisés de diverses manières pour former un générateur de séquences M. Etant donné qu'une 20 pluralité de ceux-ci peuvent être montés en cascade, il est possible de produire une plus longue séquence M. Bien que des modes particuliers de l'invention ont été représentés et décrits, il est évident à un homme du métier que de nombreux changements et modifications peuvent 25 être effectués sans sortir du cadre de la présente
invention vue sous son aspect plus large.
Claims (5)
1. Générateur de séquences de registre à déclage de longueur maximale; comprenant: (a) des premiers moyens de verrouillage transmettant leur sortie à une grille de commande; (b) des second et quatrième moyens de verrouillage transmettant leurssorties à l'une des entrées d'une bascule; (c) une pluralité de paires montées en série, dont chacune se compose de ladite grille de commande et de ladite 10 bascule; (d) une porte ET transmettant son signal de somme comme signal de sortie & la sortie de ladite bascule; (e) un multiplexeur auquel la sortie dudit blip-flop est appliquée; et (f) des troisième et cinquième moyens de verrouillage commandant ledit multiplexeur; caractérisé en ce qu'il comprend en outre: (g) une porte ET aux entrées de laquelle sont appliqués deux signaux dont l'un est une impulsion de validation de circuit de verrouillage qui verrouille l'état initial et l'étage de sélection de dernier étage auxdits premier, lesdits troisième et cinquième moyens de verrouillage respectivement, et dont l'autre est un sélecteur de circuit d'un générateur de séquences de registre de décalage de longueur maximale; et 25 (h) un circuit démultiplexeur pour commander sélectivement lesdits premier, troisième, et cinquième moyens de verrouillage sensibles auxdits deux signaux de commande, la sortie de ladite porte ET étant appliquée à celui-ci et pour transmette des signaux de sortie desdits troisième et 30 cinquième moyens de verrouillage auxdits deuxième et
quatrième moyens de verrouillage.
2. Générateur de séquences de registre à décalage de longueur maximale, comprenant: (a) des premiers moyens de verrouillage transmettant 35 leur sortie à une grille de commande ou de pilotage; (b) des second et quatrième moyens de verrouillage transmettant leurs sorties à une des entrées d'une bascule; (c) une pluralité de paires montées en série dont chacune se compose de ladite grille de pilotage ou de commande et de ladite bascule; (d) une porte ET transmettant son signal de somme à la sortie de ladite bascule; (e) un circuit multiplexeur auquel la sortie de ladite bascule est appliquée et qui est pourvu d'une sortie à 10 trois états; et (f) des troisième et cinquième moyens de verrouillage commandant ledit multiplexeur; caractérisé en ce qu'il comprend en outre: (g) une partie d'entrée pour le signal de commande pour 15 commander dans quel générateurde séquences de registre de décalage de longueur maximale la sortie du multiplexeur doit être validée lorsqu'une pluralité de générateurs de séquences de registre de décalage de longueur maximale sont montés en cascade; (h) des sixième moyens de verrouillage qui sortent le signal de commande de validation dudit circuit multiplexeur et le transmettent à l'entrée de validation dudit circuit multiplexeur en utilisant une impulsion de déclenchement fournie à la grille de pilotage comme déclencheur; (i) une borne d'entrée pour chacune desdites portes ET; (j) une borne d'entrée pour le premier étage de la grille de pilotage ou de commande; et (k) une borne de sortie sortant un signal de connexion en cascade obtenu en additionnant la sortie du dernier 30 étage desdites portes ET et celle du dernier étage des
bascules et en divisant la somme ainsi obtenue par deux.
3. Un générateur de séquences de registre à décalage de longueur maximale; comprenant: (a) des premiers moyens de verrouillage transmettant 35 sa sortie à une grille de commande ou de pilotage;
2 6 0 1 5 3 1
(b) des second et quatrième moyens de verrouillage transmettant leurs sorties à l'une des entrées d'une bascule; (c) une pluralité de paires montées en série, dont chacune est formée par ladite grille de pilotage et ladite bascule; (d) une porte ET transmettant comme sortie son signal de somme à la sortie de ladite bascule; (e) un multiplexeur auquel la sortie de ladite bascule est appliquée, et (f) des troisième et cinquième moyens de verrouillage commandant ledit multiplexeur; caractérisé en ce qu'il comprend en outre: (g) une porte ET à laquelle deux signaux sont appliqués dont l'un est une impulsion de verrouillage pour 15 verrouiller l'état initial, l'état de contreréaction et le dernier étage de sélection d'étage de chacune desdites bascules dans lesdites troisième et cinquième moyens de verrouillage, respectivement, et dont l'autre est un sélecteur de circuit d'un générateur de séquences de 20 registre de décalage de longueur maximale; (h) un circuit démultiplexeur pour commander sélectivmenet lesdits premier, troisième et cinquième moyens de verrouillage sensibles auxdits deux signaux de commande, la sortie de ladite porte ET étant appliquée à celui-ci, et pour sortir des signaux desdits troisième et cinquième moyens de verrouillage et les appliquer auxdits second et quatrième moyens de verrouillage; (i) une partie d'entrée pour le signal de commande pour commander dans quel générateur de séquences de registre de 30 décalage de longueur maximale la sortie du circuit multiplexeur doit être validée lorsqu'une pluralité de générateurs de séquences de registre de décalage de longueur maximale sont montés'en cascade; (j) des sixième moyens de verrouillage qui appliquent 35 le signal de contrôle de validation du circuit multiplexeur comme sortie à l'entrée de validation dudit circuit multiplexeur en utilisant une impulsion de déclenchement fournie à ladite grille de pilotage comme déclencheur; (k) une borne d'entrée pour chacune des portes ET; (1) une borne d'entrée pour le premier étage des grilles de pilotage; et (m) une borne de sortie pour sortir comme signal de connexion en cascade un signal obtenu par laformation de la somme de la sortie du dernier étage desdites portes ET 10 et de celle du dernier étage des bascules et par division
de la somme ainsi obtenue par deux.
4. Générateur de séquences de registre à décalage de longueur maximale comprenant un groupe de circutis dans lequel une pluralité d'ensembles est monté en série, chacun 15 desdits ensembles étant formés de moyens commutateurs commandant le signal d'entrée par un signal de déclenchement ou de validation et une bascule reliée à ceux-ci, des premiers moyens de verrouillage verrouillant l'état initial de chacune des bascules, une porte ET dont une- entrée est la sortie de chacune des bascules, une porte OU exclusif dont une entrée est la sortie de chacune des portes ET et dont l'autre entrée est la sortie de l'étage suivant, à l'exception du dernier étage, un troisième circuit de verrouillage maintenant un signal commandant la sortie de ladite porte ET, et un second 25 circuit de verrouillage qui maintient un signal de maintien dudit troisième circuit de verrouillage et transmet sa sortie à l'autre entrée de la porte ET, caractérisé en ce qu'il comprend en outre: (a) une borne qui applique un signal à l'autre entrée de 30 la porte OU exclusif correspondant à la porte ET du dernier étage; (b) une borne pour appliquer le OU exclusif au premier étage; (c) une borne d'entrée disposée dans lesdits moyens 35 commutateurs du premier étage; et (d) une borne pour sortir le signal de la bascule du dernier étage;
5. Générateur de séquences de registre de décalage de longueur maximale selon la revendication 4, caractérisé en ce que chacun des premier et troisième circuits de verrouillages précités se compose d'une porte ET et d'un démultiplexeur.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163088A JPH0748702B2 (ja) | 1986-07-11 | 1986-07-11 | Ｍ系列符号発生装置 |
| JP27940286A JP2583759B2 (ja) | 1986-11-21 | 1986-11-21 | Ｍ系列符号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2601531A1 true FR2601531A1 (fr) | 1988-01-15 |
| FR2601531B1 FR2601531B1 (fr) | 1990-08-31 |
Family
ID=26488652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878709875A Expired - Lifetime FR2601531B1 (fr) | 1986-07-11 | 1987-07-10 | Generateur de sequence de registre a decalage |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4864525A (fr) |
| DE (1) | DE3722907A1 (fr) |
| FR (1) | FR2601531B1 (fr) |
| GB (2) | GB2193865B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604577A1 (fr) * | 1986-09-25 | 1988-04-01 | Clarion Co Ltd | Circuit generateur de code a bruit pseudo-aleatoire |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4959832A (en) * | 1988-12-09 | 1990-09-25 | International Business Machines | Parallel pseudorandom pattern generator with varying phase shift |
| FR2641921B1 (fr) * | 1988-12-30 | 1991-03-15 | Portenseigne Radiotechnique | Dispositif generateur de sequence pseudo-aleatoire |
| US5111416A (en) * | 1989-02-20 | 1992-05-05 | Clarion Co., Ltd. | Pseudo random noise code generator for selectively generating a code or its mirror image from common data |
| US5031129A (en) * | 1989-05-12 | 1991-07-09 | Alcatel Na Network Systems Corp. | Parallel pseudo-random generator for emulating a serial pseudo-random generator and method for carrying out same |
| JP2577999B2 (ja) * | 1989-09-28 | 1997-02-05 | クラリオン株式会社 | 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路 |
| JPH04111552A (ja) * | 1990-08-31 | 1992-04-13 | Clarion Co Ltd | スペクトラム拡散通信機におけるｇｏｌｄ符号発生装置 |
| US5228054A (en) * | 1992-04-03 | 1993-07-13 | Qualcomm Incorporated | Power-of-two length pseudo-noise sequence generator with fast offset adjustment |
| FR2694471A1 (fr) * | 1992-07-29 | 1994-02-04 | Philips Electronics Nv | Procédé pour modifier des séquences pseudo-aléatoires et dispositif servant à embrouiller ou à désembrouiller des informations. |
| US5365585A (en) * | 1993-08-30 | 1994-11-15 | Motorola, Inc. | Method and apparatus for encryption having a feedback register with selectable taps |
| US5592681A (en) * | 1994-06-14 | 1997-01-07 | Texas Instruments Incorporated | Data processing with improved register bit structure |
| GB2290895A (en) * | 1995-04-10 | 1996-01-10 | Memory Corp Plc | Shift register with comparator |
| US6009135A (en) | 1997-10-10 | 1999-12-28 | Interdigtal Technology Corporation | Method and apparatus for generating a stream cipher |
| US6154101A (en) * | 1998-11-23 | 2000-11-28 | Qualcomm Incorporated | Fast slewing pseudorandom noise sequence generator |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2265221A1 (fr) * | 1974-03-20 | 1975-10-17 | Philips Nv | |
| DE3220153A1 (de) * | 1982-05-28 | 1983-12-01 | Deutsche Bundespost, vertreten durch den Präsidenten des Fernmeldetechnischen Zentralamtes, 6100 Darmstadt | Testmusterumschalteinrichtung fuer einen quasizufallsgenerator mit multiplexsignalbildung |
| JPS60176322A (ja) * | 1984-02-22 | 1985-09-10 | Omron Tateisi Electronics Co | Ｍ系列符号発生器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4304962A (en) * | 1965-08-25 | 1981-12-08 | Bell Telephone Laboratories, Incorporated | Data scrambler |
| US3515805A (en) * | 1967-02-06 | 1970-06-02 | Bell Telephone Labor Inc | Data scrambler |
| US3681708A (en) * | 1969-04-29 | 1972-08-01 | Bendix Corp | Pseudo-random frequency generator |
| US3911216A (en) * | 1973-12-17 | 1975-10-07 | Honeywell Inf Systems | Nonlinear code generator and decoder for transmitting data securely |
| US3920894A (en) * | 1974-03-11 | 1975-11-18 | Bell Telephone Labor Inc | Pseudo-random parallel word generator |
| US4023026A (en) * | 1975-12-15 | 1977-05-10 | International Telephone And Telegraph Corporation | Pseudo-random coder with improved near range rejection |
| US4355366A (en) * | 1980-11-28 | 1982-10-19 | Ncr Corporation | Circuitry for minimizing auto-correlation and bias in a random number generator |
| US4395703A (en) * | 1981-06-29 | 1983-07-26 | Motorola Inc. | Precision digital random data generator |
| US4531022A (en) * | 1983-01-13 | 1985-07-23 | International Standard Electric Corporation | Device for generating binary digit pseudo-random sequences |
| US4785410A (en) * | 1985-06-05 | 1988-11-15 | Clarion Co., Ltd. | Maximum length shift register sequences generator |
| JPS61280135A (ja) * | 1985-06-05 | 1986-12-10 | Clarion Co Ltd | スペクトラム拡散通信方式におけるｍ系列符号発生装置 |
| JP2577894B2 (ja) * | 1986-09-25 | 1997-02-05 | クラリオン株式会社 | 擬似ランダム雑音符号発生回路 |
-
1987
- 1987-07-07 US US07/070,491 patent/US4864525A/en not_active Expired - Fee Related
- 1987-07-09 GB GB8716153A patent/GB2193865B/en not_active Expired
- 1987-07-10 DE DE19873722907 patent/DE3722907A1/de active Granted
- 1987-07-10 FR FR878709875A patent/FR2601531B1/fr not_active Expired - Lifetime
-
1990
- 1990-10-23 GB GB9023053A patent/GB2236934B/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2265221A1 (fr) * | 1974-03-20 | 1975-10-17 | Philips Nv | |
| DE3220153A1 (de) * | 1982-05-28 | 1983-12-01 | Deutsche Bundespost, vertreten durch den Präsidenten des Fernmeldetechnischen Zentralamtes, 6100 Darmstadt | Testmusterumschalteinrichtung fuer einen quasizufallsgenerator mit multiplexsignalbildung |
| JPS60176322A (ja) * | 1984-02-22 | 1985-09-10 | Omron Tateisi Electronics Co | Ｍ系列符号発生器 |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 10, no. 16 (E-375)[2073], 22 janvier 1986; & JP-A-60 176 322 (TATEISHI DENKI K.K.) 10-09-1985 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604577A1 (fr) * | 1986-09-25 | 1988-04-01 | Clarion Co Ltd | Circuit generateur de code a bruit pseudo-aleatoire |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3722907C2 (fr) | 1992-03-12 |
| GB2236934B (en) | 1991-07-03 |
| GB2236934A (en) | 1991-04-17 |
| GB2193865B (en) | 1991-07-03 |
| US4864525A (en) | 1989-09-05 |
| GB9023053D0 (en) | 1990-12-05 |
| DE3722907A1 (de) | 1988-01-21 |
| GB8716153D0 (en) | 1987-08-12 |
| FR2601531B1 (fr) | 1990-08-31 |
| GB2193865A (en) | 1988-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2601531A1 (fr) | Generateur de sequence de registre a decalage | |
| FR2563955A1 (fr) | Circuit retardateur de signaux numeriques | |
| BE897586A (fr) | Circuit parallele de controle de redondance cyclique | |
| FR2583239A1 (fr) | Generateur de sequences de registre a decalage de longueur maximale | |
| FR2527801A1 (fr) | Appareil de telecommande a commande pluri-directionnelle | |
| FR2534045A1 (fr) | Circuit additionneur numerique | |
| FR2593652A1 (fr) | Reseau logique programmable a logique dynamique a horloge unique. | |
| FR2666707A1 (fr) | Dispositif de division de frequence programmable. | |
| FR2760152A1 (fr) | Demultiplicateur de frequence a double module | |
| JP3716695B2 (ja) | 高速アダマール変換器 | |
| JP2530069B2 (ja) | 光論理装置 | |
| JPH0775343B2 (ja) | 同期検出回路及び方法 | |
| EP0092464B1 (fr) | Compteur avec sauvegarde non-volatile de son contenu | |
| FR2494868A1 (fr) | Circuit logique permettant une operation d'essai | |
| EP0442829B1 (fr) | Doubleur de fréquence d'horloge | |
| FR2544523A1 (fr) | Reseau logique programmable de facon conditionnelle | |
| EP1111783B1 (fr) | Bascule de type D maître-esclave sécurisée | |
| EP0452878B1 (fr) | Circuit de multiplexage de signaux d'horloge | |
| FR2531824A1 (fr) | Circuit et procede de controle de circuits logiques sequentiels | |
| FR2517145A1 (fr) | Circuit diviseur a rapport reglable et synthetiseur de frequence | |
| FR2604577A1 (fr) | Circuit generateur de code a bruit pseudo-aleatoire | |
| EP1020032A1 (fr) | Diviseur de frequence a modulo variable | |
| FR2529413A1 (fr) | Bascule logique, fonctionnant du continu a 10 ghz, et diviseur de frequence comportant cette bascule | |
| FR2601532A1 (fr) | Dispositif de commande ou de controle d'une generateur de sequence lineairement recurrente | |
| EP0561718B1 (fr) | Comparateur de phase/fréquence |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| DL | Decision of the director general to leave to make available licences of right | ||
| ST | Notification of lapse |