FR2591772A1 - Systeme de connexion d'un peripherique a plusieurs micro-ordinateurs - Google Patents

Abstract

Sélecteur séquentiel pour micro-ordinateurs, destiné à la connexion automatique d'un périphérique sur l'une quelconque d'une série de micro-ordinateur, caractérisé en ce que, chaque voie du système pouvant commuter plusieurs variables vers son périphérique, chaque voie est aiguillée, l'une après l'autre, de façon séquentielle, un niveau logique "haut" ou "bas" permettant la sélection de la voie aiguillée, l'ensemble des voies étant initialisé par toute variable issue de la sortie d'un circuit de logique combinatoire, la valeur de ladite variable réagissant aux informations qui lui parviennent à chaque instant donné, et à chaque état externe correspondant une phase de fonctionnement du système, à chaque aiguillage d'une voie, une liaison étant établie entre le micro-ordinateur concerné et l'imprimante, les autres voies étant déconnectées. (CF DESSIN DANS BOPI)

Description

La présente invention concerne un système de sélecteur séquentiel pour

micro-ordinateurs, c'est-à-dire un système permettant de connecter au choix un périphérique donné, tel qu'une imprimante, à la sortie de l'une quelconque d'une série de micro-ordinateurs intervenant les uns après les autres suivant

une sélection déterminée séquentiellemént.

Actuellement, l'interface entre plusieurs micro-

ordinateurs et une imprimante est constituée par des sélecteurs à commande manuelle, par commutateur rotatif, par clavier ou par

touches.

Un tel système manuel est évidemment lent et affecté par

toutes les erreurs humaines.

Au contraire, la présente invention concerne une interface de ce genre fonctionnant de manière autonome, et qui

sélectionne automatiquement n'importe quel type de micro-

ordinateur, à sortie parallèle (centronic) ou à sortie série (RS 232), vers une imprimante comportant elle-même une entrée

parallèle ou une entrée série.

Dans un tel système, selon l'invention: - chaque voie peut commuter plusieurs variables vers son périphérique; - chaque voie est aiguillée, l'une après l'autre de façon séquentielle, - un niveau logique "haut" ou "bas" permet la sélection de la voie aiguillée, en fonction de la technologie employée, - l'ensemble des voies est initialisé par toute variable

issue de la sortie d'un circuit de logique combinatoire.

- la valeur de ladite variable réagit aux informations qui lui parviennent à chaque instant donné. A chaque état externe

correspond une phase de fonctionnement du système.

- à chaque fois qu'une voie est ainsi aiguillée, il y a établissement de la liaison entre le micro-ordinateur concerné et l'imprimante, les autres voies étant déconnectées. Chacun des autres micro-ordinateurs considèrent le périphérique "plein",

n'émet donc pas de données et est en position d'attente.

- enfin, un afficheur numérique permet de connaître celui

des micro-ordinateurs qui est sélectionné et en service.

Dans la pratique, quatre cas se présentent quand le système selon l'invention est connecté entre une imprimante et plusieurs microordinateurs:

2 2591772

ler CAS: Aucun micro-ordinateur ne demande l'imprimante en position automatique: la valeur de la variable issue de la sortie d'un circuit de logique combinatoire, changera à chaque fois que celle-ci recevra une information à un instant donné. Elle aura pour but d'initialiser les voies: selon cette valeur,

une voie parmi l'ensemble des voies possibles sera aiguillée.

Successivement chaque micro-ordinateur aura sa liaison établie

avec son périphérique.

2ème CAS: Un micro-ordinateur ou plusieurs demandent l'imprimante

en position automatique.

A l'instant donné, une valeur de la variable initialise l'ensemble des voies. Une voie parmi les voies possibles est aiguillée, et la liaison entre le micro-ordinateur et l'imprimante est établie. Le microordinateur envoie les données vers l'imprimante. Une information est prélevée sur la variable strobe venant du micro-ordinateur puis, rebouclée sur l'entrée de la logique combinatoire, verrouillera la valeur de cette variable à sa sortie, ce qui aura pour effet de maintenir la voie qui est aiguillée. Tout le temps qu'il y aura une émission de données cette voie sera maintenue. A l'absence d'information et après une période de 3 secondes qui seront nécessaires à l'écriture d'un caractère par ligne, au minimum, l'entrée de la logique combinatoire se trouvera déverrouillée et à sa sortie succèdera une nouvelle variable. Les voies se trouvent une nouvelle fois initialisées, l'une d'entre elles sera de nouveau aiguillée, la liaison sera établie: si le micro-ordinateur est prêt à émettre il y aura émission de données, la valeur de cette nouvelle variable sera de nouveau verrouillée, la voie sera maintenue. Le

cycle continue à chaque nouvelle variable.

3ème CAS:

Sélection temporaire avec maintien au choix du micro-

ordinateur désiré. A une valeur de la variable, qui correspondra au microordinateur choisi, à l'instant donné et avant que l'entrée de la logique combinatoire recoive une nouvelle information, à ce moment précis l'entrée de la logique combinatoire reçoit une autre information, et elle considère qu'il y a une émission de données. La valeur de cette variable à la sortie d'un circuit de logique combinatoire est verrouillée,

3 2591772

les voies sont initiai[feI 1l voie choisie est donc maintenue et elle le sera aussi longtemps que l'on en désirera le verrouillage. 4ème CAS: Présélection des micro-ordinateurs dans le cas d'une

interface 8, 16 et 24 entrées.

- Lorsque les interfaces 8, 16 et 24 entrées possèdent à leurs entrées un nombre inférieur à ce qui est prévu, un décodage

assure cette fonction.

- Il est prélevé sur la valeur de la variable sur la

sortie d'un circuit de logique combinatoire.

- Chaque valeur de variable correspond à uns voit

d'entrée de micro-ordinateur.

- Positionnera la valeur de la variable à son état

initial de départ.

L'invention ayant ainsi été définie dans son principe, on va maintenant la décrire plus en détail, en se référant à un exemple particulier, illustré par le dessin annexé sur lequel: - La figure 1 est un schéma d'ensemble d'un sélecteur selon l'invention à entrée parallèle et sortie parallèle, La figure 2 montre la variante du système à entrée série et sortie série, - La figure 3 illustre les signaux obtenus avec le système de la figure 1, et - La figure 4 illustre les signaux obtenus avec le

système de la figure 2.

Si l'on se réfère tout d'abord aux figures 1 et 3, on voit que les voies sont celles du périphérique de sortie imprimante de chaque microordinateur. Elles sont aiguillées par des tampons du type 74LS641 et 74LS241, dont une entrée permet de valider ou non, auquel cas il est à l'état haute Impédance. Elles comprennent chacune neufs lignes en sortie, les Datas de O à 7 et

le signal strobe deux lignes en entrée; le signal ACK et busy.

Le sélecteur est fabriqué sous trois modèles à cartes modulaires.

- 1 modèle à 8 entrées micro-ordinateurs, - 1 modèle à 16 entrées microordinateurs,

- 1 modèle à 24 entrées micro-ordinateurs.

Le coeur du sélecteur fait appel à un diviseur de

fréquence avec prédétermination par un des commutateurs K2 à K8.

Il est organisé autour d'un ou deux ou trois registres à décalage du type 74164IC1 à IC3. Ils sont montés en cascade dans le 2ème et 3ème cas. L'entrée du ler registre ICl est reliée à la sortie d'une porte NOR ("non ou") IC 58, la sortie QH du registre ICl est reliée à l'entrée du 2ème registre IC2, sa sortie QH est reliée à l'entrée du 3ème registre IC3. Chaque sortie QA et QH de chaque registre ICi à IC3 est reliée d'une part à chaque entrée d'une porte NOR ("non ou") IC58 et d'autre part à chaque entrée de chaque porte inverseuse IC4 à IC6 du type 74LS504 dont les sorties iront valider ou non l'entrée de chaque tampon IC7 à IC56. Un trigger de Schmitt du type 74132, IC59, monté en oscillateur assuré par Cl et RIO qui à sa sortie délivre une fréquence d'horloge d'environ 15HZ. L'entrée du diviseur CP du type 7493IC60 reçoit cette fréquence d'horloge de 15HZ et à sa

sortie D on obtient une fréquence de 1HZ parfaitement symétrique.

L'entrée E d'un 2ème trigger reçoit cette fréquence de 1HZ.

L'entrée de l'inverseur IC81 reçoit cette fréquence de 1HZ, à sa sortie est reliée l'entrée d'horloge des trois registres IC à IC3. L'entrée du CP du ler diviseur par 10 du type 7490IC62, reçoit également cette fréquence de 1HZ, suivi d'un 2ème diviseur par 10IC61, tous deux suivis d'un décodeur 7447IC64 et IC63 relié à un afficheur qui affichera la voie validée ou non de O à 24. La sortie Q de chaque monostable retrigérable 74123IC66 à IC78 est reliée à l'entrée d'une porte NOR ("non ou") IC65, sa sortie est reliée au point F, la 2ème entrée du trigger, elle aura pour rôle d'aiguiller ou non le signal d'horloge. Chaque monostable IC66 à IC78 sont associés d'un circuit RC extérieur Pl à P24 et C2 à C25 afin d'obtenir une temporisation de trois secondes qui sont nécessaires à l'écriture d'un caractère par ligne sur imprimante, cas minimum, écriture du caractère avance chariot, saut de ligne, retour chariot, écriture du 2ème caractère et saut de ligne. Le commutateur K1 permet de faire le choix entre deux types d'imprimantes selon les fabricants soit: 1) Les entrées de l'imprimante reliées à un niveau logique "1", 2) Les entrées de l'imprimante non reliées à un niveau

logique "1".

ler CAS:

Interface huit micro-ordinateurs.

Supposons que l'on ait à brancher six micro-ordinateurs,

alors il faudra placer en position ON,K7. Pour huit micro-

ordinateurs c'est la porte NORIC58 qui assurera le décodage.

2ème CAS:

Interface 16 micro-ordinateurs.

Supposons que l'on ait à brancher 13 micro-ordinateurs

alors il faudra placer en position ON,K6. Pour seize micro-

ordinateurs, c'est la porte NORIC58 qui assurera le décodage.

3ème CAS:

Interface 24 micro-ordinateurs.

Supposons que l'on ait à brancher 18

alors il faudra placer en position ON,K3.

ordinateurs, c'est la porte NOR ("non ou) décodage. micro-ordinateurs

Pour 24 micro-

qui assurera le Le commutateur K22 en position automatique, le va initialiser les voies les unes après les autres continue. En position manuelle, maintiendra la voie désiré. séquenceur de façon au moment A la mise sous tension, une remise à zéro (RAZ) automatique s'effectue au moyen de deux portes Nand ("non et") IC80, montées en inverseuses, associées d'un circuit Rll et C26, envoie une brève impulsion de niveau haut passant par la première porte OU suivie d'une 2ème porte OUIC79 et arrivant à l'entrée de RAZ des diviseurs IC62 et IC61, l'afficheur affiche 00. A la sortie de la lère porte OUIC79 une brève impulsion de niveau haut passant par un inverseur à collecteur ouvert, une brève impulsion de niveau bas à l'entrée de RAZ de chaque registre à décalage ICi à IC3. Une brève impulsion sz niveau bas à l'entrée RAZ de chaque

monostable IC66 à IC78.

Chaque sortie QA à QH prend la valeur O, un niveau haut en sortie de chaque inverseur et chaque entree des tampons se trouve à un niveau haut non validé, état haute impédance donc aucune liaison n'est effectuée. Comme toutes les entrées sont à O de la porte NOR ("non ou"), sa sortie passe à un niveau haut, l'entrée du ler registre est à 1. Le niveau haut en sortie de IC58 passe à travers C27 et R12 à ce stade on obtiend une brève

impulsion qui est envoyée à l'entrée de la 2ème porte ou IC79.

A sa sortie, une brève impulsion de niveau haut sera envoyée à l'entrée de RAZ de IC61 et IC62. A la remise à zéro, chaque sortie Q de chaque monostable du type 74123 passe à un

6 2591772

niveau bas, toutes les entrées de la porte NOR <non om') IXC 65 sont à zéro, sa sortie passe à un niveau haut, on a 1 à l'entrée F du circuit bistable à deux entrées doc sa sortie est aiguillée. A la position initiale du RAZ de chaque circuit, l'entrée du RAZ de chaque registre ICI à IC3 passe à un niveau haut, 1 'entrée de RAZ des monostables 1C66 à IC78 passe à un niveau bas

alors te comptage commencera à la lère période dShorloge.

ier CAS:

Aucun micro-ordinateur ne demande l'ipriane.

A la première période d'horloge au point G d'une part traversant un inverseur puisque l'entrée des registres est actie au front montant, tandis que 1l'entrée CP des diviseurs est active au front descendant, c'est la raison pour laquelle il y a mn inverseur de façon que lorsque la voie validie cmrrespond à l'affichage indiquée. D'autre part à l'entrée CP du 1er diiviseur

IC62, l'afficheur affichera 01.

Un niveau haut est à l'entrée I du ler registre ICl, sa

sortie QA passe à 1 et toutes les autres sont à O, ler décalage.

Un 1 est présent à l'une des entrées de la porte IMR (non ou-) IC58, sa sortie passe à zéro, l'entrée I du ler registre u est à 0. La voie 1 est validée, la liaison entre le icrna-ordinateur et 1 'imprimante est établie alors que les autres sont à ltat haute impédance. A la 2ème période d'horloge au point G, la sortie QA du ler registre IC1 passe à O tandis que la sortie gB passe à 1, il y a un nouveau décalage. Un 1 est toujours préent à l'une des entrées de la porte NOR ("non ou") IC 58, sa sortie reste à O, entrée I du ler registre est à o, et ainsi de suite jusqu'à là 24afe période d'horloge. La sortie CH du registre 1C3 passe aà l, les autres sorties des registres ICI et IC3 sont à D. A la 25ème période d'horloge au point Z, toutes les sorties QA et QH des trois registres ICl à IC3 passent à O, un 0 est présent aux entrées de la porte NOR (<non odn), sa sortie passe à 1, l'entrée I du ler registre est donc à 1. Un niveau haut à travers C27 et R12 à l'entrée d'une porte UIMC79 provoque une brève impulsion de niveau haut en sortie puis envoyée à

l'entrée de RAZ des diviseurs, les afficheurs affichent OE-

Toutes les voies sont à nouveau à l'état haute impédance et le

7 2591772

cycle recommence.

2ème CAS

Un ou plusieurs micro-ordinateurs demandent l'imprimante.

Supposons que l'on soit à la 2ème période d'horloge (voir chronogramme) QB passe à 1 alors que les autres sorties sont à 0, un O est à l'entrée du tampon de la voie 2, donc aiguillée alors que les autres tampons sont à l'état de haute impédance. La liaison de la voie 2 est assurée avec l'imprimante, il y a émission de données. L'entrée J du monostable IC67 à travers l'interrupteur K22 en position automatique, reçoit le signal strobe, la sortie Q passe à 1. L'une des entrées de la porte NOR ("non ou") IC65 est à 1, sa sortie passe à 0. L'entrée F du trigger est à 0, sa sortie G reste à 1, quelque soit les niveaux de l'entrée E. Tant qu'il y aura émission de données vers l'imprimante cette voie sera maintenue. Dès l'instant o l'entrée J ne reçoit plus d'informations, trois secondes après le monostable IC67 revient dans sa position initiale Q = O. Toutes les entrées de la porte NOR ("non ou") IC65 sont à 0, sa sortie passe à 1, l'entrée F du trigger est à 1, sa sortie G est aiguillée et les périodes d'horloge passent au rythme de la fréquence. Les micro-ordinateurs qui demandent la sortie imprimante dont les tampons sont à l'état haute impédance sont en position d'attente jusqu'à ce que la voie correspondante soit

aiguillée. Cela recommence pour les autres voies dont le micro-

ordinateur demande l'imprimante K22 en position manuelle.

Supposons que l'on veut maintenir la voie 4, dès que l'afficheur affichera 04, on bascule l'inter K22 en position manuelle. L'entrée J recevra le signal d'horloge afin d'imiter le signal strobe venant de l'ordinateur. La sortie Q du monostable IC69 passe à 1, l'une des entrées de la porte NOR ("non ou") IC58 est à 1, Sa sortie passe à 0. L'entrée F du trigger est à O sa sortie reste à 1, il y a donc maintien de cette voie tout le

temps que l'on désire. Présélection des micro-ordinateurs.

Que l'interface concerne 8, 16 ou 24 micro-ordinateurs, chaque sortie QA à QH prendra un niveau 1 successivement au

rythme de la fréquence 1HZ.

A la 9ème période d'horloge ou à la 17ème période d'horloge ou à la 25ème période d'horloge, toutes les sorties QA à QH passent à 0, les entrées de la porte NOR ("non ou") IC58

8 2591772

sont à O, sa sortie passe à 1, l'entrée I du registre ICl est à 1. Une brève impulsion de niveau i à l'entrée d'une porte OUIC79 en travers C27 et R12 donc une brève impulsion de niveau 1 à l'entrée de RAZ des diviseurs-IC61 et IC62, l'afficheur affichera O. Supposons que l'on ait à brancher six micro-ordinateurs, il faudra placer K7 en position ON c'està-dire relier la sortie QG par l'intermédiaire d'un des inters DIL à l'entrée d'une porte OUIC79. A la 7ème période d'horloge QG passe à 1, un 1 est présent à l'entrée de la porte OiIC79, suivie d'une autre porte OUIC79. Un niveau 1 est à l'entrée de RAZ du diviseur IC62, l'afficheur affiche 0. Un niveau 1 à l'entrée de l'inverseur IC81, sa sortie passe à 0, l'entrée de RAZ du registre ICl est à 0, toutes les sorties QA à QH passent à 0, les voies sont à l'état haute impédance. Comme il y a un niveau O à toutes les entrées de la porte NOR ("non ou") IC58 sa sortie passe à 1. Un niveau 1 est présent à l'entrée du registre ICl, une brève impulsion de niveau 1 à l'entrée d'une porte OU et l'entrée de RAZ IC62 et IC61 reçoivent une brève impulsion de niveau 1 l'afficheur est à 0. Comme les sorties QA et QH sont à 0, l'entrée de la porte NOR ("non ou") IC79 est à 0, un 1 est présent à l'entrée de RAZ du diviseur. A la lère période d'horloge la sortie QA passe 1, la voie 1 est validée et

l'afficheur affiche 1 et ainsi de suite.

Les avantages pratiques de l'invention sont alors les suivants: Au moment de la mise sous tension, une voie sur les 8 (ou 12, ou 24) sera aiguillée vers l'imprimante de façon

séquentielle, à la fréquence d'horloge de i HZ.

Quand un micro-ordinateur (ou plusieurs) demande(nt) l'imprimante, au moment de la voie aiguillée, cette dernière demeure maintenue tant qu'il y aura émission de données sur l'imprimante. Pendant ce temps les autres voies n'étant pas aiguillées, les ordinateurs seront en position d'attente, puisque déconnectés et que le signal busy étant à 1 l'ordinateur considère que la mémoire de l'imprimante est pleine; il y a donc

arrêt de données.

Dès que le micro-ordinateur a terminé l'envoi des

données, il y a à nouveau sélection d'une autre voie.

9 2591772

Un tel fonctionnement est donc entièrement automatique.

Si l'on se réfère maintenant aux figures 2 et 4, le coeur du sélecteur à l'entrée série-sortie est semblable à celui du sélecteur à entrée parallèle-sortie parallèle, sauf toutefois sur deux points très particuliers au niveau de la transmission de données: On reboucle sur chaque connecteur, c'est-à-dire à la sortie imprimante c6té microordinateur et à l'entrée imprimante, les signaux DSR, DRT et DSD. Dans ce cas, l'imprimante se trouve connectée en permanence et le microordinateur la considère "prête", quelque soit sont état réel. Dans le cas présent, il

peut y avoir un ou plusieurs micro-ordinateurs prêts à émettre.

Si on ne prend pas la précaution de valider le signal "BUSY", les données partiront dans la "nature". Lorsque BUSY est à l'état 1: la mémoire tampon ou "buffer" est vide; il y a donc transmission de données. Le "buffer" est à l'état O: le "buffer" est plein;

dans ce cas, il y a arrêt de données.

On convertit l'entrée série RS 232 IC 20 à IC 32 et IC40 à un niveau TTL suivi d'un tampon IC 33 à IC 39 dont une entrée permet de valider ou non, auquel cas il est à l'état haute impédance, puis on reconvertit du niveau TTL en RS 232 IC 41 et IC 7 à IC 19 afin qu'il soit compatible avec l'imprimante et le micro-ordinateur. Lorsque QA à QH des trois registres sont à O, un O est présent à la sortie des suiveurs IC 4 à IC 6, un O est à l'entrée de validation de IC 33 à IC 39, comme ils sont actifs à un niveau 1, leurs sorties sont à l'état hautes impédances. Un 0 à l'entrée de validation de IC 7 à IC 19, le signal BUSY considère l'état

plein "buffer"; il n'y a donc pas d'émission de données.

Lorsqu'un niveau 1 est présent sur l'entrée de validation de la voie 1 IC 7 et IC 33 par exemple, la voie 1 se trouve aiguillée par IC 33; la liaison entre le micro-ordinateur et l'imprimante est établie. L'entrée de validation de.IC 7 étant à 1, BUSY dans ce cas est considéré, Buffer vide, il y a donc émission de données. Toutes les autres voies étant à O, elles ne sont pas aiguillées et BUSY est considéré comme plein Buffer; il n'y a pas d'émission de données; l'ordinateur est en "position" d'attente. un tel système est utilisable notamment dans l'équipement

d'un établissement d'enseignement.

A toutes fins utiles, on donne ci-aprs la composants dans les deux cas illustrés ci-dessas: liï des

1. Composants de la figure 1.

IC1 à IC3: SN74164

IC4 à IC6: 74LS504

IC7 à IC31: 74LS641

IC32 à IC57: 74LS241

IC58 à IC65: MC4078

IC59: SN74LS132

IC60: SN7493

IC61 à IC62: SN7490

positions

IC63 à IC64: SN7447

IC66 à IC78: SN74LS123

2. Composants de la figure 2.

IC20 à IC32, IC40: SN 75189

IC7 à IC19, IC41: SN 75150

IC4 à IC6: 74LS126

R15 à R38: 10K.

R1 à R9:Ilk

R13 à RIS: 1DK

Rll à R12: 1K Cl: 47F

C2 à C25: 2

C26: 22J1

C27: 1,p Ki à *22: K2 à K8: Inter DIL inter 2 l 2591772

Claims (4)

REVENDICATIONS

1. Sélecteur séquentiel pour micro-ordinateurs, destiné à la connexion automatique d'un périphérique sur l'une quelconque d'une série de microordinateur, caractérisé en ce que, chaque voie du système pouvant commuter plusieurs variables vers son périphérique, chaque voie est aiguillée, l'une après l'autre, de façon séquentielle, un niveau logique "haut" ou "bas" permettant la sélection de la voie aiguillée, l'ensemble des voies étant initialisé par toute variable issue de la sortie d'un circuit de logique combinatoire, la valeur de ladite variable réagissant aux informations qui lui parviennent à chaque instant donné,- et à chaque état externe correspondant une phase de fonctionnement du système, à chaque aiguillage d'une voie, une liaison étant établie entre le microordinateur concerné et l'imprimante, les

autres voies étant déconnectées.

2. Sélecteur selon la revendication 1, caractérisé en ce qu'un afficheur numérique indique le micro-ordinateur sélectionné

et en service.

3. Sélecteur selon les revendications 1 et 2, caractérisé en

ce qu'il constitue une interface entre des micro-ordinateurs à sortie parallèle et une imprimante à entrée parallèle, notamment

du type centronics.

4. Sélecteur selon les revendications 1 et 2, caractérisé en

ce qu'il constitue une interface entre des micro-ordinateurs à sortie série et une imprimante à entrée série, notamment du type

RS 232.