FR2591772A1 - System for connecting a peripheral to several microcomputers - Google Patents
System for connecting a peripheral to several microcomputers Download PDFInfo
- Publication number
- FR2591772A1 FR2591772A1 FR8518897A FR8518897A FR2591772A1 FR 2591772 A1 FR2591772 A1 FR 2591772A1 FR 8518897 A FR8518897 A FR 8518897A FR 8518897 A FR8518897 A FR 8518897A FR 2591772 A1 FR2591772 A1 FR 2591772A1
- Authority
- FR
- France
- Prior art keywords
- output
- input
- channel
- printer
- microcomputers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1203—Improving or facilitating administration, e.g. print management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1223—Dedicated interfaces to print systems specifically adapted to use a particular technique
- G06F3/1236—Connection management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
- G06F3/1279—Controller construction, e.g. aspects of the interface hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1278—Dedicated interfaces to print systems specifically adapted to adopt a particular infrastructure
- G06F3/1284—Local printer device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
La présente invention concerne un système de sélecteur séquentiel pourThe present invention relates to a sequential selector system for
micro-ordinateurs, c'est-à-dire un système permettant de connecter au choix un périphérique donné, tel qu'une imprimante, à la sortie de l'une quelconque d'une série de micro-ordinateurs intervenant les uns après les autres suivant microcomputers, that is to say a system making it possible to connect, as desired, a given peripheral, such as a printer, to the output of any one of a series of microcomputers intervening one after the other following
une sélection déterminée séquentiellemént. a determined selection sequentially.
Actuellement, l'interface entre plusieurs micro- Currently, the interface between several micro-
ordinateurs et une imprimante est constituée par des sélecteurs à commande manuelle, par commutateur rotatif, par clavier ou par computers and a printer consists of selectors with manual control, by rotary switch, by keyboard or by
touches.keys.
Un tel système manuel est évidemment lent et affecté par Such a manual system is obviously slow and affected by
toutes les erreurs humaines.all human error.
Au contraire, la présente invention concerne une interface de ce genre fonctionnant de manière autonome, et qui On the contrary, the present invention relates to an interface of this kind operating autonomously, and which
sélectionne automatiquement n'importe quel type de micro- automatically selects any type of micro-
ordinateur, à sortie parallèle (centronic) ou à sortie série (RS 232), vers une imprimante comportant elle-même une entrée computer, with parallel output (centronic) or serial output (RS 232), to a printer which itself has an input
parallèle ou une entrée série.parallel or serial input.
Dans un tel système, selon l'invention: - chaque voie peut commuter plusieurs variables vers son périphérique; - chaque voie est aiguillée, l'une après l'autre de façon séquentielle, - un niveau logique "haut" ou "bas" permet la sélection de la voie aiguillée, en fonction de la technologie employée, - l'ensemble des voies est initialisé par toute variable In such a system, according to the invention: - each channel can switch several variables to its peripheral; - each channel is routed, one after the other sequentially, - a "high" or "low" logic level allows the selection of the routed channel, depending on the technology used, - all the channels are initialized by any variable
issue de la sortie d'un circuit de logique combinatoire. from the output of a combinational logic circuit.
- la valeur de ladite variable réagit aux informations qui lui parviennent à chaque instant donné. A chaque état externe - the value of said variable reacts to information that reaches it at any given time. At each external state
correspond une phase de fonctionnement du système. corresponds to a system operating phase.
- à chaque fois qu'une voie est ainsi aiguillée, il y a établissement de la liaison entre le micro-ordinateur concerné et l'imprimante, les autres voies étant déconnectées. Chacun des autres micro-ordinateurs considèrent le périphérique "plein", - each time a channel is thus routed, there is establishment of the connection between the microcomputer concerned and the printer, the other channels being disconnected. Each of the other microcomputers consider the device "full",
n'émet donc pas de données et est en position d'attente. therefore does not transmit data and is in the standby position.
- enfin, un afficheur numérique permet de connaître celui - finally, a digital display lets you know which one
des micro-ordinateurs qui est sélectionné et en service. microcomputer which is selected and in service.
Dans la pratique, quatre cas se présentent quand le système selon l'invention est connecté entre une imprimante et plusieurs microordinateurs: In practice, four cases arise when the system according to the invention is connected between a printer and several microcomputers:
2 25917722 2591772
ler CAS: Aucun micro-ordinateur ne demande l'imprimante en position automatique: la valeur de la variable issue de la sortie d'un circuit de logique combinatoire, changera à chaque fois que celle-ci recevra une information à un instant donné. Elle aura pour but d'initialiser les voies: selon cette valeur, CASE 1: No microcomputer requests the printer in automatic position: the value of the variable from the output of a combinational logic circuit will change each time it receives information at a given time. Its purpose will be to initialize the channels: according to this value,
une voie parmi l'ensemble des voies possibles sera aiguillée. one of the set of possible routes will be routed.
Successivement chaque micro-ordinateur aura sa liaison établie Each microcomputer will successively have its connection established
avec son périphérique.with his device.
2ème CAS: Un micro-ordinateur ou plusieurs demandent l'imprimante 2nd CASE: A microcomputer or several request the printer
en position automatique.in automatic position.
A l'instant donné, une valeur de la variable initialise l'ensemble des voies. Une voie parmi les voies possibles est aiguillée, et la liaison entre le micro-ordinateur et l'imprimante est établie. Le microordinateur envoie les données vers l'imprimante. Une information est prélevée sur la variable strobe venant du micro-ordinateur puis, rebouclée sur l'entrée de la logique combinatoire, verrouillera la valeur de cette variable à sa sortie, ce qui aura pour effet de maintenir la voie qui est aiguillée. Tout le temps qu'il y aura une émission de données cette voie sera maintenue. A l'absence d'information et après une période de 3 secondes qui seront nécessaires à l'écriture d'un caractère par ligne, au minimum, l'entrée de la logique combinatoire se trouvera déverrouillée et à sa sortie succèdera une nouvelle variable. Les voies se trouvent une nouvelle fois initialisées, l'une d'entre elles sera de nouveau aiguillée, la liaison sera établie: si le micro-ordinateur est prêt à émettre il y aura émission de données, la valeur de cette nouvelle variable sera de nouveau verrouillée, la voie sera maintenue. Le At the given moment, a value of the variable initializes all the channels. One of the possible channels is routed, and the connection between the microcomputer and the printer is established. The microcomputer sends the data to the printer. Information is taken from the variable strobe coming from the microcomputer then, looped back to the input of the combinational logic, will lock the value of this variable at its output, which will have the effect of maintaining the channel which is switched. As long as there is a data transmission this channel will be maintained. In the absence of information and after a period of 3 seconds which will be necessary to write one character per line, at least, the input of the combinational logic will be unlocked and at its output will be followed by a new variable. The channels are once again initialized, one of them will be routed again, the connection will be established: if the microcomputer is ready to transmit there will be data transmission, the value of this new variable will be again locked, the channel will be maintained. The
cycle continue à chaque nouvelle variable. cycle continues with each new variable.
3ème CAS:CASE 3:
Sélection temporaire avec maintien au choix du micro- Temporary selection with optional micro-
ordinateur désiré. A une valeur de la variable, qui correspondra au microordinateur choisi, à l'instant donné et avant que l'entrée de la logique combinatoire recoive une nouvelle information, à ce moment précis l'entrée de la logique combinatoire reçoit une autre information, et elle considère qu'il y a une émission de données. La valeur de cette variable à la sortie d'un circuit de logique combinatoire est verrouillée, desired computer. At a value of the variable, which will correspond to the chosen microcomputer, at the given time and before the entry of the combinatorial logic receives new information, at this precise moment the entry of the combinatorial logic receives other information, and it considers that there is a data transmission. The value of this variable at the output of a combinational logic circuit is locked,
3 25917723 2591772
les voies sont initiai[feI 1l voie choisie est donc maintenue et elle le sera aussi longtemps que l'on en désirera le verrouillage. 4ème CAS: Présélection des micro-ordinateurs dans le cas d'une the channels are initiated [feI 1l the chosen channel is therefore maintained and it will be maintained as long as one wishes to lock it. CASE 4: Preselection of microcomputers in the case of a
interface 8, 16 et 24 entrées.interface 8, 16 and 24 inputs.
- Lorsque les interfaces 8, 16 et 24 entrées possèdent à leurs entrées un nombre inférieur à ce qui est prévu, un décodage - When the interfaces 8, 16 and 24 inputs have at their inputs a number less than what is expected, a decoding
assure cette fonction.performs this function.
- Il est prélevé sur la valeur de la variable sur la - It is taken from the value of the variable on the
sortie d'un circuit de logique combinatoire. output of a combinational logic circuit.
- Chaque valeur de variable correspond à uns voit - Each variable value corresponds to one sees
d'entrée de micro-ordinateur.microcomputer input.
- Positionnera la valeur de la variable à son état - Set the value of the variable to its state
initial de départ.initial starting.
L'invention ayant ainsi été définie dans son principe, on va maintenant la décrire plus en détail, en se référant à un exemple particulier, illustré par le dessin annexé sur lequel: - La figure 1 est un schéma d'ensemble d'un sélecteur selon l'invention à entrée parallèle et sortie parallèle, La figure 2 montre la variante du système à entrée série et sortie série, - La figure 3 illustre les signaux obtenus avec le système de la figure 1, et - La figure 4 illustre les signaux obtenus avec le The invention having thus been defined in principle, we will now describe it in more detail, with reference to a particular example, illustrated by the appended drawing in which: - Figure 1 is an overall diagram of a selector according to the invention with parallel input and parallel output, Figure 2 shows the variant of the system with serial input and serial output, - Figure 3 illustrates the signals obtained with the system of Figure 1, and - Figure 4 illustrates the signals obtained with the
système de la figure 2.Figure 2 system.
Si l'on se réfère tout d'abord aux figures 1 et 3, on voit que les voies sont celles du périphérique de sortie imprimante de chaque microordinateur. Elles sont aiguillées par des tampons du type 74LS641 et 74LS241, dont une entrée permet de valider ou non, auquel cas il est à l'état haute Impédance. Elles comprennent chacune neufs lignes en sortie, les Datas de O à 7 et If we refer first to Figures 1 and 3, we see that the channels are those of the printer output device of each microcomputer. They are routed by buffers of the 74LS641 and 74LS241 type, an entry of which allows validation or not, in which case it is in the high impedance state. They each include nine output lines, Datas from O to 7 and
le signal strobe deux lignes en entrée; le signal ACK et busy. the signal strobes two input lines; ACK signal and busy.
Le sélecteur est fabriqué sous trois modèles à cartes modulaires. The selector is manufactured in three models with modular cards.
- 1 modèle à 8 entrées micro-ordinateurs, - 1 modèle à 16 entrées microordinateurs, - 1 model with 8 microcomputer inputs, - 1 model with 16 microcomputer inputs,
- 1 modèle à 24 entrées micro-ordinateurs. - 1 model with 24 microcomputer inputs.
Le coeur du sélecteur fait appel à un diviseur de The heart of the selector uses a divider of
fréquence avec prédétermination par un des commutateurs K2 à K8. frequency with predetermination by one of the switches K2 to K8.
Il est organisé autour d'un ou deux ou trois registres à décalage du type 74164IC1 à IC3. Ils sont montés en cascade dans le 2ème et 3ème cas. L'entrée du ler registre ICl est reliée à la sortie d'une porte NOR ("non ou") IC 58, la sortie QH du registre ICl est reliée à l'entrée du 2ème registre IC2, sa sortie QH est reliée à l'entrée du 3ème registre IC3. Chaque sortie QA et QH de chaque registre ICi à IC3 est reliée d'une part à chaque entrée d'une porte NOR ("non ou") IC58 et d'autre part à chaque entrée de chaque porte inverseuse IC4 à IC6 du type 74LS504 dont les sorties iront valider ou non l'entrée de chaque tampon IC7 à IC56. Un trigger de Schmitt du type 74132, IC59, monté en oscillateur assuré par Cl et RIO qui à sa sortie délivre une fréquence d'horloge d'environ 15HZ. L'entrée du diviseur CP du type 7493IC60 reçoit cette fréquence d'horloge de 15HZ et à sa It is organized around one or two or three shift registers of the type 74164IC1 to IC3. They are cascaded in the 2nd and 3rd case. The input of the 1st register ICl is connected to the output of a NOR gate ("no or") IC 58, the output QH of the register ICl is connected to the input of the 2nd register IC2, its output QH is connected to the entry of the 3rd register IC3. Each output QA and QH of each register ICi to IC3 is connected on the one hand to each input of a NOR gate ("no or") IC58 and on the other hand to each input of each inverting gate IC4 to IC6 of type 74LS504 whose outputs will validate or not the input of each buffer IC7 to IC56. A Schmitt trigger of type 74132, IC59, mounted as an oscillator provided by Cl and RIO which, at its output, delivers a clock frequency of around 15HZ. The input of the CP divider of the type 7493IC60 receives this clock frequency of 15HZ and at its
sortie D on obtient une fréquence de 1HZ parfaitement symétrique. output D we obtain a perfectly symmetrical frequency of 1 Hz.
L'entrée E d'un 2ème trigger reçoit cette fréquence de 1HZ. The input E of a 2nd trigger receives this frequency of 1HZ.
L'entrée de l'inverseur IC81 reçoit cette fréquence de 1HZ, à sa sortie est reliée l'entrée d'horloge des trois registres IC à IC3. L'entrée du CP du ler diviseur par 10 du type 7490IC62, reçoit également cette fréquence de 1HZ, suivi d'un 2ème diviseur par 10IC61, tous deux suivis d'un décodeur 7447IC64 et IC63 relié à un afficheur qui affichera la voie validée ou non de O à 24. La sortie Q de chaque monostable retrigérable 74123IC66 à IC78 est reliée à l'entrée d'une porte NOR ("non ou") IC65, sa sortie est reliée au point F, la 2ème entrée du trigger, elle aura pour rôle d'aiguiller ou non le signal d'horloge. Chaque monostable IC66 à IC78 sont associés d'un circuit RC extérieur Pl à P24 et C2 à C25 afin d'obtenir une temporisation de trois secondes qui sont nécessaires à l'écriture d'un caractère par ligne sur imprimante, cas minimum, écriture du caractère avance chariot, saut de ligne, retour chariot, écriture du 2ème caractère et saut de ligne. Le commutateur K1 permet de faire le choix entre deux types d'imprimantes selon les fabricants soit: 1) Les entrées de l'imprimante reliées à un niveau logique "1", 2) Les entrées de l'imprimante non reliées à un niveau The input of the inverter IC81 receives this frequency of 1 Hz, at its output is connected the clock input of the three registers IC to IC3. The CP input of the 1st divider by 10 of the 7490IC62 type, also receives this frequency of 1HZ, followed by a 2nd divider by 10IC61, both followed by a 7447IC64 and IC63 decoder connected to a display which will display the validated channel or no from O to 24. The Q output of each monostable 74123IC66 to IC78 is connected to the input of a NOR gate ("no or") IC65, its output is connected to point F, the 2nd trigger input, it will have the role of switching the clock signal or not. Each monostable IC66 to IC78 are associated with an external RC circuit Pl to P24 and C2 to C25 in order to obtain a time delay of three seconds which are necessary for the writing of one character per line on the printer, minimum case, writing of the carriage advance character, line feed, carriage return, 2nd character write and line feed. The switch K1 makes it possible to choose between two types of printers according to the manufacturers either: 1) The inputs of the printer connected to a logic level "1", 2) The inputs of the printer not connected to a level
logique "1".logic "1".
ler CAS:CASE 1:
Interface huit micro-ordinateurs.Eight microcomputer interface.
Supposons que l'on ait à brancher six micro-ordinateurs, Suppose we have to connect six microcomputers,
alors il faudra placer en position ON,K7. Pour huit micro- then it will be necessary to place in position ON, K7. For eight micro-
ordinateurs c'est la porte NORIC58 qui assurera le décodage. computers it is the NORIC58 door which will ensure the decoding.
2ème CAS:2nd CASE:
Interface 16 micro-ordinateurs.Interface 16 microcomputers.
Supposons que l'on ait à brancher 13 micro-ordinateurs Suppose we have to connect 13 microcomputers
alors il faudra placer en position ON,K6. Pour seize micro- then it will be necessary to place in position ON, K6. For sixteen micro-
ordinateurs, c'est la porte NORIC58 qui assurera le décodage. computers, it is the NORIC58 door which will ensure the decoding.
3ème CAS:CASE 3:
Interface 24 micro-ordinateurs.24 microcomputer interface.
Supposons que l'on ait à brancher 18 Suppose we have to plug 18
alors il faudra placer en position ON,K3. then it will be necessary to place in position ON, K3.
ordinateurs, c'est la porte NOR ("non ou) décodage. micro-ordinateurs computers, this is the NOR gate ("no or) decoding. microcomputers
Pour 24 micro-For 24 micro-
qui assurera le Le commutateur K22 en position automatique, le va initialiser les voies les unes après les autres continue. En position manuelle, maintiendra la voie désiré. séquenceur de façon au moment A la mise sous tension, une remise à zéro (RAZ) automatique s'effectue au moyen de deux portes Nand ("non et") IC80, montées en inverseuses, associées d'un circuit Rll et C26, envoie une brève impulsion de niveau haut passant par la première porte OU suivie d'une 2ème porte OUIC79 et arrivant à l'entrée de RAZ des diviseurs IC62 et IC61, l'afficheur affiche 00. A la sortie de la lère porte OUIC79 une brève impulsion de niveau haut passant par un inverseur à collecteur ouvert, une brève impulsion de niveau bas à l'entrée de RAZ de chaque registre à décalage ICi à IC3. Une brève impulsion sz niveau bas à l'entrée RAZ de chaque which will ensure the The K22 switch in automatic position, the will initialize the channels one after the other continues. In manual position, will maintain the desired channel. sequencer so at the moment of power-up, an automatic reset (reset) is carried out by means of two Nand gates ("no and") IC80, mounted as inverters, associated with a Rll and C26 circuit, sends a short high level pulse passing through the first OR gate followed by a 2nd OUIC79 gate and arriving at the reset input of the dividers IC62 and IC61, the display shows 00. At the exit of the 1st OUIC79 gate a brief pulse high level passing through an open collector inverter, a short low level pulse at the reset input of each shift register ICi to IC3. A short pulse at low level at the reset input of each
monostable IC66 à IC78.monostable IC66 to IC78.
Chaque sortie QA à QH prend la valeur O, un niveau haut en sortie de chaque inverseur et chaque entree des tampons se trouve à un niveau haut non validé, état haute impédance donc aucune liaison n'est effectuée. Comme toutes les entrées sont à O de la porte NOR ("non ou"), sa sortie passe à un niveau haut, l'entrée du ler registre est à 1. Le niveau haut en sortie de IC58 passe à travers C27 et R12 à ce stade on obtiend une brève Each output QA to QH takes the value O, a high level at the output of each inverter and each input of the buffers is at a high level not validated, high impedance state so no connection is made. As all the inputs are at O of the NOR gate ("no or"), its output goes to a high level, the input of the 1st register is at 1. The high level at output of IC58 passes through C27 and R12 to this stage we get a brief
impulsion qui est envoyée à l'entrée de la 2ème porte ou IC79. pulse which is sent to the input of the 2nd door or IC79.
A sa sortie, une brève impulsion de niveau haut sera envoyée à l'entrée de RAZ de IC61 et IC62. A la remise à zéro, chaque sortie Q de chaque monostable du type 74123 passe à un At its output, a short high level pulse will be sent to the reset input of IC61 and IC62. On reset, each Q output of each 74123 type monostable switches to a
6 25917726 2591772
niveau bas, toutes les entrées de la porte NOR <non om') IXC 65 sont à zéro, sa sortie passe à un niveau haut, on a 1 à l'entrée F du circuit bistable à deux entrées doc sa sortie est aiguillée. A la position initiale du RAZ de chaque circuit, l'entrée du RAZ de chaque registre ICI à IC3 passe à un niveau haut, 1 'entrée de RAZ des monostables 1C66 à IC78 passe à un niveau bas low level, all the inputs of the NOR gate <non om ') IXC 65 are at zero, its output goes to a high level, there is 1 at input F of the bistable circuit with two inputs doc its output is switched. At the initial position of RESET of each circuit, the entry of RESET of each register ICI to IC3 goes to a high level, the input of RESET of monostables 1C66 to IC78 goes to a low level
alors te comptage commencera à la lère période dShorloge. then the count will start at the 1st clock period.
ier CAS:1st CASE:
Aucun micro-ordinateur ne demande l'ipriane. No microcomputer requests ipriane.
A la première période d'horloge au point G d'une part traversant un inverseur puisque l'entrée des registres est actie au front montant, tandis que 1l'entrée CP des diviseurs est active au front descendant, c'est la raison pour laquelle il y a mn inverseur de façon que lorsque la voie validie cmrrespond à l'affichage indiquée. D'autre part à l'entrée CP du 1er diiviseur At the first clock period at point G on the one hand passing through an inverter since the input of the registers is activated on the rising edge, while the input CP of the dividers is active on the falling edge, this is the reason why there is a reverser so that when the channel validates cm corresponds to the display indicated. On the other hand at the CP input of the 1st divider
IC62, l'afficheur affichera 01.IC62, the display will show 01.
Un niveau haut est à l'entrée I du ler registre ICl, sa A high level is at entry I of the 1st register ICl, its
sortie QA passe à 1 et toutes les autres sont à O, ler décalage. QA output goes to 1 and all others are O, the offset.
Un 1 est présent à l'une des entrées de la porte IMR (non ou-) IC58, sa sortie passe à zéro, l'entrée I du ler registre u est à 0. La voie 1 est validée, la liaison entre le icrna-ordinateur et 1 'imprimante est établie alors que les autres sont à ltat haute impédance. A la 2ème période d'horloge au point G, la sortie QA du ler registre IC1 passe à O tandis que la sortie gB passe à 1, il y a un nouveau décalage. Un 1 est toujours préent à l'une des entrées de la porte NOR ("non ou") IC 58, sa sortie reste à O, entrée I du ler registre est à o, et ainsi de suite jusqu'à là 24afe période d'horloge. La sortie CH du registre 1C3 passe aà l, les autres sorties des registres ICI et IC3 sont à D. A la 25ème période d'horloge au point Z, toutes les sorties QA et QH des trois registres ICl à IC3 passent à O, un 0 est présent aux entrées de la porte NOR (<non odn), sa sortie passe à 1, l'entrée I du ler registre est donc à 1. Un niveau haut à travers C27 et R12 à l'entrée d'une porte UIMC79 provoque une brève impulsion de niveau haut en sortie puis envoyée à A 1 is present at one of the inputs of the IMR gate (no or-) IC58, its output goes to zero, the input I of the 1st register u is at 0. Channel 1 is validated, the link between the icrna -computer and the printer is established while the others are in the high impedance state. At the 2nd clock period at point G, the output QA of the 1st register IC1 goes to O while the output gB goes to 1, there is a new shift. A 1 is always present at one of the inputs of the NOR gate ("no or") IC 58, its output remains at O, input I of the 1st register is at o, and so on until 24afe period d 'clock. The output CH of register 1C3 goes to l, the other outputs of registers ICI and IC3 are to D. At the 25th clock period at point Z, all the outputs QA and QH of the three registers ICl to IC3 go to O, a 0 is present at the inputs of the NOR gate (<non odn), its output goes to 1, the input I of the 1st register is therefore at 1. A high level through C27 and R12 at the input of a UIMC79 gate causes a short high-level pulse at output and then sent to
l'entrée de RAZ des diviseurs, les afficheurs affichent OE- the reset input of the dividers, the displays show OE-
Toutes les voies sont à nouveau à l'état haute impédance et le All channels are again in high impedance state and the
7 25917727 2591772
cycle recommence.cycle starts again.
2ème CAS2nd CASE
Un ou plusieurs micro-ordinateurs demandent l'imprimante. One or more microcomputers request the printer.
Supposons que l'on soit à la 2ème période d'horloge (voir chronogramme) QB passe à 1 alors que les autres sorties sont à 0, un O est à l'entrée du tampon de la voie 2, donc aiguillée alors que les autres tampons sont à l'état de haute impédance. La liaison de la voie 2 est assurée avec l'imprimante, il y a émission de données. L'entrée J du monostable IC67 à travers l'interrupteur K22 en position automatique, reçoit le signal strobe, la sortie Q passe à 1. L'une des entrées de la porte NOR ("non ou") IC65 est à 1, sa sortie passe à 0. L'entrée F du trigger est à 0, sa sortie G reste à 1, quelque soit les niveaux de l'entrée E. Tant qu'il y aura émission de données vers l'imprimante cette voie sera maintenue. Dès l'instant o l'entrée J ne reçoit plus d'informations, trois secondes après le monostable IC67 revient dans sa position initiale Q = O. Toutes les entrées de la porte NOR ("non ou") IC65 sont à 0, sa sortie passe à 1, l'entrée F du trigger est à 1, sa sortie G est aiguillée et les périodes d'horloge passent au rythme de la fréquence. Les micro-ordinateurs qui demandent la sortie imprimante dont les tampons sont à l'état haute impédance sont en position d'attente jusqu'à ce que la voie correspondante soit Suppose that we are in the 2nd clock period (see chronogram) QB goes to 1 while the other outputs are at 0, an O is at the input of the buffer for channel 2, therefore routed while the others buffers are in the high impedance state. The link of channel 2 is ensured with the printer, there is data transmission. The input J of the monostable IC67 through the switch K22 in automatic position, receives the strobe signal, the output Q goes to 1. One of the inputs of the NOR gate ("no or") IC65 is at 1, its output goes to 0. The trigger input F is 0, its output G remains at 1, whatever the levels of input E. As long as there is data transmission to the printer, this channel will be maintained. As soon as the input J receives no more information, three seconds after the monostable IC67 returns to its initial position Q = O. All the inputs of the NOR gate ("no or") IC65 are at 0, its output goes to 1, the trigger input F is 1, its output G is switched and the clock periods pass at the rate of the frequency. The microcomputers which request the printer output whose buffers are in the high impedance state are in the standby position until the corresponding channel is
aiguillée. Cela recommence pour les autres voies dont le micro- referred. This starts again for the other channels including the micro-
ordinateur demande l'imprimante K22 en position manuelle. computer requests printer K22 in manual position.
Supposons que l'on veut maintenir la voie 4, dès que l'afficheur affichera 04, on bascule l'inter K22 en position manuelle. L'entrée J recevra le signal d'horloge afin d'imiter le signal strobe venant de l'ordinateur. La sortie Q du monostable IC69 passe à 1, l'une des entrées de la porte NOR ("non ou") IC58 est à 1, Sa sortie passe à 0. L'entrée F du trigger est à O sa sortie reste à 1, il y a donc maintien de cette voie tout le Suppose we want to maintain channel 4, as soon as the display shows 04, we switch the inter K22 to manual position. Input J will receive the clock signal to mimic the strobe signal from the computer. The output Q of the monostable IC69 goes to 1, one of the inputs of the NOR gate ("no or") IC58 is 1, Its output goes to 0. The input F of the trigger is to O its output remains at 1 , so there is maintenance of this path all the
temps que l'on désire. Présélection des micro-ordinateurs. time you want. Pre-selection of microcomputers.
Que l'interface concerne 8, 16 ou 24 micro-ordinateurs, chaque sortie QA à QH prendra un niveau 1 successivement au Whether the interface concerns 8, 16 or 24 microcomputers, each QA to QH output will take a level 1 successively at
rythme de la fréquence 1HZ.1HZ frequency rhythm.
A la 9ème période d'horloge ou à la 17ème période d'horloge ou à la 25ème période d'horloge, toutes les sorties QA à QH passent à 0, les entrées de la porte NOR ("non ou") IC58 At the 9th clock period or at the 17th clock period or at the 25th clock period, all the outputs QA to QH go to 0, the inputs of the NOR gate ("no or") IC58
8 25917728 2591772
sont à O, sa sortie passe à 1, l'entrée I du registre ICl est à 1. Une brève impulsion de niveau i à l'entrée d'une porte OUIC79 en travers C27 et R12 donc une brève impulsion de niveau 1 à l'entrée de RAZ des diviseurs-IC61 et IC62, l'afficheur affichera O. Supposons que l'on ait à brancher six micro-ordinateurs, il faudra placer K7 en position ON c'està-dire relier la sortie QG par l'intermédiaire d'un des inters DIL à l'entrée d'une porte OUIC79. A la 7ème période d'horloge QG passe à 1, un 1 est présent à l'entrée de la porte OiIC79, suivie d'une autre porte OUIC79. Un niveau 1 est à l'entrée de RAZ du diviseur IC62, l'afficheur affiche 0. Un niveau 1 à l'entrée de l'inverseur IC81, sa sortie passe à 0, l'entrée de RAZ du registre ICl est à 0, toutes les sorties QA à QH passent à 0, les voies sont à l'état haute impédance. Comme il y a un niveau O à toutes les entrées de la porte NOR ("non ou") IC58 sa sortie passe à 1. Un niveau 1 est présent à l'entrée du registre ICl, une brève impulsion de niveau 1 à l'entrée d'une porte OU et l'entrée de RAZ IC62 et IC61 reçoivent une brève impulsion de niveau 1 l'afficheur est à 0. Comme les sorties QA et QH sont à 0, l'entrée de la porte NOR ("non ou") IC79 est à 0, un 1 est présent à l'entrée de RAZ du diviseur. A la lère période d'horloge la sortie QA passe 1, la voie 1 est validée et are at O, its output goes to 1, the input I of the ICl register is at 1. A short pulse of level i at the input of a OUIC79 gate across C27 and R12 therefore a brief pulse of level 1 to l input of dividers-IC61 and IC62, the display will show O. Suppose that one has to connect six microcomputers, it will be necessary to place K7 in position ON, that is to say connect the output HQ via from one of the DIL intersections at the entrance of a OUIC79 gate. At the 7th clock period HQ goes to 1, a 1 is present at the entrance of gate OiIC79, followed by another gate OUIC79. A level 1 is at the input of RESET of the divider IC62, the display shows 0. A level 1 at the input of the inverter IC81, its output goes to 0, the input of RESET of register ICl is at 0 , all outputs QA to QH go to 0, the channels are in the high impedance state. As there is a level O at all the inputs of the NOR gate ("no or") IC58 its output goes to 1. A level 1 is present at the input of the register ICl, a short pulse of level 1 at the input of an OR gate and the reset input IC62 and IC61 receive a short level 1 pulse the display is at 0. As the QA and QH outputs are at 0, the input of the NOR gate ("no or ") IC79 is at 0, a 1 is present at the reset input of the divider. At the 1st clock period the QA output passes 1, channel 1 is validated and
l'afficheur affiche 1 et ainsi de suite. the display shows 1 and so on.
Les avantages pratiques de l'invention sont alors les suivants: Au moment de la mise sous tension, une voie sur les 8 (ou 12, ou 24) sera aiguillée vers l'imprimante de façon The practical advantages of the invention are then as follows: At the time of power-up, one channel out of 8 (or 12, or 24) will be routed towards the printer so
séquentielle, à la fréquence d'horloge de i HZ. sequential, at the clock frequency of i HZ.
Quand un micro-ordinateur (ou plusieurs) demande(nt) l'imprimante, au moment de la voie aiguillée, cette dernière demeure maintenue tant qu'il y aura émission de données sur l'imprimante. Pendant ce temps les autres voies n'étant pas aiguillées, les ordinateurs seront en position d'attente, puisque déconnectés et que le signal busy étant à 1 l'ordinateur considère que la mémoire de l'imprimante est pleine; il y a donc When a microcomputer (or more) requests (s) the printer, at the time of the switch, the latter remains maintained as long as there is transmission of data to the printer. During this time, the other channels not being routed, the computers will be in the standby position, since they are disconnected and the busy signal being at 1 the computer considers that the printer's memory is full; So there is
arrêt de données.data stop.
Dès que le micro-ordinateur a terminé l'envoi des As soon as the microcomputer has finished sending the
données, il y a à nouveau sélection d'une autre voie. data, there is again selection of another channel.
9 25917729 2591772
Un tel fonctionnement est donc entièrement automatique. Such operation is therefore fully automatic.
Si l'on se réfère maintenant aux figures 2 et 4, le coeur du sélecteur à l'entrée série-sortie est semblable à celui du sélecteur à entrée parallèle-sortie parallèle, sauf toutefois sur deux points très particuliers au niveau de la transmission de données: On reboucle sur chaque connecteur, c'est-à-dire à la sortie imprimante c6té microordinateur et à l'entrée imprimante, les signaux DSR, DRT et DSD. Dans ce cas, l'imprimante se trouve connectée en permanence et le microordinateur la considère "prête", quelque soit sont état réel. Dans le cas présent, il If we now refer to Figures 2 and 4, the core of the selector at the serial-output input is similar to that of the selector with parallel input-parallel output, except however on two very specific points in terms of transmission of data: The DSR, DRT and DSD signals are looped back to each connector, that is to say to the printer output on the microcomputer side and to the printer input. In this case, the printer is permanently connected and the microcomputer considers it "ready", whatever its real state. In this case, it
peut y avoir un ou plusieurs micro-ordinateurs prêts à émettre. there may be one or more microcomputers ready to transmit.
Si on ne prend pas la précaution de valider le signal "BUSY", les données partiront dans la "nature". Lorsque BUSY est à l'état 1: la mémoire tampon ou "buffer" est vide; il y a donc transmission de données. Le "buffer" est à l'état O: le "buffer" est plein; If we do not take the precaution of validating the "BUSY" signal, the data will leave in "nature". When BUSY is at state 1: the buffer memory or "buffer" is empty; there is therefore data transmission. The "buffer" is in state O: the "buffer" is full;
dans ce cas, il y a arrêt de données. in this case, there is a data stop.
On convertit l'entrée série RS 232 IC 20 à IC 32 et IC40 à un niveau TTL suivi d'un tampon IC 33 à IC 39 dont une entrée permet de valider ou non, auquel cas il est à l'état haute impédance, puis on reconvertit du niveau TTL en RS 232 IC 41 et IC 7 à IC 19 afin qu'il soit compatible avec l'imprimante et le micro-ordinateur. Lorsque QA à QH des trois registres sont à O, un O est présent à la sortie des suiveurs IC 4 à IC 6, un O est à l'entrée de validation de IC 33 à IC 39, comme ils sont actifs à un niveau 1, leurs sorties sont à l'état hautes impédances. Un 0 à l'entrée de validation de IC 7 à IC 19, le signal BUSY considère l'état The RS 232 IC 20 to IC 32 and IC40 serial input are converted to a TTL level followed by an IC 33 to IC 39 buffer, an input of which allows validation or not, in which case it is in the high impedance state, then the TTL level is converted back to RS 232 IC 41 and IC 7 to IC 19 so that it is compatible with the printer and the microcomputer. When QA to QH of the three registers are at O, an O is present at the output of the trackers IC 4 to IC 6, an O is at the validation input from IC 33 to IC 39, as they are active at level 1 , their outputs are in the high impedance state. A 0 at the validation input from IC 7 to IC 19, the BUSY signal considers the status
plein "buffer"; il n'y a donc pas d'émission de données. full "buffer"; there is therefore no data transmission.
Lorsqu'un niveau 1 est présent sur l'entrée de validation de la voie 1 IC 7 et IC 33 par exemple, la voie 1 se trouve aiguillée par IC 33; la liaison entre le micro-ordinateur et l'imprimante est établie. L'entrée de validation de.IC 7 étant à 1, BUSY dans ce cas est considéré, Buffer vide, il y a donc émission de données. Toutes les autres voies étant à O, elles ne sont pas aiguillées et BUSY est considéré comme plein Buffer; il n'y a pas d'émission de données; l'ordinateur est en "position" d'attente. un tel système est utilisable notamment dans l'équipement When a level 1 is present on the validation input of channel 1 IC 7 and IC 33 for example, channel 1 is routed by IC 33; the connection between the microcomputer and the printer is established. The validation entry of IC 7 being at 1, BUSY in this case is considered, Buffer empty, there is therefore data transmission. All the other channels being at O, they are not routed and BUSY is considered to be full Buffer; there is no data transmission; the computer is in "standby" position. such a system can be used in particular in equipment
d'un établissement d'enseignement.an educational institution.
A toutes fins utiles, on donne ci-aprs la composants dans les deux cas illustrés ci-dessas: liï des For all practical purposes, the components are given below in the two cases illustrated below:
1. Composants de la figure 1.1. Components of Figure 1.
IC1 à IC3: SN74164IC1 to IC3: SN74164
IC4 à IC6: 74LS504IC4 to IC6: 74LS504
IC7 à IC31: 74LS641IC7 to IC31: 74LS641
IC32 à IC57: 74LS241IC32 to IC57: 74LS241
IC58 à IC65: MC4078IC58 to IC65: MC4078
IC59: SN74LS132IC59: SN74LS132
IC60: SN7493IC60: SN7493
IC61 à IC62: SN7490IC61 to IC62: SN7490
positionspositions
IC63 à IC64: SN7447IC63 to IC64: SN7447
IC66 à IC78: SN74LS123IC66 to IC78: SN74LS123
2. Composants de la figure 2.2. Components of Figure 2.
IC20 à IC32, IC40: SN 75189IC20 to IC32, IC40: SN 75189
IC7 à IC19, IC41: SN 75150IC7 to IC19, IC41: SN 75150
IC4 à IC6: 74LS126IC4 to IC6: 74LS126
R15 à R38: 10K.R15 to R38: 10K.
R1 à R9:IlkR1 to R9: Ilk
R13 à RIS: 1DKR13 at RIS: 1DK
Rll à R12: 1K Cl: 47FRll to R12: 1K Cl: 47F
C2 à C25: 2C2 to C25: 2
C26: 22J1C26: 22J1
C27: 1,p Ki à *22: K2 à K8: Inter DIL inter 2 l 2591772 C27: 1, p Ki to * 22: K2 to K8: Inter DIL inter 2 l 2591772
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8518897A FR2591772B1 (en) | 1985-12-18 | 1985-12-18 | SYSTEM FOR CONNECTING A PERIPHERAL TO MULTIPLE COMPUTERS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8518897A FR2591772B1 (en) | 1985-12-18 | 1985-12-18 | SYSTEM FOR CONNECTING A PERIPHERAL TO MULTIPLE COMPUTERS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2591772A1 true FR2591772A1 (en) | 1987-06-19 |
| FR2591772B1 FR2591772B1 (en) | 1989-09-29 |
Family
ID=9325994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8518897A Expired FR2591772B1 (en) | 1985-12-18 | 1985-12-18 | SYSTEM FOR CONNECTING A PERIPHERAL TO MULTIPLE COMPUTERS |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2591772B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3829454A1 (en) * | 1988-08-31 | 1990-03-01 | Thomson Brandt Gmbh | SERIAL DATA INTERFACE |
| EP0359064A2 (en) * | 1988-09-15 | 1990-03-21 | Hewlett-Packard Company | Computing system |
| WO1990012359A1 (en) * | 1989-04-10 | 1990-10-18 | Eastman Kodak Company | Communications interface for computer output printer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4426166A (en) * | 1982-10-14 | 1984-01-17 | Qume Corporation | Modular printer with coded plug compatible modules |
-
1985
- 1985-12-18 FR FR8518897A patent/FR2591772B1/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4426166A (en) * | 1982-10-14 | 1984-01-17 | Qume Corporation | Modular printer with coded plug compatible modules |
Non-Patent Citations (2)
| Title |
|---|
| ELEKTRONIK, vol. 30, no. 10, 1981, page 104, Munich, DE; N.ROETHE: "Automatisches Umschalten eines Druckers zwischen mehreren Rechnern" * |
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 27, no. 9, février 1985, pages 5244-5245, New York, US; J.N.BROWN et al.: "Printer sharing attachment for personal computer" * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3829454A1 (en) * | 1988-08-31 | 1990-03-01 | Thomson Brandt Gmbh | SERIAL DATA INTERFACE |
| EP0359064A2 (en) * | 1988-09-15 | 1990-03-21 | Hewlett-Packard Company | Computing system |
| EP0359064A3 (en) * | 1988-09-15 | 1991-09-18 | Hewlett-Packard Company | Computing system |
| WO1990012359A1 (en) * | 1989-04-10 | 1990-10-18 | Eastman Kodak Company | Communications interface for computer output printer |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2591772B1 (en) | 1989-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Reder et al. | A partial resolution of the paradox of interference: The role of integrating knowledge | |
| BE897586A (en) | PARALLEL CIRCUIT FOR CYCLIC REDUNDANCY CONTROL | |
| FR2513407A1 (en) | SYSTEM FOR ARBITRATION OF ACCESS REQUESTS FROM MULTIPLE PROCESSORS TO COMMON RESOURCES THROUGH A COMMON BUS | |
| PT99006A (en) | APPARATUS AND PROCESS FOR THE OPTIMIZATION OF DYNAMIC OMNIBUS LINE ARBITRATION GUARANTEE THE SHARING OF EACH CYCLE | |
| JPS58501742A (en) | Direct memory access logic system for data transfer networks | |
| EP0769748B1 (en) | Integrable microprocessor-dedicated DDC cell | |
| CH629319A5 (en) | DATA PROCESSING FACILITY. | |
| FR2591772A1 (en) | System for connecting a peripheral to several microcomputers | |
| EP0472472B1 (en) | Arrangement for the remote dialogue between a station and one or several portable objects | |
| FR2394850A1 (en) | DEVICE FOR RECOVERING DIGITAL DATA IN LARGE CAPACITY MEMORIES | |
| US5425080A (en) | Transaction terminal apparatus and method using host dial string control of modem connect protocols | |
| FR2658934A1 (en) | SYSTEM ARCHITECTURE AND USE OF THIS ARCHITECTURE IN A CARD REPLACEMENT METHOD | |
| EP0012642B1 (en) | Testing device for a time division switching network | |
| FR2764759A1 (en) | DEVICE FOR PERIODICITY CONTROL OF MESSAGES TRANSITING ON A MULTIPLEXED NETWORK FOR TRANSMISSION OF CAN-TYPE TRAINING | |
| EP0011701B1 (en) | Selection system for priority interface circuit and communications controller using this system | |
| CA1169951A (en) | Device for addressing a set of recorders in a switching exchange | |
| EP0058108B1 (en) | Generator of combined logic signals | |
| FR2371730A1 (en) | INPUT / OUTPUT INTERFACE CONTROL UNIT FOR AN INPUT / OUTPUT SUBSYSTEM | |
| FR2689265A1 (en) | Communication system between communication cards mounted separately in shelves. | |
| EP0369843B1 (en) | Central processing unit with several processors and several memories for a data-processing system | |
| FR2651345A1 (en) | ALLOCATION SYSTEM WITH PRIORITY ORIENTATION OF A BUS. | |
| BE844694R (en) | SYSTEM FOR STORING AND PROCESSING INFORMATION SUCH AS TAXES | |
| SU1406600A1 (en) | Device for simulating queueing systems | |
| BE1005492A6 (en) | Data processing system. | |
| Asseo et al. | Projet de liaison avec memoire tampon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| DA | Annulment of decision of lapse | ||
| ST | Notification of lapse |