FR2586860A1 - MOS SEMICONDUCTOR DEVICE WITH IMPROVED ISOLATION STRUCTURE AND ITS PREPARATION METHOD. - Google Patents

MOS SEMICONDUCTOR DEVICE WITH IMPROVED ISOLATION STRUCTURE AND ITS PREPARATION METHOD. Download PDF

Info

Publication number
FR2586860A1
FR2586860A1 FR8612138A FR8612138A FR2586860A1 FR 2586860 A1 FR2586860 A1 FR 2586860A1 FR 8612138 A FR8612138 A FR 8612138A FR 8612138 A FR8612138 A FR 8612138A FR 2586860 A1 FR2586860 A1 FR 2586860A1
Authority
FR
France
Prior art keywords
silicon
layer
substrate
oxide
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8612138A
Other languages
French (fr)
Other versions
FR2586860B1 (en
Inventor
Andrea Ravaglia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of FR2586860A1 publication Critical patent/FR2586860A1/en
Application granted granted Critical
Publication of FR2586860B1 publication Critical patent/FR2586860B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

DANS CE DISPOSITIF, LA STRUCTURE D'ISOLEMENT DES ELEMENTS ACTIFS ET PASSIFS COMPREND UNE COUCHE1 DE SIO ET DES PROLONGEMENTS OU CALES1A, 1B EN SIO S'ETENDANT LE LONG ET A PARTIR DES BORDS DE LA COUCHE1 A L'INTERIEUR DU SUBSTRAT5 SUR UNE PROFONDEUR SUFFISANTE POUR EVITER LA FORMATION DE JONCTIONS ENTRE UNE REGION DE SILICIUM SOUS LA COUCHE D'OXYDE DE LA STRUCTURE D'ISOLEMENT DOPE PLUS FORTEMENT QUE LE SUBSTRAT ET DES REGIONS DE SILICIUM ADJACENTES FORMANT LES COMPOSANTS ACTIFS ET PASSIFS DU DISPOSITIF.IN THIS DEVICE, THE INSULATION STRUCTURE OF THE ACTIVE AND PASSIVE ELEMENTS INCLUDES A LAYER1 OF WIS AND EXTENSIONS OR WEDGES1A, 1B IN WIS EXTENDING ALONG AND FROM THE EDGES OF LAYER1 INSIDE THE SUBSTRATE5 TO A DEPTH SUFFICIENT TO AVOID THE FORMATION OF JUNCTIONS BETWEEN A REGION OF SILICON UNDER THE OXIDE LAYER OF THE ISOLATION STRUCTURE DOPES STRONGER THAN THE SUBSTRATE AND ADJACENT SILICON REGIONS FORMING THE ACTIVE AND PASSIVE COMPONENTS OF THE DEVICE.

Description

" DISPOSITIF SEMI-CONDUCTEUR MOS A STRUCTURE D'ISOLEM'ENT"MOS SEMICONDUCTOR DEVICE WITH INSULATION STRUCTURE

PERFECTIOINNEE ET SON PROCEDE DE PREPARATION "  PERFECTIOINNEE AND PROCESS FOR PREPARING IT "

La présente invention concerne une nouvelle structure d'isolement perfectionnée pour dispositifs MOS  The present invention relates to a new and improved isolation structure for MOS devices.

et le procédé pour sa préparation.  and the process for its preparation.

D'une façon plus générale, l'invention concerne la fabrication des dispositifs-semi-conducteurs bipolaires et unipolaires du type MOS (MétalOxyde-Semi-conducteur) qu'il s'agisse de circuits intégrés linéaires ou de circuits intégrés numériques à faible (SSI), moyenne (MSI), grande (LSI) ou très grande (VLSI) échelle d'intégration. Dans le but de simplifier davantage la  More generally, the invention relates to the manufacture of bipolar and unipolar semiconductor devices of the MOS (MetalOxide-Semiconductor) type, whether they are linear integrated circuits or low digital integrated circuits ( SSI), medium (MSI), large (LSI) or very large (VLSI) integration scale. In order to further simplify the

description du présent descriptif, bien qu'il soit fait  description of this description, although it is made

référence d'une façon générique à des dispositifs MOS ou à des procédés du type à canal N (NMOS), il est évidemment envisagé d'inclure les différentes technologies MOS connues, c'est-à-dire: à canal P (PMOS), complémentaire  reference in a generic way to MOS devices or to N-channel type processes (NMOS), it is obviously envisaged to include the various known MOS technologies, that is to say: P-channel (PMOS) , complementary

(CMOS) ainsi que des variantes de ces technologies.  (CMOS) as well as variants of these technologies.

Les procédés modernes-de fabrication des dispositifs semi-conducteurs du type MOS souvent appelés brièvement "Procédés MOS" utilisent des techniques de fabrication spécialement développées pour perfectionner la géométrie du profil tourmenté de la surface du dispositif et pour permettre un degré d'intégration encore plus grand. Un principal objectif de ces techniques étant l'élimination (ou le lissage) des arêtes vives dans la couche d'oxyde de silicium utilisée pour définir les zones dans lesquelles sont formés les composants actifs et passifs, ces arêtes introduisant des points de grande fragilité dans la couche de métallisation, etc. Des exemples de telles techniques qui ont été largement adoptées sont les procédés bien connus: LOCOS, développé par Phillips, et Planox développé par SGS qui, tout en ayant certains aspects en commun, en particulier en ce qu'ils se différencient des procédés planaires traditionnels sont définitivement distincts l'un de l'autre. Alors que dans le procédé LOCOS, la couche épaisse d'oxyde utilisée pour isoler les composants actifs et passifs adjacents est "noyée" dans le substrat par une attaque isotropique préalable du silicium pour créer les fossés qui sont ensuite remplis d'oxyde de silicium, dans le procédé Planox, on fait croître la structure d'isolement c'est-à-dire l'oxyde épais (champ) à partir du substrat dans des zones prédéterminées de telle façon que la croissance se fasse pour au moins la moitié de son  Modern methods of manufacturing semiconductor devices of the MOS type, often called briefly "MOS Processes", use specially developed manufacturing techniques to perfect the geometry of the tormented profile of the surface of the device and to allow an even greater degree of integration tall. A main objective of these techniques is the elimination (or smoothing) of the sharp edges in the silicon oxide layer used to define the zones in which the active and passive components are formed, these edges introducing points of great fragility in the metallization layer, etc. Examples of such techniques which have been widely adopted are the well known processes: LOCOS, developed by Phillips, and Planox developed by SGS which, while having certain aspects in common, in particular in that they differ from traditional planar processes are definitely separate from each other. Whereas in the LOCOS process, the thick layer of oxide used to isolate the adjacent active and passive components is "drowned" in the substrate by a prior isotropic attack of the silicon to create the ditches which are then filled with silicon oxide, in the Planox process, the isolation structure, that is to say the thick oxide (field), is grown from the substrate in predetermined zones in such a way that growth takes place for at least half of its

épaisseur à l'intérieur du substrat.  thickness inside the substrate.

De tels procédés sont largement décrits dans la  Such methods are widely described in the

littérature et une description en est présenté dans  literature and a description is presented in

l'ouvrage de H. Lilen "Principles et Applications des  H. Lilen's book "Principles and Applications of

CI/MOS", Editions Radio, Paris, 1972, pages 61 à 65.  CI / MOS ", Editions Radio, Paris, 1972, pages 61 to 65.

En particulier, le procédé Planox est décrit dans les publications de F. Morandi-IEDM Techn. Dig. session 18, octobre 1969 et par T.C. Wu-W.T. Stacy et K.N. Ritz,  In particular, the Planox process is described in the publications of F. Morandi-IEDM Techn. Dig. session 18, October 1969 and by T.C. Wu-W.T. Stacy and K.N. Ritz,

Journal of Electrochemical Society, 130, 1563 (1983).  Journal of Electrochemical Society, 130, 1563 (1983).

Une étape cruciale du procédé Planox est la formation de l'oxyde de champ, c'est-à-dire de la structure diélectrique qui isole les différents éléments  A crucial step in the Planox process is the formation of the field oxide, i.e. the dielectric structure which isolates the different elements

actifs et passifs formant le dispositif MOS.  assets and liabilities forming the MOS device.

Une telle structure en faisant crottre une couche d'oxyde d'épaisseur convenable, habituellement comprise entre 5.000 et 15.000 A sur des zones d'un substrat de silicium monocristallin définies en retirant par des techniques photolithographiques la couche du masque en nitrure de silicium des zones désirées. La couche de nitrure restante isole effectivement de l'oxydation les zones dans lesquelles seront formés ultérieurement les  Such a structure by crusting an oxide layer of suitable thickness, usually between 5,000 and 15,000 A on zones of a monocrystalline silicon substrate defined by removing by photolithographic techniques the layer of the mask of silicon nitride from the zones desired. The remaining nitride layer effectively isolates the areas in which the

éléments actifs et passifs du circuit intégré.  active and passive elements of the integrated circuit.

Les étapes qui sont réalisées pour faire croître l'oxyde de la structure d'isolement sont moins nombreuses parce que la croissance de la couche d'oxyde épaisse sur les zones non recouvertes progresse sur environ la moitié de son épaisseur au-dessous de la surface d'origine du silicium d'o il résulte que la couche est "noyée" sur  Fewer steps are taken to grow the oxide in the isolation structure because the growth of the thick oxide layer on the uncoated areas progresses about half its thickness below the surface origin of silicon where it results that the layer is "drowned" on

environ la moitié de son épaisseur.  about half of its thickness.

En réalité, étant donné la façon donc l'oxyde de champ est formé, ses arêtes latérales ne sont pas verticales mais sont estampées délibérément. C'est-à-dire qu'étant donné le procédé d'oxydation du silicium dans les zones non masquées qui est essentiellement un procédé de diffusion, l'oxydation a aussi tendance à progresser, bien que ce soit à une vitesse toujours rapidement décroissante, immédiatement au-dessous de la couche de masque en nitrure même si cette dernière est imperméable à la vapeur et à l'oxygène, c'est-à-dire au-dela des limites  In reality, given the way the field oxide is formed, its side edges are not vertical but are deliberately stamped. That is, given the silicon oxidation process in the unmasked areas which is essentially a diffusion process, the oxidation also tends to progress, although it is always at a rapidly decreasing speed. , immediately below the nitride mask layer even if the latter is impermeable to vapor and oxygen, that is to say beyond the limits

géométriques des bords de la couche elle-même.  geometric edges of the layer itself.

Par conséquent, l'oxyde épais (champ) obtenu par le procédé Planox présente, en coupe transversale, un amincissement caractéristique des bords qui, étant donné sa forme, est souvent désigné par le nom de "bec" de Planox. Le fait que la structure d'isolement soit partiellement "noyée", c'est-à-dire la couche épaisse d'oxyde (champ), et l'ondulation de ses arêtes, conduisent à une morphologie caractérisée par des petits échelons et moins abrupts ce qui facilite la préparation de la couche de silicium polycristallin et des couches ultérieures de  Consequently, the thick oxide (field) obtained by the Planox process exhibits, in cross section, a characteristic thinning of the edges which, given its shape, is often designated by the name of "beak" of Planox. The fact that the isolation structure is partially "drowned", that is to say the thick layer of oxide (field), and the undulation of its edges, lead to a morphology characterized by small steps and less abrupt which facilitates the preparation of the polycrystalline silicon layer and subsequent layers of

métallisation et/ou d'isolement.metallization and / or isolation.

Néanmoins, l'importance de l'ondulation, ou longueur du bec Planox, doit être soigneusement limitée car, bien qu'en favorisant la capacité et la tension de claquage de la jonction ou caractéristiques BVxj, elle pose des problèmes géométriques caractéristiques dans la mesure o elle diminue les surfaces actives adjacentes et par conséquent impose une limite à la réduction de la largeur des lignes, problèmes qui sont fortement ressentis lorsque l'on poursuit des degrés d'intégration toujours de plus en plus élevés et par conséquent la miniaturisation. Il existe en plus une série globale d'effets collatéraux bien connus des spécialistes de la technique, par rapport à ceux auxquels la technique et la configuration de la couche d'oxyde de champ des dispositifs MOS devraient satisfaire les conditions suivantes: a) détermination d'une tension de seuil du transistor à effet de champ parasite formé en liaison avec un tel oxyde par les bandes d'interconnexion de silicium polycristallin ou de métal suffisamment élevé pour qu'un tel transistor paraiste ne devienne pas conducteur lorsque les tensions de fonctionnement du dispositif sont appliquées sur la "grille"; b) détermination d'une tension de claquage d'avalanche de la jonction certainement supérieure à la tension maximale de fonctionnement du dispositif; c) empêchement de la "traversée" ou phénomènes VpT évitant à la région d'appauvrissement d'une jonction polarisée en inverse de s'étendre de manière telle qu'elle atteigne la région d'appauvrissement d'une autre jonction non corrélée qui est maintenue à la masse; d) détermination de faible capacité de jonction sur le bord de la zone; e) détermination d'échelons aussi petits et aussi peu abrupts que possible; et  Nevertheless, the importance of the undulation, or length of the Planox nozzle, must be carefully limited because, although by promoting the capacity and breakdown voltage of the junction or characteristics BVxj, it poses characteristic geometric problems in the measurement o it decreases the adjacent active surfaces and consequently imposes a limit on the reduction in the width of the lines, problems which are strongly felt when pursuing increasingly higher degrees of integration and consequently miniaturization. In addition, there is a global series of collateral effects well known to those skilled in the art, compared to those to which the technique and the configuration of the field oxide layer of MOS devices should satisfy the following conditions: a) determination of 'a threshold voltage of the parasitic field effect transistor formed in connection with such an oxide by the interconnection bands of polycrystalline silicon or of metal sufficiently high for such a transistor to not become conductive when the operating voltages of the device are applied on the "grid"; b) determination of an avalanche breakdown voltage of the junction certainly greater than the maximum operating voltage of the device; c) prevention of the "crossing" or VpT phenomena preventing the depletion region of a reverse polarized junction from extending so that it reaches the depletion region of another uncorrelated junction which is kept grounded; d) determination of low junction capacity on the edge of the zone; e) determining steps that are as small and as steep as possible; and

f) exigence d'une zone aussi minime que possible.  f) requirement for an area as minimal as possible.

Le procédé Planox classique tout en offrant des avantages marqués par rapport à d'autres techniques ne permet pas de réduire l'épaisseur de la couche d'oxyde de champ au-delà d'une certaine limite minimale (environ 5000 A). En fait, une réduction excessive de l'épaisseur de la couche d'oxyde de champ entraîne une basse tension de tension inacceptable pour le transistor parasite sauf si l'on augmente le dopage du silicium dans la région directement placée au-dessous de la couche d'oxyde épaisse afin d'obtenir une tension de seuil élevée même avec une épaisseur réduite de la couche d'oxyde. L'augmentation du dopage du silicium dans une telle région favoriserait également le perfectionnement des caractéristiques d'immunité aux phénomènes de "traversée" parmi les régions d'appauvrissement des jonctions non corrélées, mais une telle augmentation du dopage défavorise délibérément les caractéristiques de la tension de claquage d'avalanche de la jonction et de la capacité de la jonction le long du bord de la zone qui est déjà influencée de façon négative par la nécessité de maintenir la longueur du bec de Planox. Comme on peut l'observer, l'optimisation de la structure et de la configuration de la couche d'oxyde de champ dans les procédés MOS connus est extrêmement critique et sérieusement gênée par une série de spécifications contraires impossibles à satisfaire de la  The classic Planox process, while offering marked advantages over other techniques, does not make it possible to reduce the thickness of the field oxide layer beyond a certain minimum limit (approximately 5000 A). In fact, an excessive reduction in the thickness of the field oxide layer results in a low voltage voltage unacceptable for the parasitic transistor unless the doping of silicon is increased in the region directly placed below the layer. thick oxide to obtain a high threshold voltage even with a reduced thickness of the oxide layer. The increase in doping of silicon in such a region would also favor the improvement of the characteristics of immunity to the phenomena of "crossing" among the regions of depletion of uncorrelated junctions, but such an increase in doping deliberately disadvantages the characteristics of the voltage. of avalanche breakdown of the junction and the junction capacity along the edge of the area which is already negatively influenced by the need to maintain the length of the Planox spout. As can be seen, the optimization of the structure and configuration of the field oxide layer in known MOS methods is extremely critical and seriously hampered by a series of contrary specifications which cannot be met.

meileure façon en même temps.better way at the same time.

Un objet de la présente invention est donc de proposer une nouvelle structure d'isolement perfectionné qui permet de satisfaire plus facilement les différentes exigences mentionnées ci-dessus. Un autre objet de la présente invention est de proposer un procédé perfectionné  An object of the present invention is therefore to propose a new improved isolation structure which makes it easier to satisfy the various requirements mentioned above. Another object of the present invention is to provide an improved process

pour la préparation des dispositifs MOS.  for the preparation of MOS devices.

Ces objets ainsi que d'autres et avantages inhérents sont obtenus par le dispositif semi-conducteur du type MOS de la présente invention qui comprend une structure pour isoler les différents éléments actifs et passifs du dispositif obtenus par la croissance d'oxyde de silicium dans des zones définis par un masque au moyen de nitrure de silicium & la surface du substrat en silicium monocristalin. Le dispositif MOS de l'invention est caractérisé en ce que la structure d'isolement comprend des appendices en forme de cales d'oxyde de silicium qui s'étendent de manière sensiblement continue le long et & partir des bords de la portion de surface ou couche (ou oxyde épais ou champ) de la structure d'isolement d'oxyde de silicium à l'intérieur du substrat sur une profondeur suffisante pour empêcher le contact et la formation d'une jonction entre une région de silicium se trouvant directement au-dessous du dessus ou de a portion superficielle de la structure d'isolement ayant un niveau de dopage supérieur au niveau de dopage de la masse du substrat et des régions de silicium fortement dopée en polarité opposée à celle des diffusions dusubstrat utilisées pour former les éléments actifs et passifs du dispositif. De tels appendices ou cales sensiblement perpendiculaires au plan du substrat ont de préférence une épaisseur comprise entre 100 et 3000 A même si des épaisseurs supérieures peuvent également être satisfaisantes et une profondeur ou largeur de préférence comprise entre 0,5 et 2,5 pm. Ils permettent de séparer complètement par un diélectrique les différentes régions  These and other objects and inherent advantages are obtained by the MOS type semiconductor device of the present invention which comprises a structure for isolating the various active and passive elements of the device obtained by the growth of silicon oxide in zones defined by a mask by means of silicon nitride & the surface of the monocrystalline silicon substrate. The MOS device of the invention is characterized in that the isolation structure comprises appendages in the form of wedges of silicon oxide which extend substantially continuously along and from the edges of the surface portion or layer (or thick oxide or field) of the silicon oxide isolation structure inside the substrate to a depth sufficient to prevent contact and the formation of a junction between a silicon region directly located below the top or a surface portion of the isolation structure having a doping level higher than the doping level of the mass of the substrate and of the regions of highly doped silicon in polarity opposite to that of the diffusions of the substrate used to form the active elements and liabilities of the device. Such appendages or shims substantially perpendicular to the plane of the substrate preferably have a thickness of between 100 and 3000 A even if greater thicknesses can also be satisfactory and a depth or width preferably of between 0.5 and 2.5 μm. They allow the different regions to be completely separated by a dielectric

dopées du substrat en silicium monocristallin.  doped with the monocrystalline silicon substrate.

En particulier, dans les dispositifs à canal N (NMOS), de telles cales séparent effectivement par un diélectrique les régions de silicium de type N+, qui ont été fortement dopées par des atomes donneurs (As, P, Sb), des jonctions de la région de type P+ qui ont été dopées par enrichissement grâce à des atomes accepteurs (B, In), immédiatement présents au-dessous de la couche superficielle d'oxyde de la structure d'isolement (oxyde  In particular, in N-channel devices (NMOS), such spacers effectively separate by a dielectric the regions of N + type silicon, which have been strongly doped by donor atoms (As, P, Sb), junctions of the P + type region which have been doped by enrichment thanks to acceptor atoms (B, In), immediately present below the oxide surface layer of the isolation structure (oxide

épais ou champ).thick or field).

La séparation obtenue au moyen de telles cales permet de faire croître la couche superficielle de la structure d'isolement (couche d'oxyde de champ) sur une épaisseur beaucoup plus mince dans la mesure o on est libre de compenser l'effet consécutif à l'abaissement de la tension de seuil du transistor parasite en augmentant convenablement la concentration en impuretés, c'est-à-dire en augmentant le niveau de dopage de la région de silicium P+ directement au-dessous de la couche d'oxyde de l'isolant, et en préservant ainsi une tension de seuil  The separation obtained by means of such shims makes it possible to increase the surface layer of the isolation structure (field oxide layer) over a much thinner thickness insofar as one is free to compensate for the effect resulting from the lowering the threshold voltage of the parasitic transistor by suitably increasing the concentration of impurities, that is to say by increasing the doping level of the P + silicon region directly below the oxide layer of the insulating, and thereby preserving a threshold voltage

élevée ou même en l'augmentant.high or even increasing it.

I1 est d'autre part possible d'augmenter la concentration de la région P+ sous la couche d'oxyde horizontale de la structure d'isolement et donc de garantir un seuil élevé sans réduire les caractéristiques de la tension de claquage d'avalanche (Bvxj) ni la capacité des jonctions étant donné que ces dernières sont séparées de la région de silicium P+ par une cale d'oxyde  On the other hand, it is possible to increase the concentration of the P + region under the horizontal oxide layer of the isolation structure and therefore to guarantee a high threshold without reducing the characteristics of the avalanche breakdown voltage (Bvxj ) or the capacity of the junctions since the latter are separated from the P + silicon region by an oxide shim

isolant.insulating.

En particulier, la caractéristique BVxj des jonctions est élevée puisque les zones d'appauvrissement correspondantes doivent s'étendre dans la masse du substrat sur une longue distance avant de venir traverser la concentration élevée en atomes accepteurs présents sous  In particular, the characteristic BVxj of the junctions is high since the corresponding depletion zones must extend in the mass of the substrate over a long distance before crossing the high concentration of acceptor atoms present under

la couche d'oxyde superficiel de la structure d'isolement.  the surface oxide layer of the isolation structure.

de plus, les jonctions aboutissent pratiquement à une libération de l'effet d'intensification du champ électrique due à la courbure cylindrique qui est créée dans toutes les jonctions obtenues par les procédés  moreover, the junctions practically lead to a release of the intensifying effect of the electric field due to the cylindrical curvature which is created in all the junctions obtained by the processes.

planaires et Planox classiques.planar and Planox classics.

Même la résistance aux phénomènes de "traversée" entre les zones d'appauvrissement des jonctions est fortement augmentée par la structure d'isolement de l'invention, en fait les régions d'isolement doivent s'étendre profondément afin de se rencontrer; par conséquent, il n'est plus nécessaire de maintenir les jonctions éloignées l'une de l'autre dans la direction horizontale et la distance minimale entre les jonctions n'est limitée que par les définitions lithographiques de la bande le long de laquelle le nitrure du masque est attaqué. De plus, la possibilité de réduire de façon catégorique l'épaisseur de la couche d'oxyde superficielle de la structure d'isolement et le raccourcissement de ce que l'on appelle le bec de Planox permettent de favoriser les caractéristiques géométriques verticales et horizontales en réduisant au minimum la hauteur des échelons et en contrôlant mieux la configuration du bord  Even the resistance to the phenomena of "crossing" between the zones of depletion of the junctions is greatly increased by the isolation structure of the invention, in fact the isolation regions must extend deeply in order to meet; therefore, it is no longer necessary to keep the junctions away from each other in the horizontal direction and the minimum distance between the junctions is limited only by the lithographic definitions of the strip along which the nitride of the mask is attacked. In addition, the possibility of categorically reducing the thickness of the surface oxide layer of the isolation structure and the shortening of the so-called Planox spout make it possible to favor the vertical and horizontal geometric characteristics in minimizing the height of the rungs and better controlling the configuration of the edge

des structures d'isolement.isolation structures.

En pratique, l'épaisseur minimale de la couche superficielle de la structure d'isolement d'oxyde de silicium (oxyde épais ou de champ) est essentiellement imposée par la nécessité de limiter la capacité par rapport à la masse de la couche du silicium polycristallin, étant donné que les autres conditions d'isolement entre les différentes régions dopées du silicium monocristallin du substrat sont satisfaites par la structure d'isolement particulière à l'invention qui comprend les deux cales verticales s'étendant elles-mêmes le long des bords de la couche d'oxyde superficielle en direction de l'intérieur du substrat. De cette façon, l'épaisseur de la couche superficielle de la structure d'isolement d'oxyde de silicium peut être réduite entre  In practice, the minimum thickness of the surface layer of the silicon oxide isolation structure (thick or field oxide) is essentially imposed by the need to limit the capacity with respect to the mass of the layer of polycrystalline silicon. , given that the other isolation conditions between the different doped regions of the monocrystalline silicon of the substrate are satisfied by the isolation structure particular to the invention which comprises the two vertical wedges themselves extending along the edges of the surface oxide layer towards the interior of the substrate. In this way, the thickness of the surface layer of the silicon oxide isolation structure can be reduced between

1000 et 5000 A seulement.1000 and 5000 A only.

La formation de la couche d'isolement de l'invention est obtenue parfaitement et facilement dans le cycle de traitement des procédés MOS et également par la façon de cosntruire les dispositifs qui restent inchangés. Toute disposition existant déjà peut être traitée avec la technique de la présente invention sans avoir à modifier  The formation of the insulating layer of the invention is obtained perfectly and easily in the processing cycle of the MOS processes and also by the way of constructing the devices which remain unchanged. Any already existing arrangement can be treated with the technique of the present invention without having to modify

la disposition elle-même.the layout itself.

Le procédé de l'invention pour la préparation de la structure d'isolement comprend le masquage des zones actives avec l'attaque de i'oxyde, du nitrure et de l'éventuelle couche mince d'oxyde située au-dessous du nitrure jusqu'à exposer le silicium du substrat et la croissance consécutive de la couche d'oxyde de silicium de l'isolement sur les surfaces exposées du substrat sur une épaisseur comprise de préférence entre 1000 et 5000 A, et est caractérisé en ce qu'une fenêtre de largeur compriseentre 50 et 1000 A est définie le long du bord de la couche d'oxyde de silicium de l'isolant que l'on a fait croître à la surface du silicium; le substrat de silicium est attaqué de façon anisotrope en correspondance avec ladite fenêtre sur une épaisseur comprise entre 0,5 et 2,5pm; et le fossé produit est comblé avec un matériau sensiblement diélectrique, de préférence de l'oxyde de silicium. Le procédé de préparation des fenêtres nécessaires le long du bord de la couche superficielle. d'oxyde de l'isolant (couche d'oxyde de champ) que l'on a fait croître à la surface du substrat de silicium peut être différente. selon unpremier procédé, une attaque anisotrope est effectuée, par exemple au moyen d'acide orthophosphorique chaud, du bord latéral exposé de la couche de nitrure de silicium couverte par une couche d'oxyde de silicium qui a agi comme masque pour Ies zones actives de la surface du monocristal pendant l'opération de croissance de la couche superficielle de la structure d'isolement en oxyde de silicium (couche d'oxyde de champ) . En contrôlant la durée de l'attaque, il est possible de faire reculer le bord de la couche de nitrure de silicium de la distance désirée. En attaquant ensuite l'oxyde de silicium dans des conditions isotropes, la couche fine éventuelle d'oxyde à la surface du silicium en correspondance avec la fenêtre est éliminée ainsi que la couche d'oxyde couvrant la surface de la couche de nitrure. Selon une variante du procédé, après masquage des zones actives par attaque de l'oxyde, le nitrure et la couche mince éventuelle d'oxyde située au-dessous du nitrure jusqu'à exposition du silicium du substrat et avant de procéder à la croissance de la couche d'oxyde d'isolant sur le surfaces exposées du substrat, une seconde couche de nitrure d'épaisseur semblable à la largeur de la fenêtre désirée est déposée, la nouvelle couche de nitrure est ensuite attaquée dans les conditions d'une attaque anisotrope et cela permet d'attaquer le nitrure à grande vitesse et d'attaquer le silicium à faible vitesse afin d'éliminer la totalité du dépôt & l'exception du revêtement en bandes verticales sur le bord vertical de la couche de masquage des zones actives. On fait ensuite croître la-couche superficielle de la structure d'oxyde isolant sur les zones exposées adjacentes auxdites bandes verticales de nitrure qui sont ultérieurement attaquées de façon isotrope pour définir les fenêtres désirées afin d'effectuer un décapage anisotrope du silicium qui sera ultérieurement oxydé pour former les cales verticales de la structure d'isolement de l'invention. Dans le but de mieux illustrer l'invention, un exemple pratique va en être décrit selon les modes de réalisation préférés et en se référant aux dessins annexés dans lesquels: la figure 1 est un schéma illustrant en perspective une microsection de la structure de la couche d'oxyde de champ telle qu'elle est obtenue selon le procédé connu; la figure 2 est un schéma illustrant en perspective une microsection de la structure d'isolement réalisées il selon la présente invention; la série des figures 3A, B, C, D, E représente, schématiquement la microsection partielle à 90 de la portion du bord de la couche superficielle (oxyde de champ) de la structure d'isolement de l'invention au cours de différentes étapes de sa préparation selon le premier procédé préféré de l'invention; la série des figures 4A, B, C, D, E représente, schématiquement la microsection partielle à 90 de la o10 portion du bord de la couche superficielle d'oxyde de la structure d'isolement de l'invention à différentes étapes de sa préparation selon un autre procédé préféré de l'invention. Uniquement à titre d'illustration, toutes les figures représentent un dispositif semi-conducteur du type MOS à effet de champ superficie, à canal N, formé sur une puce de silicium P, c'est-à- dire de silicium uniformément dopé par des atomes accepteurs, par exemple des atomes de  The process of the invention for the preparation of the isolation structure comprises the masking of the active areas with the attack of the oxide, of the nitride and of the possible thin layer of oxide situated below the nitride up to exposing the silicon of the substrate and the consequent growth of the silicon oxide layer of the insulation on the exposed surfaces of the substrate over a thickness preferably between 1000 and 5000 A, and is characterized in that a window of width between 50 and 1000 A is defined along the edge of the silicon oxide layer of the insulator which has been grown on the surface of the silicon; the silicon substrate is anisotropically etched in correspondence with said window over a thickness of between 0.5 and 2.5 μm; and the gap produced is filled with a substantially dielectric material, preferably silicon oxide. The process of preparing the necessary windows along the edge of the surface layer. of the insulator oxide (field oxide layer) that has been grown on the surface of the silicon substrate may be different. according to a first method, an anisotropic attack is carried out, for example by means of hot orthophosphoric acid, on the exposed lateral edge of the layer of silicon nitride covered by a layer of silicon oxide which acted as a mask for the active areas of the surface of the single crystal during the growth operation of the surface layer of the silicon oxide isolation structure (field oxide layer). By controlling the duration of the attack, it is possible to roll back the edge of the layer of silicon nitride by the desired distance. By then attacking the silicon oxide under isotropic conditions, the possible thin layer of oxide on the surface of the silicon in correspondence with the window is eliminated as well as the oxide layer covering the surface of the nitride layer. According to a variant of the method, after masking the active zones by etching of the oxide, the nitride and the optional thin layer of oxide situated below the nitride until the silicon of the substrate is exposed and before proceeding to the growth of the insulating oxide layer on the exposed surfaces of the substrate, a second nitride layer of thickness similar to the width of the desired window is deposited, the new nitride layer is then attacked under the conditions of an anisotropic attack and this makes it possible to attack the nitride at high speed and to attack the silicon at low speed in order to eliminate all of the deposit, except for the coating in vertical strips on the vertical edge of the masking layer of the active areas. The surface layer of the insulating oxide structure is then grown on the exposed zones adjacent to said vertical nitride bands which are subsequently isotropically attacked to define the desired windows in order to carry out anisotropic pickling of the silicon which will subsequently be oxidized. to form the vertical wedges of the isolation structure of the invention. In order to better illustrate the invention, a practical example will be described according to the preferred embodiments and with reference to the accompanying drawings in which: Figure 1 is a diagram illustrating in perspective a microsection of the structure of the layer field oxide as obtained by the known method; Figure 2 is a diagram illustrating in perspective a microsection of the isolation structure made there according to the present invention; the series of FIGS. 3A, B, C, D, E schematically represents the partial microsection at 90 of the portion of the edge of the surface layer (field oxide) of the isolation structure of the invention during different stages of its preparation according to the first preferred method of the invention; the series of FIGS. 4A, B, C, D, E schematically represents the partial microsection at 90 of the o10 portion of the edge of the surface oxide layer of the isolation structure of the invention at different stages of its preparation according to another preferred method of the invention. By way of illustration only, all the figures represent a surface field effect MOS type semiconductor device, N channel, formed on a silicon chip P, that is to say silicon uniformly doped with acceptor atoms, for example atoms of

bore, jusqu'à une concentration d'environ 1015 atomes/cm3.  boron, up to a concentration of around 1015 atoms / cm3.

Comme représenté sur la figure 1, une microsection typique de la structure de l'oxyde de champ des dispositifs MOS, telle qu'elle est couramment formée selon la technique connue, présente la couche d'oxyde épais 1 disposée de façon à séparer deux régions N+ distinctes, par rapport à deux jonctions non corrélées 2 et 3, c'est-à-dire deux régions de substrat de silicium fortement dopées avec des atomes donneurs, par exemple As, ou Sb, jusqu'à une concentration d'environ 1020 atomes/cm3. L'oxyde épais (champ) est obtenu par une oxydation thermique du silicium dans les zones définies en gravant par des techniques lithographiques, les couches de masquage de nitrure et d'oxyde préalablement formées sur le substrat en silicium monocristallin jusqu'à exposer le silicium lui- même. La croissance de l'oxyde dans ces régions est continue jusqu'à obtenir une épaisseur qui, selon une technique commune, est comprise entre 5000 et 15000 A. Couramment, avant de procéder à la croissance de l'oxyde épais, le niveau de dopage de la région 6 du substrat de silicium P directement situé sous la couche d'oxyde de champ à former, est augmenté par implantation d'ions jusqu'à atteindre une concentration d'environ 1016 atomes/cm3 d'atomes accepteurs, par exemple des atomes de bore, afin d'augmenter la tension de seuil du transistor Io parasite qui est formé lorsque la couche de silicium polycristallin 7 agissant sur l'électrode de commande (gâchette) des dispositifs à effet de champ, est superposée aux deux jonctions non corrélées 3 et 2  As shown in FIG. 1, a typical microsection of the structure of the field oxide of MOS devices, as it is commonly formed according to the known technique, has the thick oxide layer 1 arranged so as to separate two regions Distinct N +, compared to two uncorrelated junctions 2 and 3, i.e. two regions of silicon substrate strongly doped with donor atoms, for example As, or Sb, up to a concentration of approximately 1020 atoms / cm3. The thick oxide (field) is obtained by thermal oxidation of the silicon in the defined zones by etching by lithographic techniques, the nitride and oxide masking layers previously formed on the monocrystalline silicon substrate until exposing the silicon. himself. The growth of the oxide in these regions is continuous until a thickness which, according to a common technique, is between 5000 and 15000 A. Currently, before proceeding to the growth of the thick oxide, the level of doping of the region 6 of the silicon substrate P directly situated under the layer of field oxide to be formed, is increased by implantation of ions until reaching a concentration of approximately 1016 atoms / cm3 of acceptor atoms, for example boron atoms, in order to increase the threshold voltage of the parasitic Io transistor which is formed when the polycrystalline silicon layer 7 acting on the control electrode (trigger) of the field effect devices, is superimposed on the two uncorrelated junctions 3 and 2

séparées par la couche d'oxyde épais 1.  separated by the thick oxide layer 1.

La figure 2 représente la structure d'isolement de la présente invention qui est formée par une couche superficielle d'oxyde (couche d'oxyde de champ) 1, obtenue en oxydant du silicium de la même façon que selon la technique connue, mais avec une épaisseur qui est seulement de 1000 à 5000 AÀ; et par deux appendices ou cales lA et lB qui s'étendent elles- mêmes le long et à partir des bords de la couche superficielle 1 (oxyde de  FIG. 2 represents the isolation structure of the present invention which is formed by a surface oxide layer (field oxide layer) 1, obtained by oxidizing silicon in the same way as according to the known technique, but with a thickness which is only from 1000 to 5000 AA; and by two appendages or wedges 1A and 1B which themselves extend along and from the edges of the surface layer 1 (oxide of

champ) en direction de l'intérieur du substrat 5.  field) towards the interior of the substrate 5.

Comme on peut l'observer facilement, les deux appendices ou cales lA et lB séparent par un diélectrique les régions N+ des jonctions 2 et 3 de la région P+ 6 située au-dessous de la couche d'oxyde épais 1, c'est-à-dire la couche d'oxyde superficielle de la structure d'isolement de l'invention. D'une façon générale, pour s'assurer que la séparation diélectrique entre des régions de silicium dopées de manière distincte, il est suffisant que les deux cales lA et lB s'étendent elles-mêmes dans le substrat sur une profondeur d'au moins 0,5 pm et de préférence sur une profondeur comprise entre  As can be easily seen, the two appendages or wedges 1A and 1B separate by a dielectric the N + regions of the junctions 2 and 3 from the P + 6 region located below the thick oxide layer 1, that is ie the surface oxide layer of the isolation structure of the invention. In general, to ensure that the dielectric separation between distinctly doped silicon regions, it is sufficient that the two wedges 1A and 1B themselves extend in the substrate to a depth of at least 0.5 µm and preferably over a depth between

1 et 2,5 pm.1 and 2.5 pm.

Comme cela a déjà été précisé précédemment, il est clair que, avec la nouvelle structure d'isolement de l'invention, il est possible de faire croître la couche superficielle d'oxyde, c'est-à-dire la couche d'oxyde épais à une épaisseur aussi fine qu'on le souhaite, en perfectionnant par conséquent les géométries verticales et horizontales des dispositifs L'amincissement de la couche d'oxyde épais est rendu possible puisqu'on peut l'obtenir dans que cela pose des problèmes de concentration P+ de la région 6 située au-dessous de l'oxyde épais et donc en préservant une tension de seuil élevée sans amoindrir les caractéristiques BVxj ni la capacité des jonctions 2 et 3 puisque ces dernières sont séparées de la région P+ par  As has already been specified above, it is clear that, with the new isolation structure of the invention, it is possible to grow the surface oxide layer, that is to say the oxide layer thick to a thickness as thin as desired, consequently perfecting the vertical and horizontal geometries of the devices Thinning of the thick oxide layer is made possible since it can be obtained in that this poses problems of P + concentration of region 6 located below the thick oxide and therefore preserving a high threshold voltage without reducing the characteristics BVxj or the capacity of junctions 2 and 3 since the latter are separated from region P + by

une cale en ocyde isolant.an insulating oxide shim.

En particulier, la tension BVxj des jonctions est élevée puisque les régions d'appauvrissement corerspondantes s'étendent dans le substrat sur une longue distance avant de pouvoir rencontrer la forte concentration de bore présente sous l'oxyde épais dans la région 6, de plus les jonctions sont sensiblement libérées de l'effet d'intensification du champ électrique dû à la corubure cylindrique, qui est caractéristique de toutes les jonctions formées par ies procédés planaire et Planox classiques. Par ailleurs, l'immunité contre les phénomènes de "traversée" entre les régions d'appauvrissement des jonctions non corrélées se trouve exceptionnellement augmentée car les zones d'appauvrissement relatives aux jonctions adjacentes non corrélées doivent s'étendre elles-mêmes en profondeur pour être capables de se rencontrer en passant sous le bord inférieur des cales d'isolement 1A et lB de la structure d'isolement de l'invention. Si on le souhaite, une telle immunité contre la "traversée" peut en outre être favorisée en augmentant le niveau de dopage P+ du silicium dans les régions 8a et 8b  In particular, the tension BVxj of the junctions is high since the corresponding regions of depletion extend in the substrate over a long distance before being able to meet the high concentration of boron present under the thick oxide in region 6, moreover the junctions are substantially freed from the effect of intensification of the electric field due to the cylindrical corubure, which is characteristic of all the junctions formed by the conventional planar and Planox processes. Furthermore, the immunity against the phenomena of "crossing" between the regions of depletion of uncorrelated junctions is exceptionally increased since the regions of depletion relating to adjacent uncorrelated junctions must themselves extend in depth in order to be capable of meeting by passing under the lower edge of the isolation shims 1A and 1B of the isolation structure of the invention. If desired, such immunity against "crossing" can further be promoted by increasing the level of P + doping of silicon in regions 8a and 8b

adjacentes aux bords inférieurs des cales lA et lB.  adjacent to the lower edges of the shims lA and lB.

Sur les séries des figures 3A...3E et 4A...4E qui représentent certaines étapes essentielles de deux modes de réalisation préférés du procédé de l'invention pour la préparation de la structure d'isolement, & côté des numéros de référence des différentes parties ou régions déjà utilisés sur les figures 1 et 2, on a également employé les notions OX, NITR et RESIST, pour désigner o10 respectivement: l'oxyde de silicium, le nitrure de silicium et la résine "PHOTORESIST", qui est sensible à la lumière ultraviolette et que l'on emploie dans les procédés photolithographiques de fabrication des circuits  In the series of FIGS. 3A ... 3E and 4A ... 4E which represent certain essential steps of two preferred embodiments of the process of the invention for the preparation of the isolation structure, & next to the reference numbers of the different parts or regions already used in FIGS. 1 and 2, the notions OX, NITR and RESIST have also been used, to designate o10 respectively: silicon oxide, silicon nitride and "PHOTORESIST" resin, which is sensitive in ultraviolet light and used in photolithographic processes for manufacturing circuits

intégrés et dispositifs semi-conducteurs.  integrated and semiconductor devices.

Selon un premier mode de réalisation, le procédé de l'invention pour préparer la structure d'isolement comprend les opérations suivantes: 1) Oxydation mince (environ 100 A) de la surface du substrat en silicium monocristallin effectuée par procédé thermique à une température comprise entre 700 et 900 C en présence de vapeur obtenue par combustion de H2 dans une atmosphère de 02; 2) dépôt de la couche de nitrure de masquage (environ 2000 A), de préférence par dépôt chimique en phase vapeur (CVD) dans une étuve à basse pression à une température d'environ 800C à partir de vapeur de dichlorosilane (SIH2C12) et d'ammoniac (NH3) dilué dans de l'azote; 3) oxydation superficielle du nitrure dans une ambiance de vapeur à une température d'environ 1000C pendant une durée suffisante pour faire croître une épaisseur d'oxyde d'environ 200 A; ou dépôt d'un oxyde équivalent (environ 500 A) efectué par dépôt chimique en phase vapeur; 4) masquage des zones actives par les techniques photolithographiques courantes avec attaque ultérieure de la couche d'oxyde et de la couche de nitrure effectuée de préférence par attaque à sec dans un plasma ou par RIE (Décapage par ions réactifs, c'est-à-dire par bombardement d'ions réactifs) et implantation ultérieure d'un dopant du même type que celui du substrat (bore pour les procédés à canal N). A ce moment, la section apparaît comme partiellement représentée sur la figure 3, dans laquelle il est possible d'observer que le dopage P+ de la région 6 du substrat 5 de silicium P a été effectué et c'est sur cette couche que l'on va faire croitre l'oxyde épais, c'est-à-dire la couche d'oxyde superficielle de la  According to a first embodiment, the method of the invention for preparing the isolation structure comprises the following operations: 1) Thin oxidation (approximately 100 A) of the surface of the monocrystalline silicon substrate carried out by thermal process at a temperature comprised between 700 and 900 C in the presence of steam obtained by combustion of H2 in an atmosphere of 02; 2) deposition of the masking nitride layer (approximately 2000 A), preferably by chemical vapor deposition (CVD) in a low-pressure oven at a temperature of approximately 800C from dichlorosilane vapor (SIH2C12) and ammonia (NH3) diluted in nitrogen; 3) surface oxidation of the nitride in a vapor atmosphere at a temperature of approximately 1000C for a time sufficient to increase an oxide thickness of approximately 200 A; or deposition of an equivalent oxide (approximately 500 A) effected by chemical vapor deposition; 4) masking of the active areas by current photolithographic techniques with subsequent attack of the oxide layer and of the nitride layer preferably carried out by dry attack in a plasma or by RIE (pickling by reactive ions, i.e. - say by bombardment of reactive ions) and subsequent implantation of a dopant of the same type as that of the substrate (boron for N-channel processes). At this moment, the section appears as partially represented in FIG. 3, in which it is possible to observe that the P + doping of the region 6 of the silicon substrate P has been carried out and it is on this layer that the we are going to grow the thick oxide, i.e. the surface oxide layer of the

structure d'isolement de l'invention.  isolation structure of the invention.

) oxydation importante du champ à une temperature comprise entre 700 et 1000C dans une ambiance de vapeur générée par la combustion de H2 dans une atmosphère de 02 jusqu'à obtenir une épaisseur d'oxyde comprise entre 1000O et 5000 A, et de préférence environ 3000 A; la section apparaît comme sur la figure 3B dans laquelle il est possible d'observer la croissance de l'oxyde épais (champ) 1 qui a été effectuée avec une croissance ayant un bord qui dépasse sous la couche de nitrure de masquage (bec de Planox) très bien limitée par  ) significant oxidation of the field at a temperature between 700 and 1000C in an atmosphere of vapor generated by the combustion of H2 in an atmosphere of 02 until an oxide thickness between 1000O and 5000 A is obtained, and preferably approximately 3000 AT; the section appears as in FIG. 3B in which it is possible to observe the growth of the thick oxide (field) 1 which has been carried out with a growth having an edge which protrudes under the layer of masking nitride (Planox spout ) very well limited by

suite de la croissance réduite qui est effectuée.  as a result of the reduced growth that is carried out.

6) Attaque isotrope du bord exposé de la couche de nitrure de masquage effectuée de préference grâce à de l'acide orthophosphorique (H3P04) à une température d'environ 160 C pendant une période comprise entre 10 minutes et 2 heures; la section devient conforme à ce que représente la figure 3C sur laquelle on peut voir le recul 0 du bord exposé de la couche de nitrure produit par l'attaque précédente. 7) Attaque de l'oxyde de silicium jusqu'à élimination complète de la touche d'oxyde formée sur la couche de nitrure de masquage et de la couche mince d'oxyde d'environ 100 A présente sous le nitrure éliminé  6) Isotropic attack of the exposed edge of the masking nitride layer preferably carried out using orthophosphoric acid (H3PO4) at a temperature of approximately 160 C for a period of between 10 minutes and 2 hours; the section becomes as shown in Figure 3C in which we can see the recoil 0 of the exposed edge of the nitride layer produced by the previous attack. 7) Attack of the silicon oxide until complete elimination of the oxide key formed on the masking nitride layer and of the thin oxide layer of about 100 A present under the eliminated nitride

pendant la précédente attaque.during the previous attack.

8) Attaque isotrope du silicium à travers la fenêtre produite grâce aux opérations précédentes par bombardement aux ions réactifs (RIE) sur une profondeur d'environ 1 pm; la section est maintenant présentée sur la figure 3D dans laquelle on peut voir le fossé 10 produit par attaque  8) Isotropic attack of the silicon through the window produced by the previous operations by reactive ion bombardment (RIE) to a depth of approximately 1 μm; the section is now presented in Figure 3D in which we can see the ditch 10 produced by attack

isotrope du monocristal de silicium du substrat. 9) Oxydation thermique à une température comprise entre 700 et 1000C dans  isotropic of the silicon single crystal of the substrate. 9) Thermal oxidation at a temperature between 700 and 1000C in

un environnement de vapeur jusqu'à combler complètement le fossé 10 avec de l'oxyde  a vapor environment until the gap 10 is completely filled with oxide

de silicium.of silicon.

Après avoir éliminé la couche de masquage résiduelle en nitrure de silicium, la structure d'isolement de l'invention est complétée, comme l'indique la figure 3E et le procédé de fabrication du dispositif MOS se poursuit  After eliminating the residual masking layer made of silicon nitride, the isolation structure of the invention is completed, as shown in FIG. 3E and the manufacturing process of the MOS device continues

selon la technique déjà connue.according to the technique already known.

Selon un autre mode de réalisation préféré du procédé de l'invention, la définition de la zone dans laquelle un décapage profond du substrat en silicium doit être effectué pour former les cales isolantes le long du bord de la surface de la couche d'oxyde 1, c'est-à-dire la création des fenêtres nécessaires pour l'attaque anisotrope du substrat, peut être effectuée selon une variante en exploitant les caractéristiques de l'attaque anisotrope en obtenant un meilleur contrôle de la dimension de la zone exposée à l'attaque, c'est-à-dire de la fenêtre, selon un procédé schématiquement représenté  According to another preferred embodiment of the method of the invention, the definition of the zone in which a deep pickling of the silicon substrate must be carried out to form the insulating shims along the edge of the surface of the oxide layer 1 , that is to say the creation of the windows necessary for the anisotropic attack of the substrate, can be carried out according to a variant by exploiting the characteristics of the anisotropic attack by obtaining better control of the dimension of the area exposed to the attack, that is to say from the window, according to a process schematically represented

dans la série des figures 4A...4E.in the series of figures 4A ... 4E.

La procédure comprend la croissance d'une mince couche d'oxyde d'une épaisseur comprise entre 100 et 200 A environ suivie par la formation, de préférence par dépôt chimique en phase vapeur, d'une couche de nitrure de silicium d'épaissseur comprise entre 1000 et 2000 A suivie par la formation d'une couche d'oxyde de silicium d'une épaisseur d'environ 200 A à la surface de la couche de nitrure de silicium, ou par dépôt d'un oxyde équivalent par dépôt chimique en phase vapeur. Après ces croissances et formations de couches, ie procédé lithographique est effectué par l'attaque de i'oxyde et du nitrure et de l'oxyde sous-jacent jusqu'a exposition du silicium (figure 4A). Le dépôt du nitrure de silicium sur une épaisseur égale à la dimension du décapage profond qui doit de préférence être obtenu estieffectué (figure 4D) et le nitrure est attaqué de faç6n anisotrope dans des conditions qui favorisent une grande vitesse d'attaque du nitrure et une faible vitesse d'attaque du silicium. Le  The procedure comprises the growth of a thin layer of oxide with a thickness of between 100 and 200 A approximately followed by the formation, preferably by chemical vapor deposition, of a layer of silicon nitride of thickness included between 1000 and 2000 A followed by the formation of a layer of silicon oxide with a thickness of about 200 A on the surface of the layer of silicon nitride, or by deposition of an equivalent oxide by chemical deposition in vapor phase. After these growths and layer formations, the lithographic process is carried out by attacking the oxide and the nitride and the underlying oxide until exposure of the silicon (FIG. 4A). The deposition of the silicon nitride over a thickness equal to the dimension of the deep pickling which should preferably be obtained is carried out (FIG. 4D) and the nitride is attacked anisotropically under conditions which favor a high attack speed of the nitride and a low silicon attack speed. The

résultat est schématiquement représenté sur la figure 4C.  result is schematically shown in Figure 4C.

A ce moment, on peut faire croître une couche superficielle d'oxyde de silicium d'une épaisseur d'environ un millier de A (figure 4D), de la même manière  At this time, we can grow a surface layer of silicon oxide with a thickness of about a thousand A (Figure 4D), in the same way

qu'à l'opération 5 de la procédure décrite précédemment.  than in operation 5 of the procedure described above.

L'attaque ultérieure du nitrure, selon un procédé isotrope, laisse ensuite exposée une certaine surface de silicium (figire 5) sur laquelle l'attaque anisotrope peut être effectuée pour former le fossé 10 puis en procédant  The subsequent attack of the nitride, according to an isotropic process, then leaves exposed a certain surface of silicon (figire 5) on which the anisotropic attack can be carried out to form the ditch 10 then by proceeding

selon la procédure décrite précédemment.  according to the procedure described above.

Le fossé 10 formé le long du bord de la couche superficielle d'oxyde (oxyde de champ) de la structure d'isolement de l'invention peut même ne pas être  The gap 10 formed along the edge of the surface oxide layer (field oxide) of the isolation structure of the invention may not even be

complètement comblé avec de l'oxyde de silicium.  completely filled with silicon oxide.

Selon une variante du procédé de préparation de la structure d'isolement de l'invention, après avoir formé le fossé 10 par attaque anisotriopique du silicium à travers la fenêtre appropriée obtenue précédemment selon l'un des modes de réalisation du procédé de l'invention décrit précédemment, il est possible de procéder à une oxydation des parois du fossé jusqu'à obtenir une couche mince et continue d'oxyde de silicium d'une épaisseur comprise, par exemple, entre 100 et 200 A. A ce moment, le remplissage de la partie intérieure des cales isolantes peut être effectué avec un matériau sensiblement diélectrique différent de l'oxyde de silicium. Il est, par exemple possible de déposer du nitrure de silicium ou un oxyde d'un autre matériau jusqu'à remplir complètement la cavité  According to a variant of the process for preparing the isolation structure of the invention, after having formed the ditch 10 by anisotriopic attack of the silicon through the appropriate window obtained previously according to one of the embodiments of the process of the invention described above, it is possible to oxidize the walls of the ditch until a thin and continuous layer of silicon oxide with a thickness of, for example, between 100 and 200 A is obtained. At this time, the filling of the inner part of the insulating shims can be made with a substantially dielectric material different from silicon oxide. It is, for example possible to deposit silicon nitride or an oxide of another material until completely filling the cavity

des cales isolantes.insulating shims.

Claims (8)

REVENDICATIONS 1. Dispositif semi-conducteur du type MIOS caractérisé par le fait que la structure d'isolement des différents éléments actifs et passifs du dispositif comprend une couche superficielle d'oxyde de silicium (1), que l'on a fait croître sur des zones de la surface du silicium monocristallin du  1. MIOS type semiconductor device characterized in that the isolation structure of the various active and passive elements of the device comprises a surface layer of silicon oxide (1), which has been grown on areas of the surface of monocrystalline silicon the substrat définies par une technique de masquage photolitho-  substrate defined by a photolitho- masking technique graphique au moyen de nitrure de silicium, et des prolonge-  graphics using silicon nitride, and extensions ments (lA, lB) sous la forme de cales d'oxyde de silicium qui s'étendent de façon sensiblement continue le long et à partir des bords de ladite couche superficielle (1) d'oxyde de silicium à l'intérieur dudit substrat (5) sur une profondeur suffisante pour éviter la formation de jonctions entre une région de silicium présente sous ladite couche d'oxyde de la structure d'isolement ayant un. niveau de dopage supérieur au niveau de dopage de la masse du substrat et des régions adjacentes de silicium ayant un dopage de signe opposé à celui du substrat et formant les composants  elements (1A, 1B) in the form of silicon oxide shims which extend substantially continuously along and from the edges of said surface layer (1) of silicon oxide inside said substrate ( 5) over a sufficient depth to avoid the formation of junctions between a silicon region present under said oxide layer of the isolation structure having a. doping level higher than the doping level of the mass of the substrate and of the adjacent regions of silicon having a doping of opposite sign to that of the substrate and forming the components actifs et passifs du dispositif.assets and liabilities of the system. 2. Dispositif selon la revendication 1, caractérisé en ce que lesdites cales ont une épaiseur comprise entre 100 et o  2. Device according to claim 1, characterized in that said shims have a thickness between 100 and o 3000 A.3000 A. 3. Dispositif selon la revendication 1, caractérisé en ce que les cales (1A, lB) sont orientées dans une direction sensiblement perpendiculaire au plan du substrat et ont une  3. Device according to claim 1, characterized in that the shims (1A, lB) are oriented in a direction substantially perpendicular to the plane of the substrate and have a profondeur comprise entre 0,5 et 2,5 pm.  depth between 0.5 and 2.5 pm. 4. Dispositif selon la revendication 1, caractérisé en ce que lesdites cales (1A, lB) sont constituées par une mince couche continue d'oxyde de silicium et la partie centrale desdites cales est formée par un matériau  4. Device according to claim 1, characterized in that said shims (1A, 1B) are constituted by a thin continuous layer of silicon oxide and the central part of said shims is formed by a material diélectrique de remplissage différent.de l'oxyde de silicium.  different filling dielectric. of silicon oxide. 5. Dispositif selon la revendication 1, caractérisé en ce que le niveau de dopage du silicium est augmenté dans la région immédiatement adjacente à l'extrémité la plus  5. Device according to claim 1, characterized in that the silicon doping level is increased in the region immediately adjacent to the most inférieure desdites cales.lower of said shims. 6. Procédé pour la préparation de la structure d'isole-  6. Process for the preparation of the insulation structure ment des zones actives dans des processus MOS comprenant le masquage des zones actives par l'attaque effectuée sur des zones définies par photolithographie d'oxyde de silicium et d'une couche de masquage de nitrure de silicium jusqu'à  ment of the active zones in MOS processes comprising the masking of the active zones by the attack carried out on zones defined by photolithography of silicon oxide and of a layer of masking of silicon nitride up to l'exposition du silicium du substrat et la croissance ulté-  exposure of the substrate silicon and subsequent growth rieure de la couche d'isolement en oxyde de silicium sur la surface du substrat, caractérisé par le fait qu'une fenêtre O d'une largeur comprise entre 50 et 1500 A est définie le long du bord de la couche d'isolement d'oxyde de silicium formée immédiatement adjacente à cette couche; le substrat de silicium étant attaqué de façon anisotrope en correspondance avec ladite fenêtre sur une épaisseur comprise entre 0,5 et 2,5 pm; et le fossé formé est comblé avec un matériau  of the silicon oxide insulation layer on the surface of the substrate, characterized in that a window O with a width of between 50 and 1500 A is defined along the edge of the insulation layer of silicon oxide formed immediately adjacent to this layer; the silicon substrate being etched anisotropically in correspondence with said window over a thickness of between 0.5 and 2.5 μm; and the formed gap is filled with a material sensiblement diélectrique.substantially dielectric. 7. Procédé selon la revendication 6, caractérisé en ce que l'on forme ladite fenêtre en attaquant le bord exposé de  7. Method according to claim 6, characterized in that said window is formed by attacking the exposed edge of la couche de marquage de nitrure de silicium dans des condi-  the silicon nitride marking layer under conditions tions d'attaque isotrope pendant une période de temps suffisante pour reculer le bord de la couche de nitrure de silicium d'une distance qui correspond à la profondeur désirée de la fenêtre et en éliminant successivement la ou les couches d'oxyde de silicium en correspondance avec  isotropic etching for a period of time sufficient to retract the edge of the layer of silicon nitride by a distance which corresponds to the desired depth of the window and successively eliminating the layer or layers of silicon oxide in correspondence with ladite distance et en dégageant le silicium.  said distance and releasing the silicon. 8. Procédé selon la revendication 6, caractérisé en ce que l'on forme ladite fenêtre en déposant une couche de nitrure de silicium d'épaisseur égale à la largeur désirée de ladite fenêtre sur des couches superposées d'oxyde de silicium, de nitrure de silicium et d'oxyde de silicium des zones masquées sur des zones du substrat de silicium déjà dégagées par le procédé photolithographique et sur le bord vertical desdites couches de masquage; en effectuant une attaque anisotrope du nitrure de silicium jusqu'à éliminer complètement la couche de nitrure de silicium sur lesdites surfaces parallèles au plan du substrat; en faisant croître la couche superficielle d'oxyde de silicium  8. Method according to claim 6, characterized in that said window is formed by depositing a layer of silicon nitride of thickness equal to the desired width of said window on superimposed layers of silicon oxide, nitride of silicon and silicon oxide masked areas on areas of the silicon substrate already exposed by the photolithographic process and on the vertical edge of said masking layers; by carrying out an anisotropic attack of the silicon nitride until completely eliminating the layer of silicon nitride on said surfaces parallel to the plane of the substrate; by growing the surface layer of silicon oxide de la structure d'isolement sur lesdites zones dégagées du.  of the isolation structure on said open areas of the. substrat; en attaquant par un procèdé isotrope le nitrure de silicium jusqu'à éliminer la couche de nitrure de silicium déposée sur le bord vertical desdites couches de masquage  substrate; by attacking with an isotropic process the silicon nitride until eliminating the layer of silicon nitride deposited on the vertical edge of said masking layers afin de dégager le silicium sous-jacent.  in order to release the underlying silicon.
FR868612138A 1985-08-28 1986-08-27 MOS SEMICONDUCTOR DEVICE WITH IMPROVED ISOLATION STRUCTURE AND ITS PREPARATION METHOD. Expired - Lifetime FR2586860B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT21994/85A IT1200725B (en) 1985-08-28 1985-08-28 INSULATION STRUCTURE IN MOS DEVICES AND ITS PREPARATION PROCEDURE

Publications (2)

Publication Number Publication Date
FR2586860A1 true FR2586860A1 (en) 1987-03-06
FR2586860B1 FR2586860B1 (en) 1991-07-05

Family

ID=11189929

Family Applications (1)

Application Number Title Priority Date Filing Date
FR868612138A Expired - Lifetime FR2586860B1 (en) 1985-08-28 1986-08-27 MOS SEMICONDUCTOR DEVICE WITH IMPROVED ISOLATION STRUCTURE AND ITS PREPARATION METHOD.

Country Status (7)

Country Link
US (1) US4868136A (en)
JP (1) JPH0821613B2 (en)
DE (1) DE3628488C2 (en)
FR (1) FR2586860B1 (en)
GB (1) GB2179788B (en)
IT (1) IT1200725B (en)
NL (1) NL8602047A (en)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968640A (en) * 1987-02-10 1990-11-06 Industrial Technology Research Institute Isolation structures for integrated circuits
US4981813A (en) * 1987-02-24 1991-01-01 Sgs-Thomson Microelectronics, Inc. Pad oxide protect sealed interface isolation process
JPS6430248A (en) * 1987-07-27 1989-02-01 Hitachi Ltd Formation of on-the-trench insulation film
US4906585A (en) * 1987-08-04 1990-03-06 Siemens Aktiengesellschaft Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches
JPH02151050A (en) * 1988-12-01 1990-06-11 Nec Corp Semiconductor device
US5256592A (en) * 1989-10-20 1993-10-26 Oki Electric Industry Co., Ltd. Method for fabricating a semiconductor integrated circuit device
US5120675A (en) * 1990-06-01 1992-06-09 Texas Instruments Incorporated Method for forming a trench within a semiconductor layer of material
JP3134344B2 (en) * 1991-05-17 2001-02-13 日本電気株式会社 Semiconductor device
US5236853A (en) * 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
US5439842A (en) * 1992-09-21 1995-08-08 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos
DE69434736D1 (en) * 1993-08-31 2006-06-22 St Microelectronics Inc Isolation structure and method of manufacture
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5366925A (en) * 1993-09-27 1994-11-22 United Microelectronics Corporation Local oxidation of silicon by using aluminum spiking technology
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5294562A (en) * 1993-09-27 1994-03-15 United Microelectronics Corporation Trench isolation with global planarization using flood exposure
US5330924A (en) * 1993-11-19 1994-07-19 United Microelectronics Corporation Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
KR960014455B1 (en) * 1994-01-12 1996-10-15 금성일렉트론 주식회사 Semiconductor device and method for manufacturing the same
US5438016A (en) * 1994-03-02 1995-08-01 Micron Semiconductor, Inc. Method of semiconductor device isolation employing polysilicon layer for field oxide formation
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
KR0156115B1 (en) * 1994-06-16 1998-12-01 문정환 Manufacture of semiconductor device
KR0148602B1 (en) * 1994-11-23 1998-12-01 양승택 Elements isolation method for semiconductor devices
US5733794A (en) * 1995-02-06 1998-03-31 Motorola, Inc. Process for forming a semiconductor device with ESD protection
JP2715972B2 (en) * 1995-03-04 1998-02-18 日本電気株式会社 Method for manufacturing semiconductor device
KR0151049B1 (en) * 1995-05-29 1998-12-01 김광호 Method of semiconductor device isolation
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
KR100190010B1 (en) * 1995-12-30 1999-06-01 윤종용 Method for forming element isolation region in semiconductor device
US5904539A (en) * 1996-03-21 1999-05-18 Advanced Micro Devices, Inc. Semiconductor trench isolation process resulting in a silicon mesa having enhanced mechanical and electrical properties
JP2000508474A (en) * 1996-04-10 2000-07-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Semiconductor trench isolation with improved planarization method
US5926713A (en) * 1996-04-17 1999-07-20 Advanced Micro Devices, Inc. Method for achieving global planarization by forming minimum mesas in large field areas
US5899727A (en) 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5977638A (en) * 1996-11-21 1999-11-02 Cypress Semiconductor Corp. Edge metal for interconnect layers
US5897354A (en) * 1996-12-17 1999-04-27 Cypress Semiconductor Corporation Method of forming a non-volatile memory device with ramped tunnel dielectric layer
US6083809A (en) * 1997-10-01 2000-07-04 Texas Instruments Incorporated Oxide profile modification by reactant shunting
US5981358A (en) * 1997-11-06 1999-11-09 Advanced Micro Devices Encroachless LOCOS isolation
US5952707A (en) * 1997-12-05 1999-09-14 Stmicroelectronics, Inc. Shallow trench isolation with thin nitride as gate dielectric
US6022788A (en) * 1997-12-23 2000-02-08 Stmicroelectronics, Inc. Method of forming an integrated circuit having spacer after shallow trench fill and integrated circuit formed thereby
US6124171A (en) * 1998-09-24 2000-09-26 Intel Corporation Method of forming gate oxide having dual thickness by oxidation process
US6127215A (en) 1998-10-29 2000-10-03 International Business Machines Corp. Deep pivot mask for enhanced buried-channel PFET performance and reliability
DE10131917A1 (en) * 2001-07-02 2003-01-23 Infineon Technologies Ag Method for producing a step-like structure on a substrate
DE10238590B4 (en) 2002-08-22 2007-02-15 Infineon Technologies Ag Method for producing a structure on a substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131910A (en) * 1977-11-09 1978-12-26 Bell Telephone Laboratories, Incorporated High voltage semiconductor devices
DE3039009A1 (en) * 1979-10-18 1981-05-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
EP0104765A2 (en) * 1982-08-24 1984-04-04 Nippon Telegraph And Telephone Corporation Substrate structure of semiconductor device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146083A (en) * 1974-10-18 1976-04-20 Hitachi Ltd Handotaisochino seizohoho
JPS55154748A (en) * 1979-05-23 1980-12-02 Toshiba Corp Complementary mos semiconductor device
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
JPS6045037A (en) * 1983-08-23 1985-03-11 Nippon Telegr & Teleph Corp <Ntt> Substrate structure of semiconductor device and manufacture thereof
NL187373C (en) * 1982-10-08 1991-09-02 Philips Nv METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
JPS59119848A (en) * 1982-12-27 1984-07-11 Fujitsu Ltd Manufacture of semiconductor device
JPS60171761A (en) * 1984-02-17 1985-09-05 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
GB2156149A (en) * 1984-03-14 1985-10-02 Philips Electronic Associated Dielectrically-isolated integrated circuit manufacture
JPS60241231A (en) * 1984-05-15 1985-11-30 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor integrated circuit device
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPS6185838A (en) * 1984-10-04 1986-05-01 Nec Corp Manufacture of semiconductor device
US4593459A (en) * 1984-12-28 1986-06-10 Gte Laboratories Incorporated Monolithic integrated circuit structure and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131910A (en) * 1977-11-09 1978-12-26 Bell Telephone Laboratories, Incorporated High voltage semiconductor devices
DE3039009A1 (en) * 1979-10-18 1981-05-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
EP0104765A2 (en) * 1982-08-24 1984-04-04 Nippon Telegraph And Telephone Corporation Substrate structure of semiconductor device and method of manufacturing the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN *
PATENT ABSTRACTS OF JAPAN *

Also Published As

Publication number Publication date
DE3628488C2 (en) 1995-07-06
US4868136A (en) 1989-09-19
GB2179788A (en) 1987-03-11
DE3628488A1 (en) 1987-03-05
GB2179788B (en) 1989-08-09
IT1200725B (en) 1989-01-27
FR2586860B1 (en) 1991-07-05
NL8602047A (en) 1987-03-16
JPH0821613B2 (en) 1996-03-04
JPS6254936A (en) 1987-03-10
IT8521994A0 (en) 1985-08-28
GB8612409D0 (en) 1986-06-25

Similar Documents

Publication Publication Date Title
FR2586860A1 (en) MOS SEMICONDUCTOR DEVICE WITH IMPROVED ISOLATION STRUCTURE AND ITS PREPARATION METHOD.
EP0258141B1 (en) MIS integrated circuit such as an EPROM memory cell, and method of making the same
EP0164281B1 (en) Process for producing a buried isolation layer in a semiconductor substrate by implantation
EP1837916B1 (en) Method of manufacturing a transistor having a channel comprising germanium
EP2157603B1 (en) Method for manufacturing localised GeOI structures, obtained by germanium enrichment
KR100678473B1 (en) Method of fabricating a semiconductor device having multiple gate insulating layer
FR2533370A1 (en) METHOD FOR MANUFACTURING A MOS DEVICE WITH SELF-ALIGNED CONTACTS
EP3127142B1 (en) Method for manufacture of a semiconductor wafer suitable for the manufacture of an soi substrate, and soi substrate wafer thus obtained
EP0203836B1 (en) Method of producing field effect transistors and bipolar lateral transistors in the same substrate
FR2682534A1 (en) SEMICONDUCTOR DEVICE HAVING A STACK OF GRID ELECTRODE SECTIONS, AND METHOD FOR MANUFACTURING THE DEVICE.
EP3531444B1 (en) Integrated circuit including a substrate provided with a region rich in traps, and method for manufacturing same
EP0351316B1 (en) Process for manufacturing an integrated memory-cell
FR2748157A1 (en) SEMICONDUCTOR DEVICE COMPRISING A SILICON-ON-INSULATION STRUCTURE AND METHOD FOR MANUFACTURING THE DEVICE
EP3261124B1 (en) Method for forming spacers of a transistor gate
EP3246948B1 (en) Method for forming, on a single substrate, transistors having different characteristics
FR2568058A1 (en) PROCESS FOR THE MANUFACTURE OF HIGH-RESPONSE IGFET FIELD-EFFECT TRANSISTORS (IGFET) IN HIGH DENSITY INTEGRATED CIRCUITS
JPS62290146A (en) Manufacture of semiconductor device
EP0190243B1 (en) Method for producing an integrated circuit of the mis type
FR3040538A1 (en) TRANSISTOR MOS AND METHOD FOR MANUFACTURING THE SAME
JPH0794503A (en) Oxidizing method for silicon substrate
FR2734403A1 (en) ISOLATION PLAN IN INTEGRATED CIRCUITS
FR2606212A1 (en) METHOD FOR MANUFACTURING A BICMOS COMPONENT
FR2648622A1 (en) METHOD FOR MANUFACTURING AN INTEGRATED CIRCUIT COMPRISING A DUAL IMPLANT FIELD EFFECT TRANSISTOR
FR2601817A1 (en) METHOD FOR MANUFACTURING AN INTEGRATED CIRCUIT COMPRISING A DOUBLE JUNCTION FIELD EFFECT TRANSISTOR AND A CAPACITOR
EP0230824B1 (en) Process for manufacturing a well and possibly electrical insulation zones for integrated circuits, especially of the mos type

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights
ST Notification of lapse