FR2573248A1 - METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR AND TRANSISTOR THUS MANUFACTURED - Google Patents
METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR AND TRANSISTOR THUS MANUFACTURED Download PDFInfo
- Publication number
- FR2573248A1 FR2573248A1 FR8516906A FR8516906A FR2573248A1 FR 2573248 A1 FR2573248 A1 FR 2573248A1 FR 8516906 A FR8516906 A FR 8516906A FR 8516906 A FR8516906 A FR 8516906A FR 2573248 A1 FR2573248 A1 FR 2573248A1
- Authority
- FR
- France
- Prior art keywords
- film
- thin
- transistor
- impurities
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000010409 thin film Substances 0.000 title abstract description 12
- 239000010408 film Substances 0.000 abstract description 84
- 239000012535 impurity Substances 0.000 abstract description 24
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 239000007790 solid phase Substances 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 32
- 229920005591 polysilicon Polymers 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 239000000377 silicon dioxide Substances 0.000 description 15
- 238000000137 annealing Methods 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 12
- 239000013078 crystal Substances 0.000 description 10
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- -1 for example Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000010891 electric arc Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920006268 silicone film Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
A.PROCEDE DE FABRICATION D'UN TRANSISTOR EN FILM MINCE. B.PROCEDE CARACTERISE EN CE QU'ON REALISE UN FILM SEMI-CONDUCTEUR POLYCRISTALLIN 2 SUR UN SUPPORT PREDETERMINE 1, ON IMPLANTE DES IONS PREDETERMINES DANS LE FILM SEMI-CONDUCTEUR POLYCRISTALLIN MINCE POUR FORMER UN FILM SEMI-CONDUCTEUR AMORPHE MINCE 3, ON REALISE UN FILM D'ISOLATION DE PORTE 8 ET UNE ELECTRODE DE PORTE 7 SUR LE FILM SEMI-CONDUCTEUR AMORPHE 4, ON DOPE DES IMPURETES FORMANT LA REGION DE SOURCE 9 ET LA REGION DE DRAIN 10 DANS LE FILM SEMI-CONDUCTEUR AMORPHE 4 EN UTILISANT L'ELECTRODE DE PORTE 7 ET LE FILM ISOLANT DE PORTE 8 COMME DES MASQUES, ET ON EFFECTUE UN RECUIT POUR DEVELOPPER EN PHASE SOLIDE LE FILM SEMI-CONDUCTEUR AMORPHE MINCE ET EN MEME TEMPS POUR ACTIVER ELECTRIQUEMENT LES IMPURETES ET FORMER LA REGION DE SOURCE ET LA REGION DE DRAIN 9, 10. C.L'INVENTION CONCERNE LA FABRICATION DES TRANSISTORS EN FILM MINCE.A.PROCESS OF MANUFACTURING A THIN FILM TRANSISTOR. B. PROCESS CHARACTERIZED IN THAT WE MAKE A SEMICONDUCTOR POLYCRYSTALLINE 2 FILM ON A PREDETERMINED SUBSTRATE 1, PREDETERMINATED IONS ARE IMPLANTED IN THE THIN POLYCRYSTALLINE SEMICONDUCTOR FILM TO FORM A SEMI-CONDUCTIVE FILM INTO THE THIN POLYCRYSTALLINE FILM, ON REALIZED THIN 3 GATE INSULATION 8 AND A GATE ELECTRODE 7 ON THE AMORPHIC SEMICONDUCTOR FILM 4, IMPURITIES FORMING SOURCE REGION 9 AND DRAIN REGION 10 ARE DOPED IN THE AMORPHIC SEMICONDUCTOR FILM 4 USING THE AMORPHIC SEMICONDUCTOR FILM 4. ELECTRODE OF DOOR 7 AND THE INSULATING FILM OF DOOR 8 LIKE MASKS, AND AN ANNULMENT IS PERFORMED TO DEVELOP IN SOLID PHASE THE THIN AMORPHIC SEMICONDUCTOR FILM AND AT THE SAME TIME TO ELECTRICALLY ACTIVATE THE IMPURITIES AND FORM THE SOURCE REGION AND THE REGION DE DRAIN 9, 10. C. THE INVENTION RELATES TO THE MANUFACTURE OF THIN FILM TRANSISTORS.
Description
Procédé de fabrication d'un transistor en film minceMethod of manufacturing a thin film transistor
et transistor ainsi fabriqué ".and transistor thus manufactured.
La présente invention concerne un procédé de fabrication d'un transistor en film mince et The present invention relates to a method of manufacturing a thin film transistor and
le transistor ainsi fabriqué.the transistor thus manufactured.
Arrière-plan technologique de l'invention: Domaine de l'invention: La présente invention concerne un procédé de fabrication d'un transistor en film mince BACKGROUND OF THE INVENTION Field of the Invention: The present invention relates to a method of manufacturing a thin film transistor
(encore appelé "transistor TFT") et plus particulière- (still called "TFT transistor") and more particularly
ment un procédé permettant de fabriquer un transistor TFT a method for manufacturing a TFT transistor
au polysilicium.polysilicon.
Description de l'art antérieur:Description of the prior art:
On fabrique généralement un transis- We usually make a transistor
tor TFT au polysilicium selon un procédé à basse tempéra- polysilicon TFT torch in a low temperature process
ture décrit ci-après.described below.
Comme représenté à la figure 1A, on dépose un film de polysilicium 2 selon un procédé de dépôt chimique à la vapeur à basse pression (encore appelé "procédé LPCVD") sur un support en verre 1 à une température égale ou inférieure à 600 C. Le support en verre présente un point de fusion qui se situe en général As represented in FIG. 1A, a polysilicon film 2 is deposited according to a low-pressure chemical vapor deposition method (also called "LPCVD process") on a glass support 1 at a temperature equal to or less than 600.degree. The glass support has a melting point which is generally
aux environs de 680 C. Les ions d'un élément électrique- around 680 C. The ions of an electrical element-
ment inactif tel que Si+ sont implantés dans le film de polysilicium 2 pour former un film de silicium amorphe 3 tel que représenté à la figure lB. La structure obtenue est recuite à une température comprise entre 500 C et 600 C pour provoquer un développement en phase solide du Inactive materials such as Si + are implanted in the polysilicon film 2 to form an amorphous silicon film 3 as shown in FIG. 1B. The structure obtained is annealed at a temperature of between 500 ° C. and 600 ° C. in order to induce a solid phase development of the
film de silicium amorphe 3 de façon que le film de sili- amorphous silicon film 3 so that the silicone film
cium amorphe 3 se cristallise. Il en résulte un film de polysilicium 4 ayant des dimensions de grains de cristaux plus grandes (non représentées) que celles du film de polysilicium 2 tel que réalisé (voir figure 1C). Selon la amorphous cium 3 crystallizes. This results in a polysilicon film 4 having larger crystal grain sizes (not shown) than those of the polysilicon film 2 as realized (see FIG. 1C). According to
figure 1D, on attaque par voie chimique une partie prédé- Figure 1D, a chemical attack on a predefined
terminée du film de polysilicium 4 suivant un schéma pré- finished polysilicon film 4 according to a pre-
déterminé. On dépose un film 5 de silice SiO2 par un pro- determined. A SiO2 silica film is deposited by means of a
cédé de dépôt chimique à la vapeur (procédé CVD) pour recouvrir toute la surface de la structure résultante, en travaillant à une température d'environ 400 C. Puis, on projette un film tel qu'un film 6 de Mo sur le film 5 de silice SiO2. On attaque séquentiellement les parties prédéterminées des films 6 et 5 de Mo et de SiO2 pour yielding chemical vapor deposition (CVD process) to cover the entire surface of the resulting structure, working at a temperature of about 400 C. Then, a film such as a 6 Mo film is projected on the film 5 silica SiO2. The predetermined portions of films 6 and 5 of Mo and SiO 2 are sequentially etched
former une électrode de porte 7, Mo ayant un schéma pré- forming a gate electrode 7, Mo having a pre-existing schematic
déterminé et un film isolant de porte 8 formé d'un schéma de silice SiO2 qui est le même que celui de l'électrode determined and a gate insulating film 8 formed of a SiO2 silica diagram which is the same as that of the electrode
de porte 7, Mo. Puis, on procéde à une implantation ioni- of door 7, Mo. Then, one carries out an ion implantation
que d'impureté de type n par exemple de phosphore (P) dans le film de polysilicium 4 à une concentration plus élevée en utilisant comme masques l'électrode de porte 7 et le film isolant de porte 8 (les ions de phosphore du film de polysilicium 4 sont représentés par des petits cercles à la figure 1E). La structure obtenue est recuite n-type impurity, for example, phosphorus (P) in the polysilicon film 4 at a higher concentration by using as masks the gate electrode 7 and the gate insulating film 8 (the phosphor ions of the phosphoric acid film). polysilicon 4 are represented by small circles in Figure 1E). The resulting structure is annealed
à une température d'environ 600 C pour activer électrique- at a temperature of about 600 C to activate electric-
ment les impuretés et former ainsi une région de source 9 et une région de drain 10 de type n comme le montre impurities and thus form a source region 9 and an n-type drain region 10 as shown in FIG.
la figure 1F.Figure 1F.
Selon la figure 1G, on dépose un film 11 de silice SiO2 par un procédé CVD pour constituer un film de passivation à une température d'environ 400 C According to FIG. 1G, a SiO2 silica film 11 is deposited by a CVD process to form a passivation film at a temperature of approximately 400 ° C.
pour recouvrir toute la surface. Puis, on enlève par atta- to cover the entire surface. Then, we remove by attack
que chimique des parties prédéterminées du film 11 de silice SiO2 pour former les trous de contact lla et llb. On dépose de l'aluminium pour recouvrir toute la surface et on attaque par voie chimique pour former les électrodes 12 et 13 dans les trous de contact lla et llb en préparant ainsi un transistor TFT de polysilicium à as chemical predetermined portions of the SiO2 silica film 11 to form the contact holes 11a and 11b. Aluminum is deposited to cover the entire surface and chemically etched to form the electrodes 12 and 13 in the contact holes 11a and 11b thereby preparing a polysilicon TFT transistor to
canal n.channel n.
Le procédé classique de fabrication du transistor TFT de polysilicium en travaillant à basse température présente l'inconvénient suivant: le recuit pour le développement en phase solide du film de silicium amorphe 3 doit être distinct du recuit d'activation électrique des impuretés formant la région de source 9 et la région de drain 10, ce qui complique le procédé de fabrication. En outre bien -que la partie des impuretés implantées par voie ionique dans le film de polysiliclum 4 soit présente aux frontières des grains dans le film The conventional method of manufacturing the polysilicon TFT transistor while working at low temperature has the following drawback: the annealing for the solid phase development of the amorphous silicon film 3 must be distinct from the electrical activation annealing of the impurities forming the source 9 and the drain region 10, which complicates the manufacturing process. In addition, the part of the ionically implanted impurities in the polysilicon film 4 is present at the grain boundaries in the film.
de polysicilium 4, il est difficile d'activer électrique- of polysicilium 4, it is difficult to activate electrical-
ment les impuretés présentes aux frontières des grains en procédant par recuit. C'est pourquoi, le rendement total impurities at the grain boundaries by annealing. That's why, total return
de l'activation des impuretés est faible. Les ions d'im- impurity activation is weak. The ions of im-
puretés de dopage sont nécessairement soumis dans une doping purities are necessarily submitted in a
certaine mesure à un effet de canal lors de l'implanta- certain extent to a canal effect during implanta-
tion ionique des impuretés dans le film de polysilicium 4. ionic contamination of the impurities in the polysilicon film 4.
C'est pourquoi après le recuit, les impuretés de la région de source 9 et de la région de drain 10 ne sont pas That is why after the annealing, the impurities of the source region 9 and the drain region 10 are not
activées uniformément.activated uniformly.
Un transistor TFT selon l'art anté- A TFT transistor according to the prior art
rieur pris comme référence est donné à titre d'exemple dans les articles de la 45ème Conférence de Japan Society of Applied Physics (1984) n0 14pA-4 jusqu'à 14p-A-6, PP. 407-408. Cette référence décrit un perfectionnement This reference is given as an example in the papers of the 45th Conference of Japan Society of Applied Physics (1984) No. 14pA-4 to 14p-A-6, PP. 407-408. This reference describes a refinement
à un transistor TFT au polysilicium dont les caractéristi- to a polysilicon TFT transistor whose characteristics
ques du transistor sont perfectionnées grace à un film de of the transistor are perfected thanks to a film of
polysilicium ultra-mince; ces perfectionnements concer- ultra-thin polysilicon; These improvements concern
nent l'effet de croissance des grains de cristaux en phase solide et les caractéristiques de conduction du film de polysilicium ultra-mince obtenu par oxydation the growth effect of the solid phase crystal grains and the conduction characteristics of the ultra-thin polysilicon film obtained by oxidation
thermique; un autre perfectionnement des caractéristi- thermal; another refinement of the characteristics
ques du transistor résulte du recuit de la structure dans une atmosphère d'hydrogène à une température de 400 C après formation d'un film de Si3N4 par un procédé of the transistor results from the annealing of the structure in a hydrogen atmosphere at a temperature of 400 ° C. after forming a Si 3 N 4 film by a process
CVD au plasma sur le transistor TFT au polysilicium ultra- Plasma CVD on the ultra-polysilicon TFT transistor
mince pour obtenir cette structure.thin to get this structure.
BUT ET RESUME DE L'INVENTION:PURPOSE AND SUMMARY OF THE INVENTION:
La présente invention a pour but de créer un procédé de fabrication d'un transistor en film mince qui supprime les inconvénients ci-dessus d'un It is an object of the present invention to provide a method of manufacturing a thin film transistor that overcomes the above disadvantages of a
transistor en film mince classique.conventional thin film transistor.
A cet effet, l'invention concerne un procédé de fabrication d'un transistor en film mince caractérisé en ce qu'on réalise un film semiconducteur polycristallin mince sur un support prédéterminé, on For this purpose, the invention relates to a method for manufacturing a thin-film transistor characterized in that a thin polycrystalline semiconductor film is produced on a predetermined support,
implante des ions prédéterminés dans le film semi-conduc- implements predetermined ions into the semiconductor film
teur polycristallin mince pour former un film semi-conduc- thin polycrystalline fiber to form a semi-conductive
teur amorphe mince, on réalise un film d'isolation de thin amorphous film, an insulation film of
porte et une électrode de porte sur le film semi-conduc- gate and a gate electrode on the semiconductor film.
teur amorphe mince, on forme une région de source et une région de drain en dopant des impuretés dans le film semi-conducteur amorphe mince en utilisant l'électrode de porte et le film isolant de porte comme masques, on recuit In the amorphous thin film, a source region and a drain region are formed by doping impurities in the thin amorphous semiconductor film using the gate electrode and the door insulating film as masks.
pour le développement en phase solide le film semi-conduc- for solid phase development the semiconductor film
teur amorphe mince et en même temps pour activer électri- amorphous and at the same time to activate
quement les impuretés et former la région de source et impurities and form the source region and
la région de drain.the drain region.
Selon le procédé décrit ci-dessus, le recuit pour le développement en phase solide du film semi-conducteur amorphe mince n'a pas à être distinct du recuit d'activation électrique des impureteés pour former la région de source et la région de drain. Le procédé de fabrication peut ainsi se simplifier. De plus, les impuretés des régions de source et de drain peuvent être activées uniformément par comparaison avec les According to the method described above, the annealing for the solid phase development of the thin amorphous semiconductor film does not have to be distinct from the electrical activation annealing of the impurities to form the source region and the drain region. The manufacturing process can thus be simplified. In addition, the impurities of the source and drain regions can be uniformly activated compared to the
transistors classiques.conventional transistors.
COURTE DESCRIPTION DES DESSINS:SHORT DESCRIPTION OF THE DRAWINGS:
La présente invention sera décrite de façon plus détaillée à l'aide des dessins annexés, dans lesquels: - les figures lA-lG sont des vues en The present invention will be described in more detail with the aid of the accompanying drawings, in which: FIGS. 1A-1G are views in
coupe schématique servant à expliquer les étapes de fabri- schematic section used to explain the manufacturing steps
cation d'un transistor TFT au polysilicium, classique, cation of a conventional polysilicon TFT transistor,
au cours d'un procédé connu à basse température. in a known low temperature process.
- les figures 2A-2C sont des vues en coupe servant à expliquer les étapes de fabrication d'un transistor TFT au polysilicium à canal n selon le FIGS. 2A-2C are sectional views for explaining the steps of manufacturing an n-channel polysilicon TFT transistor according to FIG.
procédé de l'invention.method of the invention.
DESCRIPTION DETAILLEE D'UN MODE DE REALISATION PREFERENTIEL: DETAILED DESCRIPTION OF A PREFERENTIAL EMBODIMENT:
Un procédé de fabrication d'un tran- A method of manufacturing a tran-
sistor TFT au polysilicium sera donné ci-après à titre polysilicon TFT sistor will be given below as
d'exemple d'un mode de réalisation du procédé de fabrica- example of an embodiment of the manufacturing process
tion selon l'invention en se reportant aux dessins. Dans according to the invention with reference to the drawings. In
les figures 2A-2C, on utilisera les mêmes références numé- FIGS. 2A-2C will use the same numerical references
riques qu'aux figures lA-lG pour désigner les mêmes élé- than the figures lA-lG to designate the same ele-
ments et dont la description détaillée ne sera pas reprise ments and the detailed description of which will not be repeated
le cas échéant.where appropriate.
On dépose un film de polysilicium o (2) d'une épaisseur d'environ 800 A selon le procédé LPCVD sur un support en verre 1 à une température comprise entre environ 580 C et 600 C en procédant comme à la A film of polysilicon o (2) with a thickness of approximately 800 A according to the LPCVD method is deposited on a glass support 1 at a temperature of between approximately 580 ° C. and 600 ° C., proceeding as in
figure lA.Figure lA.
On implante des ions Si+ dans le film de polysilicium (2) avec une énergie d'accélération de 40 keV et un dosage compris entre 1015 cm-2 à x 1015 cm -2 pour former un film de silicium amorphe 3 Si + ions are implanted in the polysilicon film (2) with an acceleration energy of 40 keV and a dosage of between 1015 cm-2 to 1015 cm -2 to form an amorphous silicon film 3
comme cela a été décrit à l'aide de la figure 1B. as has been described using Figure 1B.
Selon la figure 2A, on attaque une partie prédéterminée du film de silicium amorphe 3 pour obtenir un schéma prédéterminé. On dépose un film 5 de o silice SiO2 ayant une épaisseur de l'ordre de 1000 A en utilisant le procédé LPCVD; ce dépôt se fait sur toute la surface exposée, de la même manière que cela a été décrit à propos de la figure 1D. On projette un film 6 O de Mo d'une épaisseur de l'ordre de 3000 A à la surface According to FIG. 2A, a predetermined portion of the amorphous silicon film 3 is etched to obtain a predetermined pattern. A silica SiO 2 film having a thickness of about 1000 A is deposited using the LPCVD process; this deposit is made over the entire exposed surface, in the same manner as has been described with reference to FIG. 1D. A 6 O film of Mo with a thickness of the order of 3000 A is projected onto the surface
du film 5 de silice SiO2.SiO2 silica film.
Selon la figure 2B, on attaque séquentiellement des parties prédéterminées du film 6 de Mo et du film 5 de silice SiO2 pour former une électrode de porte 7 et un film d'isolation de porte 8 comme cela a été décrit à la figure 1E. Puis, on implante des ions P+ dans le film de silicium amorphe 3 en utilisant comme masques l'électrode de porte 7 et le film isolant de According to Fig. 2B, sequential portions of the Mo film 6 and the SiO 2 silica film 5 are sequentially etched to form a gate electrode 7 and a gate insulating film 8 as described in Fig. 1E. Then, P + ions are implanted in the amorphous silicon film 3 by using as masks the gate electrode 7 and the insulating film of
porte 8 (les ions de phosphore du film de silicium amor- gate 8 (the phosphorus ions of the amorphous silicon
phe 3 sont représentés par des petits cercles à la figure 2B). *À Le recuit se fait à une température de l'ordre de 600 C pour développer en phase solide le phe 3 are represented by small circles in Figure 2B). * The annealing is done at a temperature of about 600 C to develop in solid phase the
film de silicium amorphe 3 et former un film de polysili- amorphous silicon film 3 and form a polysilicon film
cium 4 comme représenté à la figure 2C. En m&me temps, les ions de phosphore, dopés, sont activés électriquement pour former la région de source 9 et la région de drain 10 de type n. Puis, on réalise un film 11 de silice SIO2 comme film de passivation et on réalise les électrodes 12 et 13 pour préparer un transistor TFT de polysilicium 4 as shown in FIG. 2C. At the same time, the doped phosphorus ions are electrically activated to form the source region 9 and the n-type drain region 10. Then, a film 11 of silica SIO2 is produced as a passivation film and electrodes 12 and 13 are produced to prepare a polysilicon TFT transistor.
à canal n de la même manière qu'à la figure 1G. n-channel in the same way as in Figure 1G.
Selon le mode de réalisation décrit According to the embodiment described
ci-dessus, la croissance en phase solide du film de sili- above, the solid phase growth of the silicone film
cium'amorphe 3 et l'activation des impuretés pour former la région de source 9 et la région de drain 10 peuvent se faire au cours d'une seule opération de recuit. C'est and the activation of the impurities to form the source region 9 and the drain region 10 can be accomplished in a single annealing operation. It is
pourquoi par comparaison avec le procédé classique repré- why compared to the conventional process
senté aux figures 1A-G1C, on peut supprimer une étape de 7. recuit, ce qui simplifie le procédé de fabrication. Au 1A-G1C, a step of annealing can be omitted, which simplifies the manufacturing process. the
cours du procédé de recuit décrit ci-dessus, le développe- during the annealing process described above, the development of
ment en phase solide du film de silicium amorphe 3 se fait solid phase of the amorphous silicon film 3 is
simultanément à l'activation des impuretés implantées. simultaneously with activation of implanted impurities.
C'est pourquoi, les impuretés de la région de source 9 et This is why the impurities of the source region 9 and
de la région de drain 10 peuvent être activées uniformé- of the drain region 10 can be activated uniformly
ment par comparaison avec un transistor classique. compared to a conventional transistor.
Dans le procédé de recuit décrit ci- In the annealing process described above
dessus, les noyaux des cristaux tendent à se former dans above, the nuclei of crystals tend to form in
les régions d'implantation ioniques de phosphore à l'in- regions of ion implantation of phosphorus in the
térieur du film de silicium amorphe 3 lors de la croissan- inside the amorphous silicon film 3 when growing
ce en phase solide du film 3. Le développement des noyaux this in solid phase of film 3. The development of nuclei
pour former de petits cristaux, puis des grains de cris- to form small crystals, then grains of crystals
taux de grandes dimensions augmente ainsi la dimension des grains de cristaux de la région de source 9 et de la rate of large size thus increases the crystal grain size of the source region 9 and the
région de drain 10 par comparaison avec les régions corres- drain region 10 compared to the corresponding regions
pondantes du transistor classique. C'est pourquoi comme la surface des frontières des grains est diminuée par comparaison avec celle d'un transistor classique, on peut of the classical transistor. This is why as the surface of the grain boundary is decreased compared to that of a conventional transistor, it is possible to
efficacement activer les impuretés d'une manière qui cor- effectively activate impurities in a way that
respond à la diminution de la surface des frontières des grains. En utilisant de petits cristaux comme semences de cristaux, le développement des cristaux progresse suivant une direction parallèle à la surface du film de silicium amorphe 3. La dimension des grains des cristaux du film de polysilicium 4 obtenu par le développement en phase solide décrit cidessus dans la région de canal 4a corresponds to the decrease of the surface of the borders of the grains. By using small crystals as seed crystals, the development of the crystals proceeds in a direction parallel to the surface of the amorphous silicon film 3. The crystal grain size of the polysilicon film 4 obtained by the solid phase development described above in FIG. the channel region 4a
(figure 2C) est supérieure à celle d'un transistor clas- (FIG. 2C) is greater than that of a conventional transistor
sique. Un canal est réalisé dans la région de canal lors de la mise en oeuvre du transistor TFT. C'est pourquoi dans ce mode de réalisation, la mobilité des porteurs du transistor TFT est plus grande que celle d'un transistor if that. A channel is made in the channel region during the implementation of the TFT transistor. This is why in this embodiment, the mobility of the carriers of the TFT transistor is greater than that of a transistor
TFT classique.Classic TFT.
Dans le mode de réalisation ci-dessus, comme les impuretés sont implantées sous forme d'ions pour constituer la région de source 9 et la région de drain 10 apres implantation du film de polysilicium 2 avec des ions Si+ pour former le film de silicium amorphe 3, il n'y a pratiquement pas d'effet de canal pour les impuretés ainsi implantées. Le profil des impuretés implantées dans le transistor TFT selon ce mode de réalisation est plus uniforme que celui du transistor TFT classique. C'est pourquoi, les impuretés de la région de source 9 et de la region de drain 10 peuvent être activées de façon plus In the above embodiment, as the impurities are implanted as ions to constitute the source region 9 and the drain region 10 after implantation of the polysilicon film 2 with Si + ions to form the amorphous silicon film 3, there is virtually no channel effect for the impurities thus implanted. The profile of the impurities implanted in the TFT transistor according to this embodiment is more uniform than that of the conventional TFT transistor. Therefore, the impurities of the source region 9 and the drain region 10 can be activated more
uniforme que dans le transistor TFT classique. uniform than in the conventional TFT transistor.
La présente invention est donnée à titre d'exemple dans le mode de réalisation particulier The present invention is given by way of example in the particular embodiment
décrit ci-dessus sans que ce mode de réalisation ne cons- described above without this embodiment constituting
titue une limitation. Différentes variantes et modifica- is a limitation. Different variants and modifications
tions peuvent être faites dans le cadre et dans l'esprit de l'invention. Par exemple, on peut utiliser des ions d'un élément électriquement inactif tel que F+ à la place tions may be made within the scope and spirit of the invention. For example, ions of an electrically inactive element such as F + may be used instead
de Si+ comme source-d'implantation d'ions pour transfor- of Si + as a source-of ion implantation for transfor-
mer le film de polysilicium 2 en un film amorphe. La source d'implantation d'ions formant la région de source 9 et la région de drain 10 n'est pas limitée non plus à P+ mais peut correspondre aux ions d'autres éléments le cas échéant. De plus, la matière de l'électrode de porte 7 peut être un autre métal réfractaire tel que par exemple sea the polysilicon film 2 into an amorphous film. The ion implantation source forming the source region 9 and the drain region 10 is not limited either to P + but may correspond to the ions of other elements as appropriate. In addition, the material of the gate electrode 7 may be another refractory metal such as for example
W comprenant Mo ou encore un siliciure d'un métal réfrae- W including Mo or a silicide of a metal refra-
taire. Le film de polysilicium 2 peut être remplacé par un autre film mince semi-conducteur polycristallin. Le silent. The polysilicon film 2 can be replaced by another thin polycrystalline semiconductor film. The
film de polysilicium 2 peut être obtenu par un autre pro- polysilicon film 2 can be obtained by another
cedé que celui du procédé de décomposition par décharge à l'arc (procédé de plasma CVD) à la place du procédé LPCVD. Ainsi, le procédé de décomposition à décharge par arc permet de réaliser un film de polysilicium 2 à une than the arc discharge decomposition process (CVD plasma process) in place of the LPCVD process. Thus, the method of decomposition by arc discharge makes it possible to produce a film of polysilicon 2 at a
température égale ou inférieure à 2000C. temperature equal to or less than 2000C.
RE VE N D I CA TI 0 N SRE VE N D I CA TI 0 N S
) Procédé de fabrication d'un tran- ) Method of manufacturing a tran-
sistor en film mince caractérisé en ce qu'on réalise un film semiconducteur polycristallin (2) sur un support prédéterminé (1), on implante des ions prédéterminés dans le film semi-conducteur polycristallin mince pour former un film semi-conducteur amorphe mince (3) , on réalise un film d'isolation de porte (8) et une électrode de porte (7) sur le film semi-conducteur amorphe (4), on dope des impuretés formant la région de source (9) et la région de drain (10) dans le film semi-conducteur amorphe (4) en utilisant l'électrode de porte (7) et le film isolant de porte (8) comme des masques, et on effectue un recuit pour thin film sistor characterized in that a polycrystalline semiconductor film (2) is made on a predetermined support (1), predetermined ions are implanted in the thin polycrystalline semiconductor film to form a thin amorphous semiconductor film (3). ), a gate insulating film (8) and a gate electrode (7) are made on the amorphous semiconductor film (4), impurities forming the source region (9) and the drain region are doped. (10) in the amorphous semiconductor film (4) using the gate electrode (7) and the gate insulating film (8) as masks, and annealing is performed.
développer en phase solide le film semi-conducteur amor- developing in solid phase the amorphous semiconductor film
phe mince et en même temps pour activer électriquement les impuretés et former la région de source et la région thin phe and at the same time to electrically activate the impurities and form the source region and region
de drain (9, 10).drain (9, 10).
) Procédé selon la revendication 1, Method according to claim 1,
caractérisé en ce que le film semi-conducteur polycris- characterized in that the semiconductor polycrystalline film
tallin (2) est un film de polysilicium. tallin (2) is a polysilicon film.
) Procédé selon la revendication 2, caractérisé en ce que les ions sont des ions Si+ suivant Process according to Claim 2, characterized in that the ions are Si + ions according to
-2 15 -2-2 15 -2
un dosage de 1015 cm2 à 5 x 1015cm2 4 ) Procédé selon l'une quelconque a dosage of 1015 cm 2 to 5 x 1015 cm 2 4) Method according to any one
des revendications 2 ou 3, caractérisé en ce que le film Claims 2 or 3, characterized in that the film
de polysicilium (2) est réalisé par le procédé de dépôt à la vapeur chimique, à basse pression sur un support, à polysilicon (2) is produced by the chemical vapor deposition method, at low pressure on a support, at
une température comprise entre 580 C et 600 C. a temperature of between 580 C and 600 C.
) Procédé selon l'une quelconque ) Method according to any one
des revendications 1 à 4, caractérisé en ce que le sup- Claims 1 to 4, characterized in that the
port prédéterminé (1) est un support en verre. predetermined port (1) is a glass support.
6 ) Transistor en film mince TFT, caractérisé en ce qu'il est obtenu par la mise en oeuvre 6) TFT thin film transistor, characterized in that it is obtained by the implementation
du procédé selon l'une quelconque des revendications 1 à 5. process according to any one of claims 1 to 5.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59241239A JPH0824184B2 (en) | 1984-11-15 | 1984-11-15 | Method for manufacturing thin film transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2573248A1 true FR2573248A1 (en) | 1986-05-16 |
FR2573248B1 FR2573248B1 (en) | 1991-06-21 |
Family
ID=17071271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR858516906A Expired - Lifetime FR2573248B1 (en) | 1984-11-15 | 1985-11-15 | PROCESS FOR MANUFACTURING A THIN FILM TRANSISTOR AND TRANSISTOR THUS MANUFACTURED |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPH0824184B2 (en) |
KR (1) | KR930010978B1 (en) |
CN (1) | CN85109088A (en) |
DE (1) | DE3540452C2 (en) |
FR (1) | FR2573248B1 (en) |
GB (1) | GB2167899B (en) |
NL (1) | NL194524C (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5242507A (en) * | 1989-04-05 | 1993-09-07 | Boston University | Impurity-induced seeding of polycrystalline semiconductors |
US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
JP3556679B2 (en) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | Electro-optical device |
US5403756A (en) * | 1991-11-20 | 1995-04-04 | Sharp Kabushiki Kaisha | Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor |
KR950003235B1 (en) * | 1991-12-30 | 1995-04-06 | 주식회사 금성사 | Semiconductor device structure |
JP3587537B2 (en) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US5985741A (en) | 1993-02-15 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
KR100612853B1 (en) * | 2004-07-21 | 2006-08-14 | 삼성전자주식회사 | Si based material layer having wire type silicide and method of forming the same |
CN104409635B (en) | 2014-12-16 | 2017-02-22 | 京东方科技集团股份有限公司 | Organic thin film transistor and manufacturing method thereof, array substrate, and display unit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4177084A (en) * | 1978-06-09 | 1979-12-04 | Hewlett-Packard Company | Method for producing a low defect layer of silicon-on-sapphire wafer |
US4463492A (en) * | 1981-09-30 | 1984-08-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS558026A (en) * | 1978-06-30 | 1980-01-21 | Matsushita Electric Ind Co Ltd | Semi-conductor device manufacturing method |
JPS59165451A (en) * | 1983-03-11 | 1984-09-18 | Toshiba Corp | Manufacture of semiconductor device |
JPS61191070A (en) * | 1985-02-20 | 1986-08-25 | Toshiba Corp | Manufacture of semiconductor device |
-
1984
- 1984-11-15 JP JP59241239A patent/JPH0824184B2/en not_active Expired - Lifetime
-
1985
- 1985-10-16 KR KR1019850007608A patent/KR930010978B1/en not_active IP Right Cessation
- 1985-11-11 GB GB08527737A patent/GB2167899B/en not_active Expired
- 1985-11-13 NL NL8503123A patent/NL194524C/en not_active IP Right Cessation
- 1985-11-14 DE DE3540452A patent/DE3540452C2/en not_active Expired - Fee Related
- 1985-11-15 CN CN198585109088A patent/CN85109088A/en active Pending
- 1985-11-15 FR FR858516906A patent/FR2573248B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4177084A (en) * | 1978-06-09 | 1979-12-04 | Hewlett-Packard Company | Method for producing a low defect layer of silicon-on-sapphire wafer |
US4463492A (en) * | 1981-09-30 | 1984-08-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state |
Non-Patent Citations (3)
Title |
---|
APPLIED PHYSICS LETTERS * |
JAPANESE JOURNAL OF APPLIED PHYSICS. SUPPLEMENTS * |
JOURNAL OF APPLIED PHYSICS * |
Also Published As
Publication number | Publication date |
---|---|
GB2167899B (en) | 1988-04-27 |
JPS61119079A (en) | 1986-06-06 |
KR860004455A (en) | 1986-06-23 |
JPH0824184B2 (en) | 1996-03-06 |
NL194524B (en) | 2002-02-01 |
GB8527737D0 (en) | 1985-12-18 |
NL8503123A (en) | 1986-06-02 |
CN85109088A (en) | 1986-08-27 |
NL194524C (en) | 2002-06-04 |
KR930010978B1 (en) | 1993-11-18 |
DE3540452A1 (en) | 1986-06-05 |
FR2573248B1 (en) | 1991-06-21 |
GB2167899A (en) | 1986-06-04 |
DE3540452C2 (en) | 1999-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
KR100662494B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
JP2616741B2 (en) | Method for manufacturing polycrystalline silicon-germanium thin film transistor | |
JPH0799321A (en) | Method and device for manufacturing thin-film semiconductor element | |
US6391747B1 (en) | Method for forming polycrystalline silicon film | |
JP2000223419A (en) | Method of forming single crystal silicon layer, and semiconductor device and manufacture thereof | |
JPS60245172A (en) | Insulated gate type semiconductor device | |
FR2573248A1 (en) | METHOD FOR MANUFACTURING A THIN FILM TRANSISTOR AND TRANSISTOR THUS MANUFACTURED | |
JP3575698B2 (en) | Method for manufacturing polycrystalline semiconductor device | |
KR930010093B1 (en) | Forming method of semiconductor thin film | |
KR100317639B1 (en) | Thin film transistor, liquid crystal display device and the method of fabricating the same | |
KR100317640B1 (en) | Thin film transistor and the method of fabricating the same | |
JP3186182B2 (en) | Thin film semiconductor device and method of manufacturing the same | |
JP2864623B2 (en) | Method for manufacturing semiconductor device | |
EP4235765A2 (en) | Improved method for manufacturing an integrated circuit comprising an nmos transistor and a pmos transistor | |
JPH0562899A (en) | Formation of semiconductor thin film | |
JP2682797B2 (en) | Method for manufacturing polycrystalline thin film transistor | |
JPH06232117A (en) | Formation of insulating film and manufacture of semiconductor device using this film | |
JP2000286211A (en) | Method for manufacturing thin-film semiconductor device | |
KR100659911B1 (en) | The method of fabricating poly crystaline silicon and the thin film transistor fabricating method of the same | |
Higashi et al. | Development of high-performance polycrystalline silicon thin-film transistors (TFTs) using defect control process technologies | |
JP4031021B2 (en) | Method for manufacturing thin film transistor | |
KR100447893B1 (en) | Method for fabricating of Thin film transistor | |
JPH088440A (en) | Thin film transistor and its manufacture | |
JPS63283068A (en) | Manufacture of thin-film transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ST | Notification of lapse |