FR2523390A1

FR2523390A1 - Appareil de masquage d'informations d'image

Info

Publication number: FR2523390A1
Application number: FR8304068A
Authority: FR
Inventors: Hajime Yoshida
Original assignee: Hajime Industries Ltd
Current assignee: Hajime Industries Ltd
Priority date: 1982-03-11
Filing date: 1983-03-11
Publication date: 1983-09-16
Also published as: AU552192B2; GB2119198B; AU1201683A; GB2119198A; CA1193000A; DE3308195A1; FR2523390B1; US4569079A; JPS58156273A; GB8306253D0; DE3308195C2

Abstract

L'INVENTION CONCERNE UN APPAREIL DE MASQUAGE D'INFORMATIONS D'IMAGE UTILISABLE AVEC UN APPAREIL DE TRAITEMENT D'INFORMATIONS D'IMAGE DANS LEQUEL UN SIGNAL FOURNI PAR L'ECRAN CIBLE D'UNE CAMERA DE TELEVISION EST DIVISE EN UNE MATRICE DANS LES DIRECTIONS HORIZONTALE ET VERTICALE ET LES SIGNAUX DIVISES DANS LA MATRICE SONT TRAITES. IL COMPREND UN CIRCUIT MEMOIRE 7 AYANT LE MEME NOMBRE D'ELEMENTS DE MEMOIRE QU'IL Y A DE SIGNAUX DIVISES DANS LA MATRICE, DES MOYENS DESTINES A BALAYER LES ADRESSES DES ELEMENTS DE MEMOIRE EN SYNCHRONISME AVEC LE BALAYAGE DANS LA CAMERA DE TELEVISION 1, DES MOYENS DE STOCKAGE PREALABLE DE SIGNAUX PERMETTANT DE DETERMINER LESQUELS DES SIGNAUX D'INFORMATIONS D'IMAGE DOIVENT ETRE TRAITES OU NON, DES MOYENS DE GENERATION D'UN SIGNAL DE COMMANDE 13 A PARTIR DU SIGNAL FOURNI PAR LE CIRCUIT MEMOIRE 7 POUR DETERMINER QUEL SIGNAL D'INFORMATIONS D'IMAGE EST UTILISE OU NON EN REPONSE AU BALAYAGE DE L'ECRAN 1P DE LA CAMERA DE TELEVISION, ET DES MOYENS CONTROLANT LE PASSAGE DU SIGNAL DE LA CAMERA DE TELEVISION 1 A L'APPAREIL DE TRAITEMENT 4 EN FONCTION DUDIT SIGNAL DE COMMANDE. APPLICATION : MASQUAGE ELECTRONIQUE DE L'IMAGE D'UN OBJET CAPTE PAR UNE CAMERA DE TELEVISION.

Description

La présente invention concerne de manière générale un appa-

reil de masquage d'informations d'image qui comprend une caméra

de télévision de prise d'image, et a trait notamment à un appa-

reil de masquage d'informations d'image à l'aide duquel un mas-

quage électronique est appliqué à l'image d'un objet prise par la

caméra de télévision lors de la prise de cette image par la camé-

ra de télévision.

Récemment, divers systèmes de traitement d'images ou systè-

mes de contrôle de défauts utilisant des caméras de télévision ont été proposés et mis en pratique progressivement En outre,

dans la pratique, on utilise non seulement une caméra de télévi-

sion équipée d'un tube de prise d'image mais aussi des caméras de télévision équipées de détecteurs d'images à l'état solide Dans le cas d'une telle caméra de télévision, il se peut, par exemple, que certaines parties de son écran de prise d'image tel qu'un écran cible n'aientpas besoin d'être traitées pour former une image, c'est-à-dire que seules les informations d'image provenant de sa partie désirée doivent être mises sous forme numérique Dans ce

cas, si on utilise un ordinateur (CPU) comme système de traite-

ment, on pourrait utiliser les données provenant seulement des zones intéressées grâce à son logiciel par exemple Toutefois, dans un tel cas, lorsque la forme de la section devant être mise sous forme numérique pour être utilisée ou qui ne doit pas être traitée change fréquemment, on se trouve face à une complication

en ce qu'il faut changer le logiciel pour chaque cas.

Par conséquent, un objet principal de la présente invention est de réaliser un appareil de masquage d'informations d'image utilisables avec un système de traitement d'informations d'image qui permet le masquage électronique des portions,dont onn'apas besoin,de l'écran cible, par exemple d'une caméra de télévision,

et ce de manière très simple.

Selon un aspect, la présente invention a pour objet un appa-

reil'de masquage d'informations d'image utilisables avec un appa-

reil de traitement d'informations d'image dans lequel le signal d'informations d'image provenant d'un écran cible d'une caméra de télévision est divisé selon une matrice en directions horizontale et verticale et les signaux divisés selon cette matrice sont traités, cet appareil comprenant: un circuit mémoire comprenant le même nombre d'éléments de mémoire qu'il y a signaux d'informations d'image divisés dans la matrice; des moyens de balayage destinés à explorer les adresses des éléments de mémoire du circuit mémoire en synchronisme avec le balayage de ladite caméra de télévision;

des moyens de stockage préliminaire de signaux, qui permet-

tent de déterminer lesquels des signaux d'informations d'image ont été traités ou non, sur des éléments de mémoire du circuit

mémoire dont les adresses correspondent aux signaux d'informa-

tions d'images respectivement; des moyens de génération d'un signal de commande à partir du

signal d'informations provenant du circuit mémoire pour détermi-

ner quel signal d'informations d'image a été utilisé ou non en réponse au balayage de l'écran-cible de la caméra de télévision et des moyens destinés à contrôler la transmission du signal d'informations d'image de la caméra de télévision à l'appareil de

traitement sur la base du signal de commande.

Une forme d'exécution de la présente invention est décrite ci-après à titre d'exemple, en référence aux dessins annexés dans lesquels: la figure 1 est un schéma synoptique d'un appareil de traitement d'informations d'image connu utilisant une -caméra de télévision; la figure 2 est un schéma synoptique représentant un autre

appareil de traitement d'informations d'image connu utili-

sant une caméra de télévision; la figure 3 est un schéma synoptique d'un exemple de l'appareil de masquage d'informations d'image conforme à la présente invention, appareil pouvant être utilisé avec l'appareil représenté sur la figure 1 par exemple;

la figure 4 est une vue en plan de l'écran de prise d'ima-

ge de la caméra de télévision utilisée dans la présente invention; les figures 5 A à 5 E sont respectivement des formes d'onde permettant d'expliquer le fonctionnement de la présente invention; et la figure 6 est un schéma synoptique d'une variante de réalisation de la présente invention.

Avant de procéder à une description de la présente inven-

tion, pour la faire mieux comprendre, on va décrire tout d'abord deux exemples d'appareils de traitement d'informations d'image

connus utilisant une caméra de télévision, en référence aux figu-

res 1 et 2.

Dans la réalisation représentée sur la figure 1, les infor-

mations d'image ou le signal de données relatif à un objet (non représenté) capté par une caméra de télévision 1 est amplifié par un amplificateur 2, dont la sortie est-transmise à un comparateur 3, qui permet d'obtenir des signaux d'informations binaires tels que signaux blanc et noir, qui sont transmis ensuite à une unité de traitement 4 constituée par exemple par un ordinateur qui les

traite pour obtenir une image Par contre, dans le mode de réali-

sation représenté sur la figure 2, analogue à celui de la figure

1, le signal d'informations d'image fourni par la caméra de télé-

vision 1 est appliqué à l'amplificateur 2 en vue de son amplifi-

cation, le signal analogique sortant de celui-ci étant mis sous forme numérique par un convertisseur analogique-numérique 5, le signal numérique fourni par celui-ci étant traité dans l'unité de

traitement 4, telle qu'un ordinateur analogue à celui de la figu-

re 1 On va décrire un mode de réalisation de l'appareil de mas-

quage d'informations d'image selon la présente invention, en se référant à la figure 3, pour le cas d'utilisation avec l'appareil

de traitement d'informations d'image représenté sur la figure 1.

La figure 4 représente un exemple de l'écran de conversion photoélectrique de la caméra de télévision 1 utilisée dans la présente invention, c'est-à-dire son écran de prise d'image 1 P. Dans ce cas, 8 x 8 = 64 éléments détecteurs d'image sont disposés selon une matrice pour constituer l'écran cible ou l'écran de

prise d'image IP.

On'va décrire d'abord l'écran de prise d'image 1 P de la ca-

méra de télévision 1 en se référant à la figure 4 Sur cette figure 4, les lignes respectives formant les rangées dans le sens horizontal x de l'écran de prise d'image sont constituées par 8 éléments détecteurs al a 8, bl b 8,, hl h 8, tandis que les lignes respectives formant les colonnes dans la direction verticale y sont constituées chacune de huit éléments détecteurs al hl, a 2 h 2,, a 8 h 8 L'écran cible 1 P comprend en pratique un grand nombre d'éléments détecteurs, par exemple

300 x 200, mais pour faciliter la description, le nombre repré-

senté à titre d'exemple sur la figure 4 est de 8 x 8 = 64.

Or, dans le mode de réalisation de la présente invention représenté sur la figure 3, on retrouve une caméra de télévision

1, un amplificateur 2, un comparateur 3 et une unité de traite-

ment 4 comme pour le cas de la figure 1, mais on intercale cette fois entre la sortie du comparateur 3 et l'entrée de l'unité de traitement 4 un appareil de masquage de données ou d'informations

d'image MA conforme à la présente invention.

On va décrire maintenant cet appareil de masquage MA.

L'appareil MA comprend un circuit ET 6, un circuit mémoire 7, un commutateur manuel 8, un inverseur 9, des circuits de séparation de signaux de synchronisation horizontale et verticale 10 et 11, un

compteur binaire 12, un générateur d'horloge 13, un compteur bi-

naire 14, des inverseurs 15, 16, un circuit OU 17 et un interrup-

teur de commande manuel 18.

Ceci étant, la sortie du comparateur 3 est appliquée sur une borne d'entrée d'un circuit ET 6, dont la sortie est fournie à l'unité de traitement 4 Sur l'autre borne d'entrée du circuit ET 6 est appliquée directement par l'intermédiaire du commutateur 8 ou de l'inverseur 9 la sortie du circuit mémoire 7 qui comprend

un nombre d'éléments de mémoire correspondant au nombre d'élé-

ments d'image al h 8 Comme circuit mémoire 7, on peut utili-

ser par exemple une mémoire lecture/écriture mais, lorsque le

nombre d'éléments de mémoire est important par rapport aux don-

nées stockées, il convient d'utiliser une mémoire vive par exem-

ple comme circuit mémoire 7, et, par conséquent dans la descrip-

tion qui suit, on suppose qu'une mémoire vive a été utilisée.

En d'autres termes, grâce à la construction du contenu mémoire de ce circuit mémoire 7, le circuit ET 6 fonctionne pour envoyer ou ne pas envoyer le signal de sortie du comparateur 3 sur l'unité de traitement 4 Par conséquent, la capacité du circuit mémoire 7, ou le nombre de ces éléments de mémoire, est différente selon

la division de l'écran cible ou d'image 1 P de la caméra de télé-

vision 1 en tant d'éléments d'image Dans cet exemple de la pré-

sente invention, comme on le voit sur la figure 4, l'écran cible 1 P est constitué de 8 x 8 = 64 éléments détecteurs disposés en forme de matrice, et par conséquent, une capacité de 64 bits du

circuit mémoire 7 sera suffisante Toutefois, si le nombre d'élé-

ments détecteurs de l'écran cible 1 P est plus important, par

exemple de 300 x 200, le circuit mémoire 7 aura besoin d'une ca-

pacité de stockage de plus de 60 K bits.

Dans la caméra de télévision 1, le balayage se fait normale-

ment selon la séquence d'éléments détecteurs al a 8, bl b 8,, hl h 8 de l'écran cible 1 P, comme le montre la figure 4 Dans un tel cas, si les signaux d'informations d'image d'une seule zone limitée de l'écran cible 1 P, par exemple, la zone hachurée sur la figure 4, contenant les éléments détecteurs c 3,

c 4, d 3, d 4, e 3, e 4, e 5, e 6, f 3, f 4, f 5 et f 6 doivent être trai-

tés, selon la présente invention, les autres parties de l'écran

1 P sont masquées pour que les signaux d'informations d'image pro-

venant de ces parties ne soient pas envoyés sur l'unité de trai-

tement 4.

Selon la présente invention, ce masquage s'effectue essen-

tiellement grâce à la fonction du circuit mémoire 7, laquelle sera expliquée ci-après en référence à la figure 3 Du fait que le signal d'informations d'image (signal vidéo composite) fourni par la caméra de télévision 1 contient normalement le signal de

l'image de l'écran cible entier 1 P ainsi que des signaux de syn-

chronisation horizontale et verticale, alors que le signal d'informations d'image fourni par la caméra de télvision 1 est

appliqué sur le comparateur 3 par l'intermédiaire de l'amplifica-

teur 2, ce même signal est appliqué en même temps au circuit de

séparation du signal de synchronisation horizontale 10 et au cir-

cuit de séparation du signal de synchronisation verticale 11,

dans lesquels les signaux de synchronisation horizontale et ver-

ticale HD et VD sont séparés ou extraits respectivement du signal d'informations d'image. Ensuite, le signal de synchronisation horizontaleséparé HD

est appliqué sur la borne d'entrée d'horloge d'un compteur binai-

re 12, la sortie de ce compteur 12 étant appliquée sur la borne d'entrée d'adresses supérieures parmi les bornes d'entrée

d'adresses du circuit mémoire 7 Par ailleurs, le signal d'impul-

sions d'horloge fourni par le générateur d'horloge 13 est appli-

qué sur la borne d'entrée d'horloge du compteur binaire 14 et le signal de sortie de celui-ci est appliqué sur la borne d'entrée

d'adresses inférieures du circuit mémoire 7.

On va décrire maintenant ce qui précède à l'aide du diagram-

me des formes d'onde de la figure 5 Les figures SA et 5 B repré-

sentent respectivement le signal de synchronisation verticale VD

et le signal de synchronisation horizontale HD provenant respecti-

vement des circuits 11 et 10 Dans le cas de l'exemple de la pré-

sente invention, l'écran cible 1 P est constitué d'un nombre rela-

tivement restreint d'éléments détecteurs, par exemple 8 x 8 = 64 éléments disposés en forme de matrice pour la commodité, ce qui

simplifie l'explication des fonctions de la présente invention.

Normalement, le signal de synchronisation horizontale HT est produit à la fin d'un balayage horizontalede l'écran cible 1 P, tandis que le signal de synchronisation verticale VD est produit à la fin de tous les balayages d'un écran cible 1 P, de sorte que

les explications suivantes seront données sous le même concept.

Du fait que, selon la présente invention, on prend comme exemple un écran cible ou une matrice d'éléments détecteurs 1 P constituée de 8 x 8 = 64 éléments, comme le montrent les figures A et 5 B, pendant la durée Tv entre les signaux de synchronisa-

tion verticale consécutifs VD, 8 signaux de synchronisation hori-

zontale HD sont produits Par conséquent, lorsque le signal de synchronisation horizontale HD fourni par le circuit 10 est appliqué sur la borne d'entrée d'horloge du compteur binaire 12 et que le signal binaire de sortie de celui-ci est appliqué sur la borne d'adresses supérieure du circuit mémoire 7, les adresses respectives du circuit mémoire 7 ainsi désignées représentent les éléments détecteurs al a 8, bl b 8,, hl h 8 dans la direction des colonnes ou direction verticale y de la matrice

d'éléments détecteurs 1 P représentée sur la figure 4.

On va expliquer maintenant la manière de déterminer l'adres-

se inférieure du circuit mémoire 7, laquelle désigne la direction des rangées ou direction horizontale x des éléments détecteurs de la matrice 1 P de la figure 4 Le générateur d'horloge 13, qui

fournit le signal d'horloge au compteur binaire 14, lequel dési-

gne les adresses inférieures du circuit mémoire 7, a une période d'oscillation préréglée pour produire 8 impulsions pendant une

durée Th du signal de synchronisation horizontale HD Pour assu-

rer une génération d'horloge précise, on peut utiliser comme générateur 13 un générateur à quartz Autrement, si les signaux d'horloge sont disponibles à la sortie de la caméra de télévision 1, on peut utiliser ces signaux Or, le signal de synchronisation verticale VD est appliqué sur un inverseur 15 pour inverser sa polarité pour obtenir un signal VD comme le montre la figure 5 C, ce signal étant appliqué par l'intermédiaire d'une porte OU 17

sur la borne de validation du générateur d'horloge 13 Par consé-

quent, comme le montre la figure 5 C, lorsque le signal de syn-

chronisation verticale inversé VD devient positif à l'instant tl, le générateur d'horloge 13 commence à produire l'impulsion d'horloge CK, représentée sur la figure 5 E Par conséquent, comme on l'a déjà signalé, 8 impulsions d'horloge CK sont produites pendant chaque durée Th du signal de synchronisation horizontale HD On fait remarquer ici que, bien que l'instant tl soit le même sur les figures 5 A à 5 E afin de rendre plus clair la relation entre les signaux respectifs, la base de temps est agrandie sur les figures 5 C à 5 E par rapport à celle des figures 5 A à 5 B En outre, la borne d'entrée de validation de ce générateur d'horloge

13 reçoit le signal de synchronisation horizontale in-

versé HD, lequel a été inversé en polarité par un inverseur 16, comme le montre la figure 5 D, et qui est appliqué sur l'autre borne d'entrée de la porte OU 17 Par conséquent, le générateur

d'horloge 13 est également commandé par le signal de synchronisa-

tion horizontale pour produire 8 impulsions d'horloge CK toujours

et de manière précise pendant la durée Th du signal de synchroni-

sation horizontale. Cette impulsion d'horloge CK est appliquée sur la borne d'entrée d'horloge du compteur 14, dont le signal binaire de sortie est appliqué sur la borne d'entrée d'adresses inférieures du circuit mémoire 7 afin de désigner les adresses inférieures de

celui-ci Cela veut dire que les adresses des 8 éléments détec-

teurs dans la direction horizontale x de la matrice d'éléments détecteurs ou de l'écran cible 1 P représenté sur la figure 4,

sont désignées par le circuit mémoire 7.

Ainsi, en réponse (en synchronisme) aux balayages de la caméra de télévision 1, les adresses des éléments de mémoire du

circuit mémoire 7 sont balayées.

En outre, le compteur 12 qui désigne les adresses supérieu-

res du circuit mémoire 7 est remis à zéro à la fin de chaque balayage complet de l'écran cible entier 1 P parce que le signal

de synchronisation verticale inversé VD fourni par l'inverseur 15-

est appliqué sur sa borne d'entrée de mise à zéro.

Dans l'exemple donné ci-dessus de la présente invention, la division de l'écran cible 1 P dans les directions verticale et horizontale est limitée à 8 x 8 = 64, de sorte qu'un bus d'adresses constitué de 3 bits pour les adresses supérieures et de 3 bits pour les adresses inférieures, ce qui fait un total de

6 bits dans le circuit mémoire 7, sera suffisant.

On va donner maintenant des explications supplémentaires en

ce qui concerne le circuit mémoire 7 Le commutateur 18 représen-

té sur la figure 3 est un commutateur de commande manuel per-

mettant de commander la lecture et l'écriture du circuit mémoire

7 Dans ce cas, lorsque le commutateur 18 est mis sur le c 6 té po-

sitif 18 P, le mode lecture est établi et lorsque le commutateur 18 est mis sur le côté 18 G relié à la masse, le mode écriture est établi, respectivement Supposons que le commutateur 18 est mis sur le côté 18 G, lequel est le côté lecture, comme le montre la figure 3, dans cet exemple de la présente invention, le signal d'informations binaires provenant du comparateur 3 est appliqué sur la borne d'entrée d'informations du circuit mémoire 7, de sorte que les signaux binaires (niveaux bas ou haut) fournis par le comparateur 3 en réponse au balayage de l'écran cible 1 P de la caméra de télévision 1 sont envoyés dans les éléments de mémoire

respectifs du circuit mémoire 7 o ils sont stockés.

Or, on suppose que parmi les 8 x 8 = 64 éléments détecteurs ou éléments d'image de l'écran cible 1 P, les éléments d'image c 3, c 4, f 5 et f 6 de la zone hachurée de la figure 4 sont noirs tandis que les autres éléments d'image sont blancs Lorsque cet

écran cible 1 P de la caméra de télévision 1 est balayé, le compa-

rateur 3 émet des signaux d'informations d'image parmi lesquels les signaux relatifs aux éléments d'image précités c 3, c 4 f 5 et f 6 dans la portion hachurée sont au niveau bas tandis que les signaux relatifs aux éléments d'image restantssont au niveau haut Ainsi, des signaux d'informations d'image sont fournis à la borne d'entrée d'informations du circuit mémoire 7 A cet instant, comme on l'a déjà mentionné, du fait que la borne d'entrée de commande du circuit mémoire 7 est branchée sur le côté écriture 18 G du commutateur 18, les informations de niveau haut ou de niveau bas fournies par le comparateur 3 sont stockées respectivement sur les éléments de mémoire respectifs du circuit de mémoire 7 portant les adresses correspondant aux éléments

d'image de l'écran cible IP qui est divisé en 8 x 8 = 64 Ensui-

te, si le commutateur 18, qui est relié h la borne d'entrée de commande du circuit mémoire 7, est mis sur le côté lecture 18 P et que le commutateur d'inversion manuel 8, qui est relié à la borne

de sortie d'informations du circuit mémoire 7, est relié à l'in-

verseur 9, le signal de sortie (données) du circuit mémoire 7 peut être appliqué comme signal inversé à l'autre borne d'entrée du circuit ET 6 Dans ces conditions, si la caméra de télévision 1 commence son opération de prise d'image et que les éléments d'image c 3, c 4 f 5 et f 6 de la zone hachurée de l'écran cible 1 P sont balayés, les signaux de niveau haut sont fournis à une borne d'entrée du circuit ET 6 par le comparateur 3 Ainsi, seuls

les signaux de sortie du comparateur 3 correspondant aux informa-

tions d'image des éléments d'image c 3, c 4 f 5 et f 6 de la zone

hachurée sont envoyés sur l'unité de traitement 4 par l'interme-

diaire du circuit ET 6 En d'autres termes, les signaux d'infor-

mations d'image provenant des éléments d'image autres que ceux situés dans la zone hachurée de l'écran cible 1 P sont masqués, c'est-à-dire que ces signaux d'informations ne sont pas transmis

à l'unité de traitement 4.

Dans la mesure o le modèle de masquage est réalisé dans le circuit mémoire 7 et sa borne d'entrée de commande est reliée au côté lecture 18 P du commutateur 18, ultérieurement, même s'il y a des modifications (niveau bas ou niveau haut) de chaque donnée dans la petite zone d'éléments d'image c 3, c 4 f 5 et f 6, seuls les signaux (informations) provenant des éléments d'image se

trouvant dans la petite zone seront fournis à l'unité de traite-

ment 4.

Dans le cas contraire, si seule la petite zone d'éléments d'image c 3, c 4 f 5 et f 6 doit être masquée, il suffit de

mettre l'interrupteur d'inversion 8 sur le côté 8 I pour que l'in-

verseur 9 soit mis en dérivation, et la sortie d'informations du circuit mémoire 7 est fournie directement à l'autre borne d'entrée du circuit ET 6 C'est-à-dire que, du fait que les

données de niveau bas sont stockées respectivement dans les élé-

ments de mémoire à des adresses du circuit mémoire 7 correspon-

dant à la petite zone d'éléments d'image c 3, c 4, f 5 et f 6 de l'écran cible 1 P, l'autre entrée du circuit ET 6 est au niveau bas lorsque la petite zone d'éléments d'image c 3, c 4, f 5 et

f 6 de l'écran cible 1 P de la caméra de télévision 1 est balayée.

Par conséquent, le passage du signal de sortie du comparateur 3 à travers le circuit ET 6 à l'unité de traitement 4 est arrêté pour effectuer le masquage Alors que, lorsque les autres éléments d'image sont balayés, le signal de sortie du comparateur 3 est

transmis à l'unité de traitement 4.

En pratique, pour établir un masque dans l'appareil de la présente invention, il suffit d'utiliser un modèle noir et blanc (on peut utiliser du papier), qui est pris en image par la caméra il de télévision 1 et, en mettant le commutateur 18 sur le côté

écriture 18 G, un modèle de masque est réalisé dans le circuit mé-

moire 7 sur la base de la sortie du comparateur 3 En outre, pour

réaliser le modèle de masque, on peut utiliser les objets eux-

mêmes (produits ou autres) devant être pris en image. Ainsi, conformément à la présente invention, il est très facile de réaliser le modèle de masquage désiré et de le changer

à volonté, afin d'obtenir des effets supérieurs.

En outre, lorsque laprésente invention s'applique au cas ou, au lieu de convertir le signal d'informations d'image fourni

par la caméra de télévision 1 en un sigdal d'informations binai-

res à l'aide du comparateur 3, comme le montre la figure 1, le signal d'informations étant mis sous forme numérique par le

convertisseur analogique-numérique 5 pour obtenir le signal d'in-

formations à valeurs multiples, comme le montre la figure 2, comme le montre la figure 6, au lieu d'utiliser un circuit ET 6 dans l'appareil de masquage MA, comme le montre la figure 3, on peut utiliser un tampon de bus 19 ou analogue pour contrôler le passage des données Bien entendu, dans ce cas, la sortie de

l'amplificateur 6 est appliquée par l'intermédiaire du compara-

teur 3 à la borne d'entrée d'informations du circuit mémoire 7

(non représenté sur la figure 6) La réalisation et le fonction-

nement de l'exemple représenté sur la figure 6 étant exactement les mêmes que ceux de l'exemple de la figure 3, on en omet une

description plus détaillée.

Lorsque les signaux de synchronisation horizontale et verti-

cale sont fournis par la caméra de télévision séparément du si-

gnal d'image, on peut supprimer les circuits de séparation utili-

sés dans l'exemple décrit de l'invention En outre, des modifica-

tions peuvent être apportées à l'appareil décrit et représenté sans pour autant sortir de l'invention Par exemple, la capacité de stockage du circuit mémoire 7 peut être modifiée selon le nombre d'éléments d'image divisés ou, à la place du circuit ET 6 ou du tampon de bus 19, on peut masquer le signal d'informations

d'image comme signal analogique et le fournir à l'unité de trai-

tement par l'intermédiaire d'un interrupteur analogique.

Le mode de réalisation décrit de la présente invention concerne le cas o l'écran cible 1 P de la caméra de télévision 1 est constitué d'une pluralité d'éléments détecteurs ou d'image disposés selon une matrice Toutefois, si la présente invention s'applique au cas o une caméra de télévision est équipée d'un

tube de prise d'image normale, si, par exemple, on utilise le gé-

nérateur d'horloge pour diviser des signaux d'informations

d'image sortant de la caméra de télévision, comme on l'a déjà si-

gnalé, il est évident que ce dernier cas est le même que le cas

o on utilise une caméra de télévision ayant une pluralité d'élé-

ments d'image disposés selon une matrice comme le montre la figu-

re 4. Il va de soi que de nombreuses modifications et variations peuvent être apportées à l'appareil décrit et représenté sans

pour autant sortir du cadre de l'invention.

Claims

REVENDICATIONS

1 Appareil de masquage d'informations d'image utilisable

avec un appareil de traitement d'informations d'image, dans le-

quel un signal d'informations d'image provenant d'un écran cible d'une caméra de télévision est divisé en une matrice selon des directions horizontale et verticale et les signaux d'informations d'image divisés dans la matrice sont traités, caractérisé en ce qu'il comprend: un circuit mémoire ( 7) comprenant le même nombre d'éléments de mémoire qu'il y a de signaux d'informations d'image divisés dans la matrice; des moyens de balayage destinés à balayer les adresses des éléments de mémoire du-circuit mémoire ( 7) en synchronisme avec le balayage dans la caméra de télévision ( 1); des moyens destinés à stocker préalablement des signaux, servant à déterminer lesquels des signaux d'informations d'image

doivent être 'traités ou non, sur des éléments de mémoire du circuit mé-

moire ( 7) portant des adresses correspondant aux signaux d'infor-

mations d'image respectivement;

des moyens destinés à produire un signal de commande à par-

tir du signal d'informations provenant du circuit mémoire ( 7) pour déterminer quel signal d'informations d'image est utilisé ou non en réponse au balayage de l'écran cible ( 1 P) de la caméra de télévision; et

des moyens destinés à contrôler le passage du signal d'in-

formations d'image de la caméra de télévision ( 1) à l'appareil de

traitement ( 4) en fonction dudit signal de commande.

2 Appareil selon la revendication 1, caractérisé en ce que les moyens de balayage comprennent un circuit de séparation du signal de synchronisation horizontale ( 10) destiné à extraire un

signal de synchronisation horizontale (HD) du signal d'informa-

tions d'image provenant de la caméra de télévision ( 1) et un premier compteur binaire ( 12) recevant, comme horloge, le signal de synchronisation horizontale (HD) ainsi extrait et émettant des signaux de sortie qui sont appliqués sur le circuit mémoire ( 7) à ses adresses supérieures pour désigner des signaux d'informations

d'image dans la direction verticale.

3 Appareil selon la revendication 2, caractérisé en ce que

les moyens de balayage comprennent en outre un générateur d'hor-

loges ( 13) destiné à produire des horloges dont le nombre est égal au nombre de signaux d'informations d'image divisés dans la direction horizontale et un second compteur binaire ( 14) recevant

les horloges du générateur d'horloge ( 4) et produisant des si-

gnaux de sortie qui sont appliqués au circuit mémoire ( 7) à ses adresses inférieures pour désigner des signaux d'informations

d'image dans la direction horizontale.

4 Appareil selon la revendication 1, caractérisé en ce que

les moyens de stockage préalable comprennent un moyen interrup-

teur ( 18) destiné à contrôler l'écriture et la lecture du circuit

mémoire ( 7).

Appareil selon la revendication 1, caractérisé en ce que

les moyens de génération du signal de commande comprennent un in-

verseur ( 9) destiné à inverser la polarité du signal de commande.

6 Appareil selon la revendication 1, caractérisé en ce que

les moyens mentionnés en dernier lieu sont constitués par un in-

terrupteur numérique.

7 Appareil selon la revendication 1, caractérisé en ce que

les moyens mentionnés en dernier lieu sont constitués par un in-

terrupteur analogique.

8 Appareil selon la revendication 2, caractérisé en ce que

les moyens de balayage comprennent, en outre, un circuit de sépa-

ration du signal de synchronisation verticale ( 11) destiné à ex-

traire un signal de synchronisation verticale (VD) du signal d'informations d'image et un premier inverseur ( 16) destiné à inverser la polarité du signal de synchronisation verticale (VD),

un signal de synchronisation verticale inversé (VD) étant appli-

qué sur la borne d'entrée de mise à zéro du premier compteur bi-

naire ( 15).

9 Appareil selon la revendication 3, caractérisé en ce que les moyens de balayage comprennent en outre un second inverseur ( 16) destiné à inverser la polarité du signal de synchronisation

horizontale (Ht), un signal de synchronisation horizontale inver-

sé (Ht) étant appliqué sur la borne d'entrée de mise à zéro du

second compteur binaire ( 14).

Appareil selon la revendication 9, caractérisé en ce qu'il comprend en outre une porte OU ( 17) à travers laquelle les

signaux de synchronisation verticale et horizontale inversés pro-

venant des second et premier inverseurs ( 16, 15) sont appliqués à la borne d'entrée de validation du générateur d'horloges ( 13).