FR2501945A1 - Circuit servant a deduire un signal de synchronisation de trame d'un signal incident - Google Patents

Abstract

CIRCUIT SERVANT A DEDUIRE UN SIGNAL DE SYNCHRONISATION DE TRAME D'UN SIGNAL INCIDENT CONTENANT DES IMPULSIONS DE SYNCHRONISATION DE LIGNE ET DE TRAME DONT L'AMPLITUDE S'ETEND ENTRE UN NIVEAU DE REFERENCE ET UN NIVEAU DE CRETE, CIRCUIT MUNI D'UN GENERATEUR DE SIGNAUX T2 T7 C POUR ENGENDRER UN SIGNAL V TOUTES LES FOIS QUE, DANS LE SIGNAL INCIDENT (EN A), IL APPARAIT UNE IMPULSION AYANT UNE VALEUR SE SITUANT ENTRE LE NIVEAU DE REFERENCE ET LE NIVEAU DE CRETE. CE SIGNAL EST COMPARE AVEC UNE PREMIERE VALEUR DE SEUIL. LORS DE L'APPARITION DES IMPULSIONS DE SYNCHRONISATION DE LIGNE, LE GENERATEUR DE SIGNAUX EST RENDU INACTIF TANT QUE LA PREMIERE VALEUR DE SEUIL N'A PAS ETE ATTEINTE. LE SIGNAL DU GENERATEUR DE SIGNAUX EST COMPARE AVEC UNE SECONDE VALEUR DE SEUIL; LORSQUE CETTE SECONDE VALEUR DE SEUIL EST ATTEINTE, IL Y A GENERATION DU SIGNAL DE SYNCHRONISATION DE TRAME (EN F). APPLICATION : RECEPTEURS DE TELEVISION

Description

- 1-

"CIRCUIT SERVANT A JEDUIRE UN SIGNAL DE SYNCHRONISATION

DE TRAME D'UN SIGNAL INCIDENT"

L'invention concerne un circuit servant à déduire un

signal de synchronisation de trame d'un signal in-

cident contenant au moins des impulsions de synchronisa-

tion de ligne et de trame dont l'amplitude s'étend entre un niveau de référence et un niveau de crête, circuit muni d'un générateur de signaux pour engendrer un signal toutes les fois que, dans le signal incident, il apparait une impulsion ayant une valeur se situant entre le niveau

de référence et le niveau de crête, le signal du généra-

teur de signaux ayant une valeur qui est une mesure de la

durée do ladite impulsion, ainsi que d'un étage compara-

teur pour comparer le signal obtenu avec une valeur de seuil.

Un circuit de ce genre est connu du brevet des Etats-

Unis d'Amérique N0 3.678.199. Les impulsions qui provoquent

l'apparition d'un signal par le générateur de signaux peu-

vent être des impulsions de synchronisation de ligne, de

synchronisation de trame, voire des impulsions perturba-

trices, le niveau de référence de ces impulsions étant le

plus souvent très peu différent du niveau de noir de l'in-

formation vidéo. Toutefois, la valeur de seuil a été choi-

sie de façon que seules les impulsions de synchronisation de trame soient d'une durée suffisante pour fournir un

signal dépassant la valeur de seuil.

Dans ce circuit connu, la valeur de seuil doit être

choisie assez élevée, si l'on veut pouvoir faire une dis-

tinction tant soit peu sûre entre une impulsion de synchro-

nisation de trame et une autre impulsion, de plus courte durée. Toutefois, si le signal incident est affecté d'un bruit telque la valeur de seuil ne sera pas toujours atteinte, alors que, entre deux impulsions successives,

250 1945

-2- le signal du générateur de signaux n'est pas égal à zéro, cela risque d'affecter la synchronisation de trame. De plus, il est possible que, même avec un faible bruit, une

tension de ronflement soit superposée au signal de télé-

vision, tension de ronflement provenant par exemple d'un amplificateur à fréquence intermédiaire, ce qui provoque un décalage en continu du signal d'entrée, de sorte que la valeur de seuil risque de ne pas être atteinte à l'instant correct.

L'invention viseà fournir un circuit servant à engen-

drer dans toutes les conditions un signal de synchronisa-

tion de trame plus fiable et, à cet effet, le circuit conforme à l'invention est remarquabJe en ce qu'il comporte en outre un circuit de porte pour rendre le générateur de signaux inactif pendant l'apparition des impulsions de synchronisation de ligne avant que la valeur de seuil n'ait été atteinte par le signal du générateur de signaux, ce circuit de porte étant lui-même inract-if lorsque la valeur

de seuil a été atteinte par ledit signal, alors que le cir-

cuit engendre le signal de synchronisation de trame lors-

que le signal du générateur de signaux atteint une seconde valeur de seuil qui est une mesure de durée d'impulsion supérieure à la durée correspondante à la valeur de seuil précitée. Etant donné que, conformément à l'invention, dans une grande partie du temps, les impulsions de synchronisation

de ligne n'exercent pas d'influence sur le signal du géné-

rateur de signaux, on peut choisir une première valeur de seuil peu élevée, c'est-à-dire correspondant à une durée d'impulsion relativement courte, tandis que la seconde valeur de seuil, dont l'obtention provoque l'apparition du signal de synchronisation de trame, est élevée. Cela permet d'obtenir un fonctionnement plus sûr consécutif à

une plus grande insensibilité aux perturbations.

Dans un mode de réalisation, le circuit selon l'inven-

250 1945

3-

tion est remarquable en ce que le circuit de porte com-

porte une porte pour autoriser le passage, en dehors de l'intervalle de suppression de trame, d,'impulsions à fréquence de ligne dont la durée contient à peu près celle des impulsions de synchronisation de ligne et pour bloquer l'apport de ces impulsions à fréquence de ligne lorsque le signal du générateur de signaux a atteint

la première valeur de seuil.

Le circuit peut être remarquable en ce qu'il comporte un élément monostable servant, lorsque la seconde valeur

de seuil a été atteinte par le signal du générateur de si-

gnaux et durant un temps prédéterminé, à maintenir ensuite le circuit de porte dans l'état o la porte bloque l'apport

des impulsions à fréquence de ligne.

Le générateur de signaux peut être un générateur qui

engendre un signal sensiblement linéaire pendant l'appari-

tion d'une impulsion dans le signal incident, remar-

quable en ce que la pente du signal sensiblement linéaire est moins rapide après que la première valeur de seuil a

été atteinte.

De préférence, le circuit conforme à l'invention est remarquable en ce qu'il comporte un élément bistable qui se trouve dans un premier état si le signal du générateur de signaux est inférieur à la première valeur de seuil et dans

un second état lorsque ce signal a atteint la première va-

leur de seuil, le second état étant maintenu jusqu'au moins la fin du signal de synchronisation de trame, second état dans lequel l'élément bistable maintient le circuit de porte dans l'état o il bloque l'apport des impulsions à

fréquence de ligne.

La description qui va suivre en regard du dessin annexé,

donné à titre d'exemple non limitatif, permettra de mieux

comprendre comment l'invention est réalisée.

La figure 1 représente un exemple de réalisation du cir-

cuit conforme à l'invention, exemple de réalisation qui -4 convient pour être incorporé dans un circuit intégré pour la génération d'un signal de synchronisation de trame dans

un récepteur de télévision.

La figure 2 représente des formes d'ondes qt,en fonction-

nement, sont présentes dans le circuit de la figure 1.

Une borne d'entrée A du circuit de la figure 1 est re-

liée à la base d'un transistor PNP T1, dont le collecteur est à la masse, alors que l'émetteur est relié au point commun à une résistance Ri de 8,2 kS et à une résistance R2 de 10 kQ. De l'autre côté, la résistance R1 est branchée

sur la borne positive d'une source de tension d'alimenta-

tion VB de 12 V, dont la borne négative est mise à la masse.

De l'autre côté, la résistance R2 est reliéeà labaseduntran-

sistor PNP T4, l'autre bomne de 4tant reliée àune résisLta.o Rde 1,5 kt

L'aue bornede larsistance R6est reliée à l'émetteur d'un tran-

tor PNP T2 et à la base d'un transistor PNP T5. Le collec-

teur du transistor T2 est à la masse, alors que la base est

raccordée à une borne d'entrre D du circuit et que l'émet-

teur est branché sur la source VB à travers une résis-

tance R5 de 4,3 kM. La borne A est reliée à un circuit vi-

deo non représenté-et la borne D est branchée sur une ten-

sion continue de 8 V.

Les émetteurs des transistors T4 et T5 sont interconnec-

tés et reliés au collecteur d'un transistor PNP T3. A tra-

vers deux résistances montées en série, R4 de 22 kS et R3 de 1,5 kn, l'émetteur de ce dernier transistor est branché sur la source VB, alors que la base est reliée au point commun à une résistance R7 de 1 kM et à une résistance R8 de 15 kn. De l'autre côté, la résistance R7 est reliée à l'émetteur d'un transistor NPN T8, alors que l'autre côté de la résistance R8 est à la masse. Le collecteur et la base du transistor T8 sont branchés l'un et l'autre sur

la source VB-

Le collecteur du transistor T4 est relié à la base et au collecteur d'un transistor NPN T6 ainsi qu'à la base -5- d'un transistor NPN T7. L'émetteur du transistor T6 ainsi qu'une résistance d'émetteur R10 de 30 kR du transistor T7 sont à la masse. Les collecteurs des transistors T5 et

T7 ainsi que le collecteur d'un transistor NPN T9 et l'é-

metteur d'un autre transistor PNP sont interconnectés. La base et le collecteur de cet autre transistor sont à la

masse. De façon connue, un transistor de ce genre se com-

porte en fonctionnement comme une faible capacité par rap-

port à la masse, capacité qui, dans cet exemple, est de

l'ordre de 18 pF. Pour cette raison, ce transistor est in-

diqué par le symbole C sur la figure 1. De plus, l'émetteur du transistor T9 est relié au collecteur d'un transistor NPN T10, dont l'émetteur est à la masse et dont la base est raccordée à une borne d'entrée G à travers deux résistances R11 et R12 montées en série et ayant chacun une valeur de 4,7 kn. Entre le point commun à ces résistances et la masse

on a intercalé une résistance R13 de 4,3 kn.

Le point commun aux transistors T5, T7 et T9 et au con-

densateur C est reliée également à la base d'un transistor NPN Tii. Le collecteur du transistor Tii est branché sur la tension VB, alors que l'émetteur est relié à une résistance R15 de 6,8 ko. De l'autre côté, la résistance R15 est reliée

à une résistance R17 de 6,8 kn, à une résistance R19, éga-

lement de 6,8 kn, et à la base d'un transistor NPN T14.

L'autre borne de la résistance R17 ainsi que l'émetteur du transistor T14 sont à la masse. Le collecteur du transistor

T14 est relié,d'une part à la base du transistor T9 à tra-

vers une résistance R18 de 15 ka et une résistance R14 de 4,7 kn montée en série avec celle-ci, et d'autre part à la base d'un transistor NPN T15 à travers une résistance R20 de 6,8 k Q L'émetteur de ce transistor est à la masse, alors que la base est reliée à l'émetteur d'un transistor NPN T23 à travers une résistance R24 de 4,7 kn et est reliée à la

masse à travers une résistance R25 de 6,8 kn. Les résis-

tances de collecteur R21 et R23 des transistors T14 et T15 --6-- ont l'une et l'autre une valeur de 12 Xn et sont branchées

l'une et l'autre sur la source VB. La borne de la résis-

tance R19 qui n'est pas reliée à la base du transistor T14

est reliée au collecteur du transistor T15. De ce qui pré-

cède, il ressort que les transistors T14 et T15 forment avec les résistances correspondantes un élément bistable (flip-flop).

Entre l'émetteur du transistor Tll et la bnase d'un tran-

sistor NPN T17 on a intercalé une résistance RI6 de I kû L'émetteur du transistor T17 relié à celui d'un transistor

NPN T16 et au collecteur d'un transistor NPU T18 dont l'é-

metteur est à la masse à travers une résistance R30 de Q et dont la base est reliée au collecteur et à la base d'un transistor NPN T19 ainsi qu'a uẻ résistance R28 de

3,9 k2. L'émetteur du transistor T19 est A la masse a trie-

vers une résistance R29 de 200 Qa L'autre extrémité de la résistance R28 est reliée à la base du transistor T16 à

travers une résistance R27 de 1,5 kG, à la base d'un tran-

sistor NPN T12 > travers une resistance R22 de 3 kQ et à la source VB à travers une résistance R26 de 9,1 kn. Les collecteurs des transistors T12 etc T16 sont l'un et l'autre

reliés directement à la source VB, alors que celui du tran-

sistor T17 est relié à la source v à travers une résistance R31 de 4,7 kQ. L'émetteur du transistor T12 est relié à la base d'un transistor NPN T13 dont le collecteur est relié

au point commun aux résistances R3 et R4 et dont l'émet-

teur est à la masse à travers une résistance R9 de 8,2 kQ.

A travers une résistance R32 de 2 kM, le collecteur du transistor T17 est reli6 à la base d'un transistor PNP T24

et à travers une résistance R33 de 2 kQ à celle d'un tran-

sistor PNP T20 dont l'émetteur est raccordé à la tension VB.

Le collecteur du transistor T24 est à la masse à travers une résistance R36 de 12 kR et est relié à la base d'un

transistor NPN T25 à travers une résistance R37 de 11 kn.

Ledit collecteur est raccordé en outre à la borne de sortie

250 1945

-7- F du circuit. Le collecteur du transistor T20 est relié à celui d'un transistor NPN T21 et à la base d'un transistor NPN T22. L'émetteur du transistor T22 est relié directement

à la base du transistor T23, alors qu'il est relié à tra-

vers une résistance R34 de 16 kQ à l'émetteur de celui-ci. L'émetteur du transistor T21 est mis directement à la masse, alors que celui du transistor T23 est mis à la masse à travers une résistance R35 de 10 kQ. Les collecteurs des transistors T22 et T23 sont branchés sur la tension V. La

base du transistor T21 est "en l'air", de sorte que ce tran-

sistor se comporte en fonctionnement comme une faible capa-

cité de 1 à 2 pF.

Entre la base du transistor NPN T26 et le point commun E aux résistances R14 et R18, on a intercalé une résistance R39 de 4,7 kR. Audit point commun, on a relié en outre le collecteur d'un transistor NPN T27. Les collecteurs des transistors T25 et T26 sont directement interconnectés,

alors qu'ils sont reliés à la base du transistor T12 à tra-

vers une résistance R38 de 2,4 kQ. Entre la base du tran-

sistor T27 et l'émetteur du transistor T23, est intercalée

une résistance R40 de 4,7 kSQ. Enfin, les émetteurs des tran-

sistors T25, T26 et T27 sont à la masse.

En fonctionnement, un signal vidéo négatif est appliqué sur la borne A. A l'aide du transistor T8, qui fait fonction de diode, et des résistances R7 et R8, la base

du transistor T3 est polarisée à une tension quasi constante.

Le transistor T3 constitue une source de courant dont le courant traverse, soit le transistor T4, soit le transistor T5. Les transistors T4 et T5 constituent un amplificateur différentiel: si la tension sur la borne A est supérieure à celle présente sur la borne D, c'est-à-dire si la tension sur la base du transistor T4 est supérieure à celle présente

sur la base du transistor T5, le transistor T5 est conduc-

teur tandis que sont bloqués le transistor T4 ainsi que le transistor T6 faisant fonction de diodeet donc également -8- le transistor T7, qui forme un miroir de courant avec le transistor T6. Dans ces conditions, le condensateur C est chargé par le courant de collecteur du transistor T5. Le

niveau de tension continue sur la borne A a été choisi suf-

fisamment élevé par rapport à celui présent sur la borne D pour que cette charge ne puisse avoir lieu que si le signal d'entrée dépasse le niveau de référence, par exemple lors

de l'apparition d'impulsions de synchronisation de ligne.

Les transistors T2 à T7 et le condensateur C forment un

générateur de signaux.

Toutefois, à la borne G sont appliquées des impulsions-

de suppression de retour de ligne issues d'un circuit de déviation de ligne non représenté, et qui sont traitées dans une partie non représentée du circuit intigré dont

fait partie le circuit de la figure 1. Pendant chaque pé-

riode de ligne (de l'ordre de 64 us), ces impulsions pré-

sentent une valeur positive durant environ 12 las. Pendant cet intervalle de temps, le temps de retour de ligne, le transistor T10 est rendu conducteur, tandis que durant le reste de la période de ligne, le temps d'aller de ligne, l'amplitude des impulsions est trop faible pour que le

transistor T10 soit rendu conducteur.

Si la tension V aux bornes du condensateur C est infé-

rieure à une valeur déterminée, le transistor Tii et, par-

conséquent, le transistor T14 ne sont pas conducteurs. Le collecteur du transistor T14 est porté à la tension VB et la tension au point E est élevée. Toutefois, tant que la tension appliquée à la borne G est basse, les transistors T9 et TIO ne peuvent pas être conducteurs. Durant le temps de retour de ligne, le transistor T5 aussi bien que les transistors T9 et TIO sont conducteurs. La tension sur le collecteur du transistor T9 est maintenue très basse, de sorte que les impulsions de synchronisation de ligne qui, durant le temps de retour de ligne, apparaissent dans le signal de la borne A, ne peuvent pas provoquer de charge

sur le condensateur C. Il en est de même pour des impul-

sions perturbatrices qui, pendant ledit temps, appa-

-9- raissent sur la borne A. Durant le temps d'aller de ligne,

la tension vidéo appliquée à la borne A est toujours infé-

rieure à 8 V et le condensateur C est déchargé par le cou-

rant de collecteur du transistor T7 qui est conducteur par suite de l'état conducteur du transistor T4. Etant donné

la valeur relativement élevée de la résistance R1O, ce cou-

rant de décharge est assez faible, de sorte que la tension

Vc diminue lentement.

De ce qui précède, il ressort que la tension Vc est à

peu près égale à zéro à la fin du temps d'aller de trame.

Dans l'intervalle de suppression de trame qui se produit

ensuite, il apparaît d'abord cinq impulsions de pré-égali-

sation d'une durée de l'ordre de 2,3 ps avec un écart de temps d'une demipériode de ligne, soit 32 ps environ. Ces

impulsions sont suivies de cinq impulsions de synchronisa-

tion de trame dont la durée totale est également de 2,5 pé-

riodes de ligne et entre lesquelles apparaissent des impul-

sions de hachage de trame dont la durée est égale à celle des impulsions de synchronisation de ligne, à savoir de l'ordre de 4,7 ps. Celles-ci sont suivies de cinq impulsions

de post-égalisation. Cela s'applique à la norme de télévi-

sion européenne. D'autres normes de télévision, par exemple la norme américaine, diffèrent en quelques détails, ce qui

n'a pas d'importance pour l'invention.

La figure 2a représente le signal vidéo présent sur la borne A à savoir pour une partie de l'une des deux trames qui forment une image, en l'espèce la trame se terminant par une ligne entière. De plus, cette figure représente la période de ligne qui vient immédiatement après l'intervalle de post-égalisation. Celle-ci est suivie d'un certain nombre

d'autres périodes de ligne jusqu'au commencement d'un nou-

vel aller de trame. La figure 2b représente le signal appli-

qué à la borne G. Des figures 2a et 2b, il ressort que la

première impulsion de pré-égalisation qui, en effet, ne co-

Incide pas avec une impulsion de retour de ligne, provoque -10- la charge du condensateur C. La tension Vc (voir figure 2c), qui était pratiquement égale à zéro, augmente alors

d'une manière à peu.près linéaire.

Le transistor T26 étant conducteur, la tension au point commun M aux résistances R22, R26 R27 et R28 est ajustée à une faible valeur à l'aide des résistances R22, R26, R28, R29 et R38 ainsi qu'à l'aide du transistor T19 faisant fonction de diode. Le transistor T16 est conducteur, tandis que le transistor T17 qui, avec le transistor T16 et le transistor

T18 faisant fonction de source de courant, forme un ampli-

ficateur différentiel, est bloqué. Comme le transistor T17 est bloqué, le collecteur de ce transistor est porte à la tension VB, de sorte que les transistors T20 et T24, et donc également les transistors T22 et T23, sont bloqu'bs, ce qui a pour effet que la tension de sortie sur la borne F (voir figure 2d) ainsi que la tension sur l'émetteur du transistor T23 sont égales t zéro. Les transistors T25 et

T27, eux aussi sont bloqués.

Tant que la tension sur la base du transistor Tll est

trop basse pour rendre ce transistor conducteur, le tran-

sistor T14 reste également bloqué. La tension au point E

(voir figure 2e) est élevée, mais, étant donné que la ten-

sion appliquée à la borne G est basse, le transistor T9 ne peut pas être conducteur. Le transistor T15, dont la base est branchée sur la tension VB à travers la résistance R20, est conducteur. De la même manière, le transistor T26 est conducteur du fait que sa résistance de base R39 est reliée au point E. Le transistor T12, dont la base est reliée au point M à travers la résistance R22 et à la masse à travers la résistance R38, et donc également le transistor T13 sont traversés par un faible courant de collecteur. Le courant d'émetteur du transistor T3 et en conséquence le courant de charge du condensateur C ont une valeur élevée, de sorte

que la tension VC augmente assez rapidement.

Le transistor Tll fait fonction de détecteur de niveau.

-11- Dès que la tension VC dépasse la valeur égale au double

de la tension de seuil base-émetteur d'un transistor con-

ducteur, soit environ 1,5 V, le transistor Tll et, par con-

séquent, le transistor T14 deviennent conducteurs. La ten-

sion sur le collecteur du transistor T14 et celle du point

E (voir figure 2e) deviennent à peu près égales à zéro.

A travers la résistance R18, cette diminution est trans-

mise à la base du transistor T26 et, à travers la résis-

tance R20, elle est transmise à la base du transistor T15, de sorte que ces transistors se bloquent. L'augmentation

de tension qui se produit alors sur le collecteur du tran-

sistor T15 est transmise à la base du transistor T14 à tra-

vers la résistance R19. La mise en conduction du transistor T14 est donc un effet cumulatif, ce qui fait que la bascule

bistable constituée par les transistors T14 et T15 change d'état.

Comme le transistor T26 est bloqué, la tension au point M prend une valeur élevée, à savoir de l'ordre de 4,2 volts, de sorte qu'il y a augmentation du courant d'émetteur du

transistor T12 et par conséquent de celui du transistor T13.

Le courant de collecteur du transistor T13 circule dans la résistance R3 et entre en déduction du courant d'émetteur

du transistor T3. Ainsi, le courant de charge du condensa-

teur C prend une valeur plus faible, à savoir environ dix fois, et la tension VC augmente moins vite. Tant que la tension sur l'émetteur du transistor Tll est inférieure à 4,2 volts environ, le transistor T17 reste bloqué. L'état des transistors T20, T22, T23, T24, T25 et T27 reste donc

inchangé, et le signal de sortie reste égal à zéro.

La seconde valeur du courant de charge est tellement faible et la valeur de l'ordre de 4,2 volts a été choisie tellement grande que la durée de l'impulsion d'égalisation

est trop courte pour provoquer l'obtention de cette valeur.

A la fin de l'apparition de l'impulsion, la tension appli-

quée à la borne A diminue-de sorte que les transistors T4 et T6 et, par conséquent, le transistor T7 deviennent -12- conducteurs, tandis que le transistor T6 est bloqué. De ce fait, le courant de décharge du condensateur C est faibleet la tension VC diminue lentement. Le transistor Tll reste donc conducteur, mais l'état du reste du circuit etnotumîent delabascule bistable T14,T15 ne change en aucune façon. Comme la tension au point E reste basse, le transistor T9 ne peut

pas être conducteur. L'impulsion de retour de ligne appa-

raissant sur la borne G après la première impulsion de pré-

égalisation n'exerce donc pas d'influence sur la tension VC. Il en est de même pour les impulsions de retour de ligne

qui viennent après, alors que les autres impulsions de pré-

égalisation provoquent chaque fois une faible augmentation

de la tension VC, de sorte que la tension Vi varie peu.

Comme l'impulsion de synchronisation de trame a une plus longue durée que l'impulsion d'égalisation, la tension sur l'émetteur du transistor Tii peut atteindre la valeur de l'ordre de 4,2 volts après l'apparition du flanc avant de cette impulsion de synchronisation de trame. Le circuit, et notamment le courant de charge, sont dimensionnés de façon que ce second niveau soit atteint 15 ps environ après

le premier, de sorte que le transistor T17 devient conduc-

teur et le transistor T16 non conducteur. Ces transistors font donc fonction de second détecteur de niveau. La tension sur le collecteur du transistor T17 diminue, de sorte que

les transistors T20 et T24 deviennent conducteurs. Un flanc-

positif est maintenant présent sur la borne de sortie F, et

sous l'effet de celui-ci, le transistor T25 devient conduc-

teur. L'extrémité inférieure de la résistance R38 est main-

tenant pratiquement à la masse et la tension au point M prend une plus faible valeur. De ce fait, les transistors T12 et T13 sont moins conducteurs et le courant de charge du condensateur C prend une plus grande valeur. La tension

VC augmente rapidement jusqu'à atteindre la tension de Zéner.

soit environ 7 volts, de la diode semiconductrice dont est constitué le condensateur C, après quoi la tension Vc

250 1945

-13- n'augmente plus. La valeur élevée du courant de charge fait

que la tension Vc atteigne ce niveau élevé avant l'appari-

tion de la première impulsion de hachage de trame.

Le courant de collecteur du transistor T20 provoque la charge assez rapide du petit condensateur formé par le tran-

sistor T21. Les transistors T22 et T23 deviennent conduc-

teurs, de sorte que les transistors T15 et T27, eux aussi, deviennent conducteurs. La tension au point E reste basse et les transistors T9 et T26 restent bloqués. Etant donné que les bases des transistors T14 et T15 sont portées à une

tension positive, la bascule bistable T14, T15 ne peut basculer.

Lors de l'apparition des impulsions de hachage de trame,

la tension appliquée à la borne A reprend la valeur du ni-

veau de référence. De ce fait, le condensateur C est déchar-

gé et la tension VC diminue. Comme le transistor T25 est conducteur, l'extrémité de la résistance R38 qui n'est pas reliée à la résistance R22 est mise à la masse, de sorte que la valeur de la seconde tension de seuil au point M est

inférieure à 4,2 volts. La tension sur l'émetteur du tran-

* sistor Tll décroît, elle aussi, mais à cause de la courte durée de l'impulsion de hachage, cette tension ne diminue pas jusqu'au dessous de la valeur de la tension au point M, de sorte que le transistor T17 reste conducteur et que la tension à la borne F reste élevée. Les impulsions de retour de ligne qui sont présentes sur la borne G n'exercent pas

d'influence, puisque le transistor T9 est toujours bloqué.

Après la dernière impulsion de synchronisation de trame et la première impulsion de Pgb-égalisation apparaissant

peu après celle-ci, le condensateur C est rapidement déchar-

gé. Comme l'intervalle de temps précédent l'impulsion d'éga-

lisation suivante est suffisamment long, la tension sur l'émetteur du transistor Tii, diminue cette fois jusqu'au dessous de la nouvelle valeur de la seconde tension de seuil, de sorte que le transistor T17 est bloqué tandis que le transistor T16 devient conducteur. Les transistors T20 -14et T24 sont bloqués et la tension de sortie à la borne F

devient égale à zéro. Le condensateur formé par le transis-

tor T21 se décharge vers la base du transistor T22. Comme

cette base a une résistance apparente élevée, cette déchar-

ge prend un certain temps, qui peut être ajusté par la va- leur de la résistance R34 et durant lequel les transistors T22 et T23 restent conducteurs.L'-tat de la basaule bistableT14, T15 ne dange pas, de sorte que, durant ledit tem ps def-e impul-

sions depost-égalisation et des impulsions Jde courant ne

!0 peuvent produire aucun effet.

Par suite du blocage du transistor T14, le transistor T25 est également bloqué, de sorte cue la nsion sur le point M redevient élevée. Le condensateir C con t in ue h être déchargé lentement. A i'!nstant ot' le transistcr Ti- est bloqué, la base du transistor T!4 ne resoi4 plus ie tei-won positive. Le basculement dee Ri bt';let -a?:e nant avoir lieu. Le transis-tor Tit est alors conducteur tandis que le transistor T14 e 7t bi qu

Vers la fin de l! 3ntv-al a t; t-ga!is&tin coi-

densateur formé par le transsit T21 est dicharge aU piu que les transistors T22 et T2? sont bloqués, de acrte que le transistor T27 devient non conducteur. Etsnt doane que, depuislebasaclement de ac b b.lzb3st&e T'"T!5 la tension sur le collecteur du transistor T14 est élevée, la tension sur le point E, elle aussi, devient élevée, ce qui rend les transistors T9 et T26 conducteurs. La tension sur le point M devient basse et le courant des transistors T12 et T13 est de faible valeur, de sorte que le courant d'émetteur

du transistor T3 est élevé. Le condensateur C est donc dé-

chargé à coup sur. Le circuit se trouve maintenant dans le

même état qu'à la fin du temps aller de trame.

Si une impulsion perturbatrice de polarité positive ap-

paraIt dans le signal sur la borne A, cette impulsion peut provoquer une augmentation de la tension VC, voire même, pour une durée d'impulsion suffisante, la conduction du -15-

transistor Tll mais en règle générale, la durée de l'impul-

sion sera trop courte, c'est-à-dire inférieure à 15 ps en-

viron, pour provoquer la conduction du transistor T17 et

donc la génération d'un signal de sortie. La prochaine im-

pulsion de retour de ligne, qui est présente sur la borne G et qui rend conducteur le transistor T10, court-circuite la tension Vc par rapport à la masse. Si, sous l'effet de l'impulsion perturbatrice, le transistor Tll a été rendu onf

ductur, la bascule bistable T14,T15 a déjà basculé à cet ins-

tant, de sorte que la tension sur le point M et, par consé-

quent, le courant de collecteur du transistor T13 ont pris une valeur élevée. Une impulsion perturbatrice suivante

ne provoquera donc qu'un faible courant de charge du con-

densateur C. La tension VC reste basse, et cela jusqu'à

l'apparition du train suivant d'impulsions de pré-égalisa-

tion. Dans ce cas, la trame se termine par une demi-ligne et la première impulsion de pré-égalisation coïncide avec une impulsion de retour de ligne. Si, le circuit n'a pas été amené sous l'effet d'une impulsion de perturbation

dans l'état préparatoire, dans lequel la tension VC a at-

teint la première valeur de seuil, cet état n'est pas pro-

voqué par la première impulsion de pré-égalisation mais par la seconde. Si le signal d'entrée est affecté d'un bruit tel que la première impulsion de pré-égalisation, dans le cas de la trame représentée sur la figure 2, ou la deuxième

impulsion de pré-égalisation, dans le cas de la trame sui-

vante, ne provoque pas l'état préparatoire, cet état sera provoqué pa. wune trame par la troisième ou la cinquiuès, ou pour la tru suivante parla quatrieme impulsion de pré-égalisation. Si ces

impulsions sont "manquées", elles aussi, la tension Vc at-

teint la première valeur de seuil et ensuite la seconde, sous l'effet de la première impulsion de synchronisation de trame. C'est seulement dans le cas o cela ne se produit pas que le circuit de la figure 1 n'engendre pas de signal

de sortie, mais le signal de télévision reçu par le récep-

250 1945

-16- teur de télévision dont fait partie le circuit est alors affecté d'un tel bruit qu'il est de toute façon impossible

d'obtenir une image observable.

De ce qui précède, il ressort que le circuit de la fi-

gure 1 engendre sur la borne F une impulsion raisonnablement fiabledont le flanc avant apparaît au bout d'un laps de

temps constant après le flanc avant de la première impul-

sion de synchronisation de trame, et dont le flanc arrière apparaît au bout d'un laps de temps constant après le flanc arrière de la dernière impulsion de synchronlisation de trame, et qui, par conséquent, convient pour étre appliqué comme signal de synchronisation de trame à un circuit de

synchronisation de trame raccordé à la borne F. Cela s'ap-

plique également dans le cas o le signal d'entrée est un signal non standard, c'est-à-dire un signal qui ne contient pas d'impulsions d'égalisation. Il est à noter à ce sujet

qu'un défaut d'interlignage est évité du fait que les impul-

sions de retour de ligne appliquées à la borne G n'ont au-

cune influence lors de l'apparition de la première impulsion de synchronisation de trame. S'il en était autrement, la charge du condensateur G ne pourrait commencer qu'après le

flanc arrière de l'impulsion de retour de ligne apparais-

sant à peu près simultanément avec cette impulsion, ce qui impliquerait un décalage du flanc avant de l'impulsion de

la figure 2d. Toutefois, lors de la trame suivante, ce dé-

calage ne se produirait pas du fait qu'une impulsion de retour de ligne ne coïncide pas avec la première impulsion

de synchronisation de trame, si bien qu'une trame commence-

rait environ 12 ps en retard alors que l'autre trame commen-

cerait à temps. Il est à remarquer en outre que l'informa-

tion vidéo contenue dans le signal de la figure 2a n'a au-

cune influence en ce qui concerne la génération du signal

de synchronisation de trame, de sorte que le signal appli-

qué à la borne A peut être un signal composite de synchro-

nisation de télévision, c'est-à-dire un signal ne compor-

tant pas d'information vidéo.

-17- Dans le circuit de la figure 1,la bascAle bistable T14,T15 fait fonction d'élément de mémoire. Ceci fait qu'après l'obtention de la première valeur de seuil, l'application

d'impulsions de retour de ligne au circuit n'a pas d'influ-

ence, alors que la charge du condensateur C s'effectue len-

tement. En l'absence de la bascule bistable, la tension V diminue-

c rait rapidement après l'apparition de la première impulsion de préégalisation de sorte que, en présence de beaucoup de bruit et de peu de perturbations, le premier niveau de

seuil risquerait de ne pas être atteint au cours de l'in-

tervalle de pré-égalisation. Cela pourrait donner lieu à

un défaut d'interlignage.

Il est clair que des parties du circuit de la figure 1 peuvent être réalisées d'une autre manière. Ainsi, la partie comportant les transistors T20, T21, T22 et T23 peut être remplacée par un élément monostable, puisque ces transistors fonctionnent comme un tel élément, alors que les transistors T25 et T26 constituent une porte OU et les transistors T9 et T10 une porte ET. La commutation du courant de charge

ou du courant de décharge du condensateur C peut s'effec-

tuer d'une autre manière connue. Au lieu de cela, il est

possible de commuter ledit condensateur sur une autre va-

leur. La durée des impulsions à fréquence de ligne appli-

quées à la borne G n'est pas critique: la seule exigence est que ces impulsions comportent à coup sr les impulsions de synchronisation de ligne du signal appliqué à la borne A, mais il est clair que leur durée doit être inférieure à

32 lis.

-18-

Claims (9)

REVENDICATIONS:

1.- Circuit servant à déduire un signal de synchronisa-

tion de trame d'un signal incident contenant au moins des impulsions de synchronisation de ligne et de trame dont

l'amplitude s'étend entre un niveau de référence et un ni-

veau de crête, circuit muni d'un générateur de signaux pour engendrer un signal toutes les fois que, dans le signal incident, il apparaet une impulsion ayant une vnleuï se

situant entre le niveau de référence et le ziïv2au de crg-

te, le signal du générateur de signaux ayant ure valeur t10 qui est une mesure de la durée de ladita impulsion, ainsi que d'un étage comparateur pour comparer le ignual obtenu avec une valeur de seuil, caractérisé en ce que le circuit

comporte en outre un circuit de perte (T9,TÂ&O) pour ren-

dre le générateur de signaux (T2-T7,Cj iractif pendant l'apparition des impulsions de synchronisation de ligne

avant que la valeur de seuil Pesait été atteinte par le si-

gnal (VC) du générateur de signau, ce circuit de porte étant lui-mime inactif lorsque la valeur do seuil a été atteinte par ledit signal, alors que le circuit engendre le signal de synchronisation de trame {en F) lorsque lesi gnal du générateur de signaux atteint une seconde valeurde

seuil qui est une mesure d'une durée d'impulsion supérieu-

re à la durée correspondante à la valeur de seuil précitée.

2.- Circuit selon la revendication 1, caractérisé en ce que le circuit de porte (T9,TO10) comporte une porte (TO0) pour autoriser le passage, en dehors de l'intervalle de suppression de trame, d'impulsions à fréquence de ligne en G) dont la durée contient à peu pres celle des impulsions de synchronisation de ligne et pour bloquer l'apport de ces impulsions à fréquence de ligne lorsque le signal du

générateur de signaux (T2-T7, C) a atteint la première va-

leur de seuil.

3.- Circuit selon la revendication 2, caractérisé en ce qu'il comporte un élément monostable (T20,T23) servant, lorsque la seconde valeur de seuil a été atteinte par le -19- signal (vC) du générateur de signaux (T2,T7 C) et durant

un temps prédéterminé, à maintenir ensuite le cir-

cuit de porte (T9,T1O) dans l'état o la porte (T10) bloque

l'apport des impulsions à fréquence de ligne (en G).

4.- Circuit selon l'une quelconque des revendications

2 et 3, caractérisé en ce que les impulsions à fréquence

de ligne (en G) sont des impulsions de suppression de re-

tour de ligne issues d'un circuit de déviation de ligne.

5.- Circuit selon la revendication 1, dans lequel le

générateur de signaux engendre un signal sensiblement li-

néaire pendant l'apparition d'une impulsion dans le si-

gnal incident (en A), caractérisé en ce que la pente du signal sensiblement linéaire (V,) est moins rapide après

que la première valeur de seuil a été atteinte.

6.- Circuit selon la revendication 5, caractérisé en ce que la pente du signal sensiblement linéaire (VC) est plus rapide après que la seconde valeur de seuil a été atteinte.

7.- Circuit selon les revendications 1 et 2, caracté-

risé en ce qu'il comporte un élément bistable (T14,T15) qui

se trouve dans un premier état si le signal (V C) du généra-

teur de signaux (T2,T7 C) est inférieur à la première va-

leur de seuil et dans un second état lorsque ce signal a atteint la première valeur de seuil, le second état étant maintenu jusqu'au moins la fin du signal de synchronisation

de trame, second état dans lequel l'élément bistable main-

tient le circuit de porte (T9,T10) dans l'état o la porte

bloque l'apport des impulsions à fréquence de ligne (en G).

8.- Circuit selon les revendications 3 et 7, caracté-

risé en ce que l'élément monostable (T20,T23) est couplé à l'élément bistable (T14,T15) pour amener celui-ci dans son

premier état.

9.- Circuit selon la revendication 3, caractérisé en ce qu'il comporte en outre un second étage comparateur (T16, T18) pour comparer le signal (VC) du générateur de signaux -20- (T2,T7 C) avec la seconde valeur de seuil et pour faire

basculer l'élément monostable (T20,T23) lorsque ledit si-

gnal a atteint cette seconde valeur.