FR2490011A1 - Dispositif semi-conducteur - Google Patents
Dispositif semi-conducteur Download PDFInfo
- Publication number
- FR2490011A1 FR2490011A1 FR8116853A FR8116853A FR2490011A1 FR 2490011 A1 FR2490011 A1 FR 2490011A1 FR 8116853 A FR8116853 A FR 8116853A FR 8116853 A FR8116853 A FR 8116853A FR 2490011 A1 FR2490011 A1 FR 2490011A1
- Authority
- FR
- France
- Prior art keywords
- polycrystalline silicon
- layer
- polycrystalline
- silicon
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
- H01L23/4855—Overhang structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. DANS UNE STRUCTURE MOS, ON REALISE UNE INTERCONNEXION ENTRE LE SILICIUM POLYCRISTALLIN DE GRILLE 3 ET LA COUCHE DIFFUSEE DE SUBSTRAT 1 AU MOYEN DE SILICIUM POLYCRISTALLIN 8 LOGE DANS UN VOLUME QUI RESULTE D'UNE SURGRAVURE LATERALE DE LA COUCHE ISOLANTE DE GRILLE 2. LE SILICIUM POLYCRISTALLIN UTILISE POUR L'INTERCONNEXION EST TOUT D'ABORD DEPOSE EN UNE COUCHE UNIFORME, PUIS IL EST ENLEVE PAR PHOTOGRAVURE, SAUF DANS LE VOLUME QUI EST PROTEGE PAR LA PARTIE EN SURPLOMB DU SILICIUM POLYCRISTALLIN DE GRILLE. APPLICATION A LA FABRICATION DE CIRCUITS MOS A HAUT NIVEAU D'INTEGRATION.
Description
La présente invention concerne un dispositif semiconducteur et elle porte
plus particulièrement sur la structure d'un circuit intégré MOS et sur un procédé de fabrication de celui-ci0 Les circuits intégrés MOS à grille en silicium de type classique qui utilisent du silicium polycristallin en tant que matière de grille ont la structure qui est représentée sur la figure 1. Sur la figure 1, la référence 1 désigne une couche diffusée de substrat, la référence 2 désigne une couche isolante de grille, la référence 3 désigne du silicium polycristallin de grille, la référence 4 désigne une seconde couche isolante, ou couche isolante de champ, la référence 5 désigne une couche
d'aluminium et la référence 11 désigne un substrat (silicium).
Conformément à la structure classique représentée sur la figure 1, on forme un contact électrique entre le silicium polycristallin de grille 3 et la couche diffusée de substrat 1 en faisant croître sur ces éléments la couche isolante de champ 4 et en formant un trou de contact dans la couche isolante de champ 4, puis en connectant le silicium polycristallin de grille 3 et la couche diffusée de substrat I au moyen de la couche d'aluminium 5. Cependant, si on considère le fait que le silicium polycristallin, les trous de contact, la couche d'aluminium, etc, ne s'alignent pas les uns par rapport aux autres sans aucune erreur au cours du traitement de photogravure, on voit que la structure correspondant au procédé classique nécessite une aire relativement grande. Or ceci constitue le point important pour améliorer l'intégration des circuits intégrés MOS, Pour supprimer un tel inconvénient et pour améliorer l'intégration des circuits intégrés MOS, l'invention offre une nouvelle structure et un nouveau processus de
fabrication d'un circuit intégré.
L'invention sera mieux comprise à la lecture
de la description qui va suivre d'un mode de réalisation
et en se référant aux dessins annexés sur lesquels: La figure 1 montre la structure d'un dispositif semiconducteur classique; Les figures 2a-2e sont des coupes d'une partie d'un dispositif semiconducteur correspondant à l'invention qui correspondent à des traitements de fabrication respectifs; et La figure 3 est une coupe d'un mode de réalisation de l'invention. On va maintenant considérer les figures 2a-2e qui sont des coupes d'une partie d'un dispositif semiconducteur montrant la structure et un processus de fabrication qui correspondent à l'invention. La figure 2a est une coupe du dispositif semiconducteur à une étape à laquelle on a achevé la formation d'un motif de silicium polycristallin, l'attaque de la couche d'oxyde de grille et la diffusion d'impuretés. Jusqu'à cette étape, le processus de fabrication est identique au processus classique. A cette phase, la couche isolante de grille 2 se trouvant sous le silicium polycristallin de grille 3 est soumise à une surgravure latérale0 On fait ensuite croître la couche 6 de SiO2, par dépôt chimique en phase vapeur, puis on enlève par photogravure une partie de la couche obtenue par dépôt chimique en phase vapeur, au niveau de laquelle on doit réaliser un contact électrique entre le silicium polycristallin
de grille 3 et une couche diffusée de substrat 1 (figure 2b).
On fait ensuite croître une couche de silicium polycristallin mince sur toute la surface. Ceci constitue une opération de croissance du second silicium polycristallin 7 (figure 2c)0 L'épaisseur de cette seconde couche de silicium polycristallin 7 peut aller de 50 à 150 nm. Le traitement suivant consiste à enlever la seconde couche de silicium polycristallin 7, par un plasma de CF4, etc, ou à la transformer en une couche d'oxyde de silicium par oxydation thermique ou anodisation (figure 2d). Comme le montre la figure 2d, ce traitement ne laisse queune partie du second silicium polycristallin 7, sous le silicium polycristallin de grille, à l'emplacement auquel la couche isolante de grille présente une surgravure latérale0 Ce silicium polycristallin restant 8 connecte le silicium polycristallin de grille 3 et la couche diffusée de substrat 1i Ensuite, en utilisant un traitement thermique à une température appropriée (900 à 10000C), on diffuse des impuretés dans le silicium polycristallin 8, à partir du silicium polycristallin de grille 3, et dans la couche diffusée de substrat 1, et on peut s'attendre à trouver un contact entièrement ohmique entre le silicium polycristallin de grille 3 et la couche diffusée de substrat 1i On fait ensuite croitre la seconde couche isolante, ou couche isolante de champ, 12, par dépôt chimique en phase vapeur (figure 2e). Les traitements suivants, tels que la photogravure destinée à former un trou de contact, le dépôt d'aluminium et la photogravure de la couche
d'aluminium, sont identiques à ceux du procédé classique.
Outre le procédé ci-dessus, on dispose d'autres procédés pour connecter le silicium polycristallin de grille 3 et la couche diffusée de substrat 1 par l'intermédiaire du second silicium polycristallin 8. On va maintenant considérer deux procédés, à titre d'exemple. Après gravure de la couche d'oxyde de grille, on fait croître le second silicium polycristallin 7 et on diffuse des impuretéso(Dans le cas o on diffuse des impuretés dans le second silicium polycristallin 7, elles diffusent également dans la couche diffusée de substrat en traversant le second silicium polycristallin 7.) Ensuite, on enlève par photogravure le second silicium polycristallin, sauf la partie destinée à connecter le silicium polycristallin de grille et la couche diffusée de substrat. Il demeure alors seulement du silicium polycristallin 8 ayant pour fonction de connecter le silicium
polycristallin de grille et la couche diffusée de substrat.
Selon un autre procédé, après avoir formé le motif de silicium polycristallin, on enlève par photogravure la partie de la couche d'oxyde de grille o on doit réaliser un contact entre le silicium polycristallin de grille 3 et la couche diffusée de substrat. On fait ensuite croître le second silicium polycristallin 7. On attaque ce second silicium polycristallin 7 de façon à ne laisser que le second silicium polycristallin 8 qui a été placé sous le silicium polycristallin de grille 3, c'est-à-dire dans la partie soumise à surgravure latérale près de l'extrémité du silicium polycristallin de
249001 1
grille 3.
Conformément à la description qui précède,
l'application de l'invention permet de réaliser un contact électrique entre le silicium polycristallin de grille et la couche diffusée de substrat avec une aire faible pour le contact électrique,ce qui améliore considérablement le
niveau d'intégration d'un circuit intégré.
On peut également appliquer l'invention à une structure telle que celle qui est représentée sur la -10 figure 3, en utilisant, à la place du silicium polycristallin de grille, une couche isolante d'un composé de silicium, comme le nitrure de silicium, qui n'est pas attaqué facilement par un agent d'attaque, ce qui établit un chemin de circulation de courant remarquablement fin sur une première couche isolante de champ 100 On peut utiliser ce chemin de circulation de courant comme un conducteur ou une résistance ordinaire. L'application de cette structure à un circuit intégré peut permettre de parvenir à une miniaturisation
des interconnexions du circuit intégré.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté,
sans sortir du cadre de l'invention.
Claims (3)
- REVENDICATIONS1i Dispositif semiconducteur comportant un substrat semiconducteur, une couche isolante formée sur le substrat, et une matière conductrice de l'électricité ou une matière isolante formée sur la couche isolante, caractérisé en ce que l'aire plane de la couche isolante est inférieure à celle de la matièreconductrice de l'électricité ou de la matière isolante, et l'espace qui est formé par la couche isolante et par la matière conductrice de l'électricité ou la matière isolante estempli de silicium polycristallin.
- 2. Dispositif selon la revendication 1, caractérisé en ce que le silicium polycristallin forme un chemin de circulation de courant entre le substrat semiconducteur etla matière conductrice de l'électricité.
- 3. Dispositif semiconducteur selon la revendication 1, caractérisé en ce que la formation d'une couche isolante entre le silicium polycristallin et le substrat semiconducteur permet d'utiliser le silicium polycristallin en tant querésistance ou que chemin de circulation de courant.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12426480A JPS5748270A (en) | 1980-09-08 | 1980-09-08 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2490011A1 true FR2490011A1 (fr) | 1982-03-12 |
| FR2490011B1 FR2490011B1 (fr) | 1985-09-27 |
Family
ID=14881022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8116853A Expired FR2490011B1 (fr) | 1980-09-08 | 1981-09-04 | Dispositif semi-conducteur |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5748270A (fr) |
| DE (1) | DE3135103A1 (fr) |
| FR (1) | FR2490011B1 (fr) |
| GB (1) | GB2083698B (fr) |
| NL (1) | NL188606C (fr) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04194693A (ja) * | 1990-11-28 | 1992-07-14 | Mitsui Eng & Shipbuild Co Ltd | 道路空洞探査レーダシステム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
-
1980
- 1980-09-08 JP JP12426480A patent/JPS5748270A/ja active Granted
-
1981
- 1981-07-28 NL NL8103565A patent/NL188606C/xx not_active IP Right Cessation
- 1981-08-04 GB GB8123805A patent/GB2083698B/en not_active Expired
- 1981-09-04 FR FR8116853A patent/FR2490011B1/fr not_active Expired
- 1981-09-04 DE DE19813135103 patent/DE3135103A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| GB2083698B (en) | 1984-10-31 |
| DE3135103A1 (de) | 1982-05-06 |
| FR2490011B1 (fr) | 1985-09-27 |
| JPS5748270A (en) | 1982-03-19 |
| NL8103565A (nl) | 1982-04-01 |
| NL188606B (nl) | 1992-03-02 |
| DE3135103C2 (fr) | 1988-07-14 |
| NL188606C (nl) | 1992-08-03 |
| JPH0216019B2 (fr) | 1990-04-13 |
| GB2083698A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005721B1 (fr) | Procédé de fabrication d'un transistor bipolaire comportant un contact de base en silicium polycristallin et un contact d'émetteur en silicium polycristallin ou en métal | |
| US6350679B1 (en) | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry | |
| EP0170544B1 (fr) | Procédé d'autopositionnement d'une ligne d'interconnexion sur un trou de contact électrique d'un circuit intégré | |
| FR2822293A1 (fr) | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier | |
| FR2546664A1 (fr) | Procede de fabrication de transistors a effet de champ | |
| FR2788629A1 (fr) | Transistor mis et procede de fabrication d'un tel transistor sur un substrat semiconducteur | |
| EP0013342B1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| FR2682534A1 (fr) | Dispositif a semiconducteurs comportant un empilement de sections d'electrode de grille, et procede de fabrication de ce dispositif. | |
| FR2691837A1 (fr) | Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication. | |
| FR2860920A1 (fr) | Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions | |
| EP1480266A2 (fr) | Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu | |
| FR2776835A1 (fr) | Procede de fabrication d'un condensateur de cellule de memoire vive dynamique | |
| FR2655774A1 (fr) | Perfectionnement aux transistors de puissance en materiaux iii-v sur substrat silicium et procede de fabrication. | |
| US6933224B2 (en) | Method of fabricating integrated circuitry | |
| EP0414618B1 (fr) | Transistor MOS en couche mince avec la zone de canal reliée à la source et son procédé de fabrication | |
| WO2003077321A2 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| EP0119917A1 (fr) | Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'une circuit intégré | |
| FR2502399A1 (fr) | Dispositif a semi-conducteurs comportant un contact rapporte a faible resistance | |
| FR2731841A1 (fr) | Transistors a effet de champ du type a grille isolee et son procede de fabrication | |
| FR2483685A1 (fr) | Transistor de puissance a effet de champ (fet) du type v-mos a grille maillee | |
| FR2763424A1 (fr) | Processus de damasquinage double | |
| FR2750534A1 (fr) | Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes | |
| FR2490011A1 (fr) | Dispositif semi-conducteur | |
| KR100258228B1 (ko) | 게터링 단계를 갖는 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |