FR2472892A1 - Circuit de correction incremental de donnees - Google Patents
Circuit de correction incremental de donnees Download PDFInfo
- Publication number
- FR2472892A1 FR2472892A1 FR8026707A FR8026707A FR2472892A1 FR 2472892 A1 FR2472892 A1 FR 2472892A1 FR 8026707 A FR8026707 A FR 8026707A FR 8026707 A FR8026707 A FR 8026707A FR 2472892 A1 FR2472892 A1 FR 2472892A1
- Authority
- FR
- France
- Prior art keywords
- data
- time code
- circuit
- correction circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/024—Electronic editing of analogue information signals, e.g. audio or video signals on tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/107—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
- G11B27/323—Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
A.CIRCUIT DE CORRECTION INCREMENTAL DE DONNEES. B.CIRCUIT DE CORRECTION COMPORTANT DEUX MEMOIRES 2A, 2B QUI RECOIVENT DES DONNEES INCREMENTEES OU DECREMENTEES EN FONCTION DU SIGNAL FOURNI PAR LE COMPARATEUR 4 QUI COMPARE LA DONNEE INSCRITE DANS L'UNE DES MEMOIRES ET LA DONNEE D'ENTREE. C.L'INVENTION S'APPLIQUE A L'EDITION VIDEO.
Description
La présente invention concerne un circuit de
correction incrémental de données notamment un circuit régulier.
Selon l'art antérieur, les signaux vidéo, les signaux audio, les signaux de commande ainsi que les signaux de code de temps correspondant aux signaux vidéo sont enregistrés au préalable sur une bande magnétique, puis on lit les signaux de code de temps pour servir à l'édition électronique des
signaux vidéo.
Le signal de code de temps est un signal de données incrémentales (signal numérique) qui représente un numéro d'image du signal vidéo ainsi qu'un temps c'est-à-dire
une heure, une minute et une seconde du signal vidéo correspon-
dant à cette image. Ce signal de code de temps est normalement enregistré sur un bord de la bande magnétique ou sur la piste
du signal vidéo, dans l'intervalle d'effacement vertical.
Ainsi lors de la lecture du signal de code de temps mentionné ci-dessus, si le signal est lu à tort, on aura des difficultés pour l'édition électronique. On a ainsi proposé un circuit détectant l'erreur qui risque de se produire dans la donnée du code de temps, telle qu'elle est lue, pour la corriger en utilisant la régularité et la nature incrémentales
de cette donnée.
Un circuit de correction.d'erreur selon l'art anté-
rieur représenté à la figure 1 sera décrit ci-après. Le circuit de correction de données de code de temps selon la figure 1 est destiné à traiter une bande magnétique TP à pistes inclinées VT sur lesquelles est enregistré le signal vidéo ainsi qu'une piste TT sur laquelle est enregistré le signal de code de temps. La piste TT est réalisée au niveau du bord de la bande magnétique TP. La référence H concerne une tête magnétique pour reproduire
les signaux de code de temps.
Le signal de sortie reproduit par la tête magnéti-
que H est appliqué à un circuit de lecture 1. La donnée de code de temps de lecture A du circuit de lecture 1 et la donnée de code de temps B lue dans la mémoire 2 sont appliquées à un circuit de commutation 3 qui en assure la commutation. Pour simplifier l'explication, on exprime de façon simplifiée la
donnée de code de temps par les numéros d'image 1, 2, 3...
Le signal de données de code de temps lui-m9me est également un signal numérique de code impulsionnel approprié. La donnée A du circuit de lecture 1 et la donnée B de la mémoire 2 sont également appliquées à un comparateur numérique 4 pour être
comparées l'une avec l'autre; le signal de sortie de comparai-
son commande le circuit de commutation 3 pour en assurer la commande sélective. En d'autres termes, le circuit de commuta- tion 3 fournit la donnée A lorsque A est égal à B ( A = B) et
la donnée B lorsque A est différent de B (A \ B).
Le signal de sortie du commutateur 3 est appliqué
à l'additionneur 5 qui additionne ou soustrait l'unité incré-
mentale d (dans cet exemple d = 1) pour le traçage des varia-
tions de données et on ajoute +d ou -d. Le signal de sortie d'addition fourni par l'additionneur 5 s'obtient sur la borne de sortie 6 comme donnée de code de temps corrigée ou comme donnée de sortie D. La sortie de l'additionneur 5 est également appliquée à la mémoire 2 pour y Atre inscrite. Le signal de sortie du comparateur 4 est fourni en outre à un détecteur 7 qui détecte si la donnée lue est augmentée ou diminuée; le signal de sortie de détection est appliqué à ladditionneur 5 pour commander celui-ci de sorte que le nombre additionné devient égal à + d lorsque la donnée lue augmente et que le
nombre additionné devient -d lorsque la donnée lue diminue.
Cela dépend du sens de défilement de la bande.
Le signal de sortie du comparateur 4 est également fourni à un compteur 8 pour commander celui-ci de façon qu'il additionne une unité pour A 4 B et qu'il soit remis à zéro pour A = B. La donnée de comptage C du compteur 8 est appliquée au comparateur numérique 9. Pendant ce temps, le commutateur externe qui fixe le nombre d'erreurs est fourni, la donnée de mise
à l'état S du commutateur 10 est également appliquée au compara-
teur 9 pour être comparée à la donnée C du compteur 8. Le signal de sortie du comparateur 9 est fourni au commutateur 3 pour commander celui- ci de sorte que si C est égal ou supérieur à S (C - S), le commutateur 3 choisit la donnée lue A. On ajoute +1 ou -1 à la donnée A dans l'additionneur 5, puis on inscrit
le résultat dans la mémoire 2.
Dans le circuit de correction de données de code
de temps ci-dessus, les données corrigées sont fournies séquen-
tiellement à la borne de sortie 6 jusqu'à ce que le nombre d'erreurs C de la donnée lue A atteint le nombre de corrections S préalablement fixé par le commutateur 10. Cependant si C
3 472892
dépasse S, la donnée lue A est considérée comme corrigée m9me si elle est erronée; on obtient la donnée telle quelle à la
borne de sortie 6.
Puis, si la disparition de données risque de se produire le plus pour la lecture de la donnée par la tête
magnétique H, on fixe le nombre d'erreurs S à une valeur impor-
tante pour que la donnée A, erronée, lue, soit bien corrigée.
Si le signal de code de temps enregistré sur la bande magnétique TP par édition électronique est sauté pour une plage étendue comprise entre 3 et 10 tel que 1, 2, 3, 10, 11, 12..., la donnée de sortie D sera retardée par le nombre S à compter du point de changement ci-dessus. C'est pourquoi dans ce cas, le commutateur 10 doit de nouveau être commandé pour que le nombre S soit mis à une valeur faible. Toutefois
il n'importe peu en pratique de régler de nouveau le commuta-
teur 10 à chaque fois; ainsi le nombre S est normalement fixé à une valeur relativement faible. Ainsi comme décrit ci-dessus, on risque de fournir telle quelle une fausse donnée lue, et
la correction appropriée de l'erreur devient difficile.
L'invention a pour but de créer un circuit de correction de code de temps remédiant aux inconvénients des solutions connues, permettant d'avoir une réponse rapide à une disparition de signal ou à un discontinuité d'une donnée de
code de temps enregistrée.
A cet effet, l'invention concerne un circuit de correction de code de temps comportant une paire de mémoires de code de temps. Selon l'invention, il est prévu une mémoire
pour enregistrer la donnée de code de temps incrémentée correcte-
ment et une mémoire pour enregistrer la donnée de code de temps lorsqu'on saute un code de temps lu. C'est pourquoi suivant le circuit de correction de code de temps de l'invention, lorsqu'un code de temps sauté est décalé d'une unité et est de nouveau détecté, le signal de sortie est commuté sur le code de temps sauté et lorsqu'un code de temps est incrémenté et est détecté avant le saut, cela prouve que le saut précédent était un signal d'erreur. La présente invention sera décrite plus en détail à l'aide des dessins annexés, dans lesquels: - la figure 1 est un schéma-bloc d'un circuit de
correction de données incrémentales selon l'art antérieur.
4 -ú472892
- la figure 2 est un schéma-bloc d'un exemple de
circuit de correction de données incrémentales selon l'invention.
- les figures 3, 4 sont des tableaux de données
servant à expliquer l'invention.
DESCRIPTION D'UN MODE DE REALISATION PREFERENTIEL
Un mode de réalisation préférentiel d'un circuit de correction de données incrémentales selon l'invention sera fait ci-après à l'aide de la figure 2. Dans cette figure 2, les éléments qui correspondent à ceux de la figure 1 portent les
mêmes références numériques et leur description ne sera pas
reprise. Selon la figure 2, le circuit se compose d'une première mémoire 2a et d'une seconde mémoire 2b. La donnée de code de temps A lue par le circuitde lecture 1 est fournie au premier circuit de commutation 3 en même temps que la donnée de code de temps Bb lue dans la seconde mémoire 2b pour être commutée. Pour simplifier l'exposé, les données de code de temps sont simplement figurées par les numéros d'image 1, 2, 3 De m9me, le signal de code de temps est un signal numérique
de code impulsionnel, approprié comme à la figure 1.
La donnée de code de temps A du circuit de lecture 1 et la donnée de code de temps Ba de la première mémoire 2a sont appliquées au comparateur numérique 4 pour être comparées
l'une à l'autre. La sortie de comparaison fournie par le compa-
rateur 4 est appliquée au commutateur 3 pour commander sélecti-
vement ce commutateur. Les sorties du comparateur 4 qui diffèrent dans le temps sont également fournies à la première et à la seconde mémoires 2a, 2b pour la commander. En d'autres termes, pour l'égalité A = Ba, le circuit de commutation 3 choisit la donnée A. Cette donnée de sortie A est fournie à l'additionneur qui l'additionne à l'unité incrémentale +d (ou -d) et le signal d'addition fourni par l'additionneur 5 est appliqué aux mémoires 2a, 2b pour y être simultanément inscrit. Par ailleurs pour A t Ba, le commutateur 3 fournit d'abord la donnée A à l'additionneur 5 pour lui ajouter =d (ou -d) et le signal de
sortie ainsi additionné fourni par l'additionneur 5 est seule-
ment inscrit dans la mémoire 2a. Le commutateur 3 fournit la donnée Bb à l'additionneur 5 pour l'additionner à =D (ou -d) et le signal d'addition fourni par l'additionneur 5 est inscrit
seulement dans la mémoire 2b.
4472892
Puis les signaux de sortie Ba et Bb lus dans la première et dans la seconde mémoires 2a, 2b sont commutés par le second commutateur 11 pour fournir la donnée de sortie D à la borne de sortie 6. Le circuit de commutation 11 est commandé sélectivement par un commutateur d'erreur 12 pour fournir la donnée Bb lorsque le commutateur d'erreur 12 est formé et la
donnée Ba lorsque ce commutateur 12 est ouvert.
En résumé les données Ba et Bb deviennent Ba = Bb = A + d si A = Ba; par contre les données deviennent Ba = A + d et Bb = Bb + d pour A + Ba. Dans cet exemple, on a
choisi d = 1 comme cela a été mentionné.
Dans le cas du commutateur d'erreur 12 qui est fermé, les variations des données Ba, Bb et D par rapport à la variation de données A du circuit de lecture 1 sont représentées aux figures 3 et 4. La figure 3 donne un exemple selon lequel la donnée A est conservée pour sa partie médiane; la figure 4 montre un exemple selon lequel la donnée A a été sautée dans
une plage étendue au niveau de sa partie médiane.
Selon l'invention décrite ci-dessus, on a un cir-
cuit de correction de données incrémentales régulier, de façon à pouvoir corriger sarement une donnée lue, contenant une erreur, pour fournir une donnée correcte comme cela est indiqué à la figure 3, et même si la donnée lue varie dans une plage étendue, la donnée corrigée s'obtient à la suite de la variation
ci-dessus comme cela découle clairement de la figure 4.
6 L472892
Claims (3)
1 ) Circuit de correction de données incrémentales comportant un circuit d'entrée (1) recevant les données d'entrée, circuit caractérisé par deux mémoires (2a, 2b) pour enregistrer les données incrémentales, un moyen de traçage de données (5) pour soit incrémenter soit décrémenter la donnée fournie aux mémoires (2a, 2b), un comparateur (4) pour comparer la donnée de l'une des mémoires et la donnée d'entrée, et un moyen (3) pour fournir sélectivement aux mémoires, la donnée d'entrée ou la donnée lue de l'autre mémoire en fonction du résultat de la comparaison.
2 ) Circuit de correction de données incrémentales selon la revendication 1, caractérisé en ce que le circuit d'entrée (1) est un circuit de lecture pour lire les données de
code de temps d'un support d'enregistrement.
3 ) Circuit de correction de données incrémentales selon la revendication 1, caractérisé en ce que le comparateur (4) comporte un moyen pour détecter une augmentation ou une diminution de la séquence des données d'entrée et commander
sélectivement le moyen de traçage.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16864079A JPS5693159A (en) | 1979-12-25 | 1979-12-25 | Error correcting system for advance data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2472892A1 true FR2472892A1 (fr) | 1981-07-03 |
| FR2472892B1 FR2472892B1 (fr) | 1984-04-27 |
Family
ID=15871779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8026707A Granted FR2472892A1 (fr) | 1979-12-25 | 1980-12-16 | Circuit de correction incremental de donnees |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4360841A (fr) |
| JP (1) | JPS5693159A (fr) |
| AT (1) | AT387299B (fr) |
| AU (1) | AU538504B2 (fr) |
| DE (1) | DE3048692A1 (fr) |
| FR (1) | FR2472892A1 (fr) |
| GB (1) | GB2067053B (fr) |
| NL (1) | NL8006874A (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123578A (en) * | 1981-01-22 | 1982-08-02 | Sony Corp | Error correcting circuit for drive data |
| JPS5877083A (ja) * | 1981-10-31 | 1983-05-10 | Sony Corp | タイムコード信号読取装置 |
| JPS58137175A (ja) * | 1982-02-10 | 1983-08-15 | Hitachi Ltd | アドレス情報認識方式 |
| US4473853A (en) * | 1982-07-28 | 1984-09-25 | Sony Corporation | Controller for a videotape recorder, and a method therefor |
| JPS607658A (ja) * | 1983-06-24 | 1985-01-16 | Victor Co Of Japan Ltd | 円盤状情報記録媒体の欠陥検査装置 |
| DE3615468A1 (de) * | 1986-05-07 | 1987-11-12 | Bosch Gmbh Robert | Zeitcode-leseeinrichtung in einem magnetbandgeraet zur speicherung von videosignalen |
| JP2733524B2 (ja) * | 1986-11-13 | 1998-03-30 | ソニー株式会社 | 記録装置 |
| JPH01264385A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 映像信号記録再生装置 |
| JP2751361B2 (ja) * | 1989-04-12 | 1998-05-18 | ソニー株式会社 | 情報信号記録装置 |
| JPH05334854A (ja) * | 1992-05-29 | 1993-12-17 | Pioneer Electron Corp | タイムコード検索方法 |
| DE69820141T2 (de) | 1997-03-27 | 2004-06-17 | Victor Company of Japan, Ltd., Yokohama | Generator für Zeitkodesignale |
| JP3989665B2 (ja) * | 2000-03-03 | 2007-10-10 | 株式会社リコー | 光情報記録媒体 |
| DE102006056159B4 (de) * | 2006-11-28 | 2008-08-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zum Ermitteln eines Zeitcodeversatzes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2369762A1 (fr) * | 1976-10-27 | 1978-05-26 | Sony Corp | Procede et appareil pour introduire des signaux d'adresse dans un signal video |
| JPH05316538A (ja) * | 1992-05-11 | 1993-11-26 | Sony Corp | 時間軸変動補正回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1576621A (en) * | 1976-03-19 | 1980-10-08 | Rca Corp | Television synchronizing apparatus |
| JPS55113172A (en) * | 1979-02-19 | 1980-09-01 | Matsushita Electric Ind Co Ltd | Detection system for abnormal reproduction state |
| JPS5616979A (en) * | 1979-07-19 | 1981-02-18 | Sony Corp | Signal reproducting unit |
-
1979
- 1979-12-25 JP JP16864079A patent/JPS5693159A/ja active Granted
-
1980
- 1980-12-12 GB GB8039837A patent/GB2067053B/en not_active Expired
- 1980-12-15 AU AU65401/80A patent/AU538504B2/en not_active Ceased
- 1980-12-16 FR FR8026707A patent/FR2472892A1/fr active Granted
- 1980-12-18 NL NL8006874A patent/NL8006874A/xx not_active Application Discontinuation
- 1980-12-22 AT AT0625180A patent/AT387299B/de not_active IP Right Cessation
- 1980-12-23 DE DE19803048692 patent/DE3048692A1/de active Granted
- 1980-12-24 US US06/220,094 patent/US4360841A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2369762A1 (fr) * | 1976-10-27 | 1978-05-26 | Sony Corp | Procede et appareil pour introduire des signaux d'adresse dans un signal video |
| JPH05316538A (ja) * | 1992-05-11 | 1993-11-26 | Sony Corp | 時間軸変動補正回路 |
Non-Patent Citations (2)
| Title |
|---|
| JOURNAL OF THE SOCIETY OF MOTION PICTURE AND TELEVISION ENGINEERS, volume 88, no. 10, octobre 1979, Scarsdale (NEW YORK, US) G.W. BATES et al. "Time code error correction utilizing a microprocessor", pages 712-715 * |
| PATENT ABSTRACTS OF JAPAN, volume 2, no. 53, avril 1978 (E-27), page 1068E78, & JP - A - 5316538 (SONY K.K.) 15-02-1978 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2067053A (en) | 1981-07-15 |
| FR2472892B1 (fr) | 1984-04-27 |
| JPS6327793B2 (fr) | 1988-06-06 |
| US4360841A (en) | 1982-11-23 |
| NL8006874A (nl) | 1981-07-16 |
| AT387299B (de) | 1988-12-27 |
| AU538504B2 (en) | 1984-08-16 |
| DE3048692A1 (de) | 1981-09-10 |
| GB2067053B (en) | 1984-02-15 |
| AU6540180A (en) | 1981-07-02 |
| JPS5693159A (en) | 1981-07-28 |
| DE3048692C2 (fr) | 1990-12-20 |
| ATA625180A (de) | 1988-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7760597B2 (en) | Optimal recording apparatus and method for determining an optical recording condition | |
| FR2472892A1 (fr) | Circuit de correction incremental de donnees | |
| JPS59257A (ja) | デイジタル変調信号読取装置 | |
| US4484237A (en) | Apparatus for automatically setting the optimum performance characteristics of a tape recorder | |
| KR19990045420A (ko) | 위상 로킹 루프 회로, 재생 장치 및 위상 로킹 방법 | |
| US4577155A (en) | Data extracting circuit | |
| MY113740A (en) | Optical disc reproducing method and apparatus for controlling servo gain and/or offset | |
| US4729041A (en) | Information reproducing device with dynamic drop-out compensation inhibiting means | |
| KR100416593B1 (ko) | 편심에러를 보상하는 광디스크 재생장치. | |
| US6335909B1 (en) | Multi-layer recording medium reproducing device | |
| US5134598A (en) | Disk player with peak level detection during high-speed playback | |
| JPS5873022A (ja) | 光デイスク装置 | |
| JP2856563B2 (ja) | 光ディスクプレーヤ | |
| US5210727A (en) | Compact disk players | |
| KR100232132B1 (ko) | 트랙킹 장치 | |
| US4866540A (en) | Reproduction method for a disk player | |
| JPS54139710A (en) | Reproducer of digial signals | |
| JP2950542B2 (ja) | ディスク再生システムの特性切換装置 | |
| KR19980086206A (ko) | 특수 효과 정보에 의한 편집 재생방법 | |
| JPS59110041A (ja) | 光記憶装置の読出し回路 | |
| JPS61158066A (ja) | 記録情報再生装置 | |
| JPS60216627A (ja) | デジタルデ−タ生成装置 | |
| JPH0636460A (ja) | ディスク再生装置 | |
| JPH01155559A (ja) | データ記憶装置 | |
| JP2002542562A (ja) | トラック交差判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |