FR2463977A1 - Croisement par dessous pour des circuits integres cmos/sos a densite elevee - Google Patents
Croisement par dessous pour des circuits integres cmos/sos a densite elevee Download PDFInfo
- Publication number
- FR2463977A1 FR2463977A1 FR8018154A FR8018154A FR2463977A1 FR 2463977 A1 FR2463977 A1 FR 2463977A1 FR 8018154 A FR8018154 A FR 8018154A FR 8018154 A FR8018154 A FR 8018154A FR 2463977 A1 FR2463977 A1 FR 2463977A1
- Authority
- FR
- France
- Prior art keywords
- type
- layer
- regions
- crossing
- universal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000873 masking effect Effects 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052785 arsenic Inorganic materials 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 12
- 239000002019 doping agent Substances 0.000 description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- -1 boron ion Chemical class 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000003556 assay Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000208202 Linaceae Species 0.000 description 1
- 235000004431 Linum usitatissimum Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
LA PRESENTE INVENTION CONCERNE DES COMPOSANTS DE CIRCUITS INTEGRES CMOSSOS ET PLUS PARTICULIEREMENT UN CROISEMENT PAR DESSOUS POUR DE TELS CIRCUITS. LE CROISEMENT PAR DESSOUS 48 EST CARACTERISE PAR LA SUPERPOSITION DE DEUX COUCHES 64 ET 66 DE CONDUCTIVITE OPPOSEE. UN TEL CROISEMENT PAR DESSOUS EXIGE SEULEMENT UN ETAGE MASQUANT ADDITIONNEL SIMPLE.
Description
I La présente invention se rapporte à des composants de circuits intégrés.
En particulier, l'invention a pour objet des composants semi-conducteurs à oxyde métallique complémentaire (CMOS) à symétrie de haute densité, particulièrement ceux fabriqués dans la
technologie au silicium sur saphir.
Afin d'augmenter la densité d'intégration des composants dans un circuit intégré,il est préférable d'éliminer l'espace exigé pour des interconnexions entre deux ou plus de composant. Jusqu'ici, il a été nécessaire d'utiliser des ponts métalliques encombrant -en surface afin d'interconnecter des diffusions
qui sort séparées par une série de portes d'interposition.
Alternativement, des couches épitaxiales dopées qui contournent les séries de portes, de ce fait
consommant une surface importante, ont aussi été utilisées.
Dans les procédés semi-conducteurs à oxyde métal complémentaire (CMOS) à porte au silicium auto-alignée, l'action du semi-conducteur à oxyde métal peut apprattre entre deux diffusions qui ont une ligne conductive les superposant. Dépendant du type de conductivité des diffusions, et du type de ligne conductive les superposant, les diffusions peuvent
ou ne peuvent pas être connectées par l'action semi-
conducteur à oxyde métal. D'une façon caractéristique, des lignes de porte au silicium polycristallin dopé sont
utilisées dans des régions de haute densité.
Afin de connecter sarement deux diffusions qui sont séparées par une ligne au silicium polycristallin dopé avec un parcours de basse résistance ohmique, une diffusion supplémentaire peut être faite en priorité du dépôt de la ligne au silicium polycristallin.Un tel parcours serait indépendant de l'action semi-conducteur à oxyde métal. La diffusion supplémentaire, qui est située sous la ligne au silicium polycristallin, est du même type de conductivité que les diffusions qu'elle connecte. ensemble. Parce que des diffusions P+ et N+
sont à la fois utilisées dans les circuits intégrés semi-
246397.7
conducteurs à oxyde métal complémentaire, deux étages masquant additionnels, par exemple un pour les diffusions
N+ et un pour les diffusions P+, sont exigés.
La présente invention est un procédé et une structure pour fournir un "croisement par dessous universel" unique qui peut être utilisé pour connecter ensemble des diffusions soit P+ ou N+ et qui exige seulement un étage masquant
additionnel simple.
D'autres caractéristiques et avantages de l'invention
apparaîtront mieux dans la description détaillée qui suit
et se réfère. aux dessins annexés, et dans lesquels: - la figure 1 est une vue en coupe transversale d'une partie de la structure d'un circuit intégré de l'art antérieur qui ne contient pas la structure du croisement par dessous universel de la présente invention; - la figure 2 est une vue en coupe transversale d'une structure CMOS/SOS qui comprend le croisement par dessous universel de la présente invention; - la figure 3 est une vue en coupe transversale d'une structure d'un circuit intégré montrant la méthode de fabrication de la présente invention; et - la figure 4 est un graphique de profil calculé pour des doses d'arsenic et de bore du type utilisé dans la
présente invention.
En se référant maintenant à la figure 1, une partie d'une structure 10 du circuit intégré de l'art antérieur est montrée. La structure 10 du circuit intégré comprend
un substrat isolant 12 sur lequel des îles semi-conduc-
trices 14, 16 ont été formées. En général, le substrat
isolant 12 est composé de saphir et les îles semi-
conductrices 14, 16 sont composées de silicium dans la technologie connue SOS. L'Ile 14 est montrée en renfermant une paire de diffusions P+ 18, 20 qui sont séparées par une régions du type P 22. Une couche de dioxyde de silicium 24 surmonte l'île 14 et une ligne au silicium polycristallin dopée P+ 26 surmonte la couche de dioxyde de silicium 24. Le but de la région du type P est de
fournir un parcours conductif entre les régions P+ 18, 20.
246397?
D'une façon similaire, l'île de silicium 16 comprend une paire de régions 28, 30 N+ séparées ayant entre elles une région 32 du type N. Une couche de dioxyde de silicium
34 surmonte l'île 16 et une ligne au silicium polycristal-
lin du type N+ 36 surmonte la couche de dioxyde de silicium 34. Le but de la région 32 du type N est de
fournir un parcours conductif entre les régions N+ 28, 30.
D'une façon caractéristique le circuit intégré 10 est fabriqué par utilisation d'une technique auto-alignée dans laquelle la ligne au silicium polycristallin 26 est dopée à la conductivité du type P+ par implantation ionique en même temps que la région P+ 18 et 20 sont dopées à une conductivité P+. D'une façon similaire la ligne au silicium polycristallin dopée N+ 36 est dopée dans la même étape d'implantation ionique qui dope les régions 28, 30 à la conductivité N+. Néanmoins, il a été nécessaire de doper la région du type P 22 et la région du type N 32
dans des étapes séparées qui exigent chacune des photo-
masques séparés.
En vue du fait que le rendement dans un procédé de fabrication du semiconducteur diminue quand le nombre d'étapes de fabrication augmente, l'élimination d'une étape photomasque est hautement souhaitable. En conséquence, la présente invention est souhaitable en ce qu'elle
élimine au moins une étape de photomasque dans la fabrica-
tion du "croisement par dessous universel" qui est l'objet
de la présente invention.
En se référant maintenant à la figure 2, une partie du circuit intégré d'un semi-conducteur 100 employant la présente invention est montrée. La structure du circuit intégré 100 comprend un substrat isolant 38 sur lequel sont formées des iles semi-conductrices à cristal simple , 42. Dans la réalisation préférée de l'invention, le substrat isolant 38 est composé de saphir et les tles semi-conductrices 40, 42 sont composées de silicium. L'île semi-conductrice 40 comprend une paire de régions P+ 44,
46 avec entre elles un chemin par dessous universel 48.
Une couche de dioxyde de silicium 50 surmonte l' le 42.
Une ligne au silicium polycristallin dopé P+ 52 surmonte la couche de dioxyde de silicium 50 au-dessus du croisement par dessous universel 48. D'une façon similaire, l'tle semi-conductrice 42 comprend une paire de régions N+ 54, 56 ayant entre elles un croisement par dessous universel 58. Une couche de dioxyde de silicium 60 surmonte l'ile 42 et une ligne au silicium polycristallin dopé N+ 62 surmonte la couche de dioxyde de silicium 60 au-dessus
du croisement par dessous universel 58.
Les croisements par dessous universels 48, 58 comportent chacun une région du type N 64 qui surmonte une région du type P 66. En conséquence, un parcours conductif est crée entre les régions P+ 44 et 46 à travers la partie la plus basse du type P 64 du croisement par dessous universel 48. Similairement un parcours conductif entre les régions N+ 54, 56 est créé à travers la partie supérieure du type N 66 du croisement par dessous universel 58. Les croisementspar dessous universels48, 58 sont, en conséquence,
universels en ce qu'ils peuvent etre utilisés pour connec-
ter soit deux régions N+ soit deux régions P+.-
Afin de construire les croisements par dessous universels 66 de la réalisation préférée de la présente invention, un lent dopant diffusant du type N et un rapide
dopant diffusant du type P sont à la fois implantés appro-
ximativement à la même dose totale à travers un masque ouvrant commun. Suivant ltimplantation ionique, les dopants sont diffusés, et ils sont séparés en couche du type N et P 64, 66 qui sont parallèles à la surface du substrat 38
dés à leursdegrésdifférentsde diffusion.
Dans un exemple caractéristique, de l'arsenic est utilisé en tant que dopant du type N et du bore est utilisé en tant que dopant du type P. Les dopants sont implantés à la fois à une dose d'environ 2 X 1014 atomes/cm2 à travers les couches d'oxyde 50, 60. Ce dopage résultera en un conducteur ohmique ayant une résistance par unité
de surface carrée suffisamment basse pour être effective-
ment indépendante de l'action semi-conducteur à oxyde métal.
Une résistance par unité de surface carrée de moins que
1000 ohms/carré, correspondant à une concentration d'impu-
reté d'environ 1018 atomes/cm3 est considérée pour être la résistance maximum par unité de surface carrée qui est utile pour fabriquer un conducteur ohmique et effectivement indépendante de l'action semiconducteur à oxyde métal.
Les îles épitaxiales au silicium 40, 42 d'une façon carac-
téristique ont une épaisseur de l'ordre de 6000 A. Suivant l'implantation ionique, les étapes restantes dans la fabrication du circuit intégré 100 sont équivalentes à une diffusion de 50 minutes à 10500C. L'effet de cette diffusion est la création de la région N 64 au-dessus de la région P 66 pour créer le croisement par dessous universel
48, 58.
Tandis que la conductivité des parcours P+ et N+ dans les croisements par dessous 48, 58 est moindre que celle qui pourrait être obtenue à partir des diffusions isolées du type P et N, telles que les régions 22, 32 de la figure 1, des chemins convenablement conductifs sont
fournis par les croisements par dessous universels 48, 58.
Tandis que l'invention a été mise en pratique avec des dosages égaux d'implantation pour le bore et l'arsenic, les dosages relatifs d'implantation du bore et de l'arsenic peuvent être optimisés afin qu'il y ait un rendement de conductivité d'approximativement 40% pour chacun des parcours. Avec les dosages d'implantation égaux jusqu'Içi utilisés, le rendement du parcours d'implantation d'arsenic du type N 64 du croisement par dessous universel 58 a été approximativement 55% de celui d'une région du type N simple, telle la région 32 de la figure 1. Similairement, l'implantation 66 du bore du type P du croisement par dessous 48 a eu un rendement d'environ 33% du rendement
de la région du type P simple 22 de la figure 1.
En se référant maintenant aux figures 3 et 4, les effets d'union bore et arsenic implantés à des énergies d'implantation d'environ 150 KeV à des dosages totaux de 2X1014 atomes/cm2 de chaque dopant suivi par une diffusion de 50 minutes à 10500C est indiqué. A la figure 3, l'apparence physique d'un croisement par dessous universel 70 pendant la fabrication d'un composant est indiquée. Le croisement par dessous 70 est formé par l'implantation d'ion bore et arsenic (comme indiqué par les flèches à la figure 3) à travers une couche de dioxyde de silicium 72 ayant une épaisseur d'environ o 1000 A. L'implantation d' ion est masquée par une couche photo-résistance définie 74. A cette étape de fabrication
les drains et sources n'ont pas encore été formés.
Suivant la diffusion des ions implantés, le croisement par dessous 70 aurait une couche du type N 76 qui est relativement peu profonde et une couche du type P 78 située en dessous qui s'étend sur les substrats de saphire 80 dans la couche N- 82 si aucun drainsou sources (comme indiqué dans la figure 2)étaient fournis Par suite de la 1.5 diffusion, les ions de bore du type P tendent à se diffuser à la fois plus profondément et audessus d'une aire plus large que les ions arsenic du type N. Dans
la pratique actuelle les régions de chaque clté du croise-
ment par dessous 70, que le croisement par dessous 70 est destiné à interconnecter, seraient dopées soit à une conductivité N+ soit à une conductivité P+ et la structure résultante, après diffusion, ressemblerait à l'urne des structures montrées à la figure 2, par exemple la région N 76 ne serait pas isolée par la région P 78
des régions adjacentes.
En se référant maintenant à la figure 4, les résultats de la diffusion des ions pour la formation du croisement par dessous universel 70 de la figure 3 sont montrés graphiquement. En particulier, la concentration des ions arsenic est substanciellement plus grande que la concentration des ions de bore près de la surface de la
couche épitaxial au silicone. Similairement, la concentra-
tion des ions de bore dépasse la concentration des ions arsenic à une profondeur d'approximativement 2000 A, et reste plus élevée que la concentration des ions
arsenic sur la surface du substrat de saphir.
Les résultat expérimentaux obtenus par l'inventeur comparent bien des valeurs de résistance calculées pour un croisement par dessous ayant une largeur d'environ microns. En particulier, le parcours du type N a une résistivité mesurée de 600 ohms/carré comparée à une résistivité calculée de 780 ohms/carré, et le parcours du type P a une résistivité mesurée d'environ 200 ohms/carré
comparée à une résistivité calculée de 220 ohms/carré.
Il serait à noter que l'utilité des croisements-par dessous universels ici décrits est plus grande dans des applications dans lesquelles un corps semi-conducteur
surmonte un substrat isolant. En conséquence, la technolo-
gie CMOS/SOS est une application parfaite pour le croise-
ment par dessous universel, bien qu'elle peut être utilisée dans des procédés de bloc de silicium, par exemple o une des diffusions à être connectée est au
potentiel d'alimentation de puissance.
Bien entendu, l'invention n'est nullement limitée au. mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier,elle comprend tous les moyens constituant des équivalents techniques
des moyens décrits,ainsi que leurs combinaisons,si celles-
ci sont exécutées suivant son esprit et mises en oeuvre
dans le cadre de la protection comme revendiquée.
-2463977
R E V E N D I CA T IONS
1. Croisement par dessous perfectionné pour composants de circuit intégrés comprenant une couche de matériau semi-conducteur au cristal simple; une paire de régions espacées de même type de conductivité formées dans la couche dudit semi-conducteur; et une partie de la couche dudit semi-conducteur se trouvant entre,ladite pai-e des régions es--.- cées, caractérisé en ce que ladite partie(48)de la couche dudi-t semiconducteur est composée d'une première couche(66) d'un type de conductivité et une seconde couche(64)surmontant ladite première couche, ladite seconde couche étant opposée dans le type de conductivité à ladite première couche, au moyen de laquelle
une desdites couches de ladite partie connecte ohmique-
ment ensemble lesdites paires de régions espacées,
indépendamment de l'action MOS.
2. Croisement par dessous perfectionné selon la revendication 1, caractérisé en ce que la première couche (66)précitée est du type P et la seconde couche (64) précitée est du type N. 3. Croisement par dessous perfectionné selon la revendication 2, caractérisé en ce que la première couche
(66)est dopée avec un dopant du type P à diffusion rapide.
4. Croisement par dessous perfectionné selon la revendication 3, caractérisé en ce que ledit dopant
du type P est du bore.
5. Croisement par dessous perfectionné selon la revendication 2, caractérisé en ce que la seconde couche
(64)est dopée avec un dopant du type N à diffusion lente.
6. Croisement par dessous perfectionné selon la revendication 5, caractérisé en ce que ledit dopant du
type N est de l'arsenic.
7. Procédé perfectionné de formation d'un croisement par dessous pour circuits intégrés fabriqués dans des couches cristallines simples comprenant l'étape de formation d'une paire de régions espacées du même type de conductivité dans une couche semi-conductrice au cristal simple; caractérisé en ce qu'une couche masquante (74) est formée au-dessus de la couche semi-conductrice (82); des ouvertures sont définies dans ladite couche masquante au-dessus de l'espace entre lesdites régions espacées; deux impuretés différentes sont introduites dans ladite couche semiconductrice, une desdites impuretés étant d'un type de conductivité et l'autre desdites impuretés
étant d'un type de conductivité opposé.
8. Procédé selon la revendication 7, caractérisé en ce que l'une des impuretés précitées est une impureté de diffusion lente et l'autre desdites impuretés est
une impureté de diffusion rapide.
9. Procédé selon la revendication 8, caractérisé en ce que les impuretés précitées sont introduites par
implantation ionique.
10. Procédé selon la revendication 8, caractérisé en ce que l'impureté de diffusion rapide est du bore et
l'impureté de diffusion lente est de l'arsenic. -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6814879A | 1979-08-20 | 1979-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2463977A1 true FR2463977A1 (fr) | 1981-02-27 |
| FR2463977B1 FR2463977B1 (fr) | 1983-02-04 |
Family
ID=22080712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8018154A Granted FR2463977A1 (fr) | 1979-08-20 | 1980-08-19 | Croisement par dessous pour des circuits integres cmos/sos a densite elevee |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5632770A (fr) |
| DE (1) | DE3030753A1 (fr) |
| FR (1) | FR2463977A1 (fr) |
| GB (1) | GB2056771B (fr) |
| IT (1) | IT1131790B (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3138950A1 (de) * | 1981-09-30 | 1983-04-14 | Siemens AG, 1000 Berlin und 8000 München | Integrierter halbleiterspeicher |
| JPS61127174A (ja) * | 1984-11-26 | 1986-06-14 | Toshiba Corp | 半導体装置の製造方法 |
| DE19604776A1 (de) * | 1996-02-09 | 1997-08-14 | Siemens Ag | Auftrennbare Verbindungsbrücke (Fuse) und verbindbare Leitungsunterbrechung (Anti-Fuse), sowie Verfahren zur Herstellung und Aktivierung einer Fuse und einer Anti-Fuse |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3443176A (en) * | 1966-03-31 | 1969-05-06 | Ibm | Low resistivity semiconductor underpass connector and fabrication method therefor |
| FR2268361A1 (fr) * | 1974-04-19 | 1975-11-14 | Rca Corp | |
| DE2531927A1 (de) * | 1974-07-23 | 1976-02-05 | Rca Corp | Polykristallines silizium-widerstandselement fuer integrierte schaltungen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139388A (en) * | 1976-05-17 | 1977-11-21 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device |
-
1980
- 1980-07-30 IT IT23809/80A patent/IT1131790B/it active
- 1980-08-06 GB GB8025630A patent/GB2056771B/en not_active Expired
- 1980-08-14 JP JP11227380A patent/JPS5632770A/ja active Granted
- 1980-08-14 DE DE19803030753 patent/DE3030753A1/de not_active Withdrawn
- 1980-08-19 FR FR8018154A patent/FR2463977A1/fr active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3443176A (en) * | 1966-03-31 | 1969-05-06 | Ibm | Low resistivity semiconductor underpass connector and fabrication method therefor |
| FR2268361A1 (fr) * | 1974-04-19 | 1975-11-14 | Rca Corp | |
| DE2531927A1 (de) * | 1974-07-23 | 1976-02-05 | Rca Corp | Polykristallines silizium-widerstandselement fuer integrierte schaltungen |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2056771B (en) | 1983-10-19 |
| DE3030753A1 (de) | 1981-03-12 |
| IT1131790B (it) | 1986-06-25 |
| FR2463977B1 (fr) | 1983-02-04 |
| JPS5632770A (en) | 1981-04-02 |
| JPH0478011B2 (fr) | 1992-12-10 |
| GB2056771A (en) | 1981-03-18 |
| IT8023809A0 (it) | 1980-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536945A (en) | Process for producing CMOS structures with Schottky bipolar transistors | |
| EP0071494B1 (fr) | Procédé de fabrication de transistors bipolaires intégrés de très petites dimensions | |
| US5317197A (en) | Semiconductor device | |
| FR2593640A1 (fr) | Dispositif semi-conducteur monolithique integre comportant des transistors a jonction bipolaire, des transistors cmos et dmos, des diodes a faible fuite et procede pour sa fabrication | |
| FR2530867A1 (fr) | Dispositifs mos a barriere de schottky et leur procede de fabrication | |
| EP0715769B1 (fr) | Procede de fabrication de cmos a alignement automatique | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| JPS63288058A (ja) | 絶縁体上半導体集積回路構造を製造する方法 | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2652448A1 (fr) | Procede de fabrication d'un circuit integre mis haute tension. | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| KR950008848B1 (ko) | 붕소 주입 제어 방법 | |
| FR2531812A1 (fr) | Dispositif a circuits integres a semiconducteurs du type " bi-cmos-ic " et son procede de fabrication | |
| US5453389A (en) | Defect-free bipolar process | |
| FR2463977A1 (fr) | Croisement par dessous pour des circuits integres cmos/sos a densite elevee | |
| FR2482368A1 (fr) | Operateur logique a injection par le substrat et son procede de fabrication | |
| FR2496340A1 (fr) | Procede de realisation d'un dispositif semiconducteur, et notamment pour l'isolement d'un circuit integre | |
| US5834368A (en) | Integrated circuit with a metal silicide film uniformly formed | |
| FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
| FR2674372A1 (fr) | Structure d'interconnexion dans un dispositif a semiconducteurs et son procede de fabrication. | |
| US4575746A (en) | Crossunders for high density SOS integrated circuits | |
| JPS6035558A (ja) | 半導体集積回路装置およびその製造方法 | |
| EP1006573A1 (fr) | Procédé de fabrication de circuits intégrés BICMOS sur un substrat CMOS classique | |
| US3551221A (en) | Method of manufacturing a semiconductor integrated circuit | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |