FR2461413A1 - Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series - Google Patents
Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series Download PDFInfo
- Publication number
- FR2461413A1 FR2461413A1 FR7918270A FR7918270A FR2461413A1 FR 2461413 A1 FR2461413 A1 FR 2461413A1 FR 7918270 A FR7918270 A FR 7918270A FR 7918270 A FR7918270 A FR 7918270A FR 2461413 A1 FR2461413 A1 FR 2461413A1
- Authority
- FR
- France
- Prior art keywords
- signal
- input
- output
- control
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/195—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a two-dimensional array or a combination of two-dimensional arrays
- H04N1/19505—Scanning picture elements spaced apart from one another in at least one direction
- H04N1/1951—Scanning picture elements spaced apart from one another in at least one direction in one direction
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/385—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective supply of electric current or selective application of magnetism to a printing or impression-transfer material
- B41J2/39—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective supply of electric current or selective application of magnetism to a printing or impression-transfer material using multi-stylus heads
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/032—Details of scanning heads ; Means for illuminating the original for picture information reproduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
Abstract
Description
La présente invention porte sur un circuit de commande de stylets d'une barrette d'impression d'image ayant autant de stylets que de points d'image rentrant dans une ligne de balayage d'un papier électrosensible sur lequel le contenu d'un document est à reproduire. En particulier lesdits stylets sont organisés en deux rangées séparées l'une de l'autre de la largeur d'une ligne de balayage. The present invention relates to a stylus control circuit of an image printing module having as many styli as image dots entering a scanning line of an electro-sensitive paper on which the content of a document is to be reproduced. In particular, said styli are organized in two rows separated from each other by the width of a scanning line.
Le circuit de commande selon la présente invention a pour but de permettre une commande individuelle de chacun des stylets assurée simultanément pour la totalité des stylets. The purpose of the control circuit according to the present invention is to allow individual control of each of the styli provided simultaneously for all of the styli.
La présente invention a pour objet un circuit de commande de stylets d'une barrette d'impression d'image ayant autant de stylets que de points rentrant dans chaque ligne de balayage, ces stylets étant organisés en deux rangées séparées l'une de l'autre de la largeur d'une ligne de balayage et étant dans chacune des rangées à pas régulier, caractérisé en ce qu'il comporte deux registres à décalage, dits registres de commande des stylets, affectés respectivement à l'une et l'autre des rangées de stylets pour la commande des stylets respectifs, ayant chacun une entrée série de données binaires définissant les points d'impression des stylets de la rangée concernée, autant de sorties en parallèle successives que de stylets dans la rangée concernée reliées respectivement à ces stylets, une entrée de commande de décalage, une entrée d'inhibition desdites sorties en parallèle et deux entrées d'alimentation à deux valeurs de tension correspondant respectivement aux deux niveaux desdites données binaires, et un ensemble logique de commande desdits registres, pour leur chargement et déchargement, ayant une entrée série de données binaires D relatives à chacune des lignes de balayage successives, une entrée horloge recevant un signal d'horloge HR donnant le rythme des données D sur l'entrée série et une entrée de commande recevant une impulsion brève à chaque changement de ligne de balayage concernée par lesdites données D, dite impulsion de changement de ligne, et comportant deux premières mémoires-tampon chacune de capacité égale au nombre de points par ligne de balayage, alternativement en chargement des données D sur l'entrée série sous la commande du signal d'horloge HR et alternativement en déchargement sur une première sortie de l'ensemble et sous la commande d'un signal d'horloge HL, au rythme donné par lesdites impulsions de changement de ligne, des moyens pour élaborer ledit signal d'horloge HL comportant une horloge de signal Ho associée à un compteur recevant en entrée ledit signal HL et-commandant, par son état de comptage égal au nombre de points par ligne, le blocage du signal Ho et, par sa remise à l'état zéro effectuée par chaque impulsion de changement de ligne, le passage dudit signal Ho qui constitue alors ledit signal HL, ledit ensemble comportant, en outre, deux deuxièmes mémoires-tampon chacune de capacité égale au nombre de points par ligne de balayage, alternativement, en chargement à partir des données sur ladite première sortie sous la commande d'un signal H de rythme moitié de celui du signal HL, et alternativement en déchargement au rythme donné toutes les deux impulsions de changement de ligne, ledit ensemble ayant lesdites première et deuxième sorties reliées à l'entrée série de données desdits registres de commande des stylets respectivement pour leur chargement sous la commande dudit signal H,appliqué sur 1' entrée de commande de décalage de chacun de ces registres et fournissant, à partir dudit compteur par son état de comptage différent du nombre de points par ligne de balayage, un signal de blocage appliqué sur l'entrée d'inhibition des sorties en parallèle de chacun des registres de commande des stylets. The subject of the present invention is a circuit for controlling styli of an image printing module having as many styli as points entering each scanning line, these styli being organized in two rows, one separated from the other. other of the width of a scanning line and being in each of the rows with regular pitch, characterized in that it comprises two shift registers, called stylus control registers, assigned respectively to one and the other of the rows of styli for controlling the respective styli, each having a serial binary data input defining the printing points of the styli in the row concerned, as many successive parallel outputs as styli in the row concerned respectively connected to these styli, an offset control input, an inhibition input for said outputs in parallel and two power supply inputs with two voltage values corresponding respectively to the two levels of said data bits, and a logic control unit for said registers, for their loading and unloading, having a serial input of binary data D relating to each of the successive scanning lines, a clock input receiving a clock signal HR giving the rhythm of the data D on the serial input and a control input receiving a short pulse at each change of scan line concerned by said data D, called line change pulse, and comprising two first buffer memories each of capacity equal to the number of points per scan line, alternately by loading data D on the serial input under the control of the clock signal HR and alternately by unloading on a first output of the assembly and under the control of a clock signal HL, at rhythm given by said line change pulses, means for developing said clock signal HL comprising a signal clock Ho associated with a counter receiving in treats said HL signal and commanding, by its counting state equal to the number of points per line, blocking the signal Ho and, by resetting it to zero effected by each line change pulse, passing said signal Ho which then constitutes said HL signal, said assembly comprising, in addition, two second buffer memories each of capacity equal to the number of points per scanning line, alternatively, loading from the data on said first output under the control of a signal H of rhythm half that of the signal HL, and alternately in unloading at the rate given every two line change pulses, said set having said first and second outputs connected to the serial data input of said stylus control registers respectively for their loading under the control of said signal H, applied to the offset control input of each of these registers and supplying, from said counter by its state of comp different from the number of points per scan line, a blocking signal applied to the inhibit input of the outputs in parallel of each of the stylus control registers.
D'autres caractéristiques et les avantages de la présente invention apparaitront plus clairement au cours de la description faite ciaprès d'un exemple de réalisation donné dans le dessin ci-annexé. Other characteristics and advantages of the present invention will appear more clearly during the description given below of an exemplary embodiment given in the attached drawing.
Dans ce dessin - dans la figure 1, on a représenté le schéma électrique d'une barrette à commande, - dans la figure 2, on a représenté un circuit de commande des stylets d'une barrette conforme à la figure 1, selon l'invention, - dans la figure 3, on a illustré les principaux signaux élaborés dans le circuit de la figure 2.In this drawing - in FIG. 1, there is shown the electrical diagram of a control strip, - in FIG. 2, a circuit for controlling the styli of a strip according to FIG. 1, according to the invention, - in FIG. 3, the main signals developed in the circuit of FIG. 2 are illustrated.
Dans la figure 1, on a illustré le schéma électrique d'une barrette d'impression à commander par le circuit selon l'invention. In Figure 1, there is illustrated the electrical diagram of a printing bar to be controlled by the circuit according to the invention.
La barrette comporte des stylets tels que 1 et 2, en nombre égal au nombre de points d'image rentrant dans une ligne de balayage du document à reproduire sur papier électro-sensible balayé ligne par ligne par -la barrette. Les stylets sont organisés en deux rangées séparées l'une de l'autre par un pas de balayage ligne du papier électro-sensible, c'est-à-dire par une ligne de balayage du papier, définissant entre les rangées une ligne d' isolement. Dans chacune de ces deux rangées les stylets sont régulièrement répartis, au pas des points d'image de rangs de même parité rentrant dans une ligne de balayage, les stylets d'une rangée sont respectivement disposés en regard des intervalles entre stylets de l'autre rangée.The bar comprises styli such as 1 and 2, in a number equal to the number of image points entering a scanning line of the document to be reproduced on electro-sensitive paper scanned line by line by the bar. The styli are organized in two rows separated from each other by a line scanning step of the electro-sensitive paper, that is to say by a paper scanning line, defining between the rows a line of isolation. In each of these two rows, the styli are regularly distributed, at the step of the image points of rows of the same parity falling within a scanning line, the styli of a row are respectively arranged opposite the intervals between styli of the other row.
Des pistes conductrices telles que 3 et 4, reliées respectivement aux stylets, partent de part et d'autre de l'ensemble des deux rangées de stylets et définissent deux réseaux pour l'alimentation individuelle des stylets. Conductive tracks such as 3 and 4, respectively connected to the styli, leave on either side of the assembly of the two rows of styli and define two networks for the individual supply of the styli.
Des pastilles à étages registres, telles que 5 et 6, en nombre 2 m pour la totalité de la barrette chacune à une entrée des informations série e, n sorties de registre en parallèle non référencées et une entrée b de commande d'inhibition des sorties de registre, sont reliées en série m par m et définissent deux registres à décalage -7 et 8 associés respectivement aux deux réseaux de pistes conductrices et aux deux rangées de stylets.Chacun des registres à décalage 7 et 8 comporte autant de sorties en parallèle successives, constituées par des sorties de registre dites utiles des m pastilles formant le registre considéré, qu'il y a de stylets dans la rangée associée et par suite de pistes dans le réseau associé, connectées respectivement aux pistes de ce réseau pour l'alimentation simultanée de toutes ces pistes, deux pistes consécutives du réseau étant connectées à deux sorties en parallèle successives du registre concerné quelles que soient les deux pistes considérées. Le produit 2. m. n étant par exemple égal au nombre de stylets, toutes les sorties de registre de toutes les pastilles d'un même registre à décalage sont des sorties utiles, connectées respectivement aux pistes du réseau associé à ce registre. A titre indicatif, pour 1728 points d'image par ligne de balayage de longueur 216 mm, chaque pastille a par exemple n = 32 sorties de registre ( cas illustré), chacun des deux registres à décalage étant alors formé par 27 pastilles. On notera que, dans le cas où le produit m. n est supérieur au nombre de stylets d'une rangée, ce nombre étant compris entre (m-1).n et m.n, les sorties en parallèle successives du registre à décalage associé à cette rangée connectées aux pistes du réseau associé sont constituées par toutes les sorties de registre des m - 1 premières pastilles et une partie des sorties de registre de la dernière pastille formant ce registre, les dernières sorties de registre de cette dernière pastille étant alors inutilisées. Pads with register stages, such as 5 and 6, in number 2 m for the entire strip each at an input of serial information e, n unregistered parallel register outputs and an input b for inhibiting outputs register, are connected in series m by m and define two shift registers -7 and 8 associated respectively with the two networks of conductive tracks and the two rows of styli. Each of the shift registers 7 and 8 has as many successive parallel outputs , constituted by so-called useful register outputs of the m pads forming the register considered, that there are styli in the associated row and as a result of tracks in the associated network, respectively connected to the tracks of this network for the simultaneous supply of all these tracks, two consecutive tracks of the network being connected to two successive parallel outputs of the register concerned whatever the two tracks considered. The product 2. m. n being for example equal to the number of styli, all of the register outputs of all the pads of the same shift register are useful outputs, connected respectively to the tracks of the network associated with this register. As an indication, for 1728 image points per scanning line of length 216 mm, each patch has for example n = 32 register outputs (illustrated case), each of the two shift registers then being formed by 27 pads. It will be noted that, in the case where the product m. n is greater than the number of styli in a row, this number being between (m-1) .n and mn, the successive parallel outputs of the shift register associated with this row connected to the tracks of the associated network are constituted by all the register outputs of the first m - 1 pads and part of the register outputs of the last pad forming this register, the last register outputs of this last pad then being unused.
Chaque pastille à étages registres présente, en outre, une entrée horloge H, deux entrées d'alimentation V1 et V2 fournissant les deux niveaux de tension correspondant aux deux niveaux logiques d'impression, une sortie de données s et une entrée de commande de mise forcée à un état donné correspondant sur les sorties de registre au niveau logique d'impression ntentratnant pas de modification de coloration du papier électro-sensible ; on a considéré par la suite que cet état est l'état zéro et on a appelé RAZ cette dernière entrée. Each pad with register stages has, in addition, a clock input H, two supply inputs V1 and V2 providing the two voltage levels corresponding to the two logical printing levels, a data output s and a setting command input. forced to a given corresponding state on the register outputs at the printing logic level which does not modify the color of the electro-sensitive paper; it was considered subsequently that this state is zero and we called this last entry RESET.
Dans chaque pastille les sorties de registre sont complémentées tandis que la sortie s, reliée à l'entrée e de la pastille suivante, correspond à la dernière sortie de registre non complémentée. D'une pastille à l'autre formant un même registre à décalage les entrées de même nature,-exception faite des entrées d'informations e, sont respectivement mises en parallèle par des liaisons ou pistes supplémentaires (non référencées) et forment les entrées correspondantes du registre à décalage constitué dont l'entrée série est constituée par l'entrée série de la première pastille.In each pad the register outputs are complemented while the output s, connected to the input e of the next pad, corresponds to the last register output not complemented. From one pad to another forming a same shift register, the entries of the same nature, with the exception of the information entries e, are respectively put in parallel by additional links or tracks (not referenced) and form the corresponding entries. of the shift register formed, the serial input of which is constituted by the serial input of the first pad.
Une pastille à étages registres telles que 5 ou 6, avantageusement réalisée en technologie CMOS selon l'un quelconque des procédés classiques de fabrication par diffusion des semi-conducteurs, -est un registre à décalage à entrée série des informations et sorties en parallèle et munie d'une entrée de commande de remise à zéro analogue à certains registres à décalage commercialisés sous forme de circuits intégrés, associé à un moyen de blocage de ses sorties en parallèle et muni en outre d'une sortie série des informations.On indiquera donc simplement à titre d'exemple, que les étages de la pastille étant constitués par n bascules de type D montées en série, la sortie Q de chaque bascule étant reliée à l'entrée D de la bascule suivante, les sorties de registre en parallèle de la pastille sont connectées aux sorties Q respectives de ces bascules à travers respectivement n portes d'interface non inverseuses du type "trois états" ("tri-state" en langage anglosaxon), comportant chacune une entrée de commande d'inhibition connectée à l'entrée de commande d'inhibition b de la pastille, une résistance de protection contre les risques de surintensité étant en outre avantageusement disposée en sortie de chacune de ces portes, tandis que la sortie série s de la pastille est reliée à la sortie Q de la dernière bascule à travers une porte d'interface non inverseuse. A pad with register stages such as 5 or 6, advantageously produced in CMOS technology according to any of the conventional methods of manufacturing by diffusion of semiconductors, is a shift register with serial input of information and outputs in parallel and provided a reset control input analogous to certain shift registers marketed in the form of integrated circuits, associated with a means of blocking its outputs in parallel and also provided with a serial information output. by way of example, that the stages of the chip being constituted by n type D flip-flops connected in series, the output Q of each flip-flop being connected to the input D of the next flip-flop, the register outputs in parallel of the patch are connected to the respective Q outputs of these flip-flops through respectively n non-inverting interface doors of the "three states" type ("tri-state" in Anglo-Saxon language), each comprising a inhibition control input connected to the inhibition control input b of the chip, a protective resistor against the risks of overcurrent being advantageously also disposed at the output of each of these doors, while the series output s of the chip is connected to the output Q of the last flip-flop through a non-inverting interface door.
On précise que la barrette d'impression selon le schéma de la figure 1 fonctionne par phases successives de trois opérations élémentaires successives données ci-après en considérant que la rangée de stylets tels que 1 va inscrire les points de rangs pairs ou points pairs d'une ligne de balayage, soit la ligne i, pendant que la rangée de stylets tels que 2 va inscrire les points impairs d'une autre ligne de balayage distante de celle citée précédemment de deux pas, soit la ligne i + 2. It is specified that the printing bar according to the diagram in FIG. 1 operates in successive phases of three successive elementary operations given below by considering that the row of styli such as 1 will write the points of even rows or even points of a scanning line, i.e. line i, while the row of styli such as 2 will write the odd points of another scanning line two steps away from that mentioned above, namely line i + 2.
Ces trois opérations successives sont - une opération de chargement de chacun des deux registres 8,7, avec les informations dites impaires et paires DI et DP respectivement définissant les points impairs et pairs rentrant dans les lignes concernées par les stylets, appliquées en série et au rythme de l'horloge H de chacun des registres sur l'entrée e de l'un et l'autre des registres respectivement, les sorties des registres étant alors bloquées au niveau logique, 1 dans l'exemple mentionné ci-avant, qui n'entratne pas de modification de coloration du papier, - une opération d'inscription des points correspondant aux données DI et DP chargées dans les deux registres respectivement, les sorties des registres étant alors débloquées, - une opération de progression du papier électro-sensible d'un pas par rapport à la barrette, avec mise forcée des sorties des registres à l'état, 1 dans l'exemple mentionné ci-avant, qui n'entrain pas de modification de coloration du papier. These three successive operations are - an operation of loading each of the two registers 8,7, with the information known as odd and pairs DI and DP respectively defining the odd and even points returning in the lines concerned by the styli, applied in series and to rhythm of the clock H of each of the registers on the input e of one and the other of the registers respectively, the outputs of the registers then being blocked at the logic level, 1 in the example mentioned above, which n does not change the coloring of the paper, - an operation of recording the points corresponding to the data DI and DP loaded in the two registers respectively, the outputs of the registers then being released, - an operation of progression of the electro-sensitive paper d a step relative to the bar, with forced setting of the outputs of the registers in the state, 1 in the example mentioned above, which does not cause any change in coloring of the paper.
A titre d'exemple, on indique que chaque ligne de balayage est définie par 1728 points, chaque rangée de stylets comportant alors 864 stylets et que, pour chaque ligne de balayage l'on affecte à l'opération de chargement 1,33 ms (H = 650 kHz, pour le chargement des 864 données dans chaque registre de la barrette) et à l'opération d'inscription 8,67 ms, et à l'opération de progression d'un pas du papier 10 ms, ce qui correspond à des phases chacune de 20 ms. By way of example, it is indicated that each scanning line is defined by 1728 points, each row of styli then comprising 864 styli and that, for each scanning line, the charging operation is assigned 1.33 ms ( H = 650 kHz, for the loading of the 864 data in each register of the bar) and for the recording operation 8.67 ms, and for the step progression operation of the paper 10 ms, which corresponds in phases each of 20 ms.
Dans la figure 2, on a illustré un circuit de commande des stylets de la barrette d'impression conforme au schéma électrique de la figure 1. Les deux registres 7 et 8 illustrés dans le schéma électrique de la figure 1, ont été également représentés sous les mêmes références dans la figure 2. Ce circuit de commande, la barrette d'impression ainsi qu'un ensemble de restitution de données transmises (non représenté) délivrant des données D restituées à un rythme HR d'une horloge de restitution de cet ensemble, appartiennent à un équipement récepteur de fac-similé, les données D traduisent en binaire l'information couleur des points successifs rentrant dans chaque ligne de balayage. Ce sont ces données D qui sont à charger dans les registres 7 et 8 pour la commande des stylets.On peut donc considérer que le circuit de commande des stylets comporte les deux registres 7 et 8 et un ensemble de commande de chargement et de déchargement de ces registres. In FIG. 2, there is illustrated a circuit for controlling the styli of the printing module in accordance with the electrical diagram of FIG. 1. The two registers 7 and 8 illustrated in the electrical diagram of FIG. 1, have also been represented under the same references in FIG. 2. This control circuit, the print bar as well as a set of restitution of transmitted data (not shown) delivering data D restored at a rate HR of a restitution clock of this set , belong to a facsimile receiving equipment, the data D translate into color the color information of the successive points entering each scanning line. It is these data D which are to be loaded into registers 7 and 8 for the control of the styli. It can therefore be considered that the stylus control circuit comprises the two registers 7 and 8 and a set of command for loading and unloading of these registers.
Ces données D sont appliquées, en série et au rythme HR du signal d'horloge de restitution des données D, sur une entrée 11 du circuit ; le signal d'horloge au rythme HR, ou signal d'horloge HR, est appliqué sur une entrée 12 de l'ensemble logique. Dans les données D, on a considéré que la couleur blanche est traduite par un niveau logique O et la couleur noire par un niveau logique 1. These data D are applied, in series and at the rate HR of the clock signal for restitution of the data D, on an input 11 of the circuit; the HR clock signal, or HR clock signal, is applied to an input 12 of the logic assembly. In data D, it was considered that the white color is translated by a logical level O and the black color by a logical level 1.
On précise encore.que les données D issues de l'ensemble de restitution des données du récepteur fac-similé, au rythme HR, forment des groupes, correspondant à une même ligne de balayage, les premières données respectives de deux groupes successifs étant séparées l'une de l'autre d'un temps éventuellement variable mais toujours au moins égal à un temps minimal défini, ici de 20 ms. Ce temps minimal, correspond au temps minimal d'émission du contenu d'une ligne d'analyse suivi d'un mot de synchronisation de ligne (un mot de bourrage étant émis, si nécessaire, juste avant le mot de synchronisation) c'est-à-dire au temps minimal séparant la fin d'émission de deux mots de synchronisation. It is also specified that the data D coming from the data reproduction set of the facsimile receiver, at the RH rhythm, form groups, corresponding to the same scanning line, the first respective data of two successive groups being separated l '' of one another of a possibly variable time but always at least equal to a defined minimum time, here of 20 ms. This minimum time corresponds to the minimum time for sending the content of an analysis line followed by a line synchronization word (a stuffing word being sent, if necessary, just before the synchronization word). that is to say at the minimum time separating the end of transmission of two synchronization words.
A la réception, les données D restituées définissant les premiers points respectifs de deux lignes successives à reproduire sont donc séparées par un temps au moins égal à ce temps minimal de 20 ms la détection des mots de synchronisation par l'ensemble de restitution fournit une information indiquant le changement de ligne de balayage du document analysé à reproduire. Cette information de changement de ligne est associée aux données D et à l'horloge HR et est appliquée sur une entrée 13 du circuit.On reception, the restored data D defining the first respective points of two successive lines to be reproduced are therefore separated by a time at least equal to this minimum time of 20 ms the detection of the synchronization words by the reproduction unit provides information indicating the change of scan line of the analyzed document to be reproduced. This line change information is associated with the data D and the clock HR and is applied to an input 13 of the circuit.
Ce circuit de commande comporte un circuit d'aiguillage 14 reliant l'entrée 11 à deux mémoires-tampon 15 et 16 constituées chacune par un registre à décalage de capacité égale au nombre de points par ligne de balayage, soit 1728. Un aiguillage 17 à deux entrées et une sortie est placé en sortie de ces deux mémoires ou registres 15 et 16. Chacun de ces deux registres 15 et 16 a en outre son entrée de commande de décalage connectée à un circuit d'aiguillage, désigné par 18 pour le registre 15 et par 19 pour le registre 16, pour recevoir soit le signal d'horloge HR appliqué sur l'entrée 12 soit un signal d'horloge au rythme HL, ou signal d'horloge HL précisé ci-après. This control circuit comprises a routing circuit 14 connecting the input 11 to two buffer memories 15 and 16 each constituted by a shift register of capacity equal to the number of points per scanning line, ie 1728. A routing 17 to two inputs and one output is placed at the output of these two memories or registers 15 and 16. Each of these two registers 15 and 16 also has its shift control input connected to a switching circuit, designated by 18 for the register 15 and 19 for register 16, to receive either the clock signal HR applied to input 12 or a clock signal at the rate HL, or clock signal HL specified below.
On considère ici que le décalage des informations dans les registres 15 et 16 s'effectue sur les fronts descendants des signaux d'horloge HR ou HL.It is considered here that the shift of the information in the registers 15 and 16 takes place on the falling edges of the clock signals HR or HL.
Une bascule 20 assure par le signal sur sa sortie Q la commande des quatre circuit d'aiguillage 14, 17, 18 et 19. Cette bascule 20 a une entrée de commande de changement d'état reliée à l'entrée 13 de ce circuit de commande recevant une brève impulsion dite de changement de ligne chaque fois que l'ensemble de restitution précité a délivré les données D concernant une ligne complète de balayage ctest-à-dire à la fin de la détection de chaque mot de synchronisation ligne et recevant, en outre, en fin de reproduction du document, une brève impulsion à l'issue de chacune des deux phases de fonctionnement au cours desquelles, respectivement, la reproduction de la dernière ligne du document est entamée et celle de l'avant dernière ligne est complétée.Ainsi, pour un état donné, par exemple o, de la sortie Q de cette bascule (cas illustré), le registre 15 reçoit sur son entrée de chargement les données D appliquées à l'entrée 11, pour la prise en charge de ces données D sous la commande du signal HR alors appliqué au registre 15, tandis que le registre 16 se décharge à travers le circuit d'aiguillage 17, sous la commande du signal HL alors appliqué sur l'entrée de commande de décalage de ce registre 16. Pour l'autre état, 1 dans l'exemple considéré, de la sortie Q de la bascule 20, les rôles des registres 15 et 16 sont permutés par rapport au cas précédent : le registre 15 se décharge sous la commande du signal HL et le registre 16 se charge sous la commande du signal HR. A flip-flop 20 ensures by the signal on its output Q the control of the four switching circuits 14, 17, 18 and 19. This flip-flop 20 has a state change control input connected to the input 13 of this circuit command receiving a brief so-called line change pulse each time the aforementioned restitution unit has delivered the data D relating to a complete scanning line, that is to say at the end of the detection of each line synchronization word and receiving, in addition, at the end of the reproduction of the document, a short pulse at the end of each of the two operating phases during which, respectively, the reproduction of the last line of the document is started and that of the penultimate line is completed Thus, for a given state, for example o, of the output Q of this flip-flop (illustrated case), the register 15 receives on its loading input the data D applied to the input 11, for the management of these D data under sig command nal HR then applied to the register 15, while the register 16 is discharged through the routing circuit 17, under the control of the signal HL then applied to the shift control input of this register 16. For the other state , 1 in the example considered, of the output Q of the flip-flop 20, the roles of registers 15 and 16 are swapped with respect to the previous case: register 15 is discharged under the control of the signal HL and register 16 is loaded control of the HR signal.
Le circuit de commande comporte en outre, un compteur par 1728, 21, pour 1728 points par ligne de balayage. Ce compteur reçoit sur une entrée de comptage le signal HL qui commande le déchargement des registres 15 et 16 alternativement, pour compter les données déchargées de l'un et l'autre des registres alternativement. Il délivre sur une sortie, un signal binaire de niveau 1 ou o indiquant si la valeur de comptage est égale ou non à 1728. Il présente en outre une entrée de commande de remise à zéro reliée à l'entrée 13 de ce circuit. Le signal de sortie du compteur 21 commande un circuit dtinhi- bition 22 d'un signal d'horloge Ho, de fréquence 2H et de rapport cyclique 1, issu d'une horloge 23 reliée à ce circuit d'inhibition (H = 650 kHz dans l'exemple donné ci-avant).Dans le circuit d'inhibition, à la sortie duquel est délivré le signal d'horloge HL, une porte ET 24, à deux entrées, reçoit le signal Ho et le signal de sortie du compteur à travers un inverseur 25. La sortie de cette porte 24 est reliée à une entrée "1" d'une bascule 26 pour la mise à l'état 1 de la sortie Q de cette bascule à chaque front descendant du signal qu'elle reçoit. The control circuit further includes a counter by 1728, 21, for 1728 points per scan line. This counter receives on a counting input the signal HL which controls the unloading of the registers 15 and 16 alternately, to count the data unloaded from one and the other of the registers alternately. It delivers on an output, a level 1 or o binary signal indicating whether or not the count value is 1728. It also has a reset command input connected to input 13 of this circuit. The output signal from the counter 21 controls an inhibition circuit 22 of a clock signal Ho, of frequency 2H and duty cycle 1, coming from a clock 23 connected to this inhibition circuit (H = 650 kHz in the example given above). In the inhibition circuit, at the output of which the clock signal HL is delivered, an AND gate 24, with two inputs, receives the signal Ho and the output signal from the counter through an inverter 25. The output of this gate 24 is connected to an input "1" of a flip-flop 26 for setting the output Q of this flip-flop to state 1 at each falling edge of the signal it receives .
La sortie de cette porte ET 24 est également reliée à une entrée d'une autre porte ET 27 dont une deuxième entrée est connectée à la sortie Q de la bascule 26. C'est sur la sortie de cette porte ET 27 que le signal HL est délivré. La bascule 26 reçoit, en outre, sur une entrée de remise à zéro, RAZ, le signal de sortie du compteur par 1728, 21, pour son maintien-forcé à zéro lorsque ce compteur est à 1728.The output of this AND gate 24 is also connected to an input of another AND gate 27, a second input of which is connected to the output Q of the flip-flop 26. It is on the output of this AND gate 27 that the signal HL is issued. The flip-flop 26 receives, in addition, on a reset input, RESET, the output signal of the counter by 1728, 21, for its forced maintenance at zero when this counter is at 1728.
Par ce montage, la porte ET 24 bloque ou laisse passer le signal dthorloge Ho selon que le compteur 21 est à 1728 ou non. La bascule 26 et la porte ET 27 assurent un retard minimal, ici d'une demi-période de l'horloge 23, à l'apparition de la première impulsion, positive, du signal HL à la suite d'une remise à zéro du compteur 21 initialement à 1728 et un calibrage de la largeur de cette première impulsion. By this arrangement, the AND gate 24 blocks or lets pass the clock signal Ho depending on whether the counter 21 is at 1728 or not. The flip-flop 26 and the AND gate 27 provide a minimum delay, here of a half-period of the clock 23, to the appearance of the first positive pulse of the signal HL following a reset to zero of the counter 21 initially at 1728 and a calibration of the width of this first pulse.
Le registre en déchargement étant par exemple le registre 16, lorsque les données correspondant à une ligne de balayage complète ont été déchargées de ce registre, le compteur 21, qui est alors à 1728, interrompt le signal HL par le circuit d'inhibition 22t Pendant le déchargement du registre 16, le registre 15 se charge : il reçoit les données D concernant la ligne de balayage suivante, au rythme HR. The unloading register being for example the register 16, when the data corresponding to a complete scanning line have been unloaded from this register, the counter 21, which is then at 1728, interrupts the signal HL by the inhibition circuit 22t During the unloading of the register 16, the register 15 is loaded: it receives the data D relating to the next scanning line, at the rate HR.
L'impulsion de changement de ligne, issue de l'ensemble de restitution des données D, qui arrive à l'entrée 13,provoque alors, par la bascule 20, la permutation des rôles des registres 15 et 16 et remet à zéro le compteur 21 qui permettra la réapparition du signal HL et ainsi le déchargement du registre 15 tandis que le registre 16 reçoit de nouvelles données D. On obtient ainsi à la sortie de l'aiguillage 17 relié alternativement à la sortie du registre 15 et à la sortie du registre 16 un signal formé de paquets de données D ; les données de chaque paquet sont délivrées à la cadence 2H et correspondent à une ligne de balayage complète. Ces paquets sont séparés par un intervalle de temps de durée au moins égale à celle des deux opérations d'inscription des points sur le papier électro-sensible et de progression du papier.The line change pulse, coming from the data restitution set D, which arrives at input 13, then causes, by the flip-flop 20, the permutation of the roles of registers 15 and 16 and resets the counter 21 which will allow the reappearance of the signal HL and thus the unloading of the register 15 while the register 16 receives new data D. One thus obtains at the output of the switch 17 connected alternately to the output of the register 15 and to the output of the register 16 a signal formed by data packets D; the data of each packet is delivered at the 2H rate and corresponds to a complete scan line. These packets are separated by a time interval of duration at least equal to that of the two operations of writing the points on the electro-sensitive paper and progressing the paper.
Le signal de sortie du circuit d'aiguillage 17 est appliqué sur une première sortie 30 de l'ensemble de commande des registres 7 et 8. Cette sortie 30 est reliée à l'entrée de chargement du registre 8. The output signal from the routing circuit 17 is applied to a first output 30 of the control unit of the registers 7 and 8. This output 30 is connected to the loading input of the register 8.
Le signal sur la sortie 30 est associé à un signal d'horloge, qui est l'horloge H des deux registres 7 et 8, délivré sur une sortie horloge 31 de l'ensemble à partir de la sortie Q d'une bascule 32 recevant sur une entrée de commande de changement d'état le signal HL à travers un inverseur 33 : la sortie Q de la bascule 32 change d'état à chaque front montant du signal HL. Ainsi le signal sur la sortie 30 découpé par les fronts montants du signal à la sortie Q de la bascule constitue les informations impaires DI chargées à la cadence H dans le registre 8 dont les sorties en parallèle sont reliées aux stylets d'inscription des points impairs de chaque ligne de balayage.The signal on output 30 is associated with a clock signal, which is the clock H of the two registers 7 and 8, delivered on a clock output 31 of the assembly from the output Q of a flip-flop 32 receiving on a state change command input, the signal HL through an inverter 33: the output Q of the flip-flop 32 changes state at each rising edge of the signal HL. Thus the signal on the output 30 cut by the rising edges of the signal at the output Q of the flip-flop constitutes the odd information DI loaded at the rate H in the register 8 whose outputs in parallel are connected to the styli for writing the odd points of each scan line.
Le signal de sortie du circuit d'aiguillage 17 est également appliqué à travers un aiguillage 35 à deux autres mémoires-tampon 36 et 37, également constituées chacune par un registre à décalage de capacité 1728 pour 1728 points par ligne de balayage. Un autre aiguillage 38 est placé en sortie de ces deux registres 36 et 37 pour relier les sorties de ces registres à une deuxième sortie de données 40 de l'ensemble de commande des registres 7 et 8. Cette sortie 40 est reliée à l'entrée de chargement du registre 7. Chacun des registres 36 et 37 a en outre une entrée de commande de décalage reliée à la sortie Q de la bascule 32 pour recevoir le signal H, le décalage des informations dans ces registres s'effectue sur les fronts descendants du signal à la sortie
Q de la bascule 32.The output signal of the routing circuit 17 is also applied through a routing 35 to two other buffer memories 36 and 37, also each constituted by a capacity shift register 1728 for 1728 points per scanning line. Another switch 38 is placed at the output of these two registers 36 and 37 to connect the outputs of these registers to a second data output 40 of the control assembly of registers 7 and 8. This output 40 is connected to the input loading register 7. Each of registers 36 and 37 also has an offset control input connected to output Q of flip-flop 32 to receive the signal H, the information in these registers is shifted on the falling edges signal at the output
Flip-flop Q 32.
Les deux circuits d'aiguillage 35 et 38 sont commandés par le signal sur la sortie Q d'une autre bascule 39 ayant une entrée de commande de changement d'état connectée à la sortie Q de la bascule 20 la sortie Q de la bascule 39 change d'état toutes les deux impulsions de changement de ligne. Pour un état donné, par exemple o, de cette bascule 39 (cas illustré), cet état étant maintenu pendant deux lignes de balayage successives définies en 13, le registre 36 reçoit sur son entrée chargement le signal des données en sortie de l'aiguillage 17 pour la prise en charge de ces données sur les fronts descendants du signal H ; ces données prises en charge dans le registre 36 correspondent aux points pairs de deux lignes de balayage successives dont les points impairs de chacune de ces lignes sont définies par les données DI délivrées sur la sortie 30 de l'ensemble simultanément avec le chargement du registre 36.Tandis que le registre 36 se charge, simultanément le registre 37 se décharge, à travers le circuit d'aiguillage 38, également sous la commande des fronts descendants du signal H : les données de même nature que celles chargées dans le registre 37, c'està-dire définissant les points pairs et donc appelées DP, mais concernant deux lignes de balayage précédentes, sont délivrées sur- la sortie 40 de l'ensemble et chargées à la cadence H dans le registre 7 dont les sorties en parallèle sont reliées aux stylets d'inscription des points pairs de chaque ligne de balayage. Pour l'autre état, ici 1, de la bascule 39, les rôles des registres 36 et 37 sont permutés par rapport à ceux du cas précédent. The two switching circuits 35 and 38 are controlled by the signal on the Q output of another flip-flop 39 having a state change control input connected to the Q output of flip-flop 20 the Q output of flip-flop 39 state changes every two line change pulses. For a given state, for example o, of this flip-flop 39 (illustrated case), this state being maintained for two successive scanning lines defined in 13, the register 36 receives on its loading input the data signal at the output of the switch 17 for handling these data on the falling edges of the signal H; these data taken into account in register 36 correspond to the even points of two successive scanning lines whose odd points of each of these lines are defined by the data DI delivered on the output 30 of the assembly simultaneously with the loading of register 36 While the register 36 is loaded, simultaneously the register 37 is discharged, through the routing circuit 38, also under the control of the falling edges of the signal H: data of the same nature as that loaded in the register 37, c that is to say defining the even points and therefore called DP, but relating to two previous scanning lines, are delivered to the output 40 of the assembly and loaded at the rate H into the register 7 whose outputs in parallel are connected to the styli for marking the even points of each scan line. For the other state, here 1, of flip-flop 39, the roles of registers 36 and 37 are swapped with respect to those of the previous case.
Chaque registre 36 ou 37 considéré alternativement a ainsi pour rôle d'emmagasiner, à la suite l'un de l'autre, les deux groupes de données définissant les points pairs de deux lignes de balayage successives ceci pendant que l'ensemble délivre sur sa sortie 30 à la suite l'un de l'autre les deux groupes de données DI de ces deux lignes de balayage successives considérées, et, sur sa sortie 40, à la suite l'un de l'autre les deux groupes de données paires DP des deux lignes de balayage successives qui précèdent celles considérées. Ainsi, le signal sur les sorties 30 et 40 de l'ensemble constitue les informations paires DP et impaires DI simultanément délivrées à la cadence H respectivement à l'un et l'autre registres 7 et 8 de commande des stylets. Each register 36 or 37 considered alternately thus has the role of storing, following one another, the two groups of data defining the even points of two successive scanning lines this while the assembly delivers on its output 30 following each other the two groups of data DI of these two successive scanning lines considered, and, on its output 40, following each other the two groups of even data DP of the two successive scanning lines preceding those considered. Thus, the signal on the outputs 30 and 40 of the assembly constitutes the even and odd information DP and odd DI simultaneously delivered at the rate H respectively to one and the other registers 7 and 8 for controlling the styli.
L'ensemble logique de commande élabore, en outre, les signaux de commande des deux registres 7 et 8 de commande des stylets. Le signal de commande de blocage, ici par son niveau 1, des sorties respectives des deux registres ( b, figure 1) est constitué par le signal de sortie du compteur par 1728, 21, inversé par l'inverseur 25. The control logic assembly furthermore produces the control signals of the two stylus control registers 7 and 8. The blocking control signal, here by its level 1, of the respective outputs of the two registers (b, FIG. 1) is constituted by the output signal of the counter by 1728, 21, inverted by the inverter 25.
Ce signal de blocage est délivré sur une sortie 41 de l'ensemble, connectée à la sortie de l'inverseur 25 et est appliqué sur l'entrée b des registres 7 et 8. Le signal de commande de remise à zéro, ici par son niveau 1, des étages des registres 7 et 8 ( RAZ, figure 1) est obtenu à la sortie d'un monostable 42 dont l'entrée est connectée à l'entrée 13 qui reçoit les impulsions de changement de ligne, la sortie de ce monostable est connectée à une sortie -43 de l-'ensemble qui elle même est reliée à l'entrée RAZ des registres 7 et 8.Chaque impulsion de changement de ligne met le signal de sortie du monostable 42 au niveau zéro ceci pour une durée prédéterminée pendant laquelle s'effectue l'opération de chargement des registres 7 et 8 de commande des stylets par les données délivrées en 30 et 40, au rythme du signal H sur la sortie 31, et l'opération d'inscription sur papier des informations.This blocking signal is delivered to an output 41 of the assembly, connected to the output of the inverter 25 and is applied to the input b of the registers 7 and 8. The reset control signal, here by its level 1, of the stages of registers 7 and 8 (RESET, FIG. 1) is obtained at the output of a monostable 42 whose input is connected to input 13 which receives the line change pulses, the output of this monostable is connected to an output -43 of the assembly which itself is connected to the reset input of registers 7 and 8. Each line change pulse puts the output signal of monostable 42 at zero level for a period of time predetermined during which the operation of loading the registers 7 and 8 for controlling the styli by the data delivered in 30 and 40 takes place, at the rate of the signal H on the output 31, and the operation of recording information on paper .
Au démarrage d'une opération de reproduction d'un document, les registres 15 et 16, 36 et 37 sont initialisés à zéro ainsi que les bascules 20, 32 et 39 tandis que le compteur 21 est initialisé à 1728 (pour éviter cette initialisation on peut prévoir en sortie du compteur 21 une porte ET, non représentée, commandée par le signal de sortie d'une bascule supplémentaire, non représentée, initialisée à l'état o et mise à l'état 1 par les impulsions de changement de ligne). At the start of a document reproduction operation, registers 15 and 16, 36 and 37 are initialized to zero as well as flip-flops 20, 32 and 39 while counter 21 is initialized at 1728 (to avoid this initialization we can provide at the output of the counter 21 an AND gate, not shown, controlled by the output signal of an additional flip-flop, not shown, initialized at state o and set to state 1 by the line change pulses) .
Le diagramme des temps, donné dans la figure 3, illustre les principaux signaux apparaissant dans le circuit de commande de la figure 2. On a illustré
- en a) le signal d'horloge Ho de l'horloge 23,
- en b) le signal de sortie de l'inverseur 25, qui constitue le signal de commande de blocage b des sorties des registres 7 et 8 de commande des stylets de la barrette, et en c) le signal HL au rythme Ho délivré tant que le compteur 21 n'est pas à 1728.The time diagram, given in FIG. 3, illustrates the main signals appearing in the control circuit of FIG. 2. We have illustrated
in a) the clock signal Ho of the clock 23,
in b) the output signal of the inverter 25, which constitutes the blocking control signal b of the outputs of the registers 7 and 8 for controlling the styli of the bar, and in c) the signal HL at the rate Ho delivered both that the counter 21 is not at 1728.
- en d) le signal de sortie de l'aiguillage 17 apparaissant sur la sortie 30, ce signal est illustré sous forme d'un rectangle calé d'une part sur le front montant du signal à la sortie de l'inverseur 25 en b) et d'autre part sur les fronts descendants correspondants de ce signal en b) et du signal HL et découpé par le signal HL de commande de décalage des registres 15 et 16 lors de leur déchargement pour correspondre aux points P1 à P1728 de chaque ligne de balayage. - in d) the output signal of the switch 17 appearing on the output 30, this signal is illustrated in the form of a rectangle fixed on the one hand on the rising edge of the signal at the output of the inverter 25 at b ) and on the other hand on the corresponding falling edges of this signal in b) and of the signal HL and cut by the signal HL for shifting control of the registers 15 and 16 during their unloading to correspond to the points P1 to P1728 of each line sweep.
en e) le signal d'horloge H délivré par la bascule 32 sur la sortie 31 qui échantillonne par ses fronts montants le signal de sortie en 30 pour fournir les données DI définissant les points impairs P1, P3, P5, ..., P1727, qui seront chargées dans le registre 8. in e) the clock signal H delivered by the flip-flop 32 on the output 31 which samples by its rising edges the output signal at 30 to supply the data DI defining the odd points P1, P3, P5, ..., P1727 , which will be loaded into register 8.
- en f) le signal de données délivré sur la sortie 40, formé à partir du signal de sortie de l'aiguillage 17 antérieurement découpé et chargé dans le registre 36 ou 37 alors en chargement, sous la commande des fronts descendants du signal H, ce signal délivré sur la sortie 40, présentant un décalage de deux lignes de balayage par rapport au signal délivré sur la sortie 30 et formant les données DP qui seront chargées dans le registre 7, ainsi qu'il a été indiqué ci-avant,
- en g) le signal à la sortie du monostable 42 ou la sortie 43 qui commande la remise à zéro RAZ des registres 7 et 8 de commande des stylets,
- et en h) les trois opérations successives de chaque phase de fonctionnement de la barrette d'impression selon la figure 1, découlant du fonctionnement du circuit de commande, ces opérations étant notées CH pour celle de chargement des registres de commande des stylets de la barrette (avec blocage de leurs sorties), IN pour celle d'inscription des points sur papier et PR pour celle de progression d'un pas du papier (avec remise à zéro des registres) ; on notera que dans le cas où l'intervalle de temps séparant la fin d'émission de deux mots de synchronisation de ligne successifs est variable et peut donc être supérieur à la durée de l'ensemble des trois opérations précédentes, une période de temps mort peut exister entre deux phases successives de fontionnement, l'état du circuit de commande demeure pendant cette période le même que pendant l'opération de progression du papier. in f) the data signal delivered on the output 40, formed from the output signal of the switch 17 previously cut out and loaded into the register 36 or 37 while being loaded, under the control of the falling edges of the signal H, this signal delivered on the output 40, having an offset of two scanning lines compared to the signal delivered on the output 30 and forming the data DP which will be loaded in the register 7, as it was indicated above,
in g) the signal at the output of the monostable 42 or the output 43 which commands the reset to zero of the registers 7 and 8 for controlling the styli,
- And in h) the three successive operations of each operating phase of the printing bar according to FIG. 1, arising from the operation of the control circuit, these operations being denoted CH for that of loading the stylus control registers of the bar (with blocking of their outputs), IN for that of recording the points on paper and PR for that of progression of one step of the paper (with reset to zero of the registers); it will be noted that in the case where the time interval separating the end of transmission of two successive line synchronization words is variable and can therefore be greater than the duration of all of the three preceding operations, a period of dead time may exist between two successive operating phases, the state of the control circuit remains during this period the same as during the paper progression operation.
Claims (3)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918270A FR2461413A1 (en) | 1979-07-13 | 1979-07-13 | Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series |
| EP19800401003 EP0022704B1 (en) | 1979-07-13 | 1980-07-02 | Image printing array, its manufacturing method and image printing device |
| DE8080401003T DE3065876D1 (en) | 1979-07-13 | 1980-07-02 | Image printing array, its manufacturing method and image printing device |
| IE144380A IE50946B1 (en) | 1979-07-13 | 1980-07-11 | Image printer stylus bar,manufacturing method therefor and image printer device |
| CA000356007A CA1158353A (en) | 1979-07-13 | 1980-07-11 | Image printing stylers holder, its manufacture and related printing device |
| US06/168,910 US4400709A (en) | 1979-07-13 | 1980-07-14 | Image printer stylus bar, manufacturing method therefor and image printer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7918270A FR2461413A1 (en) | 1979-07-13 | 1979-07-13 | Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2461413A1 true FR2461413A1 (en) | 1981-01-30 |
| FR2461413B1 FR2461413B1 (en) | 1984-09-21 |
Family
ID=9227867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR7918270A Granted FR2461413A1 (en) | 1979-07-13 | 1979-07-13 | Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2461413A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0079209A2 (en) * | 1981-11-06 | 1983-05-18 | Fuji Xerox Co., Ltd. | Method of driving a thermal head |
| FR2546014A1 (en) * | 1983-05-11 | 1984-11-16 | Europ Composants Electron | Multitrack magnetic head, method of manufacturing the said head and system using the latter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624661A (en) * | 1969-05-14 | 1971-11-30 | Honeywell Inc | Electrographic printing system with plural staggered electrode rows |
| FR2155840A1 (en) * | 1971-10-11 | 1973-05-25 | Labo Electronique Physique | |
| US3813492A (en) * | 1971-04-23 | 1974-05-28 | Potter Instrument Co Inc | Copier system |
| DE2551957A1 (en) * | 1974-11-20 | 1976-05-26 | Hitachi Ltd | THERMAL RECORDING DEVICE |
| DE2828356A1 (en) * | 1977-06-28 | 1979-01-18 | Enertec | LINE PRINTER |
-
1979
- 1979-07-13 FR FR7918270A patent/FR2461413A1/en active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3624661A (en) * | 1969-05-14 | 1971-11-30 | Honeywell Inc | Electrographic printing system with plural staggered electrode rows |
| US3813492A (en) * | 1971-04-23 | 1974-05-28 | Potter Instrument Co Inc | Copier system |
| FR2155840A1 (en) * | 1971-10-11 | 1973-05-25 | Labo Electronique Physique | |
| DE2551957A1 (en) * | 1974-11-20 | 1976-05-26 | Hitachi Ltd | THERMAL RECORDING DEVICE |
| DE2828356A1 (en) * | 1977-06-28 | 1979-01-18 | Enertec | LINE PRINTER |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0079209A2 (en) * | 1981-11-06 | 1983-05-18 | Fuji Xerox Co., Ltd. | Method of driving a thermal head |
| EP0079209A3 (en) * | 1981-11-06 | 1984-08-29 | Fuji Xerox Co., Ltd. | Method of driving a thermal head |
| FR2546014A1 (en) * | 1983-05-11 | 1984-11-16 | Europ Composants Electron | Multitrack magnetic head, method of manufacturing the said head and system using the latter |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2461413B1 (en) | 1984-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0113307B1 (en) | Alignment circuit for fixed-length digital information blocks | |
| CA1240061A (en) | Field synchronisation devices | |
| US5327227A (en) | De-interleaving method and apparatus for D2 MAC audio | |
| US4305093A (en) | Method of producing multiple images in a scanning apparatus | |
| JPH057910B2 (en) | ||
| FR2475339A1 (en) | APPARATUS AND METHOD FOR DIGITAL RECORDING AND REPRODUCTION | |
| EP0481494B1 (en) | Memory apparatus | |
| EP0161177A1 (en) | Process and device for the recovery of a frame lock word with distributed bits within a digital signal | |
| EP0208604B1 (en) | Process and device for the conversion of digital multichannel frames into multipacket frames | |
| EP0041001A1 (en) | Bit-by-bit time-division digital switching networks | |
| FR2541836A1 (en) | DATA DECODING APPARATUS AND COMPRESSED DATA PROCESSING DEVICE | |
| FR2509890A1 (en) | DATA READING APPARATUS FOR DATA TRANSMISSION | |
| EP0147307A2 (en) | Frequency synthesizer with functional division having a low phase jitter, and use of this synthesizer | |
| FR2461413A1 (en) | Image printing bar for facsimile receiver - has film(s) carrying two shift registers formed by rows of pastilles in series | |
| GB2231738A (en) | Digital memory delay line for video border effect | |
| EP0112429B1 (en) | System for the transmission of data by repetitive sequences | |
| FR2610154A1 (en) | TIMING SIGNAL GENERATOR, ESPECIALLY FOR COMPUTERIZED INTEGRATED CIRCUIT TEST SYSTEMS | |
| FR2514542A1 (en) | DATA REPRODUCING APPARATUS FOR REPRODUCING DIGITAL DATA RECORDED ON MULTI TRACKS | |
| EP0018875A1 (en) | Automatic telephone-call generators | |
| FR2475320A1 (en) | APPARATUS FOR DECODING DIGITAL SIGNALS WITH HIGH FREQUENCY PULSE MODULATION | |
| US3704450A (en) | Seismic trace center-line generator | |
| EP0408439A1 (en) | Programmable logic state signal generator | |
| FR2475340A1 (en) | PARITY CONTROL CIRCUIT FOR USE IN A MULTI-BIT CELL PULSE MODULATING RECORDING AND REPRODUCING APPARATUS | |
| EP0640910B1 (en) | Control process for a first in - first out circuit and device to carry it out | |
| FR2475326A1 (en) | Synchronisation control circuit for series bundle transmissions - uses registers connected to multiplexer controlled by local clocked logic circuit to reconstitute digital signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |