ES2590854T3 - Circuito de conmutación de corriente de alta tensión - Google Patents

Circuito de conmutación de corriente de alta tensión Download PDF

Info

Publication number
ES2590854T3
ES2590854T3 ES13706196.6T ES13706196T ES2590854T3 ES 2590854 T3 ES2590854 T3 ES 2590854T3 ES 13706196 T ES13706196 T ES 13706196T ES 2590854 T3 ES2590854 T3 ES 2590854T3
Authority
ES
Spain
Prior art keywords
terminal
electrically connected
output
voltage
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES13706196.6T
Other languages
English (en)
Inventor
Rune Asbjoern THORSEN
Luca LOMBARDINI
Maurizio FERRARIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fond Don Carlo Gnocchi - Onlus
FONDAZIONE DON CARLO GNOCCHI - ONLUS
Original Assignee
Fond Don Carlo Gnocchi - Onlus
FONDAZIONE DON CARLO GNOCCHI - ONLUS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fond Don Carlo Gnocchi - Onlus, FONDAZIONE DON CARLO GNOCCHI - ONLUS filed Critical Fond Don Carlo Gnocchi - Onlus
Application granted granted Critical
Publication of ES2590854T3 publication Critical patent/ES2590854T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/56—Details of data transmission or power supply
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36003—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation of motor muscles, e.g. for walking assistance
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/36014—External stimulators, e.g. with patch electrodes
    • A61N1/3603—Control systems
    • A61N1/36034—Control systems specified by the stimulation parameters
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
    • A61N1/3605—Implantable neurostimulators for stimulating central or peripheral nerve system
    • A61N1/36125—Details of circuitry or electric components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/722—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H03K3/57—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback the switching device being a semiconductor device

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Public Health (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Veterinary Medicine (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Neurology (AREA)
  • Pathology (AREA)
  • Neurosurgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Electronic Switches (AREA)

Abstract

Circuito de conmutación de alta tensión (1) con: - un puerto de entrada (IN) que presenta un terminal positivo (IN+) y un terminal negativo (IN-), que están conectados eléctricamente a un circuito generador de corriente (500), de manera que dicho puerto de entrada reciba una corriente de entrada predefinida (IIN); - un puerto de salida (OI), que presenta un terminal positivo (OI+) y un terminal negativo (OI-); - una primera salida (Y1) que presenta un terminal positivo (Y1 +) y un terminal negativo (Y1 -), que están conectados eléctricamente con los terminales de dicho puerto de salida; - un primer conmutador (T1) y un segundo conmutador (T2) que funcionan como conmutadores de corriente y son transistores de efecto campo de tipo complementario, presentando dicho primer conmutador un terminal de fuente conectado eléctricamente al terminal positivo (IN+) de dicho puerto de entrada (IN) y un terminal de drenaje conectado eléctricamente al terminal positivo (Y1 +) de la primera salida (Y1), presentando dicho segundo conmutador un terminal de fuente conectado eléctricamente al terminal negativo (IN-) de dicho puerto de entrada (IN) y un terminal de drenaje conectado eléctricamente al terminal negativo (Y1 -) de dicha primera salida (Y1); caracterizado por que comprende una etapa tampón (BUF) que está conectada eléctricamente a los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada y que presenta una salida tampón (BF) provista de un terminal positivo (BF+) y un terminal negativo (BF-), comprendiendo dicha etapa tampón: - unos primeros y segundos circuitos de detección (B1, B2) configurados para detectar las tensiones de los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada, respectivamente; - unos primeros y segundos circuitos seguidores (F1, F2) configurados respectivamente para proporcionar tensiones en los terminales positivo y negativo (BF+, BF-) de dicha salida tampón (BF), que siguen las tensiones detectadas por dicho primer y segundo circuito de detección en los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada, respectivamente; - un primer terminal de control (K1) para proporcionar una primera señal de control (C1); - un primer convertidor de nivel de tensión (A1) conectado eléctricamente con los terminales (BF+, BF-) de dicha salida tampón (BF), con dichos primeros y segundos terminales de puerta (G1, G2) de dicho primer y segundo conmutador (T1, T2) y con dicho primer terminal de control (K1), estando dicho primer convertidor de nivel de tensión configurado para proporcionar una primera y segunda tensión de puerta (VP1, VP2) en dichos primeros y segundos terminales de puerta para controlar dicho primer y segundo conmutador (T1, T2) a través de dicha primera señal de control (C1), dicho primer y segundo conmutador, controlados por dicha primera señal de control (C1), habilitando o deshabilitando el flujo de una corriente de entrada (IIN) de dicho puerto de entrada a dicho puerto de salida, dependiendo de dicha primera señal de control.

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
Circuito de conmutacion de corriente de alta tension.
Descripcion
La presente invencion se refiere a un circuito electronico del tipo analogico, que puede ser del tipo integrado o se puede realizar con componentes independientes.
En particular, la presente invencion se refiere a un circuito de conmutacion de alta tension para conmutar senales de corriente, concretamente senales de corriente del tipo por pulsos, entre un puerto de entrada y un puerto de salida seleccionable.
En muchas aplicaciones, por ejemplo en el sector biomedico, se utilizan multiplexores cuando resulta necesario suministrar una senal de corriente deseada a un puerto de salida, que se puede activar de forma selectiva.
La solicitud de patente italiana numero MI2007A000595 describe un circuito generador de corriente por pulsos de alta tension para un estimulador electrico neuromuscular. El presente documento muestra el uso de un multiplexor provisto de un puerto de entrada adaptado para recibir una senal de corriente del tipo por pulsos, generada por un circuito de estimulacion, y una pluralidad de puertos de salida, pudiendo cada uno de los mismos ser seleccionado para proporcionar dicha senal de corriente a un par de electrodos de estimulacion correspondientes.
Los multiplexores, sustancialmente de un tipo similar al descrito anteriormente, tambien se pueden utilizar en aplicaciones biomedicas de diferentes tipos, como en aparatos de exploracion de ultrasonidos.
A menudo, estos dispositivos no presentan un aislamiento galvanico satisfactorio a tierra de los puertos de salida.
En muchos dispositivos, incluso se estan destinados a su uso, por ejemplo, en aplicaciones biomedicas, tal como se describe, por ejemplo, en el documento US 5.033.468 A, en donde la presencia de un aislamiento galvanico efectivo resulta un requisito de diseno muy importante, se puede encontrar la presencia de corrientes de fuga a tierra no negligible. La intensidad de dichas corrientes de fuga se incrementa, generalmente de forma no lineal, con la tension de los terminales del puerto de entrada/salida.
Muchos multiplexores segun la tecnica anterior tienen un consumo de energfa elevado, tanto en modo en espera como durante el funcionamiento, lo que se incrementa de forma significativa si las altas tensiones se encuentran presentes en los terminales de los puertos de entrada/salida.
Otro ejemplo de dispositivo de estimulacion electronico se da a conocer en la patente US5052391.
En dicho documento, se da a conocer un circuito electronico para proporcionar pulsos de corriente de alta tension, de tiempo de subida alto y de carga equilibrada.
El circuito electronico en realidad no cuenta con funcionalidades de multiplexion de corriente, sino que basicamente proporciona la division de una salida para una conexion paralela con una pluralidad de canales de salida.
Igualmente, un circuito de este tipo adolece de desventajas relevantes en terminos de peso y tamano, dado que se tienen que utilizar transformadores multiples para transferir la energfa de un pulso de estimulacion a los canales de salida correspondientes. La envergadura general de dicho sistema hace que resulte diffcil utilizar en estimuladores portatiles.
Igualmente, la corriente de salida suministrada a cada puerto de salida a menudo esta sometida a distorsiones de la forma de onda relevante, debidas a las corrientes absorbidas por los dispositivos de conmutacion adoptados.
El objetivo principal de la presente invencion es proporcionar un circuito de conmutacion, que pueda superar las desventajas descritas anteriormente.
Un objetivo adicional de la presente invencion es proporcionar un circuito de conmutacion que se pueda controlar por medio de senales del tipo logico para conmutar una corriente de entrada hacia un puerto de salida seleccionable.
Un objetivo adicional de la presente invencion es proporcionar un circuito de conmutacion en el que los terminales de entrada y de salida presenten una elevada impedancia a tierra para tensiones en los rangos de especificacion.
Un objetivo adicional de la presente invencion es proporcionar un circuito de conmutacion provisto de un bajo consumo de energfa en reposo y activo para tensiones en los rangos de especificacion.
Un objetivo adicional de la presente invencion es proporcionar un circuito de conmutacion que se pueda alimentar
5
10
15
20
25
30
35
40
45
50
55
60
65
mediante suministros de alta tension.
Un objetivo adicional de la presente invencion es proporcionar un circuito de conmutacion que se pueda producir facilmente a nivel industrial, como un circuito integrado o como un circuito de componentes individuales, a costes competitivos con respecto a los dispositivos segun la tecnica anterior.
Estos objetivos, junto con otros objetivos que se pondran de manifiesto con mas claridad a partir de la descripcion siguiente y de los dibujos adjuntos, se consiguen, de acuerdo con la invencion, mediante un circuito de conmutador de alta tension segun la reivindicacion 1, propuesto a continuacion y en las reivindicadores dependientes adjuntas que hacen referencia a formas de realizacion preferidas de la presente invencion.
Otras caracterfsticas y ventajas de la presente invencion se pondran de manifiesto mas claramente haciendo referencia a la descripcion que se da a continuacion y a las figuras adjuntas, proporcionadas meramente a tftulo explicativo y no limitativo, donde:
las figuras 1A, 1B ilustran diagramas de bloques que muestran el funcionamiento y la estructura general del circuito de conmutacion de alta tension segun la presente invencion;
la figura 2 ilustra un diagrama de bloques de un multiplexor que comprende el circuito de conmutador de alta tension segun la presente invencion;
la figura 3 ilustra un diagrama de bloques de la etapa de salida en una forma de realizacion del circuito de conmutador de alta tension segun la presente invencion;
la figura 4 ilustra la etapa tampon incluida en el circuito de conmutacion de alta tension segun la invencion;
las figuras 5 y 6 ilustran con mas detalle la estructura del circuito de la etapa de salida del circuito de conmutacion de alta tension, en la forma de realizacion que se muestra en la figura 3.
Haciendo referencia a las figuras anteriores, la presente invencion se refiere a un circuito de conmutacion de alta tension 1.
El circuito de conmutacion de alta tension 1 esta adaptado particularmente para su uso en un estimulador electrico muscular o neuromuscular y a continuacion se describira haciendo referencia a dicha aplicacion en aras de la simplicidad de la exposicion.
Sin embargo, no se pretende limitar en modo alguno el alcance de la presente invencion.
De hecho, el circuito de conmutacion 1 se puede utilizar en diferentes aplicaciones biomedicas, por ejemplo en dispositivos de ultrasonidos o en otro tipo de dispositivos en los que resulte necesario activar de forma selectiva una pluralidad de puertos de corriente controlados, como dispositivos o sistemas microelctromecanicos (MEMS).
Haciendo referencia a las figuras 1A y 1B, el circuito de conmutacion 1 comprende un puerto de entrada IN adaptado para recibir una corriente de entrada Iin.
La corriente de entrada Iin esta predefinida y se genera mediante un circuito generador de corriente 500, conectado electricamente con un par de terminales (positivo y negativo) IN+ e IN' del puerto de entada IN.
La corriente de entrada Iin preve un pulso del tipo en forma de onda, preferentemente del tipo unipolar.
El circuito de conmutacion 1 comprende un puerto de salida Oi que puede recibir la corriente de entrada Iin y conducir una corriente de salida ILI a una carga electrica LI correspondiente.
El circuito de conmutacion 1 puede llevar la corriente de entrada Iin al puerto de salida Oi, cuando este ultimo se selecciona para llevar la corriente de salida Ili a la carga Li.
Una tension de entrada Vin se encuentra entre los terminales IN+ e IN' del puerto de entrada IN, que es una funcion de la corriente de salida Iin y de la impedancia equivalente aguas abajo vista desde los terminales del puerto de entrada IN.
La tension de entrada Vin puede alcanzar valores elevados, por ejemplo valores de unos cientos de voltios en un estimulador electrico.
El circuito de conmutacion 1 comprende una etapa tampon BUF que esta conectada electricamente al puerto de entrada IN.
5
10
15
20
25
30
35
40
45
50
55
60
65
La etapa tampon BUF esta adaptada para detectar la tension de entrada Vin, en los terminales IN+, IN' del puerto de entrada IN y para suministrar, en una salida tampon BF, una tension tampon Vbuf, que sigue la tension de entrada detectada Vin-
El circuito de conmutacion 1 comprende conmutadores complementarios Ti, T2 que funcionan como conmutadores de corriente y estan conectados electricamente entre el puerto de entrada IN y el puerto de salida Oi.
El circuito de conmutacion 1 comprende un primer terminal de control Ki para proporcionar una primera senal de control C1 del tipo logico (por ejemplo a 0V y 3,3V).
Preferentemente, el circuito de conmutacion 1 esta funcionalmente asociado con una etapa de control electronico COM adaptada para generar la senal de control C, y enviarla al terminal de control K1, conectado a la misma.
En algunas formas de realizacion de la presente invencion, la etapa de control COM puede estar incluida ffsicamente en el circuito de conmutacion 1.
Preferentemente, la etapa de control COM puede comprender un dispositivo procesador digital, por ejemplo un microprocesador, o un registro de desplazamiento u otro circuito de tipo similar.
El circuito de conmutacion 1 comprende un primer convertidor de nivel de tension A1 que esta conectado electricamente con la etapa tampon BuF, con los conmutadores T1, T2 y con el terminal de control K1.
El convertidor de nivel de tension A1 esta adaptado para proporcionar una primera y una segunda tension de puerta Vp1, Vp2 respectivamente en un primer y un segundo terminal de puerta G1, G2 del primer y el segundo conmutador T1, T2, para controlar dichos conmutadores mediante la senal de control C1.
Dependiendo de la senal de control C1, los conmutadores T1, T2 habilitan o deshabilitan el flujo de la corriente de entrada IIN del puerto de entrada IN al puerto de salida Oi, proporcionando o bloqueando de este modo un paso de corriente del puerto de entrada Iin al puerto de salida Oi para la corriente de entrada Iin-
La conectividad entre el puerto de entrada IN y cada puerto de salida Oi se determina mediante la senal de control C1 que selecciona el puerto de salida Oi para recibir la corriente de entrada Iin-
Asf, la corriente de salida provista por los conmutadores T1, T2 es igual a (Iin * C1) donde C1 es una senal logica provista de valores logicos iguales a 0 o 1.
La adopcion del convertidor de nivel de tension A1 para proporcionar las tensiones de puerta Vp1, Vp2 resulta bastante ventajosa, debido a que permite establecer de forma adecuada la tension por las uniones de puerta-fuente de los conmutadores T1, T2, con el fin de hacer posible el control (en particular activar) de dichos conmutadores mediante la senal de control C1. De hecho, los conmutadores T1, T2 son transistores en los que la tension por la union de puerta-fuente puede variar, debido a que presentan terminales de fuente conectados electricamente con los terminales del puerto de entrada IN.
Tal como se muestra en las figuras 1B y 3, los conmutadores T1, T2, el convertidor de nivel de tension A1 y el terminal de entrada K1 forman un circuito de salida NET1 comprendido en una etapa de salida electronica Mi del circuito de conmutacion 1.
La etapa de salida Mi esta conectada electricamente al puerto de entrada IN, la etapa tampon BUF, el puerto de salida Oi y, preferentemente, a la etapa de control COM.
De acuerdo con la presente invencion (figura 4), la etapa tampon BUF comprende una estructura de circuito dividida en dos secciones, sustancialmente simetricas con respecto a tierra.
Cada una de dichas dos secciones comprende un circuito de deteccion B1, B2 dispuesto de manera que detecte la tension de un terminal correspondiente IN+, IN' del puerto de entrada IN y un circuito seguidor de tension F1, F2 dispuesto de manera que la tension de los terminales positivo y negativo Bf+, BF' de la salida tampon BF siga la tension detectada.
Esta solucion hace que se pueda mantener una impedancia elevada a tierra para el puerto de entrada IN y la salida tampon BF, estando, las tensiones de los terminales de los mismos flotantes con respecto a tierra.
La salida tampon BF proporciona, entre los terminales BF+, BF', la tension adaptada Vbuf que sigue las variaciones de la tension Vin en los terminales IN+, IN' del puerto de entrada IN.
Esto hace que se pueda energizar el convertidor de nivel de tension A1 con tensiones elevadas (Vpp y Vnn) que son diferentes de Vin, sin introducir distorsiones significativas (por ejemplo debidas a absorciones de corriente no
5
10
15
20
25
30
35
40
45
50
55
60
65
En una primera seccion, la etapa tampon BUF comprende un primer circuito de deteccion B1 y un primer circuito de deteccion seguidor Fi.
El circuito de deteccion Bi esta conectado electricamente con el terminal positivo IN+ del puerto de entrada IN, con el nodo de deteccion Si y con una primera fuente de alimentacion Vcc.
El circuito de deteccion Bi detecta la tension del terminal positivo IN+ del puerto de entrada IN y establece una compensacion con respecto a esta tension para compensar el umbral de tension puerta-fuente de un transistor Tg del circuito seguidor de tension F1 y evitar una conduccion no deseada del conmutador T1.
Preferentemente, el circuito de deteccion B1 comprende un diodo Zener D21 y un condensador Z21, conectados en paralelo entre el terminal positivo IN+* y el nodo de deteccion S1.
El diodo D21 ventajosamente evita las sobretensiones en el nodo de deteccion S1, mientras que el condensador Z21 mantiene la compensacion de tension con respecto a la tension del terminal positivo IN+.
Preferentemente, el circuito de deteccion B1 comprende una resistencia R21 y un diodo D24 conectados electricamente en serie entre la fuente de alimentacion Vcc y el nodo de deteccion S1.
El circuito seguidor de tension F1 esta conectado electricamente con el nodo de deteccion S1, con el terminal positivo BF+ de la salida tampon BF y con una segunda fuente de alimentacion Vpp que es una fuente de alimentacion de alta tension.
En el circuito seguidor de tension F1, la tension del terminal positivo BF+ sustancialmente sigue la tension del terminal positivo IN+.
Preferentemente, el circuito seguidor de tension F1 comprende el transistor Tg, por ejemplo un MOSFET tipo n en modo acumulacion, conectado entre la fuente de alimentacion Vpp y tierra por la resistencia R23.
El transistor Tg presenta el terminal de puerta conectado con el nodo de deteccion S1, el terminal de drenaje conectado con la fuente de alimentacion Vpp y el terminal de fuente conectado con el terminal BF+ y a una resistencia R23, a su vez conectada a tierra.
A continuacion se describira el funcionamiento de la primera seccion de la etapa BUF con mayor detalle.
Cuando no hay flujo de corriente hacia la carga Li (por ejemplo la corriente de entrada Iin no tiene pulsos de corriente) el nodo de deteccion S1 se encuentra a una tension aproximadamente igual a Vcc.
Asf, la tension del terminal BF+ es aproximadamente igual que Vin menos la cafda de tension en la red compuesta de los elementos del circuito D21, Z21, D24 y R21 y la tension VGSth (T9), es decir, la tension de umbral de puerta-fuente del transistor Tg.
La tension del nodo de deteccion S1 sigue la tension del terminal IN+, de manera que la tension del terminal BF+ sigue la tension del terminal IN+ y el conmutador T1 se encuentra en un estado inactivo OFF.
Si hay un flujo de corriente hacia la carga Li (es decir, el conmutador T1 se encuentra en un estado activo ON), la tension del terminal IN+ depende sustancialmente de la cafda de tension por dicha carga. En este caso, las variaciones de tension en el terminal IN+ se detectan mediante el circuito de deteccion B1 y van seguidas por la tension en el terminal BF+.
Una segunda seccion de la etapa tampon BUF preve una estructura de circuito sustancialmente simetrica a la de la primera seccion descrita anteriormente, que comprende un segundo circuito de deteccion B2 y un segundo circuito seguidor F2.
El circuito de deteccion B2 esta conectado electricamente con el terminal negativo IN" del puerto de entrada IN, con un segundo nodo de deteccion S2 y con una tercera fuente de alimentacion Vdd.
El circuito de deteccion B2 detecta la tension del terminal negativo IN" del puerto de entrada IN y establece una compensacion de tension con respecto a la misma para compensar la tension de umbral puerta-fuente de un transistor T10 del circuito seguidor de tension F2 y evitar una conduccion no deseada del conmutador T2.
Preferentemente, el circuito de deteccion B2 comprende un diodo Zener D22 y un condensador Z22, conectados en paralelo entre el terminal negativo IN" y el nodo de deteccion S2.
5
10
15
20
25
30
35
40
45
50
55
60
65
El diodo D22 ventajosamente evita las sobretensiones en el nodo de deteccion S2, mientras que el condensador Z22 mantiene la compensacion de tension con respecto a la tension del terminal negativo IN'.
Preferentemente, el circuito de deteccion B2 comprende una resistencia R26 y un diodo D23 conectados electricamente en serie entre la fuente de alimentacion Vdd y el nodo de deteccion S2.
El circuito seguidor F2 esta conectado electricamente con el nodo de deteccion S2 y con el terminal negativo BF' de la salida tampon BF.
En el circuito seguidor F2, la tension del terminal negativo BF' sustancialmente sigue la tension del terminal negativo IN'.
Preferentemente, el circuito seguidor F2 comprende el transistor T10, por ejemplo un MOSFET tipo p en modo acumulacion, conectado entre una cuarta fuente de alimentacion Vnn, que es una fuente de alimentacion de alta tension, y tierra, por la resistencia R24.
En el transistor T10, el terminal de puerta se conecta con el nodo de deteccion S2, el terminal de drenaje se conecta con la tension de fuente de alimentacion Vnn y el terminal de fuente del transistor T10 se conecta electricamente con el terminal BF' y a una resistencia R24, a su vez conectada a tierra.
El funcionamiento de la segunda seccion de la etapa BUF es sustancialmente similar al de la primera seccion.
Cuando no hay flujo de corriente hacia la carga Li (por ejemplo, la corriente de entrada Iin no preve pulsos de corriente), el nodo de deteccion S2 se encuentra a una tension aproximadamente igual que Vdd.
De este modo, la tension del terminal BF' es aproximadamente igual que Vin menos la cafda de tension en la red compuesta por los elementos de circuito D22, Z22, D23 y R26 y VGsth (T10), es decir, la tension de umbral puertafuente del transistor T10.
La tension del nodo de deteccion S2 sigue la tension del terminal IN', de manera que la tension del terminal BF' sigue la tension del terminal IN' y el conmutador T2 se encuentra en estado inactivo OFF.
Si hay flujo de corriente hacia la carga Li (es decir, el conmutador T2 se encuentra en estado activo ON), la tension del terminal IN' depende sustancialmente de la cafda de tension por dicha carga.
En este caso, las variaciones de tension en el terminal IN' se detectan mediante el circuito de deteccion B2 y van seguidas por la tension en el terminal BF'.
De este modo, la etapa tampon BUF puede suministrar una tension de compensacion Vbuf que siga la tension de entrada Vin con un consumo de energfa reducido y distorsiones insignificantes de la corriente de entrada Iin.
A continuacion se describe con mayor detalle la estructura del primer circuito de salida NET1, en una forma de realizacion preferida del circuito de conmutacion 1 de la presente invencion (figuras 3 y 5).
Tal como se ha mencionado anteriormente, el circuito de salida NET1 comprende los conmutadores T1, T2, el convertidor de nivel de tension A1 y el terminal de control K1.
El circuito de salida NET1 comprende una primera salida Y1 conectada electricamente con el puerto de salida Oi.
La primera salida Y1 comprende un par de terminales (positivo y negativo) Y1+, Y1' conectados electricamente con un par de terminales (positivo y negativo) Oi+, Oi' del puerto de salida Oi.
Tal como se muestra en la figura 3, la salida Y1 esta conectada electricamente con el puerto de salida OI, de manera que la corriente de salida Ili, que suministra el puerto de salida Oi a la carga electrica correspondiente Li, presenta una forma de onda con la misma polaridad que la corriente de entrada Iin.
En este caso, los terminales Y1+, Y1' de la salida Y1 estan conectados electricamente con los terminales Oi+, Oi' del puerto de salida Oi con polaridad directa, es decir, con el terminal positivo Y1+, conectado electricamente con el terminal positivo Oi+, y el terminal negativo Y1' conectado electricamente con el terminal negativo Oi' del puerto de salida OI.
Obviamente, la salida Y1 se puede conectar electricamente con el puerto de salida Oi de manera que la corriente de salida Ili presente forma de onda con polaridad inversa con respecto a la corriente de entrada Iin.
El conmutador T1 esta conectado electricamente entre el terminal positivo IN+ del puerto de entrada Iin y el terminal positivo Y1+ de la salida Y1 y el conmutador T2 esta conectado electricamente entre el terminal negativo IN' del
5
10
15
20
25
30
35
40
45
50
55
60
65
Los conmutadores T1 y T2 son complementarios y preferentemente son transistores de efecto campo (J-FET o MOSFET), respectivamente en modo acumulacion tipo p y n.
Los transistores Ti y T2 estan dispuestos para disponer de terminales de drenaje conectados electricamente con los terminales Yi+ y Yi- y los terminales de fuente conectados electricamente con los terminales IN+ e IN-, respectivamente.
De este modo, cuando los transistores T1 y T2 se encuentren en estado de conduccion (conmutadores T1 y T2 en estado activo ON), la corriente de entrada IIn puede fluir desde los terminales del puerto de entrada IN hasta los terminales del puerto de salida Y1.
Al contrario, cuando los dos transistores T1 y T2 se encuentran en estado de corte (conmutadores T1 y T2 en estado inactivo OFF), se evita el paso de la corriente de entrada Iin hacia la salida Y1.
Tal como se ha mencionado anteriormente, el convertidor de nivel de tension A1 ventajosamente esta adaptado para controlar los conmutadores T1 y T2 mediante la senal de control C1.
El convertidor de nivel de tension A1 esta conectado electricamente entre los terminales (positivo y negativo) BF+, BF- de la salida tampon BF y con los terminales de puerta G1, G2 de los conmutadores T1, T2.
El convertidor de nivel de tension A1 comprende un primer circuito de polarizacion que incluye el circuito en serie de la resistencia R1, el tercer transistor T3, la resistencia R2, el cuarto transistor T4 y la resistencia R3.
Los transistores T3, T4 preferentemente son transistores de union bipolar (BJT), respectivamente del tipo npn y pnp, y estan adaptados para permitir/evitar el flujo de una primera corriente de polarizacion IP1 por dicho primer circuito de polarizacion.
Los transistores T3, T4 estan dispuestos de manera que se puedan controlar mediante el terminal K1, de acuerdo con el estado de la senal de control C1.
Preferentemente, el transistor T3 presenta su terminal colector conectado electricamente con la resistencia R1, que a su vez esta conectada en serie con el terminal positivo BF+ de la salida tampon BF y esta conectado con el terminal de control K1 en el terminal de base del mismo.
Al contrario, el transistor T4 presenta el terminal de base conectado a tierra y el terminal colector conectado electricamente con la resistencia R3, que a su vez esta conectada en serie con el terminal negativo BF- de la salida tampon BF.
Los transistores T3 y T4 presentan sus terminales de emision conectados con los terminales de la resistencia R2.
Como una alternativa, los transistores T3, T4 pueden presentar sus terminales de base conectados a tierra y al terminal K1, respectivamente.
Preferentemente, el convertidor de nivel de tension A1 comprende una primera red de circuito para proteger los conmutadores T1 y T2 (en particular sus terminales de puerta G1, G2) contra las sobretensiones.
Ventajosamente, dicha red protectora comprende primeros y segundos elementos de proteccion de sobretension D1 y D2 (preferentemente diodos Zener) que estan conectados respectivamente entre los terminales de puerta G1, G2 de los transistores T1 y T2 y los terminales IN+ e IN" del puerto de entrada IN.
Preferentemente, el convertidor de nivel de tension A1 tambien comprende algunos elementos de circuito de estabilizacion, como la resistencia R5 y el condensador Z1, conectados en paralelo con la resistencia R2 y la resistencia de proteccion R4 y R6, conectadas en serie con los terminales de base del transistor T3 y T4, respectivamente.
A continuacion se describe el funcionamiento del circuito de salida NET1 con mayor detalle.
Se considera que, inicialmente, el circuito de salida NET1 se encuentra en un estado desactivado o en espera y que el terminal K1 recibe una senal de control C1 en un nivel logico “bajo”.
Los transistores T3 y T4 se encuentran en estado de corte y no existe flujo de la corriente de polarizacion Ip1 .
Si la corriente de entrada Iin no preve ningun pulso de corriente, la tension en el terminal BF+ es aproximadamente Vcc-Vgs(T9) mientras que la tension en el terminal BF- es aproximadamente Vdd-Vgs(T^), donde VGs(Tg) y Vgs(T10)
5
10
15
20
25
30
35
40
45
50
55
60
son las tensiones de puerta-fuente de los transistores Tg y T10, respectivamente.
Si la corriente de entrada I|N presenta un pulso de corriente, la tension en los terminales BF+ y BF- se incrementa hasta Vpp y Vnn, respectivamente.
En ambos casos, como no existe flujo de corriente de polarizacion Ipi, el convertidor de nivel de tension Ai proporciona las tensiones de puerta Vpi, Vp2 a los terminales de puerta Gi, G2, de manera que se mantengan los conmutadores Ti y T2 en el estado de corte.
A partir de lo anterior, se pone de manifiesto como, con una senal de control Ci a un nivel logico “bajo”, cualesquiera que sean la tension VIN y la corriente de entrada IIN (en el rango de especificacion del circuito), los conmutadores Ti y T2 quedan en estado inactivo OFF y la corriente de entrada Iin no puede fluir hacia la salida Yi.
De este modo, el circuito de salida NETi se mantiene en estado desactivado o en espera.
Cuando el terminal Ki recibe una senal de control Ci a un nivel logico “alto”, los transistores T3 y T4 se llevan a un estado de conduccion y puede fluir la corriente de polarizacion Ipi.
En esta situacion, antes de que se complete la conmutacion de los transistores T3, T4, la tension en los terminales BF+ y BF- inicialmente tiende a incrementarse hasta Vpp y VNN respectivamente.
Debido a la cafda de la tension por las resistencias Ri y R3, que se determina por el flujo de la corriente Ipi, el convertidor de nivel de tension Ai proporciona tensiones de puerta Vpi, Vp2 a los terminales de puerta Gi, G2, de manera que se lleven los conmutadores Ti y T2 al estado de conduccion (estado activo ON).
Los conmutadores Ti y T2 se llevan al estado activo ON y la corriente de entrada Iin puede fluir libremente hacia la salida Yi.
En este punto, la tension en los terminales BF+ y BF- depende sustancialmente de la tension por la carga Li, pero la cafda de tension por las resistencias Ri y R3, debida al flujo de la corriente Ipi, asegura que los terminales de puerta Gi, G2 siempre esten en tensiones tales, que mantengan los conmutadores Ti y T2 en estado de conduccion.
por lo tanto, con una senal de control Ci a un nivel logico alto, cualesquiera que sean la tension Vin y la corriente de entrada Iin (en el rango de especificacion del circuito), los conmutadores Ti y T2 siempre estan en estado activo ON y la corriente de entrada IIN puede fluir hacia la salida Yi.
A partir de lo anterior, se pone de manifiesto que el convertidor de nivel de tension Ai proporciona un cambio del nivel de tension de la senal de control Ci para controlar de forma segura los conmutadores Ti y T2, a pesar de las variaciones de la tension de entrada Vin, debido a que estas ultimas constantemente van seguidas por la tension tampon Vbuf.
Dado que los terminales de la salida Yi preferentemente estan conectados con polaridad directa a los terminales del puerto de salida OI, la corriente de salida IIL suministrada a la carga electrica LI presenta una forma de onda con la misma polaridad que la corriente de entrada IIN.
Dicho de otro modo, se obtiene la condicion ILi = Iin.
De este modo, cuando la senal Ci permite que el circuito de salida NETi transmita una corriente de entrada Iin de tipo pulso hacia el puerto de salida O|, la corriente de salida Iil presenta pulsos con la misma polaridad y amplitud que los pulsos de la corriente de entrada Iin.
Cuando el terminal Ki vuelve a recibir una senal de control Ci de nivel logico “bajo”, los transistores T3 y T4 retornan al estado de corte e, idealmente, no deberfa haber flujo de corriente de polarizacion Ipi.
De hecho, en esta situacion, el convertidor de nivel de tension Ai suministra, respectivamente en los terminales de puerta Gi, G2, tensiones Vpi, Vp2 de manera que lleven los transistores Ti y T2 a un estado de corte (estado inactivo OFF).
A parte de lo anterior, debido a la presencia de capacidades parasitas entre los terminales de puerta Gi, G2 y el terminal IN+ del puerto de entrada IN, los transistores Ti y T2 no conmutan inmediatamente, sino que se llevan al estado inactivo OFF solo cuando la corriente de entrada IN alcanza el cero, es decir, al final del pulso de corriente de entrada.
5
10
15
20
25
30
35
40
45
50
55
60
65
En base a lo anterior, se puede apreciar que:
- la activacion del circuito de salida NET1 se determina sencillamente por la transicion de la senal de control C1 de un nivel logico “bajo” a un nivel logico “alto”;
- la desactivacion del circuito de salida NET1, contrariamente, se determina por la transicion de la senal de control C1 de nivel logico “bajo” y por el paso de la corriente de entrada Iin por cero.
Por lo tanto, se pone de manifiesto el modo de comportamiento del circuito de salida NET1, desde un punto de vista funcional, de una manera sustancialmente similar a la de un dispositivo electronico DIAC.
En una forma de realizacion de la presente invencion, particularmente adecuada para su uso en un estimulador muscular o neuromuscular, el circuito de conmutacion 1 comprende el quinto y el sexto conmutador complementario T5, T6 que funcionan como conmutadores de corriente y que estan conectados electricamente entre el puerto de entrada IN y el puerto de salida Oi, en paralelo con los conmutadores T1 y T2.
El circuito de conmutador 1 comprende un segundo terminal de control K2 para proporcionar una segunda senal de control C2 del tipo logico.
Preferentemente, la segunda senal de control C2 se recibe de la etapa de control COM.
El circuito de conmutador 1 comprende un segundo convertidor de nivel de tension A3 que esta conectado electricamente con la etapa tampon BUF, con los conmutadores T5 y T6 y con el terminal de control K2.
El convertidor de nivel de tension A2 esta adaptado para proporcionar una tercera y una cuarta tension de puerta Vp3, Vp4 respectivamente en un tercer y un cuarto terminal G3, G4 de los conmutadores T5, T6 con el fin de controlar estos ultimos mediante la senal de control C2.
Dependiendo de la senal de control C2, los conmutadores T5, T6 pueden habilitar o deshabilitar el flujo de la corriente de entrada Iin del puerto de entrada IN al puerto de salida Oi, proporcionando o bloqueando de este modo un paso de corriente desde el puerto de entrada Iin hacia el puerto de salida Oi para la corriente de entrada Iin.
La conectividad entre el puerto de entrada IN y cada puerto de salida Oi se determina mediante la senal de control C2 y, asf, la corriente de salida proporcionada por los conmutadores T5 y T6 es igual a (Iin * C2), donde C2 es una senal logica que presenta valores iguales a 0 o a 1.
La adopcion del convertidor de nivel de tension A3 para proporcionar las tensiones de puerta Vp3, Vp4 resulta bastante ventajosa debido a que permite establecer de forma adecuada la tension por la union puerta-fuente de los conmutadores T5 y T6, con el fin de posibilitar su control (en particular la puesta en marcha) mediante la senal de control C2.
Tal como se muestra en las figuras 3 y 6, los conmutadores T5 y T6, el convertidor de nivel de tension A3 y el terminal de control K2 forman un circuito de salida NET2, que esta comprendido en una etapa de salida Ml del circuito de conmutacion 1 y que esta conectado entre el puerto de entrada IN y el puerto de salida Ol, como el circuito de salida NET1.
Haciendo referencia a la figura 6, el circuito de salida NET2 presenta una estructura de circuito similar a la del circuito NET1 descrito anteriormente.
El circuito de salida NET2 comprende una segunda salida Y2 conectada electricamente con el puerto de salida Oi.
La segunda salida Y2 comprende un par de terminales (positivo y negativo) Y2+, Y2" conectados electricamente con los terminales Ol+, Ol" del puerto de salida O^
Preferentemente, el circuito de salida NET2 esta conectado electricamente con el puerto de salida Oi, de manera que la corriente de salida Il1 , que se suministra del puerto de salida Oi a la carga electrica correspondiente Li, presenta una forma de onda con polaridad inversa con respecto a la corriente de entrada Iin.
En este caso, los terminales Y2+, Y2" de la salida Y2 estan conectados electricamente con los terminales Oi+, Of del puerto de salida Ol con polaridad inversa, es decir, con el terminal positivo Y2+ conectado electricamente con el terminal negativo Ol" y el terminal negativo Y2" conectado electricamente con el terminal positivo Ol+ del puerto de salida Oi.
Obviamente, el circuito de salida NET2 se puede conectar electricamente con el puerto de salida Oi de manera que la corriente de salida Il1 presenta una forma de onda con polaridad directa con respecto a la corriente de entrada Iin.
5
10
15
20
25
30
35
40
45
50
55
60
65
El conmutador T5 esta conectado electricamente entre el terminal positivo IN+ del puerto de entrada Iin y el terminal positivo Y2+ de la salida Y2 y el conmutador T6 esta conectado electricamente entre el terminal negativo IN- del puerto de entrada IIN y el terminal negativo Y2- de la salida Y2.
Los conmutadores T5 y T6 son transistores complementarios y preferentemente de efecto campo (FET o MOSFET) tipo puerto p y n en modo acumulacion.
Ventajosamente, los conmutadores T5 y T6 estan dispuestos de manera que presenten los terminales de drenaje conectados electricamente con los terminales Y2+ e Y2- y los terminales de fuente conectados electricamente con los terminales IN+ e IN-, respectivamente.
De este modo, cuando los transistores T5 y T6 se encuentran en estado de conduccion (conmutadores T5 y T6 en estado activo ON), la corriente de entrada Iin puede fluir desde los terminales del puerto de entrada IN hasta los terminales de la salida Y2.
Al contrario, cuando los transistores T5 y T6 se encuentran en estado de corte (conmutadores T5 y T6 en estado inactivo OFF), se evita el transito de la corriente de entrada Iin hacia la salida Y2.
Preferentemente, el convertidor de nivel de tension A3, adaptado para controlar los transistores T5 y T6 esta conectado electricamente entre los terminales (positivo y negativo) BF+ y BF- de la salida tampon BF y con los terminales de puerta G3, G4 de los conmutadores T5 y T6.
El convertidor de nivel de tension A3 ventajosamente comprende un segundo circuito de polarizacion formado por el circuito en serie, que consiste en la resistencia R11, el septimo transistor T7, la resistencia R12, el octavo transistor Ta y la resistencia R13.
Los transistores T7, Ta preferentemente son transistores de union bipolar (BJT), respectivamente del tipo npn y pnp, y estan adaptados para permitir/evitar el flujo de una segunda corriente de polarizacion IP2 por dicho segundo circuito de polarizacion.
Preferentemente, el transistor T7 preve un terminal colector conectado electricamente con la resistencia R11, a su vez conectada en serie con el terminal positivo BF+ de la salida tampon BF, y esta conectado con el terminal K2 en su terminal de base.
El transistor Ta preve el terminal de base conectado con tierra y el terminal colector conectado electricamente con la resistencia R13 que, a su vez, esta conectada en serie con el terminal negativo BF- de la salida tampon BF.
Los transistores T7 y Ta presentan sus terminales de emisor conectados con los terminales de la resistencia R12.
Como una alternativa, los transistores T7, Ta pueden presentar sus terminales de base conectados a tierra y al terminal K2, respectivamente.
Preferentemente, el convertidor de nivel de tension A3 comprende una segunda red de circuito para proteger los terminales de puerta de los transistores T5 y T6 contra las sobretensiones.
Ventajosamente, dicha red de proteccion comprende terceros y cuartos elementos de proteccion de sobretension D10 y D11 (preferentemente diodos Zener) que estan conectados respectivamente entre los terminales de puerta G3, G4 de los transistores T5, T6 y los terminales IN+ e IN- del puerto de entrada IN.
Preferentemente, el convertidor de nivel de tension A3 tambien comprende algunos elementos de circuito de estabilizacion, como la resistencia R15 y el condensador Z10, conectados en paralelo con la resistencia R12 y las resistencias de proteccion R14 y R16, conectadas en serie con los terminales de base de los transistores T7 y Ta, respectivamente.
El funcionamiento del circuito de salida NET2 es similar al del circuito de salida NET1.
Se considera que el circuito de salida NET2 inicialmente se encuentra en un estado desactivado y que el terminal K2 recibe una senal de control logica C2 a un nivel “bajo”. Los transistores T7 y Ta se encuentran en estado de corte y no existe flujo de la corriente de polarizacion Ip2.
En esta situacion, en presencia o ausencia de pulsos de la corriente de entrada IIN, los terminales de puerta de los conmutadores T5 y T6 siempre presentan tensiones de puerta Vp3, Vp4, de manera que se mantengan en un estado de corte.
Por lo tanto, con una senal de control C2, a un nivel logico bajo, los conmutadores T5 y T6 permanecen en el estado inactivo OFF y la corriente de entrada Iin no puede en ningun caso fluir hacia la salida Y2.
5
10
15
20
25
30
35
40
45
50
55
60
65
De este modo, el circuito de salida NET2 se mantiene en estado desactivado o en espera.
Cuando el terminal K2 recibe una senal de control logica C2 a un nivel “alto”, los transistores T7 y Ta se conmutan a un estado de conduccion y puede fluir la corriente de polarizacion Ip2.
En esta situacion, debido a la cafda de la tension por las resistencias R11 y R13, que se determina por el flujo de la corriente Ip2, los terminales de puerta G3, G4, de los transistores T5, T6 estan polarizados en tensiones de puerta Vp3, Vp4, de manera que se lleven los transistores T5, T6 al estado de conduccion.
Los conmutadores T5, T6 se llevan al estado activo ON y la corriente de entrada IIn puede fluir libremente hacia la salida Y2.
En este punto, la tension en los terminales BF+ y BF" depende sustancialmente de la tension por la carga Li, pero la cafda de tension por las resistencias R11 y R13, debida al flujo de la corriente Ip2, asegura que los terminales de puerta G3, G4 siempre esten a tensiones de puerta Vp3, Vp4 de modo que mantengan los transistores T5 y T6 en estado de conduccion.
Por lo tanto, con una senal de control C2 a un nivel logico alto, cualesquiera que sean la tension VIn y la corriente de entrada IIn (en el rango de especificacion del circuito), los conmutadores T5, T6 siempre estan en estado activo ON y la corriente de entrada Iin en cualquier caso puede fluir hacia la salida Y2.
A partir de lo anterior, se pone de manifiesto que el convertidor de nivel de tension A3 proporciona un cambio del nivel de tension de la senal de control C3 para controlar de forma segura los conmutadores T5, T6, a pesar de las variaciones de la tension de entrada Vin, debido a que estas ultimas constantemente van seguidas por la tension adaptada Vbuf.
Dado que los terminales de la salida Y2 preferentemente estan conectados con polaridad inversa a los terminales del puerto de salida O2, la corriente de salida Iil suministrada a la carga electrica Li presentara una forma de onda con polaridad inversa con respecto a la corriente de entrada Iin.
Dicho de otro modo, se obtiene la condicion IL1 = -Iin.
De esta manera, cuando la senal C2 permite que el circuito de salida NET2 transmita una corriente de entrada Iin de tipo pulso hacia el puerto de salida Ol, la corriente de salida IIl presenta pulsos con la misma amplitud, pero polaridad inversa, con respecto a los pulsos de la corriente de entrada Iin.
Cuando el terminal K2 vuelve a recibir una senal de control C2 de nivel logico “bajo”, los transistores T7 y Ta entran de
nuevo al estado de corte e, idealmente, no deberfa haber flujo de la corriente de polarizacion Ip2.
En esta situacion, el convertidor de nivel de tension A3 suministra, respectivamente en los terminales de puerta T5, T6, tensiones de puerta Vp3, Vp4 de manera que lleven los transistores T5, T6 a un estado de corte.
A parte de lo anterior, debido a la presencia de capacidades parasitas entre los terminales de puerta de los
transistores T5, T6 y el terminal IN- del puerto de entrada, los transistores T5, T6 no conmutan inmediatamente, sino que se llevan al estado de corte solo cuando la corriente de entrada In alcanza el cero, es decir, al final del pulso de corriente de entrada.
En base a lo anterior, se puede apreciar que:
- la activacion del circuito de salida NET2 se determina sencillamente por la transicion de la senal de control C2 de un nivel logico “bajo” a un nivel logico “alto”;
- la desactivacion del circuito de salida NET2 se determina por la transicion de la senal de control C2 de nivel logico “bajo” y por el transito de la corriente de entrada Iin por cero.
Por lo tanto, el circuito de salida NET2, desde un punto de vista funcional, tambien se comporta de una manera sustancialmente similar a la de un dispositivo electronico DIAC.
Haciendo referencia a la figura 2, el circuito de conmutacion de alta tension 1, que no presenta funcionalidades multiplexoras de por si, resulta particularmente adecuado para su aplicacion en un multiplexor 100.
El multiplexor 100 comprende un puerto de entrada IN comun y una pluralidad de puertos de salida Oi, pudiendo seleccionarse cada uno de los mismos mediante senales de control logicas.
El multiplexor 100 recibe una corriente de entrada Iin en el puerto de entrada IN y la dirige hacia los puertos de salida
5
10
15
20
25
30
35
40
45
50
55
60
Oi seleccionados.
De este modo, el multiplexor 100 aplica una funcion multiplexora del tipo I ^ N, con N > 1, para las senales de corriente recibidas en el puerto de entrada IN.
La adopcion del circuito de conmutacion de tension alta 1 en un multiplexor 100 resulta particularmente ventajosa para su uso en un estimulador electrico.
En este caso, cada uno de los puertos de salida se puede conectar electricamente con un par de electrodos de estimulacion y la corriente de salida, suministrada por cada puerto de salida, es la corriente inyectada de manera efectiva por los electrodos durante la estimulacion, mientras que la carga electrica conectada a cada puerto de salida consiste en la impedancia ofrecida por los electrodos de estimulacion y por la porcion del cuerpo del paciente por tratada por la corriente de estimulacion.
El multiplexor 100 comprende una etapa tampon BUF comun (tal como se ha descrito anteriormente), que detecta la tension Vin entre los terminales del puerto de entrada IN y proporciona, en la salida tampon BF, una tension tampon Vbuf que sustancialmente sigue la tension de entrada Vin.
El multiplexor 100 comprende una pluralidad de etapas de salida MI, cada una de las cuales esta conectada electricamente con el puerto de entrada IN, la etapa tampon BUF comun y un puerto de salida Oi correspondiente.
Cada una de las etapas de salida Mi comprende el circuito de salida NET1 y, preferentemente, tambien el circuito de salida NET2, tal como se ha descrito anteriormente.
Preferentemente, los terminales de control K1 (y, posiblemente, K2) de cada etapa de salida Mi estan conectados electricamente con una etapa de control comun Com que puede estar incluida ffsicamente en el multiplexor 1.
Se pone de manifiesto que la etapa tampon BUF comun y cada una de las etapas de salida Mi forman un circuito de conmutacion 1, segun la invencion, que esta conectado electricamente entre el puerto de entrada IN y el puerto de salida Oi correspondiente (figura 2).
A continuacion, se describe brevemente el funcionamiento del multiplexor 100.
Normalmente, las etapas de salida Mi se mantienen en un estado desactivado.
Por lo tanto, las senales de control enviadas por la etapa de control COM normalmente se mantienen en un nivel logico “bajo”.
Para dirigir la corriente de entrada Iin hacia cualquier puerto de salida Oi deseado, la etapa de control COM debe activar el circuito de salida NET1 (u opcionalmente el circuito de salida NET2) de la etapa de salida Mi, que esta funcionalmente asociada con el puerto de salida Oi seleccionado.
Asf, la senal de control C1 (o, posiblemente, C2) enviada al circuito de salida NET1 (o, posiblemente, NET2) de la etapa de salida MI se lleva a un nivel logico ”alto”, lo que permite que la corriente de entrada IIN fluya hacia el puerto de salida Oi.
Si la salida Y1 (o, posiblemente, Y2) del circuito de salida NET1 (o NET2) esta conectada con polaridad directa con el puerto de salida Oi, la corriente de salida Iil presenta la misma forma de onda que la corriente de entrada Iin.
Si la salida Y1 (o, posiblemente, Y2) del circuito de salida NET1 (o NET2) esta conectada con polaridad inversa al puerto de salida Oi, la corriente de salida Iil presenta forma de onda con pulsos de polaridad opuesta con respecto a la corriente de entrada IIN.
Se puede apreciar el modo en el que, gestionando de forma adecuada el circuito de salida NET1 (o NET2), se pueden “neutralizar” uno o mas pulsos de corriente de entrada Iin, sencillamente manteniendo las senales de control C1 (o C2) en el estado logico “bajo”. Los pulsos de la corriente de entrada Iin “neutralizados” de este modo no aparecen, con polaridad directa o inversa, en la corriente de salida Iil
En este caso, la corriente de salida Iil presenta una distribucion de tiempo diferente de los pulsos, con respecto a la corriente de entrada IIN.
5
10
15
20
25
30
35
40
45
50
55
60
El funcionamiento de la etapa de salida Mi, tal como se regula mediante las senales de control Ci, C2 se puede resumir en la tabla siguiente a tftulo de ejemplo:
C1
C2 Mi Ili
0
0
off
0
0
1 Circuito NET2 ON (en inversion) -IlN
1
0 Circuito NET1 ON (en no inversion) l in
1
1
Cortocircuito 0 (Vin=0)
A partir de la tabla anterior se pone de manifiesto que la corriente de salida de cada etapa de salida Mi es igual a (Iin * Ci) o (Iin * C2), donde Ci, C2 son senales logicas que adoptan los valores logicos 0 o 1.
De este modo, el multiplexor 1 no solo puede invertir la polaridad de los pulsos de la corriente de entrada Iin (por ejemplo, activando alternativamente los circuitos de conmutacion NET1 y NET2, donde ambos estan presentes), sino que tambien puede modificar la forma de onda de esta ultima.
El uso de los circuitos de conmutacion NET1 y (opcionalmente) NET2 en cada etapa de salida Mi, con las funcionalidades descritas anteriormente, resulta particularmente util en el caso en el que se utilice el multiplexor en un estimulador electrico muscular o neuromuscular.
Sin embargo, para aplicaciones biomedicas diferentes o para otros alcances del uso del multiplexor 1, las etapas de salida Mi pueden presentar una estructura y una funcionalidad diferentes y comprender solo el circuito de salida NET1.
En la practica, se ha observado que el circuito de conmutacion de alta tension 1 segun la presente invencion permite conseguir los objetivos establecidos.
Con respecto a los dispositivos segun la tecnica anterior, el circuito de conmutacion 1 presenta funcionalidades mejoradas, en terminos de reduccion de energfa disipada y alta impedancia de entradas/salidas.
El circuito 1 asegura una impedancia alta efectiva de las entradas y salidas. Se dispone de manera que las tensiones presentes entre los terminales del puerto de entrada IN de cualquier puerto de salida Oi y de la salida tampon BF esten flotando virtualmente con respecto a tierra.
Una ventaja del circuito de conmutacion 1 es la ausencia de corrientes de polarizacion tipo bias en el punto de trabajo para los elementos activos (transistores). Esto reduce sustancialmente el consumo de energfa hasta lo que se provoca mediante corrientes de fuga en los transistores.
El consumo de energfa adicional en estado activo se provoca por la carga/descarga de las capacidades parasitas por las corrientes de polarizacion lP1, lP2. Esto se puede minimizar reduciendo los periodos de tiempo durante los que las senales de control C1, C2 se encuentran en un nivel logico imponiendo el estado activo ON para los conmutadores T1, T2, T5, T6. Este aspecto basicamente es un factor de diseno que depende de las capacidades parasitas, principalmente en dichos conmutadores.
El circuito de conmutacion 1 resulta particularmente adecuado para funcionar en presencia de altas tensiones en los terminales del puerto de entrada IN o del puerto de salida.
Para ello, resulta suficiente con seleccionar del modo mas adecuado posible el tipo de transistor de cada etapa de salida.
El circuito de conmutacion 1 esta caracterizado por una flexibilidad de uso considerable.
Resulta particularmente adecuado para su uso en aplicaciones biomedicas, como estimulador electrico muscular o neuromuscular.
En esta aplicacion, el uso de los circuitos de salida NET1, NET2 para la etapa de salida Ml, de acuerdo con la descripcion anterior, permite la regulacion sencilla y efectiva de la distribucion de la polaridad y del tiempo de la corriente de salida Ili, en cada puerto de salida Oi.
Sin embargo, el circuito de conmutacion 1 se puede integrar facilmente en otras aplicaciones biomedicas, por ejemplo en dispositivos de ultrasonidos o en dispositivos o sistemas microelectromecanicos (MEMS).
El circuito de conmutacion 1 presenta una estructura sencilla, asf como economica y facil de producir a un nivel industrial, con tecnicas de fabricacion que utilizan componentes individuales o integrados.

Claims (12)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    1. Circuito de conmutacion de alta tension (1) con:
    - un puerto de entrada (IN) que presenta un terminal positivo (IN+) y un terminal negativo (IN'), que estan conectados electricamente a un circuito generador de corriente (500), de manera que dicho puerto de entrada reciba una corriente de entrada predefinida (Iin);
    - un puerto de salida (Oi), que presenta un terminal positivo (OI+) y un terminal negativo (OI-);
    - una primera salida (Y1) que presenta un terminal positivo (Y1+) y un terminal negativo (Y1-), que estan conectados electricamente con los terminales de dicho puerto de salida;
    - un primer conmutador (T1) y un segundo conmutador (T2) que funcionan como conmutadores de corriente y son transistores de efecto campo de tipo complementario, presentando dicho primer conmutador un terminal de fuente conectado electricamente al terminal positivo (IN+) de dicho puerto de entrada (IN) y un terminal de drenaje conectado electricamente al terminal positivo (Y1+) de la primera salida (Y1), presentando dicho segundo conmutador un terminal de fuente conectado electricamente al terminal negativo (IN-) de dicho puerto de entrada (IN) y un terminal de drenaje conectado electricamente al terminal negativo (Y1-) de dicha primera salida (Y1);
    caracterizado por que comprende
    una etapa tampon (BUF) que esta conectada electricamente a los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada y que presenta una salida tampon (BF) provista de un terminal positivo (BF+) y un terminal negativo (BF-), comprendiendo dicha etapa tampon:
    - unos primeros y segundos circuitos de deteccion (B1, B2) configurados para detectar las tensiones de los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada, respectivamente;
    - unos primeros y segundos circuitos seguidores (F1, F2) configurados respectivamente para proporcionar tensiones en los terminales positivo y negativo (BF+, BF-) de dicha salida tampon (BF), que siguen las tensiones detectadas por dicho primer y segundo circuito de deteccion en los terminales positivo y negativo (IN+, IN-) de dicho puerto de entrada, respectivamente;
    - un primer terminal de control (K1) para proporcionar una primera senal de control (C1);
    - un primer convertidor de nivel de tension (A1) conectado electricamente con los terminales (BF+, BF-) de dicha salida tampon (BF), con dichos primeros y segundos terminales de puerta (G1, G2) de dicho primer y segundo conmutador (T1, T2) y con dicho primer terminal de control (K1), estando dicho primer convertidor de nivel de tension configurado para proporcionar una primera y segunda tension de puerta (Vp1, Vp2) en dichos primeros y segundos terminales de puerta para controlar dicho primer y segundo conmutador (T1, T2) a traves de dicha primera senal de control (C1), dicho primer y segundo conmutador, controlados por dicha primera senal de control (C1), habilitando o deshabilitando el flujo de una corriente de entrada (IIN) de dicho puerto de entrada a dicho puerto de salida, dependiendo de dicha primera senal de control.
  2. 2. Circuito de conmutacion de alta tension segun la reivindicacion 1, caracterizado por que dicho primer convertidor de nivel de tension (A1) comprende un tercer transistor (T3) y un cuarto transistor (T4) para proporcionar dichas primeras y segundas tensiones de puerta (Vp1, Vp2), estando dicho tercero y cuarto transistor (T3, T4) conectados electricamente con dicho primer terminal de control (K1) y a tierra, respectivamente, o viceversa, de manera que se controle mediante dicho primer terminal de control (K1) de acuerdo con el estado de dicha primera senal de control (C1).
  3. 3. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones anteriores, caracterizado por que dicho primer convertidor de nivel de tension (A1) comprende un primer elemento de proteccion de sobretension (D1) que esta conectado electricamente con el primer terminal de puerta (G1) de dicho primer conmutador (T1) y el terminal positivo (IN+) de dicho puerto de entrada (IN) y un segundo elemento de proteccion de sobretension (D2) que esta conectado electricamente con el segundo terminal de puerta (G2) de dicho segundo conmutador (T2) y el terminal negativo (IN-) de dicho puerto de entrada (IN).
  4. 4. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones anteriores, caracterizado por que dicha etapa tampon (BUF) comprende:
    - dicho primer circuito de deteccion (B1) conectado electricamente con el terminal positivo (IN+) de dicho puerto de entrada (IN), con un primer nodo de deteccion (S1) y con una primera fuente de alimentacion (Vcc), estando dicho primer circuito de deteccion configurado para detectar la tension del terminal positivo (IN+) de
    5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    dicho puerto de entrada (IN) y para establecer una compensacion de tension con respecto a la misma;
    - dicho primer circuito seguidor de tension (F1) conectado electricamente con dicho primer nodo de deteccion (Si), con el terminal positivo (BF+) de la salida tampon (BF) y con una segunda fuente de alimentacion (Vpp), estando dicho primer circuito seguidor de tension configurado para proporcionar una tension en el terminal positivo (BF+) de la salida tampon (BF), que sigue la tension del terminal positivo (IN+) de dicho puerto de entrada (IN);
    - dicho segundo circuito de deteccion (B2) conectado electricamente con el terminal negativo (IN-) de dicho puerto de entrada (IN), con un segundo nodo de deteccion (S2) y con una tercera fuente de alimentacion (Vdd), estando dicho segundo circuito de deteccion configurado para detectar la tension del terminal negativo (IN") de dicho puerto de entrada (IN) y para establecer una compensacion de tension con respecto a la misma;
    - dicho segundo circuito seguidor de tension (F2) conectado electricamente con dicho segundo nodo de deteccion (S2), con el terminal negativo (BF") de dicha salida tampon (BF) y con una cuarta fuente de alimentacion (Vnn), proporcionando dicho segundo seguidor de tension una tension en el terminal negativo (BF") de la salida tampon (BF), que sigue la tension del terminal negativo (IN") de dicho puerto de entrada (IN).
  5. 5. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones anteriores, caracterizado por que esta funcionalmente asociado con una etapa de control (COM) que da salida a dicha primera senal de control (Ci) o comprende la misma.
  6. 6. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones anteriores, caracterizado por que comprende:
    - una segunda salida (Y2) que presenta un terminal positivo (Y2+) y un terminal negativo (Y2"), que estan conectados electricamente con los terminales de dicho puerto de salida;
    - un quinto conmutador (T5) y un sexto conmutador (T6) que funcionan como conmutadores de corriente y son transistores de efecto campo de tipo complementario, presentando dicho quinto conmutador un terminal de fuente conectado electricamente al terminal positivo (IN+) de dicho puerto de entrada (IN) y un terminal de drenaje conectado electricamente al terminal positivo (Y2+) de la segunda salida (Yi), presentando dicho sexto conmutador un terminal de fuente conectado electricamente al terminal negativo (IN-) de dicho puerto de entrada (IN) y un terminal de drenaje conectado electricamente al terminal negativo (Y2-) de dicha segunda salida (Y2);
    - un segundo terminal de control (K2) para proporcionar una segunda senal de control (C2);
    - un segundo convertidor de nivel de tension (A2) conectado electricamente con los terminales (BF+, BF-) de dicha salida tampon (BF), con unos terceros y cuartos terminales de puerta (G3, G4) de dicho quinto y sexto conmutador (T5, T6) y con dicho segundo terminal de control (K2), estando dicho segundo convertidor de nivel de tension configurado para proporcionar una tercera y cuarta tension de puerta (VP3, VP4) en dicho tercer y cuarto terminales de puerta para controlar dicho quinto y sexto conmutador (T5, T6) mediante dicha segunda senal de control (C2), dicho quinto y sexto conmutador, controlados por dicha segunda senal de control (C2), habilitando o deshabilitando el flujo de una corriente de entrada (Iin) de dicho puerto de entrada a dicho puerto de salida, dependiendo de dicha segunda senal de control;
  7. 7. Circuito de conmutacion de alta tension segun la reivindicacion 6, caracterizado por que dicha primera salida (Yi) esta conectada electricamente con dicho puerto de salida (Oi) con una polaridad directa y dicha segunda salida (Y2) esta conectada electricamente con dicho puerto de salida (OI) con una polaridad inversa, o viceversa.
  8. 8. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones 6 a 7, caracterizado por que dicho segundo convertidor de nivel de tension (A2) comprende un septimo transistor (T7) y un octavo transistor (T8) para proporcionar dicha tercera y cuarta tensiones de puerta (Vp3, Vp4), estando dicho septimo y octavo transistor (T7, T8) conectados electricamente con dicho segundo terminal de control (K2) y a tierra, respectivamente, o viceversa, de manera que se controlen mediante dicho segundo terminal de control (K2) segun el estado de dicha segunda senal de control (C2).
  9. 9. Circuito de conmutacion de alta tension segun una o mas de las reivindicaciones 6 a 8, caracterizado por que dicho segundo convertidor de nivel de tension (A2) comprende un tercer elemento de proteccion de sobretension (D10) que esta conectado electricamente con el tercer terminal de puerta (G3) de dicho quinto conmutador (T5) y el terminal positivo (IN+) de dicho puerto de entrada (IN) y un cuarto elemento de proteccion de sobretension (D11) que esta conectado electricamente con el cuarto terminal de puerta (G4) de dicho sexto conmutador (T6) y el terminal negativo (IN-) de dicho puerto de entrada (IN).
  10. 10. Multiplexor de corriente de alta tension (100), caracterizado por que comprende un circuito de conmutacion de alta tension (1) segun una o mas de las reivindicaciones anteriores.
    5 11. Estimulador electrico muscular o neuromuscular, caracterizado por que comprende un circuito de conmutacion
    de alta tension (1) segun una o mas de las reivindicaciones 1 a 9.
  11. 12. Dispositivo de ultrasonidos, caracterizado por que comprende un circuito de conmutacion de alta tension (1) segun una o mas de las reivindicaciones 1 a 9.
    10
  12. 13. Dispositivo microelectromecanico, caracterizado por que comprende un circuito de conmutacion de alta tension (1) segun una o mas de las reivindicaciones 1 a 9.
ES13706196.6T 2012-02-22 2013-02-11 Circuito de conmutación de corriente de alta tensión Active ES2590854T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT000026A ITTV20120026A1 (it) 2012-02-22 2012-02-22 Un dispositivo multiplexer ad alto voltaggio per la commutazione di impulsi di corrente
ITTV20120026 2012-02-22
PCT/EP2013/052672 WO2013124178A2 (en) 2012-02-22 2013-02-11 High voltage current switch circuit

Publications (1)

Publication Number Publication Date
ES2590854T3 true ES2590854T3 (es) 2016-11-23

Family

ID=46001537

Family Applications (1)

Application Number Title Priority Date Filing Date
ES13706196.6T Active ES2590854T3 (es) 2012-02-22 2013-02-11 Circuito de conmutación de corriente de alta tensión

Country Status (8)

Country Link
US (1) US9900003B2 (es)
EP (1) EP2817883B1 (es)
CN (1) CN104160622B (es)
AU (1) AU2013224322B2 (es)
CA (1) CA2863451A1 (es)
ES (1) ES2590854T3 (es)
IT (1) ITTV20120026A1 (es)
WO (1) WO2013124178A2 (es)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104117144B (zh) * 2014-07-29 2016-04-13 成都千里电子设备有限公司 电极片档位输出控制电路
JP6415265B2 (ja) * 2014-11-19 2018-10-31 キヤノン株式会社 保護回路
FR3059490B1 (fr) * 2016-11-25 2018-11-16 Exagan Dispositif de commutation d'un circuit de puissance presentant un circuit passif de protection
CN117740182B (zh) * 2024-02-19 2024-05-03 成都市易冲半导体有限公司 一种热敏电阻检测电路及终端设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2006631C (en) * 1989-12-22 1995-04-11 Mitunori Takeuchi Bio stimulating device
US5052391A (en) * 1990-10-22 1991-10-01 R.F.P., Inc. High frequency high intensity transcutaneous electrical nerve stimulator and method of treatment
US5769875A (en) * 1994-09-06 1998-06-23 Case Western Reserve University Functional neuromusclar stimulation system
US5951660A (en) * 1996-12-12 1999-09-14 Alcatel Alsthom Compagnie Generale D'electricite Current control interface arrangement
US6212429B1 (en) * 1998-10-13 2001-04-03 Physio-Control Manufacturing Corporation Method and apparatus for converting a monophasic defibrillator to a biphasic defibrillator
US6995599B2 (en) * 2003-08-26 2006-02-07 Texas Instruments Incorporated Cross-conduction blocked power selection comparison/control circuitry with NTC (negative temperature coefficient) trip voltage
ITMI20070595A1 (it) 2007-03-23 2008-09-24 Fondazione Don Carlo Gnocchi Onlus Circuito per elettrostimolatore neuromuscolare con separazione galvanica virtuale.
US20090132010A1 (en) * 2007-11-19 2009-05-21 Kronberg James W System and method for generating complex bioelectric stimulation signals while conserving power
US8473069B2 (en) * 2008-02-28 2013-06-25 Proteus Digital Health, Inc. Integrated circuit implementation and fault control system, device, and method
ES2562451T3 (es) * 2009-09-29 2016-03-04 Yeditepe Universitesi Técnicas de gestión de potencia para estimuladores implantados

Also Published As

Publication number Publication date
WO2013124178A3 (en) 2013-11-21
ITTV20120026A1 (it) 2013-08-23
US20150057539A1 (en) 2015-02-26
AU2013224322A1 (en) 2014-08-21
WO2013124178A2 (en) 2013-08-29
US9900003B2 (en) 2018-02-20
CN104160622B (zh) 2017-03-01
CA2863451A1 (en) 2013-08-29
EP2817883B1 (en) 2016-06-15
CN104160622A (zh) 2014-11-19
EP2817883A2 (en) 2014-12-31
AU2013224322B2 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
ES2590854T3 (es) Circuito de conmutación de corriente de alta tensión
CN109950889B (zh) 用于静电放电保护的全摆幅正到负mosfet电源钳位
US7561404B2 (en) Biased-MOSFET active bridge
US8456784B2 (en) Overvoltage protection circuit for an integrated circuit
US7956653B1 (en) Complementary high voltage switched current source integrated circuit
WO2008013724A2 (en) Improved controller for oring field effect transistor
US10730073B2 (en) Electronic circuit, corresponding ultrasound apparatus and method
US8803585B2 (en) Dual path level shifter
KR101338286B1 (ko) 튜너블 커패시터
JPS58130726A (ja) パワ−トランジスタの保護回路
US10426431B2 (en) Protection circuit
JP2005086940A (ja) ゲート駆動回路
KR102209868B1 (ko) 출력 회로
CN108153371B (zh) 对bjt电流镜的基极电流补偿
JP2005136942A (ja) 電界制御型半導体素子の駆動回路
WO2010140198A1 (ja) 昇圧回路及び昇圧回路装置
KR101620439B1 (ko) 스위치 구동 회로
JP2008016365A (ja) 放電管点灯装置
JP2006261233A (ja) 入力保護回路
US20090167408A1 (en) Power switch assembly for capacitive load
TWI502836B (zh) 電壓保護傳輸裝置及包括該裝置的電壓保護裝置
CN110071619B (zh) Igbt的驱动电路
JPH01236731A (ja) 相補型アナログスイッチ
WO2022116295A1 (zh) 开关模块及显示装置
JP4768144B2 (ja) スイッチングｍｏｓ−ｆｅｔドライブ回路