ES2349496T3 - Procedimiento para controlar un mosfet de potencia. - Google Patents
Procedimiento para controlar un mosfet de potencia. Download PDFInfo
- Publication number
- ES2349496T3 ES2349496T3 ES99932653T ES99932653T ES2349496T3 ES 2349496 T3 ES2349496 T3 ES 2349496T3 ES 99932653 T ES99932653 T ES 99932653T ES 99932653 T ES99932653 T ES 99932653T ES 2349496 T3 ES2349496 T3 ES 2349496T3
- Authority
- ES
- Spain
- Prior art keywords
- temperature
- pmt
- blocking layer
- chip
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
Procedimiento para activar un MOSFET de potencia, en donde el MOSFET de potencia presenta un chip PMT (PMT) alojado en una carcasa de transistor (GH), cuya conexión de puerta (G') está unida, a través de una resistencia (Rt), a una conexión de puerta (G) del MOSFET de potencia y en el que se vigila la temperatura de la capa de bloqueo del transistor, en donde en la carcasa del transistor (GH) está previsto un circuito de protección, que mide directamente la temperatura de la capa de bloqueo del transistor con un elemento de medición de temperatura (TM) y en el que, al alcanzarse una temperatura de la capa de bloqueo límite prefijable, se reduce la corriente de drenaje y con ello la pérdida de potencia del chip PMT (PMT), en donde el elemento de medición de temperatura (TM) está integrado en el chip PMT (PMT) o está alojado con el circuito de protección como chip adicional en la carcasa del transistor (GH), caracterizado porque la temperatura de la capa de bloqueo límite se prefija como valor nominal a través de una tensión de puerta (UGS) aplicada a la conexión de puerta (G) del MOSFET de potencia, porque el valor de medición correspondiente a la temperatura de la capa de bloqueo se compara con el valor nominal y porque la tensión de puerta (UGS') en la conexión de puerta (G') del chip PMT (PMT) está regulada a una temperatura de la capa de bloqueo constante, a través de un amplificador (V), de tal modo que el circuito de protección no desconecta la corriente de drenaje, sino sólo la reduce.
Description
Estado de la técnica
La invención se refiere a un procedimiento para activar un MOSFET de potencia con un chip PMT alojado en una carcasa de transistor, en el que se vigila la temperatura de la capa de bloqueo de transistor.
En el documento EP 0 414 499 A2 se describe un MOSFET con circuito de protección contra temperatura, que presenta un elemento sensor de temperatura de sustrato en una estructura de capas del MOSFET. Al alcanzar un límite de temperatura superior se desconecta el MOSFET y permanece en este estado hasta que se ha enfriado una unidad sensora de temperatura.
El documento US 5,457,419 muestra un MOSFET con un circuito de protección diseñado con dos etapas, en el que al alcanzarse un nivel de temperatura baja prefijada se reduce la corriente a través de la ruta drenaje-fuente del MOSFET, con lo que se obtiene un aumento de temperatura ralentizado, y se desconecta al alcanzarse un mayor nivel de temperatura del MOSFET.
Al utilizarse un MOSFETde potencia surge el problema de que, dependiendo de la pérdida de potencia que se produce en el chip PMT, se produce un aumento excesivo de temperatura de la capa de bloqueo de transistor con relación a la temperatura ambiente. Debido a que la máxima temperatura de capa de bloqueo admisible está limitada en el caso de semiconductores, es necesario asegurar en cada caso aplicativo que esta máxima temperatura de capa de bloqueo admisible no se supere.
Se conocen diferentes soluciones que dependen de la clase de aplicación del MOSFET de potencia. De este modo, por ejemplo en reguladores de sopladores, se fijan casi siempre varios MOSFETs de potencia conectados en paralelo para disipar calor sobre un cuerpo de refrigeración. El calor que se produce a causa de la pérdida de potencia en el chip PMT se dirige desde la capa de bloqueo de transistor al cuerpo de refrigeración y se entrega al entorno. A partir de la temperatura del cuerpo de refrigeración y de la pérdida de potencia momentánea se establece la temperatura de capa de bloqueo y, mediante un circuito de protección adicional, se limita la máxima pérdida de potencia.
Esta solución tiene diferentes inconvenientes. De este modo aparece, dependiendo de la pérdida de potencia que se produce en el chip PMT entre el punto de medición y la capa de bloqueo de transistor, una diferencia de temperatura más o menos grande. A causa de la masa del cuerpo de refrigeración se produce una desajuste de tiempo entre la temperatura de la capa de bloqueo y el punto de medición.
En el caso de un montaje defectuoso, por ejemplo suciedad entre el terminal de refrigeración del transistor y el cuerpo de refrigeración, del MOSFET de potencia sobre el cuerpo de refrigeración, la temperatura de la capa de bloqueo establecida es menor que la temperatura de la capa de bloqueo real, de tal modo que existe el riesgo de destrucción del MOSFET de potencia. Para impedir esto es necesario sobredimensionar el propio chip PMT y el circuito de protección.
También se ha intentado ya medir la temperatura de la capa de bloqueo directamente sobre la capa de bloqueo del transistor y reaccionar directamente a esta temperatura medida. Con ello está prefijado en el circuito de protección un umbral de temperatura, en el que se desconecta la corriente de drenaje del MOSFET de potencia. Con ello la desconexión de la corriente de drenaje puede realizarse de inmediato (OMNIFET) o retrasada en el tiempo (HITFET), para impedir una sobrecarga y una destrucción del MOSFET de potencia.
La tarea de la invención consiste en crear un procedimiento para activar un MOSFET de potencia de la clase citada al comienzo, MOSFET de potencia que, sin sobredimensionar el chip PMT y el circuito de protección esté protegido contra sobrecarga y destrucción sin limitar su comportamiento de conmutación.
Esta tarea es resuelta, en el caso del procedimiento conforme a la invención para activar un MOSFET de potencia, con un chip PMT alojado en una carcasa de transistor, cuya conexión de puerta está unida, a través de una resistencia, a una conexión de puerta del MOSFET de potencia y en el que se vigila la temperatura de la capa de bloqueo del transistor, en donde en la carcasa del transistor está previsto un circuito de protección, que mide directamente la temperatura de la capa de bloqueo del transistor con un elemento de medición de temperatura y en el que, al alcanzarse una temperatura de la capa de bloqueo límite prefijable, se reduce la corriente de drenaje y con ello la pérdida de potencia del chip PMT, en donde el elemento de medición de temperatura está integrado en el chip PMT o está alojado con el circuito de protección como chip adicional en la carcasa del transistor, por medio de que la temperatura de la capa de bloqueo límite se prefija como valor nominal a través de una tensión de puerta aplicada a la conexión de puerta del MOSFET de potencia, porque el valor de medición correspondiente a la temperatura de la capa de bloqueo se compara con el valor nominal y porque la tensión de puerta en la conexión de puerta del chip PMT está regulada a una temperatura de la capa de bloqueo constante, a través de un amplificador, de tal modo que el circuito de protección no desconecta la corriente de drenaje, sino sólo la reduce.
Con este circuito de protección se obtiene una temperatura de la capa de bloqueo constante que puede alcanzarse como máximo, que se corresponde con la temperatura de la capa de bloqueo límite y que es independiente de la tensión de puerta, aplicada al MOSFET de potencia, y de la tensión umbral del chip PMT. Siempre que la temperatura de conmutación de bloqueo que se ajusta en el chip PMT sea menor que la temperatura de la capa de bloqueo límite, el circuito de protección no tendrá ninguna influencia en el comportamiento de conmutación del MOSFET MOS.
Debido a que al alcanzarse la temperatura de la capa de bloqueo límite no se desconecta la corriente de drenaje, puede prescindirse del proceso de reconexión en el caso del procedimiento conforme a la invención. Por ello puede prescindirse de la complejidad externa de los circuitos conocidos para ello necesaria. En las aplicaciones en las que el chip PMT intenta volver a conectarse automáticamente aparecen procesos oscilatorios, que conducen a ruidos de instalación o, en el caso de otros casos aplicativos según lo dispuesto, a perturbaciones electromagnéticas. Esto se evita también en el caso del procedimiento conforme a la invención.
Aparte de esto el procedimiento conforme a la invención tiene la ventaja de que, en caso de fallo, la temperatura de la capa de bloqueo se limita a un valor constante. La potencia no se desconecta sino que vuelve a regularse, lo que permite en determinadas aplicaciones un funcionamiento de emergencia o un funcionamiento según lo dispuesto. Además de esto pueden conectarse directamente en paralelo varios MOSFETs de potencia de la nueva clase sin una complejidad de circuito adicional, en el caso de aplicaciones lineales y/o sincronizadas.
El elemento de medición de temperatura interno puede ser un elemento de temperatura que funcione sobre base de silicio, que entregue una señal de salida proporcional a la temperatura de la capa de bloqueo del transistor (corriente, tensión, resistencia). Puede ser una resistencia NTC o PTC.
La invención se explica con más detalle con base en el ejemplo de ejecución representado en el dibujo. Aquí muestra la figura 1 un MOSFET de potencia, en el que el valor nominal (Soll) se deriva de la tensión de puerta.
En el caso del MOSFET de potencia representado en la figura 1 están previstas tres conexiones G, D y S en la carcasa de transistor GH, en donde las conexiones D y S están unidas directamente a la conexión de drenaje y a la conexión de fuente del chip PMT. La conexión G conduce, a través de una resistencia Rt, a la conexión de puerta G´ del chip PMT, en donde existe la posibilidad de prefijar la temperatura nominal de la capa de bloqueo a través de la tensión UGS en la conexión de puerta del MOSFET de potencia. La temperatura nominal es una función de la tensión UGS, es decir, a través de la tensión UGS puede prefijarse una temperatura de la capa de bloqueo límite. Esto significa que en el caso de aplicaciones lineales el grado de activación del chip PMT está enlazado con la temperatura nominal.
El elemento de medición de temperatura interno TM puede ser una resistencia NTC o PTC, o bien un elemento de temperatura que funcione sobre base de silicio. Entre las conexiones se obtiene una seña proporcional a la temperatura (por ejemplo resistencia, corriente o tensión).
Los MOSFETs de potencia conforme a la figura 1 son especialmente apropiados para aplicaciones en las que la temperatura de la capa de bloqueo límite tiene que modificarse, por ejemplo para estrechar la diferencia de temperatura de la capa de bloqueo en el caso de MOSFETs de potencia conectados en paralelo. La pérdida de potencia se divide con ello entre la temperatura de la capa de bloqueo límite. Si primero un MOSFET de potencia asume toda la pérdida de potencia, a causa de las tolerancias, y se alcanza la temperatura de la capa de bloqueo límite, se reduce su corriente de drenaje. De aquí resulta una desviación del valor real (tensión excesivamente reducida) y los MOSFETs de potencia se siguen activando (por ejemplo un regulador de tensión externo aumenta la tensión UGS). De este modo se hace conductor un segundo MOSFET de potencia y asume la parte de la pérdida de potencia que, en el caso del primer MOSFET de potencia, conducirá a superar la temperatura de la capa de bloqueo límite.
Los MOSFETs de potencia activados mediante el procedimiento conforme a la invención pueden utilizarse con todos los circuitos de protección conocidos con limitación de corriente, protección contra sobretensión, etc. y en prácticamente cualquier aplicación.
-5
Claims (4)
- REIVINDICACIONES1.-Procedimiento para activar un MOSFET de potencia, en donde el MOSFET de potencia presenta un chip PMT (PMT) alojado en una carcasa de transistor (GH), cuya conexión de puerta (G´) está unida, a través de una resistencia (Rt), a una conexión de puerta (G) del MOSFET de potencia y en el que se vigila la temperatura de la capa de bloqueo del transistor, en donde en la carcasa del transistor (GH) está previsto un circuito de protección, que mide directamente la temperatura de la capa de bloqueo del transistor con un elemento de medición de temperatura (TM) y en el que, al alcanzarse una temperatura de la capa de bloqueo límite prefijable, se reduce la corriente de drenaje y con ello la pérdida de potencia del chip PMT (PMT), en donde el elemento de medición de temperatura (TM) está integrado en el chip PMT (PMT) o está alojado con el circuito de protección como chip adicional en la carcasa del transistor (GH), caracterizado porque la temperatura de la capa de bloqueo límite se prefija como valor nominal a través de una tensión de puerta (UGS) aplicada a la conexión de puerta (G) del MOSFET de potencia, porque el valor de medición correspondiente a la temperatura de la capa de bloqueo se compara con el valor nominal y porque la tensión de puerta (UGS´) en la conexión de puerta (G´) del chip PMT (PMT) está regulada a una temperatura de la capa de bloqueo constante, a través de un amplificador (V), de tal modo que el circuito de protección no desconecta la corriente de drenaje, sino sólo la reduce.
- 2.-Procedimiento según la reivindicación 1, caracterizado porque como elemento de medición de temperatura (TM) se utiliza un elemento de temperatura que funciona sobre base de silicio, que entrega una señal de salida proporcional a la temperatura de la capa de bloqueo del transistor en dependencia de la temperatura aplicada, en especial corriente, tensión, resistencia.
- 3.-Procedimiento según la reivindicación 1, caracterizado porque como elemento de medición de temperatura (TM) se utiliza una resistencia NTC o PTC.
- 4.-Procedimiento según una de las reivindicaciones anteriores, caracterizado porque el elemento de medición de temperatura (TM) está fijado el chip PMT (PMT).Sigue una hoja de dibujos.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19821834A DE19821834A1 (de) | 1998-05-15 | 1998-05-15 | Power-Mos-Transistor |
DE19821834 | 1998-05-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2349496T3 true ES2349496T3 (es) | 2011-01-04 |
Family
ID=7867880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES99932653T Expired - Lifetime ES2349496T3 (es) | 1998-05-15 | 1999-05-07 | Procedimiento para controlar un mosfet de potencia. |
Country Status (7)
Country | Link |
---|---|
US (1) | US6671152B1 (es) |
EP (1) | EP1078401B1 (es) |
JP (1) | JP2002516489A (es) |
BR (1) | BR9910491A (es) |
DE (2) | DE19821834A1 (es) |
ES (1) | ES2349496T3 (es) |
WO (1) | WO1999060628A1 (es) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4872176B2 (ja) * | 2001-08-29 | 2012-02-08 | 株式会社デンソー | 接合型fetの駆動回路 |
US7296247B1 (en) * | 2004-08-17 | 2007-11-13 | Xilinx, Inc. | Method and apparatus to improve pass transistor performance |
EP1830405B1 (en) * | 2004-12-22 | 2021-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device comprising a semiconductor chip and a variable resistor element |
US7332358B2 (en) * | 2005-06-30 | 2008-02-19 | Potentia Semiconductor Inc. | MOSFET temperature sensing |
US7411436B2 (en) * | 2006-02-28 | 2008-08-12 | Cornell Research Foundation, Inc. | Self-timed thermally-aware circuits and methods of use thereof |
KR20090028733A (ko) * | 2006-07-07 | 2009-03-19 | 에이비비 리써치 리미티드 | 전기적으로 동력 및 냉각 장치를 제어하기 위한 회로 장치 |
CN101650253B (zh) * | 2009-09-02 | 2011-03-30 | 四川电力试验研究院 | 具有强光保护功能的旋转式激光成像仪 |
CN101650254B (zh) * | 2009-09-02 | 2012-05-30 | 四川电力试验研究院 | 具有强光保护功能的激光成像仪 |
JP5499792B2 (ja) * | 2010-03-12 | 2014-05-21 | オムロン株式会社 | センサ用出力集積回路およびセンサ装置 |
US8442712B2 (en) * | 2011-08-31 | 2013-05-14 | Caterpillar Inc. | System and method to thermally protect a transistor in an electric drive vehicle |
EP2735066B1 (de) | 2011-09-16 | 2015-10-28 | Siemens Aktiengesellschaft | Vorrichtung und verfahren zum schutz eines verbrauchers |
US9263877B1 (en) * | 2014-12-30 | 2016-02-16 | Api Technologies Corp. | Temperature-compensated current monitoring |
TW201721832A (zh) | 2015-12-10 | 2017-06-16 | 力智電子股份有限公司 | 具熱感測功能的功率金氧半電晶體晶粒以及積體電路 |
KR101785417B1 (ko) | 2016-04-25 | 2017-10-16 | 이상훈 | 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자 |
EP3657186B1 (en) * | 2017-07-18 | 2024-03-27 | Sang-Hun Lee | Rf power device capable of monitoring temperature and rf characteristics at wafer level |
CN113140527A (zh) * | 2021-04-15 | 2021-07-20 | 哈尔滨工业大学 | 可实时精准监测温度和射频特性的功率器件及其封装方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447077A (en) | 1987-08-18 | 1989-02-21 | Tdk Corp | Protective circuit for power mos field-effect transistor |
US5025298A (en) | 1989-08-22 | 1991-06-18 | Motorola, Inc. | Semiconductor structure with closely coupled substrate temperature sense element |
US5063307A (en) * | 1990-09-20 | 1991-11-05 | Ixys Corporation | Insulated gate transistor devices with temperature and current sensor |
US5304837A (en) * | 1992-01-08 | 1994-04-19 | Siemens Aktiengesellschaft | Monolithically integrated temperature sensor for power semiconductor components |
EP0565807A1 (en) | 1992-04-17 | 1993-10-20 | STMicroelectronics S.r.l. | MOS power transistor device |
DE4236333A1 (de) * | 1992-10-28 | 1994-05-05 | Bosch Gmbh Robert | Monolithich integriertes MOS-Endstufenbauteil mit einer Übertemperatur-Schutzeinrichtung |
DE4305038C2 (de) * | 1993-02-18 | 1998-02-05 | Siemens Ag | MOSFET mit Temperaturschutz |
GB9513420D0 (en) | 1995-06-30 | 1995-09-06 | Philips Electronics Uk Ltd | Power semiconductor devices |
US5949121A (en) | 1996-08-02 | 1999-09-07 | Motorola Inc. | Temperature-indicating field effect transistor |
-
1998
- 1998-05-15 DE DE19821834A patent/DE19821834A1/de not_active Ceased
-
1999
- 1999-05-07 WO PCT/DE1999/001378 patent/WO1999060628A1/de active Application Filing
- 1999-05-07 ES ES99932653T patent/ES2349496T3/es not_active Expired - Lifetime
- 1999-05-07 US US09/700,482 patent/US6671152B1/en not_active Expired - Fee Related
- 1999-05-07 DE DE59915191T patent/DE59915191D1/de not_active Expired - Lifetime
- 1999-05-07 BR BR9910491-1A patent/BR9910491A/pt not_active IP Right Cessation
- 1999-05-07 EP EP99932653A patent/EP1078401B1/de not_active Expired - Lifetime
- 1999-05-07 JP JP2000550150A patent/JP2002516489A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
BR9910491A (pt) | 2001-01-09 |
EP1078401B1 (de) | 2010-08-04 |
EP1078401A1 (de) | 2001-02-28 |
JP2002516489A (ja) | 2002-06-04 |
US6671152B1 (en) | 2003-12-30 |
WO1999060628A1 (de) | 1999-11-25 |
DE19821834A1 (de) | 1999-11-25 |
DE59915191D1 (de) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2349496T3 (es) | Procedimiento para controlar un mosfet de potencia. | |
US4937697A (en) | Semiconductor device protection circuit | |
JP2000513816A (ja) | 温度の測定装置及び方法 | |
KR960026762A (ko) | 복합형 mosfet | |
US4990987A (en) | Over-temperature sensor and protector for semiconductor devices | |
US5463521A (en) | Power supply protection circuit | |
JP2522208B2 (ja) | 半導体装置 | |
US6061221A (en) | Temperature-protected electrical switch component | |
KR20050016677A (ko) | 반도체 디바이스 보호 방법 및 이것을 이용한 반도체디바이스 보호장치 | |
US5969927A (en) | Integrated overload protective device | |
EP1137068B1 (en) | Power semiconductor device having a protection circuit | |
CN105321934B (zh) | 用于对功率半导体热保护的电路装置 | |
EP0772273A1 (en) | Sensor of the instant power dissipated in a power transistor | |
US6917503B2 (en) | Programmable current limiting using a shunt resistor | |
JPH02278915A (ja) | 電力用mosfetの保護回路 | |
JP5952060B2 (ja) | 発熱保護回路及び発熱保護方法 | |
JP3691123B2 (ja) | 半導体保護回路 | |
JPH10270632A (ja) | 負荷駆動回路 | |
JP5325437B2 (ja) | 集積回路 | |
US8324812B2 (en) | Protecting ballast circuitry against miswiring | |
TWI328646B (es) | ||
JPH0832361A (ja) | 保護装置付き増幅回路 | |
US20150115928A1 (en) | Input circuit | |
US6731480B2 (en) | Protection circuit for field effect transistor | |
US20150318274A1 (en) | Device input protection circuit |