KR101654639B1 - 믹서 및 믹싱 방법 - Google Patents
믹서 및 믹싱 방법 Download PDFInfo
- Publication number
- KR101654639B1 KR101654639B1 KR1020140009575A KR20140009575A KR101654639B1 KR 101654639 B1 KR101654639 B1 KR 101654639B1 KR 1020140009575 A KR1020140009575 A KR 1020140009575A KR 20140009575 A KR20140009575 A KR 20140009575A KR 101654639 B1 KR101654639 B1 KR 101654639B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- mlo
- switch
- switches
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/005—Reducing noise, e.g. humm, from the supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
- H03D7/163—Multiple-frequency-changing all the frequency changers being connected in cascade the local oscillations of at least two of the frequency changers being derived from a single oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
- H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Noise Elimination (AREA)
- Superheterodyne Receivers (AREA)
Abstract
본 발명에 따른 믹서에는, 입력단의 신호가 분기하는 적어도 세 개인 홀수의 개수로 마련되고 MLO신호가 입력되는 MLO스위치가 제공되는 MLO스위칭부; 및 상기 MLO스위칭부를 이루는 각 MLO스위치의 출력측에 병렬로 연결되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치가 제공되고, 상기 한 쌍의 LO스위치의 출력측은 양과 음의 중간주파수 출력측으로 각각 연결되는 LO스위칭부가 포함되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치에 순차적으로 LO신호가 입력될 때, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치의 출력측이 상기 중간주파수 출력측의 양과 음에 교번하여 출력신호를 인가하도록, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치는 상기 양과 음의 중간주파수 출력측과 연결되는 것을 특징으로 한다. 본 발명에 따르면, 더 낮은 주파수의 LO신호를 요구하므로 낮은 플리커 노이즈를 가지며, MLO 하이-크로싱 버퍼를 적용하여, 높은 선형성을 구현할 수 있고, 신호들의 자동정렬이 가능한 신호생성기를 채택하여 광대역의 무선통신 시스템에 적용할 수 있다. 따라서, 어떠한 종류의 무선통신시스템에도 광범위하게 사용할 수 있을 것이 기대된다.
Description
본 발명은 믹서에 대한 것으로서, 더 상세하게는 능동믹서에 대한 것이다.
무선 통신 시스템에 사용되는 직접변환수신기(direct conversion receiver)는, 낮은 플리커 노이즈(flicker noise, 1/f 노이즈), 높은 선형성, 즉 높은 IP3(3rd-order intercept point) 및 IP2(2nd-order intercept point)을 구현할 수 있는 믹서를 요구한다. 종래의 믹서는 국내 공개 특허(10-2014-0101215)인 "무선 통신 시스템에서 사용되는 믹서의 IIP2 특성 보정 방법과 그 믹서"에 그 특징이 개시되어 있다.
능동믹서는 저주파 대역에서 플리커 노이즈가 크고, 선형성이 낮기 때문에 신호 대 잡음비가 크다. 따라서 상기되는 직접변환수신기에 사용할 수 없는 문제점이 있다. 이러한 문제점으로 인하여 능동믹서가 수동믹서에 대하여 높은 출력을 얻을 수 있는 강점에도 불구하고 실제 적용이 어려운 문제점이 있었다.
본 발명은 상기되는 배경하에서 제안되는 것으로서, 플리커 노이즈를 업커버팅시켜 플리커 노이즈 코너를 수 kHz까지 낮출 수 있고, 신호의 부정합에 둔감하여 높은 IP2와 IP3를 얻을 수 있는 믹서 및 믹싱방법을 제안한다.
본 발명에 따른 믹서는, 입력단의 신호가 분기하는 적어도 세 개인 홀수의 개수로 마련되고 MLO신호가 입력되는 MLO스위치가 제공되는 MLO스위칭부; 및 상기 MLO스위칭부를 이루는 각 MLO스위치의 출력측에 병렬로 연결되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치가 제공되고, 상기 한 쌍의 LO스위치의 출력측은 양과 음의 중간주파수 출력측으로 각각 연결되는 LO스위칭부가 포함되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치에 순차적으로 LO신호가 입력될 때, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치의 출력측이 상기 중간주파수 출력측의 양과 음에 교번하여 출력신호를 인가하도록, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치는 상기 양과 음의 중간주파수 출력측과 연결되는 것을 특징으로 한다. 본 발명에 따르면, 플리커 노이즈가 업컨버팅되는 장점, 신호의 부정합에 둔감해지는 장점, 선형성이 향상되는 장점을 얻을 수 있다.
여기서, 상기 MLO스위치는 홀수개로 구현되어야 하며 세 개를 선택함으로써 가장 경제적으로 믹서를 구현할 수 있다. 또한, 상기 MLO스위치에는 (2fLOeff)/n 주파수의 신호가 입력되고, 상기 LO스위치에는 (fLOeff)/n 주파수의 신호가 입력되고, 여기서 n은 상기 MLO스위치의 개수인 것을 특징으로 한다. 이러한 주파수신호에 따르면 상기 믹서를 최대한 효율적으로 동작시킬 수 있고, 이때, 출력으로 나오는 플리커 노이즈는 특정한 주기를 가지므로 (fLOeff)/n 주파수로 업컨버팅될 수 있다.
또한, 상기 발명에 있어서, 상기 MLO신호는 상기 LO신호의 중앙에 위치하는 경우에 최대한의 효과를 얻을 수 있다.
또한, 상기 LO신호와 상기 MLO신호를 제공하는 신호제공부가 포함되고, 상기 신호제공부에는, 상기 LO신호를 제공하도록 서로 연관되는 동기식 존슨카운터가 포함되는 카운팅부가 포함될 수 있는데, 이로 인해 간단하고 편리하고 정확하게 LO신호를 제공받을 수 있다. 또한, 상기 신호제공부에는, 상기 카운팅부의 LO신호가 입력되고, MLO 신호를 생성하는 XNOR 게이트부가 존재하여 신호간의 별도의 타이밍 조절이 필요 없이 자동으로 MLO신호가 LO신호의 중앙에 정렬될 수 있도록 한다. 또한, 상기 MLO신호가 같은 타이밍에 출력될 수 있도록 정렬하는 D 플립-플롭이 포함되는 정렬부가 더 포함될 수 있다. 또한, 상기 버퍼에는, PMOS에 상기 MLO신호가 입력되며 NMOS에는 다른 버퍼로부터 지연된 MLO신호를 입력받아서 MLO신호의 다운시간을 지연시키는 인풋 딜레이드 인버터가 포함됨으로써, MLO신호가 하이-크로싱하도록 하여 MLO트랜지스터의 소스노드의 변동을 줄일 수 있으므로 선형성을 더 좋게 확보할 수 있다.
다른 측면에 따른 본 발명의 믹서에는, 고주파 신호가 분기하는 적어도 세 개인 홀수의 개수로 마련되고 MLO신호가 입력되는 MLO스위치; 및 상기 MLO스위치의 출력측에 병렬로 연결되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치가 포함되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치의 출력측이 양과 음의 중간주파수 출력측에 교번하여 출력신호를 인가하도록, 상기 한 쌍의 LO스위치의 출력측은 서로 분리된 양과 음의 중간주파수 출력측과 각각 연결되는 것을 특징으로 한다. 상기되는 바와 같은 구성에 따르면, 플리커 노이즈가 업컨버팅시킬 수 있다. 여기서, 플리커 노이즈는 정현파신호와 유사한 신호로 업컨버팅될 수 있으므로, 필터 등을 사용하여 후처리를 통하여 충분히 제거할 수 있다.
다른 측면에 따른 본 발명의 믹싱방법에는, 고주파가 입력되는 것; 중간주파수 출력측에 fLOeff주파수의 출력신호가 출력되도록, MLO스위치에 (2fLOeff)/n 주파수의 MLO신호가 입력되고, LO스위치에 (fLOeff)/n의 주파수의 LO신호가 입력되는 것; 및 플리커 노이즈를 (fLOeff)/n 주파수의 신호로 업컨버팅시키는 것이 포함되고, 상기 n은 MLO스위치의 개수인 것을 특징으로 한다. 이에 따르면, 플리커 노이즈를 제거할 수 있다.
여기서, 상기 MLO스위치는 상기 LO스위치의 중앙에 놓이는 것을 특징으로 한다. 이로써, 안정적으로 믹싱방법이 수행될 수 있다.
본 발명에 따른 믹서는, 낮은 플리커 노이즈, 높은 선형성 및 발명 구성의 본질로 인하여 드러나는 많은 장점을 얻을 수 있다.
도 1은 실시예에 따른 믹서.
도 2는 믹서의 MLO신호, LO신호, 및 1/f노이즈를 파형으로 나타낸 도면.
도 3은 MLO신호와 LO신호를 제공하는 신호제공부의 블럭도.
도 4는 LO신호와 MLO신호의 매칭상태를 보이는 도면.
도 5는 버퍼링부의 구조도.
도 6은 어느 하나의 버퍼의 회로도.
도 7은 MLO신호의 하이-크로싱 작용을 설명하는 도면.
도 8은 주파수에 따른 노이즈 지수를 나타낸 것으로서 네 가지 경우를 비교하는 도면.
도 9는 실시예에 따른 믹싱방법을 설명하는 흐름도.
도 2는 믹서의 MLO신호, LO신호, 및 1/f노이즈를 파형으로 나타낸 도면.
도 3은 MLO신호와 LO신호를 제공하는 신호제공부의 블럭도.
도 4는 LO신호와 MLO신호의 매칭상태를 보이는 도면.
도 5는 버퍼링부의 구조도.
도 6은 어느 하나의 버퍼의 회로도.
도 7은 MLO신호의 하이-크로싱 작용을 설명하는 도면.
도 8은 주파수에 따른 노이즈 지수를 나타낸 것으로서 네 가지 경우를 비교하는 도면.
도 9는 실시예에 따른 믹싱방법을 설명하는 흐름도.
이하에서는 도면을 참조하여 본 발명의 구성을 상세하게 설명한다. 그러나, 본 발명의 사상은 이하의 실시예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에 포함되는 다른 실시예를 구성요소의 부가, 변경, 삭제, 및 추가 등에 의해서 용이하게 제안할 수 있을 것이나, 이 또한 본 발명 사상의 범위 내에 포함된다고 할 것이다.
도 1은 실시예에 따른 믹서이다.
도 1을 참조하면, 실시예에 따른 믹서에는 입력단(1)(M10)의 신호가 분기하여 입력되는 홀수의 개수로 마련되는 MLO스위치(11)(12)(13)(M7, M8, M9)가 제공되는 MLO스위칭부(10)와, 상기 MLO스위칭부(10)를 이루는 각 스위치(11)(12)(13)(M7, M8, M9)의 출력측에 한 쌍의 병렬구조를 이루는 LO스위칭부(20)가 마련된다. 상기 MLO 스위칭부(10)의 각 MLO스위치(11)(12)(13)는 MLO신호(Master Local oscillator, 이하 MLO신호라고 한다)에 의해서 제어된다. 상기 LO스위칭부(20)는 국부발진신호(Local Oscillator Signal, 이하, LO신호라고 한다)에 의해서 제어되고, 한 쌍의 LO스위치(21, 22)(23, 24)(25, 26)(M1, M4)(M2, M5)(M3, M6)가 쌍을 이루고, 입력측은 각 MLO스위치(11)(12)(13)의 각 출력측에 병렬로 연결된다. 상기 LO스위칭부(20)의 출력측은 소정의 결선구조를 통하여 양과 음의 중간 주파수 출력측(IF-, IF+)으로 연결된다.
상기 MLO신호는 (2fLOeff)/3의 주파수신호가 각각 MLO1, MLO2, MLO3에 순차적으로 입력된다. 상기 LO신호는 (fLOeff)/3의 주파수신호가 각 LO스위치(M1, M2, M3, M4, M5, 및 M6)에 순차적으로 입력된다.
상기 MLO스위치(11)(12)(13)는 홀수개로 마련되는 것을 일 특징으로 한다. MLO스위치가 홀수개로 마련됨으로써, 상기되는 더 낮은 주파수의 LO신호를 요구하는 것이다. 상기 LO스위치(21, 22)(23, 24)(25, 26)는 각각이 쌍을 이루고 MLO스위치의 출력측에 병렬로 연결된다. 상기 MLO신호는 LO신호의 중간부분에 정렬되도록 한다. 이로써, MLO스위치를 통과한 신호가 LO스위치의 온오프에 의해서 영향을 받는 일이 없도록 한다.
상기 LO스위칭부(20)의 출력측의 결선을 조금 더 상세하게 설명한다.
제 1 MLO스위치(11)와, 제 1 MLO스위치의 출력측에 연결되는 제 1 LO스위치(21) 및 제 2 LO스위치(22)를 예로 들어 설명한다. MLO신호의 제어에 의해서 제 1 MLO스위치(11)를 통하여 입력되는 신호는 제 1 LO스위치(11) 및 제 2 LO스위치(12)를 통하여 중간주파수로 출력된다. 이때, 제 1 LO스위치(11)는 음의 중간주파수측(IF-)에 연결되어 있고, 제 2 LO스위치(12)는 양의 중간주파수측(IF+)에 연결되어 있다. 따라서, 음과 양의 중간주파수측으로 교번하여 신호를 출력할 수 있다.
제 2 MLO스위치(11)와, 제 2 MLO스위치의 출력측에 연결되는 제 3 LO스위치(21) 및 제 4 LO스위치(22)는 반대로 출력한다. 상세하게 설명하면, MLO신호의 제어에 의해서 제 2 MLO스위치(12)를 통하여 입력되는 신호는 제 3 LO스위치(23) 및 제 4 LO스위치(24)를 통하여 출력된다. 이때, 제 3 LO스위치(23)는 양의 중간주파수측(IF+)에 연결되어 있고, 제 4 LO스위치(24)는 음의 중간주파수측(IF-)에 연결되어 있다. 따라서, 제 1, 2, LO스위치(21)(22)와는 반대방향으로 음과 양의 중간주파수측으로 교번하여 신호를 출력한다.
제 3 MLO스위치(13)와, 제 3 MLO스위치의 출력측에 연결되는 제 5 LO스위치(25) 및 제 6 LO스위치(26)는, 제 1 MLO스위치(11), 제 1 LO스위치(21), 및 제 2 LO스위치(22)와 동일하게 연결되어 동일한 방식으로 중간주파수측으로 출력한다.
따라서, 상기 중간주파수측으로 출력되는 신호는 양의 신호의 음의 신호가 서로 fLOeff의 주파수로 출력된다. 이 경우에는 LOEFF의 신호와 마찬가지의 신호가 중간주파수 출력측으로 출력될 것이다.
상기 믹서의 MLO신호, LO신호, 및 1/f노이즈를 파형으로 나타낸 그림이 도 2에 제시되어 있다.
도 2를 참조하면, 도면에는 LO1과 LO3까지만 표시되어 있지만, LO1과 LO4는 위상만 반대이고 나머지는 동일하게 제공된다. LO2과 LO5와, LO3과 LO6도 마찬가지이다. MLO1신호는 LO1의 가운데에 위치한다. MLO신호는 LO스위치를 통과하여 교대로 양과 음의 중간주파수로 출력된다. 이 작용은 모든 MLO스위치 및 LO스위치에서 일어날 수 있는 것은 충분히 예상할 수 있다. 따라서 중간주파수의 출력측의 신호(LOeff)는 feff의 주파수로서 출력되는 것을 알 수 있다. 이때, MLO신호가 온오프 되는 도중에 발생하는 1/f 노이즈(플리커 노이즈)는 LOERROR의 신호이고, LO신호와는 달리 한쪽 방향으로만 출력되지 않고 양과 음의 중간 주파수로 교대로 출력되며, 이는 일반적으로 볼 수 있는 펄스 신호가 아닌 사인파의 형식으로 업컨버팅되는 것을 알 수 있다. 따라서, LOERROR는 (fLOeff)/3의 주파수로서 업컨버팅되는 것을 볼 수 있고, 추후에 필터 등을 통하여 걸러질 수 있다. 따라서 플리커 노이즈에 의한 문제가 추후의 회로에서 문제를 일으키지 않는다. 도면에서는 에러 신호가 발생되는 경우의 LOERROR를 보이기 위하여 MLO1신호의 폭을 조금 넓게 표시하였으나, 이는 에러 신호를 일부러 보여주기 위한 것이다. 다른 MLO신호의 경우에도 마찬가지이다.
위의 설명에서 볼 수 있는 바와 같이, 홀수로 제공되는 MLO스위치를 사용함으로써, LOERROR의 신호는 업컨버팅이 되는 것을 볼 수 있다. 실시예에서는 세 개의 MLO스위치가 적용되는 것을 예시하고 있지만, 이에 제한되지 않고, 다섯개, 일곱개 등으로 증가시킬 수 있다. 이 경우에 MLO신호 및 LO신호는 fLOeff를 나누는 분모가 달라질 뿐이고 나머지는 동일하다. 이 때, 한 쌍을 이루며 병렬로 제공되는 LO스위치는, 그 출력단이 연결되는 중간주파수측의 단자만이 일련번호가 높아짐에 따라서 교대로 변경될 것이고 나머지는 동일하다.
다만, 회로도의 단순화를 위하여 3개의 MLO스위치가 사용되는 것이 바람직할 것이다.
상기되는 믹서에 따르면, 홀수개의 MLO스위치를 가짐으로써, 낮은 주파수(fLOeff/3)의 LO신호로 구현할 수 있기 때문에, 업컨버팅이 되지 않는 잔여 플리커 노이즈 성분들도 억제할 수 있는 효과를 얻을 수 있다. 만약 짝수개의 MLO스위치가 있는 경우에는 fLOeff/3의 주파수가 아닌 fLOeff의 주파수가 요구될 것이다. 이뿐만 아니라, MLO스위치에서 발생하는 MLO신호의 부정합에 의한 IM2(2차 혼변조:2nd intermodulation)또한 고주파로 업컨버팅되고, LO스위치에서 발생하는 IM2는 스위칭 시에 MLO신호가 오프되어 있어 전류가 흐르지 않으므로 없어질 수 있다.
도 3은 MLO신호와 LO신호를 제공하는 신호제공부의 블럭도이다.
도 3을 참조하면, 카운팅부(30)에서는 동기식 존슨 카운터(synchronous johnson counter)를 사용해서, 외부의 클럭신호를 받아서 여섯개의 LO신호를 발생시키며, 이를 위하여 세 개의 플립-플롭을 사용한다. 두 개의 LO신호가 쌍을 이루고 있으므로 세 개의 플립-플롭으로 여섯개의 LO신호를 제공할 수 있다. 게이트부(40)에서는 6개의 LO신호중 네 개를 각각 활용하여 XOR/XNOR게이트(41)(42)(43)를 통과시켜서 MLO신호를 발생시킨다. 이때 상기 MLO신호는 LO신호의 중앙부분에 위치하도록 한다. 그러나, 외부의 에러 또는 예기치 못하는 잡음에 의해서, MLO신호들의 펄스폭이 다르게 나타날 수 있다. 이 경우에, MLO신호들이 동일한 펄스폭을 가지며 출력되도록 하기 위하여 정렬부(50)가 제공된다. 상기 정렬부(50)에서는 상기 게이트부(40)를 통과한 신호가 D 플립-플롭(flip-flop)(51)(52)(53)을 통과하도록 한다. 상기 D 플립-플롭들은 동일한 외부클럭을 제공받아, MLO신호가 정확하게 생성될 수 있도록 한다.
도 4는 LO신호와 MLO신호의 매칭상태를 보이는 도면이다. 도 4를 참조하면, 어느 하나의 LO신호와 이에 대응하는 어느 하나의 MLO신호가 XOR.XNOR게이트(41)(42)(43)를 통과하는 것에 의해서, 각각 중앙이 정확히 정렬되는 것을 보이고 있다.
설명되는 구성에 의해서, LO신호와 MLO신호가 자동으로 정렬될 수 있기 때문에, MLO신호와 LO신호에 대한 별도의 딜레이 버퍼가 필요없고 광대역밴드 및 멀티밴드에서도 원활히 동작할 수 있다. 다시 말하면, 인위적인 제어동작이 없다고 할지라도 특정 주파수의 클럭만 주어지면, 자동으로 LO신호의 중앙에 정렬된 MLO신호를 얻을 수 있다. 따라서, 간단하고 신뢰성 있는 신호제공회로를 얻을 수 있다.
다시 도 3을 참조하면, LO신호와 함께 정렬된 MLO신호는 버퍼링부(60)로 전달된다. 상기 버퍼링부(60)에는 세 개의 버퍼(61)(62)(63)가 각각 MLO1, MLO2, 및 MLO3신호를 최종적으로 제공한다.
상기 버퍼(61)(62)(63)는 캐스케이드 방식으로 동작되도록 서로 연관되어 있다.
도 5는 버퍼링부의 구조도이고, 도 6은 어느 하나의 버퍼의 회로도이다.
도 5 및 도 6을 참조하면, 상기 버퍼(61)(62)(63)에는 각각 네 개의 입출력단자가 제공된다. 상세하게는, 정렬부(50)로부터 공급되는 신호가 입력되는 제 1 입력단자(MLOInB)와, MLO스위칭부(10)로 공급되는 최종 MLO신호를 출력하는 제 1 출력단자(MLOOut)와, 다음 번 MLO신호를 제공하는 인접하는 버퍼의 제어신호를 출력하는 제 2 출력단자(MLOBuf)와, 이전에 MLO신호를 제공하였던 인접하는 버퍼의 제어신호(제 2 출력단자(MLOBuf)의 출력신호)가 입력되는 제 2 입력단자(MLOInx)가 포함된다.
도 6을 참조하면, 버퍼(61)(62)(63)에는 제 1 입력단자(MLOInB)의 신호를 입력받아서 제 2 출력단자(MLOBuf)의 신호를 제공하는 커먼 인버터(65)가 제공된다. 또한, 제 1 입력단자(MLOInB)의 신호와, 현재 버퍼와 인접하는 버퍼로부터 출력되는 MLOBuf 신호를 제 2 입력단자(MLOInx)로 입력받아서, 최종 MLO신호를 출력하는 제 1 출력단자(MLOOut)를 가지는 인풋 딜레이드 인버터(input delayed inverter)(68)가 제공된다.
상기 커먼 인버터(65)는 정렬부(50)로부터 제공되는 신호를 일정시간(ΔTINV) 동안 지연시켜 제 2 출력단자(MLOBuf)로 출력한다. 따라서, 제 2 출력단자(MLOBuf)의 출력신호를 받는 다음 버퍼는, 소정의 지연동작을 수행하게 된다. 또한, 인풋 딜레이드 인버터(input delayed inverter)(68)는, 정렬부(50)로부터 제공되는 신호를 PMOS(66)를 통하여 제공받아 제 1 출력단자(MLOOut)를 통하여 최종 MLO신호를 출력하고, 이전에 MLO신호를 제공하였던 인접하는 버퍼의 제어신호(제 2 출력단자(MLOBuf)의 출력신호)를 제 2 입력단자(MLOInx)와 NMOS(67)를 통하여 제공받아 최종 MLO신호를 출력한다. 한편, 상기 NMOS(67)는 결국 이전의 버퍼에서 일정시간(ΔTINV) 동안 지연된 신호를 입력받게 된다. 따라서, 최종 MLO신호가 다운될 때에는 일정시간(ΔTINV)동안 지연된 다음에 다운이 시작된다.
이와 같은 동작에 따르면, MLO신호들이 서로 하이-크로싱(high-crossing)하는 작용을 이끌어 내서, MLOS신호는 출렁거리지 않게 되고 결국 선형성이 향상된다. 상기되는 하이-크로싱에 의해서 IIP3(input 3rd order intercept point)가 6dB정도 향상되는 것을 확인할 수 있었다.
도 7은 MLO신호들의 하이-크로싱 작용을 설명하는 도면이다.
도 7을 참조하면, 버퍼가 제공되지 않는 종래의 미드-크로싱(mid-crossing)의 경우에는, MLO1신호와 MLO2신호가 겹치는 부분에서 MLO신호의 가변량이 크기 때문에 MLO 트랜지스터의 소스노드인 MLOS가 현저하게 출렁거리게 된다. 그러나, 하이-크로싱의 경우에는 일정시간(ΔTINV)만큼 지연된 다음에 MLO1신호가 내려가기 때문에, 최종 MLOS신호는 그다지 출렁거리지 않는 것을 볼 수 있다. 이는 IP3와 같은 선형성의 향상으로 이어지므로 원하는 출력신호의 왜곡을 줄일 수 있다.
다시 도 6을 참조하면, 버퍼의 제 1 출력단자(MLOOut)에는 홀딩 디바이스(69)가 접속되어 있다. 상기 홀딩 디바이스(69)는 작은 크기의 디바이스가 사용될 수 있다. 상기 홀딩 디바이스(69)는 제 1 입력단자(MLOInB)의 입력신호가 인가되어 있다. 상기 홀딩 디바이스(69)는 PMOS(66)에 1이 인가되고 NMOS(67)에 0이 인가될 경우 인버터가 동작하지 않는데, 이때 제 1 출력단자(MLOOut)의 출력에 작은 트랜지스터를 연결하여 출력이 그라운드로 고정되도록 하여 흔들리는 것을 방지하기 위한 것이다.
도 8은 주파수에 따른 노이즈 지수를 나타낸 것으로서 네 가지 경우를 비교하는 도면이다. 도 8에는, 제 1 경우로서 실시예에 따른 믹서의 경우와, 제 2 경우로서 gilbert 타입의 conventional mixer(http://en.wikipedia.org/wiki/Gilbert_cell)와, 제 3 경우로서 두 개의 LO스테이지를 이용하여 플리커 노이즈를 저감하는 기술로서, R. Pullela , T. Sowlati and D. Rozenblit "Low flicker-noise quadrature mixer topology", IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, pp.1870-2006(2LO mixer)과, 제 4 경우로서 회전하는 멀티페이즈를 이용하여 플리커 노이즈는 저감하는 기술로서, Rafi, A.A.; Piovaccari, A.; Vancorenland, P.; Tuttle, T.; , "A harmonic rejection mixer robust to RF device mismatches," Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2011 IEEE International, vol no.pp.66-68, 20-24 Feb. 2011에 제시되는 기술(multiphase mixer)의 노이즈 지수를 비교하고 있다.
도 8을 참조하면, 네 가지 기술에 대하여 시뮬레이션을 수행한 결과를 그래프에 제시되듯이, 실시예의 경우에 가장 작은 플리커 노이즈를 보이고 있는 것을 알 수 있다.
도 9는 실시예에 따른 믹싱방법을 설명하는 흐름도이다.
도 9를 참조하면, 고주파가 입력되면, 홀수개로 마련되는 MLO스위치에 (2fLOeff)/3 주파수의 MLO신호가 입력되고, LO스위치에 (fLOeff)/3의 주파수의 LO신호가 입력된다(S1). 여기서, 한 쌍의 LO스위치는 하나의 MLO스위치에 병렬로 접속되어 있다.
MLO신호와 LO신호를 인가함에 있어서는, MLO신호가 인가될 때, 대응되는 한 쌍의 LO스위치는 양과 음의 중간주파수 출력단으로 교차하여 신호를 보낸다(S2). 이때, 다음 번에 인가되는 MLO스위치와 대응하는 한 쌍의 LO스위치도 양과 음의 중간주파수 출력단으로 교차하여 신호를 출력한다. 다만, 최종출력에서 음과 양의 신호가 교번할 수 있도록 이와 같은 스위칭 동작에 따르면, MLO신호의 온오프와 동반되는 플리커 노이즈는 정현파의 형태로 업컨버팅되어 제거될 수 있다(S3).
본 발명에 따르면, 낮은 플리커 노이즈, 높은 선형성을 가지는 믹서를 구현할 수 있고, 광대역의 무선통신 시스템에 적용할 수 있다. 따라서, 어떠한 종류의 무선통신시스템에도 광범위하게 사용할 수 있을 것이 기대된다.
10: MLO스위칭부
20: LO스위칭부
20: LO스위칭부
Claims (15)
- 입력단의 신호가 분기하는 적어도 세 개인 홀수의 개수로 마련되고 MLO신호가 입력되는 MLO스위치가 제공되는 MLO스위칭부; 및
상기 MLO스위칭부를 이루는 각 MLO스위치의 출력측에 병렬로 연결되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치가 제공되고, 상기 한 쌍의 LO스위치의 출력측은 양과 음의 중간주파수 출력측으로 각각 연결되는 LO스위칭부가 포함되고,
상기 MLO스위치와 같은 수의 한 쌍의 LO스위치에 순차적으로 LO신호가 입력될 때, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치의 출력측이 상기 중간주파수 출력측의 양과 음에 교번하여 출력신호를 인가하도록, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치는 상기 양과 음의 중간주파수 출력측과 연결되고,
상기 MLO스위치에는 (2fLOeff)/n 주파수의 신호가 입력되고, 상기 LO스위치에는 (fLOeff)/n 주파수의 신호가 입력되며,
플리커 노이즈는 (fLOeff)/n 주파수로 업컨버팅되며, 여기서 n은 상기 MLO스위치의 개수인 믹서. - 제 1 항에 있어서,
상기 MLO스위치는 세 개인 믹서. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 플리커 노이즈는 정현파신호와 유사한 신호로 업컨버팅되는 믹서. - 제 1 항에 있어서,
상기 MLO신호는 상기 LO신호의 중앙에 위치하는 믹서. - 제 1 항에 있어서,
상기 LO신호와 상기 MLO신호를 제공하는 신호제공부가 포함되고, 상기 신호제공부에는, 상기 LO신호를 제공하도록 서로 연관되는 카운터가 포함되는 카운팅부가 포함되는 믹서. - 제 7 항에 있어서,
상기 카운터는 동기식 존슨카운터인 믹서. - 제 7 항에 있어서,
상기 신호제공부에는,
상기 카운팅부의 LO신호가 입력되고, 상기 LO신호의 중앙에 상기 MLO신호가 놓이도록 정렬시키는 게이트부; 및
상기 게이트부의 출력신호가 입력되어, 상기 MLO신호가 하이-크로싱 가능하도록 지연신호를 발생시키는 버퍼가 포함되는 버퍼링부가 더 포함되는 믹서. - 제 9 항에 있어서,
상기 LO신호의 중앙에 상기 MLO신호가 정확히 정렬될 수 있도록, 상기 게이트부의 출력신호를 정렬하는 D 플립-플롭이 포함되는 정렬부가 포함되는 믹서. - 제 9 항에 있어서,
상기 버퍼에는, 상기 지연신호를 발생키는 인버터, 및 다른 버퍼로부터 지연신호를 입력받아서 MLO신호의 다운시간을 지연시키는 인풋 딜레이드 인버터가 포함되는 믹서. - 고주파 신호가 분기하는 적어도 세 개인 홀수의 개수로 마련되고 MLO신호가 입력되는 MLO스위치; 및
상기 MLO스위치의 출력측에 병렬로 연결되고, 상기 MLO스위치와 같은 수의 한 쌍의 LO스위치가 포함되고,
상기 MLO스위치와 같은 수의 한 쌍의 LO스위치의 출력측이 양과 음의 중간주파수 출력측에 교번하여 출력신호를 인가하도록, 상기 한 쌍의 LO스위치의 출력측은 서로 분리된 양과 음의 중간주파수 출력측과 각각 연결되고,
플리커 노이즈는 정현파신호와 유사한 신호로 업컨버팅되는 믹서. - 삭제
- 고주파가 입력되는 것;
중간주파수 출력측에 fLOeff주파수의 출력신호가 출력되도록, MLO스위치에 캐스케이스 방식으로 (2fLOeff)/n 주파수의 MLO신호가 입력되고, 캐스케이드 방식으로 LO스위치에 (fLOeff)/n의 주파수의 LO신호가 입력되는 것; 및
플리커 노이즈를 (fLOeff)/n 주파수의 신호로 업컨버팅시키는 것이 포함되고, 상기 n은 MLO스위치의 개수인 믹싱방법. - 제 14 항에 있어서,
상기 MLO신호는 상기 LO신호의 중앙에 놓이는 믹싱방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140009575A KR101654639B1 (ko) | 2014-01-27 | 2014-01-27 | 믹서 및 믹싱 방법 |
US14/580,765 US9425906B2 (en) | 2014-01-27 | 2014-12-23 | Mixer and mixing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140009575A KR101654639B1 (ko) | 2014-01-27 | 2014-01-27 | 믹서 및 믹싱 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150089219A KR20150089219A (ko) | 2015-08-05 |
KR101654639B1 true KR101654639B1 (ko) | 2016-09-06 |
Family
ID=53680106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140009575A KR101654639B1 (ko) | 2014-01-27 | 2014-01-27 | 믹서 및 믹싱 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9425906B2 (ko) |
KR (1) | KR101654639B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107896093B (zh) * | 2017-09-30 | 2020-04-24 | 天津大学 | 一种低噪声低功耗高增益混频器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110221506A1 (en) | 1999-11-26 | 2011-09-15 | Fujitsu Limited, | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission |
WO2012032936A1 (ja) | 2010-09-09 | 2012-03-15 | 日本電気株式会社 | 信号処理回路、信号処理方法及び制御プログラムの記録媒体 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8620254B2 (en) * | 2010-02-04 | 2013-12-31 | Cornell University | Wireless communication device and system |
-
2014
- 2014-01-27 KR KR1020140009575A patent/KR101654639B1/ko active IP Right Grant
- 2014-12-23 US US14/580,765 patent/US9425906B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110221506A1 (en) | 1999-11-26 | 2011-09-15 | Fujitsu Limited, | Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission |
WO2012032936A1 (ja) | 2010-09-09 | 2012-03-15 | 日本電気株式会社 | 信号処理回路、信号処理方法及び制御プログラムの記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
KR20150089219A (ko) | 2015-08-05 |
US20150215051A1 (en) | 2015-07-30 |
US9425906B2 (en) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8385475B2 (en) | Calibration-free local oscillator signal generation for a harmonic-rejection mixer | |
EP2033305B1 (en) | Mixer circuit and method to operate this mixer circuit | |
US6810242B2 (en) | Subharmonic mixer | |
US7519348B2 (en) | Harmonic suppression mixer and tuner | |
US8237485B2 (en) | System and method for multiple-phase clock generation | |
US7986192B2 (en) | Harmonic rejection mixer and harmonic rejection mixing method | |
US8004342B2 (en) | Mixer with shorting switch | |
US8260244B2 (en) | Rotating harmonic rejection mixer | |
CN106788410B (zh) | 利用注入锁定环形振荡器产生正交本振信号的电路 | |
Singh et al. | A 16-band channelizer employing harmonic rejection mixers with enhanced image rejection | |
KR101654639B1 (ko) | 믹서 및 믹싱 방법 | |
US8638174B2 (en) | Digital signal generator | |
De Boer et al. | Simplified harmonic rejection mixer analysis and design based on a filtered periodic impulse model | |
US8378720B2 (en) | Signal processing arrangement | |
WO2016125600A1 (ja) | 信号処理装置および方法 | |
TW201448450A (zh) | 具低轉換損耗之奇數多倍頻裝置 | |
US20190229707A1 (en) | Discrete Time Charge Sharing IIR Bandpass Filter Incorporating Clock Phase Reuse | |
Fernandes et al. | Design of a low phase error multiphase clock generator for modern wideband receivers | |
Neves | 8-Phase Ring oscillator for modern receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 4 |