ES2211753T3 - Priorizador de tareas en una matriz de interconexion. - Google Patents
Priorizador de tareas en una matriz de interconexion.Info
- Publication number
- ES2211753T3 ES2211753T3 ES01440308T ES01440308T ES2211753T3 ES 2211753 T3 ES2211753 T3 ES 2211753T3 ES 01440308 T ES01440308 T ES 01440308T ES 01440308 T ES01440308 T ES 01440308T ES 2211753 T3 ES2211753 T3 ES 2211753T3
- Authority
- ES
- Spain
- Prior art keywords
- connection
- circuitry
- restoration
- demand
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/64—Distributing or queueing
- H04Q3/68—Grouping or interlacing selector groups or stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0052—Interconnection of switches
- H04Q2011/0056—Clos
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1301—Optical transmission, optical switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13076—Distributing frame, MDF, cross-connect switch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13103—Memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13109—Initializing, personal profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13167—Redundant apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1325—Priority service
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Un conmutador (12) de interconexión, que comprende una pluralidad (16) de puertas de entrada/salida; y una matriz (40) de conmutación, que comprende: una pluralidad de etapas (42) de conmutación; circuitería (44) de priorización, para recibir y priorizar demandas de conexión a fin de crear o interrumpir una trayectoria a través de dichas etapas (42) de conmutación; y circuitería (26) de control de conmutación acoplada con dicha circuitería (44) de priorización, para determinar una trayectoria entre dos puertas seleccionadas de dichas etapas (42) de conmutación, en respuesta a dichas demandas de conexión; caracterizado porque dicha circuitería (44) de priorización comprende circuitería para identificar demandas de conexión de restauración y demandas de conexión de provisión; y dicha circuitería (44) de priorización incluye, además, circuitería para impedir que dicha circuitería (26) de control de conmutación determine una trayectoria en respuesta a una demanda de conexión de provisión mientras exista una demanda de conexión de restauración pendiente.
Description
Priorizador de tareas en una matriz de
interconexión.
La presente invención se refiere a un conmutador
de interconexión, que comprende una pluralidad de puertas de
entrada/salida, y una matriz de conmutación, que comprende una
pluralidad de etapas de conmutación, circuitería de priorización,
para recibir y priorizar demandas de conexión a fin de crear o
interrumpir una trayectoria a través de dichas etapas de
conmutación, y circuitería de control de conmutación, acoplada con
dicha circuitería de priorización, para determinar una trayectoria
entre dos puertas seleccionadas de dichas etapas de conmutación en
respuesta a dichas demandas de conexión.
Tal conmutador de interconexión se conoce a
través del documento norteamericano 4.942.574. Este documento
describe una red de área metropolitana (MAN) de gran capacidad.
Según este documento, una MAN es una red transaccional (es decir,
sin conexiones).
El estado de la técnica se conoce, también, por
el documento norteamericano 5.130.984. Este documento se refiere a
un conmutador de paquetes grande (por ejemplo de, aproximadamente, 1
terabit/segundo) a prueba de fallos, particularmente adecuado para
comunicación en modo de transmisión asíncrono (ADM):
Según este documento, se espera que los servicios
de comunicación tales como vídeo de banda ancha y transmisión de
datos a muy alta velocidad generen requisitos de ancho de banda que
excederán con mucho el ancho de banda que puede obtenerse con una
interfaz de RDSI de velocidad básica. Se explica, también, que la
RDSI implica la unión de dos tecnologías de transporte y conmutación
diferentes, a saber, conmutación de circuitos y conmutación de
paquetes. Se explica que la conmutación de circuitos lleva consigo,
de modo inherente, el mantenimiento continuo de un canal de
comunicación, en tiempo real, entre dos puntos, a fin de transmitir
continuamente información entre ellos en toda la duración de una
llamada. Debido a esta característica inherente, se dice que la
conmutación de circuitos no es capaz de adaptar tráfico a ráfagas y
se considera, generalmente, que es poco adecuada para uso en RDSI de
banda ancha (RDSI-BA). En vista de los
inconvenientes asociados a las conexiones con circuitos conmutados,
este documento propone dar preferencia a las conexiones de paquetes
conmutados, específicamente las que usan modo de transmisión
asíncrono (ATM). Para proporcionar un conmutador de paquetes grande,
por ejemplo de al menos un terabit/segundo, adecuado, en particular,
para uso en comunicaciones ATM, este documento describe una técnica
para gestionar planos de conmutación de punto de cruce sobre una
base paralela, aunque escalonada en el tiempo (en fase). De ese
modo, según el documento US 5.130.984, las células ATM son
encaminadas por el conmutador sobre una base distribuida.
El documento EP 1 120 989 A1 (solicitud de
patente norteamericana nº de serie 09/472.534) describe un esquema
de protección para un sistema orientado a la conexión, en el que la
conmutación de restauración se manipula en las puertas de
entrada/salida. Esta referencia describe varias arquitecturas de
protección que pueden ejecutarse usando conmutación en las puertas
de entrada/salida.
Los conmutadores de interconexión se usan para
proporcionar conmutación entre líneas de comunicación de larga
distancia. Dos grupos de circunstancias diferentes pueden hacer que
un conmutador de interconexión cambie las conexiones entre líneas.
Un primer grupo de circunstancias, conocidas como "provisión"
tienen lugar en respuesta a las órdenes de un operador. La provisión
puede incluir, por ejemplo, cambios en las conexiones, cuando se
introduzca una nueva línea en la red de comunicaciones.
Un segundo grupo de circunstancias se conocen
como "restauración". La restauración se ejecuta para
restablecer comunicaciones después de haberse detectado un problema.
Por ejemplo, las comunicaciones se transmiten, generalmente, a
través de dos (o más) líneas redundantes, una línea de
"trabajo" y una línea de "protección". Si la línea de
trabajo se corta, se detecta un fallo de comunicaciones y la
interconexión conmutará a la línea de protección.
Un cambio de la conexión con un conmutador de
interconexión lleva consigo interrumpir la conexión existente y
crear una nueva conexión. Los requisitos de tiempo para la
restauración de una línea de comunicación son muy estrictos.
Generalmente, la restauración tiene que producirse en un periodo del
orden de 50 milisegundos. Por otro lado, una conmutación por razones
de provisión puede producirse en un periodo de algunos segundos.
Si el conmutador de interconexión actúa en una
capa de red óptica, una interrupción debida a una sola fibra dañada
provocará demandas de restauración de múltiples canales. Por lo
tanto, las restricciones de tiempo para crear e interrumpir
conexiones son, incluso, más exigentes.
De ese modo, ha surgido la necesidad de un método
mejorado para dar servicio a las conexiones con una matriz.
Teniendo en cuenta la técnica anterior
mencionada, es un objetivo de la presente invención proporcionar un
conmutador de interconexión mejorado, tal como se señala al
principio, en un sistema de comunicación orientado a la conexión que
permita la restauración de líneas de comunicación con requisitos de
tiempo muy estrictos, en particular en menos de 50 ms.
Este objetivo se logra mediante un conmutador de
interconexión como se señala al principio, en el que la circuitería
de priorización comprenda circuitería para identificar demandas de
conexión de restauración y demandas de conexión de provisión, y en
el que la circuitería de priorización incluya, también, circuitería
para impedir que la circuitería de control de conmutación determine
una trayectoria en respuesta a una demanda de conexión de provisión
mientras que esté pendiente una demanda de conexión de
restauración.
En la presente invención, un conmutador de
interconexión incluye una pluralidad de puertas de entrada/salida y
una matriz de conmutación. La matriz de conmutación incluye una
pluralidad de etapas de conmutación, circuitería de priorización,
para recibir y priorizar demandas de conexión a fin de crear o
interrumpir una trayectoria a través de las etapas de conmutación, y
circuitería de control de conmutación, para determinar una
trayectoria entre dos puertas seleccionadas de las etapas de
conmutación en respuesta a las demandas de conexión.
La presente invención proporciona ventajas
significativas en relación con la técnica anterior. En primer lugar,
la restauración de múltiples máquinas en estado de restauración
puede manipularse usando una sola circuitería centralizada de
control de conmutación. Todas las máquinas en estado de restauración
pueden tener el mismo acceso a la circuitería de control de
conmutación. En segundo lugar, puede darse servicio a las demandas
de conexión en provisión con la misma circuitería de control de
conmutación usada para tratar las demandas de conexión de
restauración, mientras que se retrasan las demandas en provisión a
momentos en que no haya ninguna demanda de restauración
pendiente.
Para una mejor comprensión de la presente
invención, y de las ventajas de la misma, se hace ahora referencia a
las descripciones que siguen, tomadas junto con los dibujos
adjuntos, en los que:
la figura 1 es un diagrama de bloques del sistema
de comunicaciones;
la figura 2 es un diagrama de bloques de un
conmutador de interconexión;
la figura 3 es un diagrama de bloques de la
matriz del conmutador de interconexión de la figura 2;
la figura 4 es un diagrama de bloques que muestra
una conexión interrumpida entre conmutadores de interconexión;
las figuras 5a y 5b muestran un esquema de
protección que usa la matriz de un conmutador de interconexión para
restauración;
la figura 6 es un diagrama de bloques de una
matriz, con lógica de priorización para proporcionar un protocolo a
fin de dar servicio a demandas de conexión de provisión y de
restauración; y
la figura 7 es un diagrama de bloques de la
lógica de priorización de la figura 6.
La presente invención se entenderá mejor en
relación con las figuras 1 a 7 de los dibujos, usándose referencias
similares para elementos similares de los distintos dibujos.
La figura 1 muestra un diagrama de bloques muy
simplificado de parte de una red 10 de comunicación. En esta figura,
conmutadores de interconexión (mostrados en la figura 1 como
interconexiones ópticas u "OCX" 12) acoplan líneas 13 de
comunicación (fibras ópticas, en este caso).
Los conmutadores 12 de interconexión proporcionan
flexibilidad en las líneas de encaminamiento. A medida que se añadan
o eliminen líneas 13, puede restablecerse la provisión de conexiones
entre líneas 13. Además, los conmutadores 12 de interconexión
proporcionan la capacidad de seleccionar entre dos o más canales
redundantes en el caso en que se interrumpan o degraden las
comunicaciones a través de una de las líneas.
La figura 2 ilustra una arquitectura de
conmutador de interconexión de la técnica anterior. Una matriz 14
tiene múltiples entradas y múltiples salidas. De modo preferido, la
matriz 14 no es bloqueante, es decir, dicha matriz 14 tiene
capacidad de conmutar cualquiera de las entradas de la matriz con
cualquiera de las salidas de la misma. Las entradas y salidas de la
matriz se acoplan con una pluralidad de estantes 16 de
entrada/salida, proporcionando cada estante múltiples puertas de
entrada/salida para hacer de interfaz con las líneas 13 de la red
10.
La figura 3 muestra un diagrama de bloques de una
matriz 14 no bloqueante. La matriz 14 incluye s etapas 20
primeras (de origen) y s etapas 22 terceras (de destino).
Cada una de las etapas 20 primeras tiene p entradas y
2p salidas. Cada una de las etapas 22 terceras tiene
2p entradas y p salidas. Cada etapa 20 primera
proporciona una expansión dos a uno, es decir, cualquiera de las
p entradas de la etapa 20 primera puede conectarse con
cualquiera de las 2p salidas de la propia etapa 20 primera.
De manera similar, cada etapa 22 tercera proporciona una compresión
dos a uno, es decir, cualquiera de las p salidas de una etapa
22 tercera puede conectarse con cualquiera de las 2p entradas
de la misma etapa 22 tercera. Las etapas centrales 24 están
acopladas entre las etapas 20 primeras y la etapas 22 terceras. Hay
2p etapas 24 centrales, teniendo cada etapa 24 central
s entradas y s salidas. La ventaja de la arquitectura
mostrada en la figura 3 es que no es bloqueante. Independientemente
de las conexiones establecidas con anterioridad, siempre habrá una
trayectoria para conectar cualquiera de las p*s
entradas de la matriz 14 con cualquier salida disponible de la
matriz 14. El control de conmutación 26 usa un algoritmo de conexión
para determinar la trayectoria correcta a través de las etapas 20,
22 y 24, basándose en una puerta de entrada y una puerta de salida
solicitadas.
Actualmente se están desarrollando etapas de
conmutación óptica para la matriz 14, a fin de permitir una
interconexión completamente óptica, es decir, las señales
transmitidas en líneas 13 no serán traducidas a señales electrónicas
cuando atraviesen el conmutador 12 de interconexión óptica. Como las
fibras ópticas tienen un ancho de banda de comunicaciones que es
mucho mayor que el de los cables eléctricos, será posible aumentar
significativamente el número de canales emitidos a lo largo de una
línea 13 única.
Con el ancho de banda aumentado, será posible, y
deseable, multiplexar todos los canales a partir de un solo
conmutador 12 de interconexión en una única línea 13 de fibra. Sin
embargo, como se muestra en la figura 4, la rotura de dicha única
línea 13 produciría la pérdida de los dos canales, de trabajo y de
protección, si ambos canales tienen su origen en la misma
interconexión óptica. En consecuencia, será necesario separar los
canales de trabajo y de protección con conmutadores 12 de
interconexión diferentes.
Si los canales de trabajo y de protección tienen
su origen en conmutadores 12 de interconexión diferentes, ya no
resulta posible conmutar entre las dos líneas en el estante 16 de
entrada/salida. En su lugar, la conmutación tendrá que producirse en
la matriz 14 del conmutador 12 de interconexión acoplado con los
canales de trabajo y protección. En las figuras 5a y 5b se muestra
un ejemplo.
Las figuras 5a y 5b ilustran un conmutador 12 de
interconexión que lleva a la práctica un conmutador de tramo SONET
con una configuración de anillo (aunque podrían usarse otras
configuraciones). El conmutador 12 de interconexión utiliza una
matriz 40, descrita con mayor detalle en las figuras 6 y 7, para
restaurar conexiones rápidamente. En la figura 5a, el anillo está
funcionando normalmente, es decir, los canales de trabajo están
interconectados a través de la matriz 14 y los canales de protección
están dando servicio a canales de acceso de baja prioridad
(interrumpibles).
En la figura 5b, se muestra un fallo, indicado
mediante una "X", en el canal de trabajo. Para restaurar la
conexión del canal de trabajo, se interrumpe la conexión del canal
de trabajo existente, como se muestra mediante la línea a trazos 30,
al igual que las conexiones de acceso del canal de protección,
mostradas mediante las líneas a trazos 32. Para la restauración, se
crea una nueva conexión 34 a través de la matriz 14, que conecta la
entrada del canal de protección con la salida del canal de
trabajo.
La figura 6 ilustra un diagrama de bloques de una
matriz 40 que puede usarse tanto para restauración como para
provisión y que, al mismo tiempo, cumple los estrictos requisitos de
tiempo de restauración. La matriz 40 incluye etapas 42 de
conmutación (tales como la arquitectura de tres etapas que utiliza
etapas 20, 22 y 24, como se muestra en la figura 3), control 26 de
conmutación y lógica 44 de priorización.
En funcionamiento, el control 26 de conmutación
determina una trayectoria a través de las etapas 42 de conmutación.
Para la matriz de tres etapas mostrada en la figura 3, el control de
conmutación, típicamente, recibe información acerca de las etapas
primera y tercera deseadas y determina una etapa central a través de
la que pueda formarse una trayectoria. Si se corta una sola fibra,
muchos canales pueden estar solicitando restauración al mismo
tiempo.
La lógica 44 de priorización prioriza las
demandas de conexión del circuito de control de conmutación. Esta
priorización asegura que se cumplen los tiempos de restauración de
red, mientras que se usa un solo circuito 26 de control de
conmutación para crear e interrumpir conexiones a través de las
etapas 42 de conmutación. Como un único circuito 26 de control de
conmutación crea e interrumpe todas las trayectorias a través de la
matriz 14, no hay posibilidad de que las demandas simultáneas de las
mismas etapas primera y tercera determinen la selección de la misma
etapa central.
En la figura 7 se muestra un circuito para llevar
a la práctica la lógica 44 de priorización. Las demandas de
conexiones de restauración llegan procedentes de las máquinas 50 de
estado en restauración. Se usa una máquina 50 de estado en
restauración para cada grupo de protección (un grupo de líneas que
pueden usarse para transmitir flujos de datos redundantes). Las
máquinas de estado están conectadas con las líneas en sus grupos de
protección respectivos de los estantes de entrada/salida a través de
una red de área local (LAN), y vigilan continuamente las líneas de
su grupo en lo que se refiere a condiciones defectuosas de línea.
Las demandas de conexión en provisión se presentan a través del
procesador 52 administrativo. Generalmente, el proceso
administrativo está localizado en la zona de control del propietario
del conmutador de interconexión, y se conecta con dicho conmutador
de interconexión a través de una red. En la realización ilustrada en
la figura 7, hay n máquinas 50 de estado en restauración y un
procesador 52 administrativo. Para cada máquina 50 de estado en
restauración hay una memoria 54 FIFO (primero en
entrar-primero en salir), para recibir demandas. De
manera similar, hay una memoria 54 FIFO acoplada con el procesador
52 administrativo. Cada memoria 54 FIFO recibe datos de demanda de
conexión (CRD) de su máquina 50 de estado en restauración o
procesador 52 administrativo asociado, junto con una señal de
entrada de reloj (CLK_IN), cuando los datos de demanda de conexión
sean validados a la entrada de la memoria 54 FIFO.
Las memorias 54 FIFO están acopladas con el
circuito 26 de control de conmutación, que crea e interrumpe
conexiones en respuesta a demandas de conexión. La circuitería 26 de
control de conmutación recibe la salida de datos de las memorias 54
FIFO en las puertas D_{1}...D_{n}para datos (asociadas con las
n máquinas 50 de estado en restauración) y, del procesador
administrativo 52, en D_{X}. Los datos se reciben en la puerta de
datos solamente si la memoria FIFO respectiva ha sido sincronizada
mediante la circuitería 26 de control de conmutación usando las
puertas C_{1}...C_{n} y C_{X} de reloj. Cada memoria 54 FIFO
tiene una salida de datos disponibles que indica si hay demandas de
conexión pendientes en la memoria FIFO 54. Las salidas de datos
disponibles asociadas con las máquinas 50 de estado en restauración
están conectadas con la circuitería 26 de control de conmutación a
través de la respectiva puerta R_{1}...R_{n} disponible. Una
puerta lógica "Y" 56, n+1, de entrada, tiene entradas de
inversión acopladas con las salidas de datos disponibles de cada una
de las memorias 54 FIFO asociadas con una máquina de estado en
restauración y tiene, también, una entrada no inversora acoplada con
la salida de datos disponibles de la memoria 54 FIFO asociada con el
procesador administrativo 52. La salida de la puerta lógica "Y"
56 se acopla con la puerta R_{X}.
En funcionamiento, cada demanda de conexión,
tanto de una máquina de estado en restauración como del procesador
administrativo, se almacena en la memoria 54 FIFO respectiva. Cuando
una memoria 54 FIFO tenga una demanda de conexión pendiente, se
habilita la señal de datos disponibles de esa memoria FIFO.
Se proporciona servicio a las demandas de
conexión de restauración a medida que se reciben. Las puertas
R_{1}...R_{n} y R_{X} disponibles son escaneadas continuamente
y, si la señal es habilitada (un valor lógico alto en la realización
ilustrada) en la puerta disponible cuando es escaneada, la señal de
salida de reloj es transmitida mediante impulsos para recibir los
datos de demanda de conexión de la memoria. En la realización
preferida, si una memoria FIFO tiene múltiples demandas de conexión,
se proporciona servicio a todas las demandas antes de escanearse el
resto de memorias 54 FIFO. La puerta disponible asociada con el
procesador administrativo solamente puede habilitarse si la señal de
datos disponibles de la memoria FIFO asociada está habilitada y las
señales de datos disponibles de todas las máquinas en restauración
están inhabilitadas. En consecuencia, solamente se proporciona
servicio a las demandas de conexión de provisión una vez que hayan
sido ejecutadas las demandas de conexión de restauración.
En la realización preferida, para una matriz de
tres etapas, las demandas de conexión especifican las etapas primera
y tercera de las puertas. Conociendo las etapas primera y tercera
particulares a partir de la demanda de conexión, la circuitería 26
de control de conmutación puede asignar una etapa central basándose
en algoritmos de conexión bien conocidos. En el caso de una
desconexión, la circuitería 26 de control de conmutación accede a
una base de datos interna, a fin de liberar la etapa central. Puede
usarse un único bit para indicar si la operación es una demanda de
conexión o de desconexión.
La presente invención proporciona ventajas
significativas con respecto a la técnica anterior. En primer lugar,
puede manipularse la restauración a partir de múltiples máquinas de
estado en restauración usando una única circuitería 26 centralizada
de control de conmutación. Las n máquinas de estado en
restauración tienen igual acceso a la circuitería 26 de control de
conmutación. En segundo lugar, puede darse servicio a las demandas
de conexión en provisión con la misma circuitería 26 de control de
conmutación usada para procesar demandas de conexión de
restauración, mientras que se retrasan las demandas en provisión a
momentos en que no haya ninguna demanda de restauración
pendiente.
Aunque la presente invención se ha descrito en
relación con una arquitectura de protección de anillo SONET, podría
usarse para proporcionar conmutación de restauración con cualquier
arquitectura de protección, incluyendo las mostradas en el documento
norteamericano nº de serie 09/472.534 [EP1120989A1].
Aunque la descripción detallada de la invención
se ha dirigido a ciertas realizaciones ilustrativas, a los expertos
en la técnica se les ocurrirán distintas modificaciones de estas
realizaciones, además de realizaciones alternativas. La invención
abarca cualesquiera modificaciones o realizaciones alternativas que
pertenezcan al ámbito de las reivindicaciones.
Claims (10)
1. Un conmutador (12) de interconexión, que
comprende una pluralidad (16) de puertas de entrada/salida; y una
matriz (40) de conmutación, que comprende: una pluralidad de etapas
(42) de conmutación; circuitería (44) de priorización, para recibir
y priorizar demandas de conexión a fin de crear o interrumpir una
trayectoria a través de dichas etapas (42) de conmutación; y
circuitería (26) de control de conmutación acoplada con dicha
circuitería (44) de priorización, para determinar una trayectoria
entre dos puertas seleccionadas de dichas etapas (42) de
conmutación, en respuesta a dichas demandas de conexión;
caracterizado porque dicha circuitería (44) de priorización
comprende circuitería para identificar demandas de conexión de
restauración y demandas de conexión de provisión; dicha circuitería
(44) de priorización incluye, además, circuitería para impedir que
dicha circuitería (26) de control de conmutación determine una
trayectoria en respuesta a una demanda de conexión de provisión
mientras exista una demanda de conexión de restauración
pendiente.
2. El conmutador (12) de interconexión de la
reivindicación 1, caracterizado porque dicha matriz (40) de
conmutación comprende una matriz (40) de conmutación óptica.
3. El conmutador (12) de interconexión de la
reivindicación 1, caracterizado porque dicha circuitería (44)
de priorización incluye una pluralidad de memorias (54) FIFO
(primero en entrar-primero en salir), para recibir
demandas de conexión de fuentes de restauración y provisión
respectivas.
4. El conmutador (12) de interconexión de la
reivindicación 3, caracterizado porque cada una de dichas
memorias (54) FIFO emite una señal de control que indica si hay una
demanda de conexión pendiente en la memoria (54) FIFO.
5. El conmutador (12) de interconexión de la
reivindicación 4, caracterizado por circuitería (26) para
escanear dichas señales de control para determinar si hay una
demanda de conexión pendiente en cualquiera de las memorias (54)
FIFO asociada con una demanda de conexión de restauración.
6. El conmutador (12) de interconexión de la
reivindicación 5, caracterizado por circuitería (56) para
combinar lógicamente dichas señales de control de memorias (54)
FIFO, asociadas con demandas de conexión de restauración, con una
señal de control de una memoria (54) FIFO, asociada con una demanda
de conexión de provisión, para generar una señal de control de
demanda de provisión pendiente que es habilitada, solamente, si la
señal de control de la memoria asociada con una demanda de provisión
indica que hay una demanda de conexión de provisión pendiente y si
todas las señales de control de las memorias (54) FIFO asociadas con
las demandas de conexión de restauración indican que no hay demandas
de conexión de restauración pendientes.
7. El conmutador de interconexión de la
reivindicación 1, caracterizado porque dicha matriz (40) de
interconexión tiene una pluralidad (42) de etapas (20) primeras,
etapas (24) centrales y etapas (22) terceras;
dicha circuitería (26) de control de conmutación
determina dicha trayectoria como una conexión desde una de dicha
pluralidad de etapas primeras a una de dicha pluralidad de etapas
terceras, a través de una de la pluralidad de dichas etapas
centrales de dicha matriz (40) de conmutación;
incluyendo dicha circuitería (44) de
priorización:
una pluralidad (50) de máquinas de estado en
restauración, asignada, cada una, a un grupo diferente de líneas de
protección, y presentando, para cada una, una demanda de conexión de
restauración con su grupo de líneas de protección;
un procesador (52) administrativo, para presentar
demandas de conexión de provisión; y
circuitería (56), para impedir que la circuitería
(26) de control de conmutación determine una conexión en la matriz
(40) de conmutación en respuesta a una demanda de conexión de
provisión mientras que haya una demanda de conexión de restauración
pendiente.
8. El conmutador (12) de interconexión de la
reivindicación 7, caracterizado porque dicha circuitería (44)
de priorización incluye una pluralidad de memorias (54) FIFO
(primero en entrar-primero en salir) para recibir
demandas de conexión de restauración de una pluralidad (50) de
máquinas de estado en restauración.
9. El conmutador (12) de interconexión de la
reivindicación 8, caracterizado porque dichas memorias (54)
FIFO tienen una salida de lectura de datos que indica si hay una
demanda de conexión de restauración pendiente en la memoria (54)
FIFO.
10. El conmutador (12) de interconexión de la
reivindicación 9, caracterizado porque
las salidas de datos disponibles están conectadas
con la circuitería (26) de control de conmutación en puertas
R_{1},...R_{N} de entrada respectivas, la circuitería (26) de
control de conmutación comprende, además,
circuitería para escanear las puertas
R_{1},...R_{N} de entrada, para determinar si hay una demanda de
conexión pendiente en cualquiera de las memorias (54) FIFO asociadas
con una demanda de conexión de restauración.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US23686800P | 2000-09-29 | 2000-09-29 | |
| US236868P | 2000-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2211753T3 true ES2211753T3 (es) | 2004-07-16 |
Family
ID=22891326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01440308T Expired - Lifetime ES2211753T3 (es) | 2000-09-29 | 2001-09-19 | Priorizador de tareas en una matriz de interconexion. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7020077B2 (es) |
| EP (1) | EP1193997B1 (es) |
| CA (1) | CA2358036A1 (es) |
| DE (1) | DE60101710T2 (es) |
| ES (1) | ES2211753T3 (es) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6721508B1 (en) * | 1998-12-14 | 2004-04-13 | Tellabs Operations Inc. | Optical line terminal arrangement, apparatus and methods |
| KR100447386B1 (ko) * | 2001-09-21 | 2004-09-04 | 엘지전자 주식회사 | 디지털 회선분배 시스템의 상호접속 제어장치 및 그 방법 |
| DE60212155T2 (de) * | 2002-12-12 | 2007-03-15 | Alcatel | Defektsignalisierung für Hardware unterstützte Ersatzschaltung in einem optischen Querverbindungssystem |
| US7508752B1 (en) * | 2003-05-30 | 2009-03-24 | Cisco Technology, Inc. | Hardware facility switching in cross-connect systems |
| US7535831B2 (en) * | 2003-09-16 | 2009-05-19 | Nortel Networks Limited | Method and apparatus for providing grades of service for unprotected traffic in an optical network |
| EP2583418B1 (en) * | 2010-06-18 | 2014-03-12 | Telefonaktiebolaget LM Ericsson (publ) | Switching matrix for interconnecting an access network and operator networks |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1297567C (en) * | 1987-02-06 | 1992-03-17 | Kazuo Hajikano | Self routing-switching system |
| US4942574A (en) * | 1988-03-31 | 1990-07-17 | American Telephone And Telegraph Company, At&T Bell Laboratories | Concurrent resource request resolution mechanism |
| US5130984A (en) * | 1990-12-18 | 1992-07-14 | Bell Communications Research, Inc. | Large fault tolerant packet switch particularly suited for asynchronous transfer mode (ATM) communication |
| US5444693A (en) * | 1992-04-27 | 1995-08-22 | At&T Corp. | System for restoration of communications networks |
| JP3461520B2 (ja) * | 1992-11-30 | 2003-10-27 | 富士通株式会社 | マルチプロセッサシステム |
| JPH08195756A (ja) * | 1994-11-15 | 1996-07-30 | Fujitsu Ltd | 二重化伝送装置の回線保護切替えシステム |
| JP3047346B2 (ja) * | 1995-05-11 | 2000-05-29 | 日本電気株式会社 | クロスコネクト装置 |
| JP3068018B2 (ja) * | 1996-12-04 | 2000-07-24 | 日本電気株式会社 | 光波長分割多重リングシステム |
| JP3246457B2 (ja) * | 1998-11-13 | 2002-01-15 | 日本電気株式会社 | 優先予約スケジューリング方式およびその方法 |
| JP3319723B2 (ja) * | 1999-04-02 | 2002-09-03 | 日本電気株式会社 | スイッチ及びそのスケジューラ並びにスイッチスケジューリング方法 |
| US6335992B1 (en) * | 2000-02-15 | 2002-01-01 | Tellium, Inc. | Scalable optical cross-connect system and method transmitter/receiver protection |
| US6665495B1 (en) * | 2000-10-27 | 2003-12-16 | Yotta Networks, Inc. | Non-blocking, scalable optical router architecture and method for routing optical traffic |
-
2001
- 2001-09-19 EP EP01440308A patent/EP1193997B1/en not_active Expired - Lifetime
- 2001-09-19 US US09/956,423 patent/US7020077B2/en not_active Expired - Fee Related
- 2001-09-19 ES ES01440308T patent/ES2211753T3/es not_active Expired - Lifetime
- 2001-09-19 DE DE60101710T patent/DE60101710T2/de not_active Expired - Lifetime
- 2001-09-27 CA CA002358036A patent/CA2358036A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1193997A1 (en) | 2002-04-03 |
| US20020039360A1 (en) | 2002-04-04 |
| EP1193997B1 (en) | 2004-01-07 |
| DE60101710D1 (de) | 2004-02-12 |
| US7020077B2 (en) | 2006-03-28 |
| CA2358036A1 (en) | 2002-03-29 |
| DE60101710T2 (de) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6185222B1 (en) | Asymmetric switch architecture for use in a network switch node | |
| US5715237A (en) | Inter digital switching equipment relay system and digital switching equipment | |
| EP0705006B1 (en) | ATM communication system for statistical multiplexing of cells | |
| US4352180A (en) | Digital time-division multiplex telecommunication system | |
| US4380063A (en) | Flow control mechanism for block switching nodes | |
| JP2856104B2 (ja) | Ａｔｍスイッチ | |
| US6744772B1 (en) | Converting asynchronous packets into isochronous packets for transmission through a multi-dimensional switched fabric network | |
| US7756013B2 (en) | Packet switching system and method | |
| US6697373B1 (en) | Automatic method for dynamically matching the capacities of connections in a SDH/SONET network combined with fair sharing of network resources | |
| USRE34528E (en) | Delta network of a cross-point switch | |
| US6915372B2 (en) | Methods and apparatus for managing traffic through a buffered crossbar switch fabric | |
| KR19980064825A (ko) | 에이.티.엠 스위치의 분산 버퍼링 시스템 | |
| US4955017A (en) | Growable packet switch architecture | |
| CA2144147A1 (en) | Atm queuing and scheduling apparatus | |
| WO2000076261A1 (en) | PROTECTION ARCHITECTURE FOR VIRTUAL CHANNEL CONNECTIONS (VCCs) IN A TELECOMMUNICATIONS NETWORK | |
| EP0542233A2 (en) | Cell switching apparatus and method | |
| JPH06268683A (ja) | パケット分配ネットワーク | |
| ES2211753T3 (es) | Priorizador de tareas en una matriz de interconexion. | |
| EP1215931B1 (en) | Distributed scheduler for packet switches and passive optical networks | |
| AU728723B2 (en) | Switching transmission units to an equivalent circuit for the purposes of bidirectional asynchronous cell transfer | |
| WO1998025378A1 (en) | Method for flow controlling atm traffic | |
| JPH04252538A (ja) | 非同期形時分割多重方式パケット交換のためのパケットオートルーチング及び多重経路方式交換ネットワーク | |
| US5757799A (en) | High speed packet switch | |
| US20010055273A1 (en) | Switchboard having a dual switching system | |
| US6714518B1 (en) | Method for setting up a connection in a synchronous digital telecommunications network and network element |