EP2912646A1 - Detecteur sil2 polyvalent dote de deux sorties et d'une entree de test - Google Patents

Detecteur sil2 polyvalent dote de deux sorties et d'une entree de test

Info

Publication number
EP2912646A1
EP2912646A1 EP13770668.5A EP13770668A EP2912646A1 EP 2912646 A1 EP2912646 A1 EP 2912646A1 EP 13770668 A EP13770668 A EP 13770668A EP 2912646 A1 EP2912646 A1 EP 2912646A1
Authority
EP
European Patent Office
Prior art keywords
output
detector
test
power supply
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP13770668.5A
Other languages
German (de)
English (en)
Other versions
EP2912646B1 (fr
Inventor
Jacques Bernard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Electric Industries SAS
Original Assignee
Schneider Electric Industries SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Electric Industries SAS filed Critical Schneider Electric Industries SAS
Publication of EP2912646A1 publication Critical patent/EP2912646A1/fr
Application granted granted Critical
Publication of EP2912646B1 publication Critical patent/EP2912646B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B29/00—Checking or monitoring of signalling or alarm systems; Prevention or correction of operating errors, e.g. preventing unauthorised operation
    • G08B29/12—Checking intermittently signalling or alarm systems
    • G08B29/123—Checking intermittently signalling or alarm systems of line circuits

Definitions

  • the present invention relates to a security detector having two outputs and a test input.
  • This detector has a security level SIL at least equal to 2.
  • a detection system for securing the operation of an application. For example, to secure access to a machine located in a room, it is known to provide a secure detection system that allows not to allow the start of the machine when the means of access to the room is open.
  • a detection system comprises one or more detectors, a logic processing unit receiving the state of each detector and one or more actuators controlled by the logic processing unit taking into account the state of each detector.
  • SIL Safety Integrity Level
  • IEC 61508 or IEC 62061 for SIL2 level IEC 61508 or IEC 62061 for SIL2 level.
  • An SIL2 detection system is preferably carried out by employing an SIL2 detector or a plurality of detectors of level lower than SIL2.
  • a first solution is to provide a detector with two NO type outputs (for "Normally Opened”, that is to say normally open) connected to the logic processing unit.
  • the detector integrates a diagnostic module allowing it to diagnose the failure of one of the two NO outputs and to open the other output in case of failure.
  • a break in the cable is detected by the logic processing unit and a short circuit on the cable is detected by the detector's diagnostic module.
  • a second solution is to provide a detector with a NO output and NC output (for "Normally Closed”, that is to say normally closed).
  • the failure of one of the two outputs is detected by the logic processing unit, for example by checking the complementarity of the two output signals.
  • a cut of the cable and a short circuit on the cable are detected by the logical processing unit, immediately or during the change of state of the outputs.
  • a third solution is to provide a detector with an NO output and a cyclic test input allowing the logic processing unit to check the output of the detector.
  • faults on the detector output, on the cable, as well as on the input of the logic processing unit are detected by the logic processing unit during the test cycle.
  • the object of the invention is to provide a versatile detector to overcome the disadvantages listed above while remaining compatible with a connection to four connection points imposed by the connector type M12.
  • a detection stage connected to the sensor element and intended to generate a representative detection signal, according to the position of a target with respect to the detector, a safe detection state or an unsafe detection state, a first power supply terminal and a second power supply terminal between which a supply voltage necessary for powering the device can be applied,
  • a processing stage for processing the detection signal and controlling the first output and the second output according to the received detection signal
  • test module connected to the first power supply terminal or the second power supply terminal and arranged to receive a test input signal arriving at said first power supply terminal or second terminal power supply, said test module being arranged to generate an output signal arranged to place each output in a determined state interpretable by an external processing logic unit.
  • the test module comprises a comparison module arranged to generate the output signal according to the state of the test input signal with respect to a determined threshold value.
  • the detector comprises a power supply module comprising a capacitor arranged to charge in normal operation and to discharge while maintaining a sufficient supply voltage for the proper functioning of the detector during the output test.
  • the detector comprises four connection terminals arranged to receive an M12 type connector.
  • the first output is of the "normally open” type.
  • the second output is normally "normally closed” type.
  • the invention also relates to a detection system which comprises:
  • a logic processing unit comprising at least one input and one test output
  • a detector as defined above whose first output terminal is connected to said input of the logic processing unit and a power supply terminal is connected to the test output of the logic unit of processing, the logic processing unit being arranged to generate a test input signal applied to said detector power terminal to test each output of the detector connected to the logic processing unit.
  • the invention finally relates to a detection system comprising:
  • a logic processing unit comprising two inputs and two supply terminals
  • a detector as defined above whose two power supply terminals are connected to the two power supply terminals of the logic processing unit and the two output terminals are connected to the two inputs of the logic processing unit so as to provide redundancy between the two outputs of the detector.
  • FIG. 1 represents a detection system notably comprising a detector and a logic processing unit
  • FIG. 2 schematically represents a detector of the invention
  • FIG. 3A shows a detection system in a first configuration of connection of the detector of the invention to a logic processing unit, the detector being in an operating mode with two redundant outputs,
  • FIG. 3B shows a detection system in a second connection configuration of the detector of the invention to a logic processing unit, the detector being in an operating mode with at least one output and one test input.
  • FIGS. 4A to 4D illustrate the operating principle of the detector of the invention in the second connection configuration. Detailed description of at least one embodiment
  • the detector of the invention is arranged to present a security level SIL at least equal to 2.
  • At least one detector D1 is connected by a connection cable to a logic processing unit 2 in order to form a secure detection system.
  • the logic processing unit 2 for example supplies the power supply to the detector via said cable which is connected to two supply terminals (A1 and A2) present on the detector D1.
  • the two power supply terminals are hereinafter referred to as the first power supply terminal A1 and the second power supply terminal A2.
  • the logic processing unit 2 is connected to one or more actuators 3 and makes it possible to control these actuators 3 as a function of the state of the output signal of the detector D1.
  • a safe detection state and an unsafe detection state are defined.
  • the detector D1 is arranged to generate at least a first output signal which is interpreted by the processing logic unit 2 as an operating authorization of the secure application.
  • the detector D1 is arranged to generate at least a second output signal which is interpreted by the processing logic unit 2 as a secure setting of the secure application.
  • the safe detection state may correspond to the detection of the target in front of the detector D1 or the non-detection of the target in front of the detector D1.
  • the unsafe detection state may correspond to the detection of the target in front of the detector D1 or the non-detection of the target in front of the detector D1.
  • the detector D1 of the invention may be of any known type, all or nothing output, such as for example inductive, capacitive, ultrasonic or photoelectric, or pressure switches or thermostats.
  • the detector therefore comprises a sensor member 10 adapted to perform its function.
  • the detector D1 comprises a detection stage 1 1 connected to the sensor member 10 and intended to generate a detection signal representative of the state of safe detection or of the unsafe detection state. At the output of the detection stage 1 1, the detection signal is preferably binary.
  • the detector D1 comprises a processing stage 12 connected to the detection stage 1 1 and intended to generate one or more output signals.
  • the detector of the invention has the particularity of being versatile. It can adapt to the different processing and control configurations of the logic processing unit 2 connected to it.
  • the detector of the invention comprises:
  • a first output for example of type NO (for "Normally Opened”, that is to say normally open),
  • a second output for example of NC type (for "Normally Closed”, that is to say normally closed)
  • a cyclic test input connected to one of its supply terminals.
  • the detector D1 of the invention can thus indifferently connect to a logic processing unit 2 which is able to manage a detector with two complementary outputs NO and NC complementary or able to manage a NO or NC output detector and a cyclic test input.
  • the detector D1 could also include two NO type outputs or two NC type outputs.
  • the detector D1 of the invention is arranged to have a simple and standard connection at four connection points, such as the M12 connector.
  • the detector D1 of the invention therefore comprises two output terminals 01, 02, that is to say a first output terminal 01 connected to the first output (NO type on the appended figures) and a second output terminal 02 connected to the second output (of NC type in the appended figures).
  • Each output of the detector comprises a PNP or NPN type transistor controlled by a control device connected to the processing stage.
  • the detector D1 of the invention comprises a test module MT connected to the first supply terminal A1 or to the second supply terminal A2.
  • the test module is connected to the first power supply terminal.
  • the test module MT comprises a comparison module comprising a first input receiving a predetermined threshold value Vthreshold and a second input connected to the first supply terminal A1 and receiving an input signal. S_test test from the logic processing unit 2.
  • the comparison module comprises an output on which is applied an output signal Sig whose state depends on the comparison between the test input signal S_test applied on the second input of the comparison module and the threshold value Vthreshold applied to the first input.
  • the test module MT makes it possible to test that the first output (NO) and / or the second output (NC) of the detector D1 are in perfect working order when the detector is connected to a logic processing unit 2 having an output Or is test ( Figure 3B for example).
  • the output signal Sig is sent to the processing stage 12 which then controls the simultaneous blocking of the two outputs.
  • the detector D1 also includes a power supply unit MA allowing it to remain powered when the output test is in progress.
  • This power supply module MA comprises a capacitor Cp periodically charged by the supply voltage applied by the logic processing unit 2 between the two supply terminals A1, A2 of the detector and a voltage regulator 13 intended to regulate the voltage supply to the terminals of the capacitor.
  • the power supply module MA is connected to the second supply terminal of the detector.
  • the detector D1 of the invention is thus able to adapt to the two conventional configurations of connection to a logic processing unit 2.
  • FIG. 3A illustrates a first configuration in which the detector D1 of the invention is provided with two redundant outputs (identical or complementary) connected to two inputs in 1, in2 of the logic processing unit 2.
  • the module MT test of the detector is not used.
  • the two power supply terminals A1, A2 of the detector are connected to two power supply terminals +, - of the logic processing unit 2.
  • FIG. 3B illustrates a second configuration in which the detector D1 of the invention is employed in an operating mode with an output (NO or NC) connected to an input in1 of the logic processing unit.
  • the detector D1 is powered by the test output of the logic processing unit 2 and its first power supply terminal A1 receives the test input signal S_test.
  • FIG. 4A shows the state of the test input signal S_test sent by the test output Out_test of the processing logic unit 2 to the first power supply terminal A1 of the detector.
  • the test input signal S_test periodically alternates between two values (0 or 1 in binary).
  • the detector D1 operates normally and is powered by the logic processing unit 2.
  • the logic processing unit 2 tests each output of the detector and the detector D1 is no longer supplied by the logic processing unit 2.
  • FIG 4B shows the state of charge and discharge of the capacitor Cp.
  • the capacitor Cp is charged when the test input signal applied to the first power supply terminal A1 is at 1, that is to say when the detector D1 is supplied by the logic processing unit.
  • the test input signal is at the value 0, the detector D1 is no longer supplied by the logic processing unit 2 and then feeds on the energy stored in the capacitor Cp, which discharges.
  • FIG. 4C represents the state of the output signal Sig of the comparison module.
  • the value 1 of the output signal Sig corresponds to the inhibition command of each output of the detector D1.
  • the output signal Sig is at the value 1 when the test input signal S_test is at the value 0.
  • FIG. 4D represents the state of the two outputs NO and NC of the detector D1
  • the two outputs NO, NC take alternately a complementary state (C) when the detector D1 operates normally and a blocking common state (B) when the logic processing unit 2 passes the test input signal S_test to the value 0 to test the two outputs NO and NC.
  • test module MT described above could have a different operation than that described above. Indeed, the main idea is to periodically inhibit the outputs so as to test them, on solicitation of the logical processing unit. The comparison made by the comparison module for the generation of the output signal Sig could therefore be different from that described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Alarm Systems (AREA)
  • Safety Devices In Control Systems (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

L'invention concerne un détecteur (D1) comprenant : - un étage de détection (1) connecté à un organe capteur (10) et destiné à générer un signal de détection, - une première borne d'alimentation (A1) et une deuxième borne d'alimentation (A2), - une première borne de sortie (01) connectée à une première sortie, - une deuxième borne de sortie (02) connectée à une deuxième sortie, - un étage de traitement (12) destiné à traiter le signal de détection et à commander la première sortie et la deuxième sortie en fonction du signal de détection reçu, - un module de test (MT) connecté à la première borne d'alimentation (A1) ou à la deuxième borne d'alimentation et agencé pour recevoir un signal d'entrée de test (S_test) arrivant sur ladite première borne d'alimentation ou deuxième borne d'alimentation, ledit module de test étant agencé pour générer un signal de sortie (Sig) agencé pour placer chaque sortie dans un état déterminé interprétable par une unité logique de traitement (2) externe.

Description

Détecteur SIL2 polyvalent doté de deux sorties et d'une entrée de test
Domaine technique de l'invention
La présente invention se rapporte à un détecteur de sécurité doté de deux sorties et d'une entrée de test. Ce détecteur présente un niveau de sécurité SIL au moins égal à 2.
Etat de la technique
Il est connu de proposer des systèmes de détection sécurisée permettant de sécuriser le fonctionnement d'une application. Par exemple, pour sécuriser l'accès à une machine située dans un local, il est connu de prévoir un système de détection sécurisée qui permet de ne pas autoriser le démarrage de la machine lorsque le moyen d'accès au local est ouvert. Un tel système de détection comporte un ou plusieurs détecteurs, une unité logique de traitement recevant l'état de chaque détecteur et un ou plusieurs actionneurs commandés par l'unité logique de traitement en tenant compte de l'état de chaque détecteur.
Lorsque le système de détection est sécurisé, il présente un certain niveau de sécurité, appelé SIL (pour "Safety Integrity Level"). Ces niveaux de sécurité sont définis par différentes normes (par exemple IEC 61508 ou IEC 62061 pour le niveau SIL2). Dans un système de détection à niveau SIL2 ou supérieur, l'une des problématiques principales est de savoir diagnostiquer les pannes sur les sorties du détecteur ainsi que sur le câble qui permet de raccorder le détecteur à l'unité logique de traitement. Un système de détection SIL2 est préférentiellement réalisé en employant un détecteur SIL2 ou plusieurs détecteurs de niveau inférieur à SIL2.
Dans l'état de la technique, il a été proposé différentes solutions pour attribuer un niveau SIL2 ou supérieur à un détecteur.
Une première solution consiste à proposer un détecteur doté de deux sorties de type NO (pour "Normally Opened", c'est-à-dire normalement ouverte) connectées à l'unité logique de traitement. Dans cette solution, le détecteur intègre un module de diagnostic lui permettant de diagnostiquer la panne de l'une des deux sorties NO et d'ouvrir l'autre sortie en cas de panne. Dans cette solution, une coupure du câble est détectée par l'unité logique de traitement et un court-circuit sur le câble est détecté par le module de diagnostic du détecteur. Une deuxième solution consiste à proposer un détecteur doté d'une sortie NO et d'une sortie NC (pour "Normally Closed", c'est-à-dire normalement fermée). Dans cette solution, la panne de l'une des deux sorties est détectée par l'unité logique de traitement, par exemple en vérifiant la complémentarité des deux signaux de sortie. Une coupure du câble et un court-circuit sur le câble sont détectés par l'unité logique de traitement, immédiatement ou lors du changement d'état des sorties.
Une troisième solution consiste à proposer un détecteur doté d'une sortie NO et d'une entrée de test cyclique permettant à l'unité logique de traitement de vérifier la sortie du détecteur. Dans cette solution, les pannes sur la sortie du détecteur, sur le câble, ainsi que sur l'entrée de l'unité logique de traitement, sont détectées par l'unité logique de traitement lors du cycle de test.
Ces trois solutions permettent d'attribuer un niveau 2 de SIL au détecteur. Cependant, elles présentent toutes certains inconvénients listés ci-dessous :
Nécessité d'un module de diagnostic intégré au détecteur dans la première solution.
Peu d'unité logique de traitement du commerce sont compatibles avec un détecteur du type de la deuxième solution, à deux sorties complémentaires.
Nécessité de proposer deux variantes de détecteur du type de la première ou de la troisième solution pour pouvoir surveiller l'absence ou la présence de la cible.
Le but de l'invention est de proposer un détecteur polyvalent permettant de pallier les inconvénients listés ci-dessus tout en restant compatible avec une connectique à quatre points de connexion imposée par le connecteur de type M12.
Exposé de l'invention
Ce but est atteint par un détecteur comprenant :
- un organe capteur,
- un étage de détection connecté à l'organe capteur et destiné à générer un signal de détection représentatif, selon la position d'une cible par rapport au détecteur, d'un état de détection sûr ou d'un état de détection non sûr, une première borne d'alimentation et une deuxième borne d'alimentation entre lesquelles peut être appliquée une tension d'alimentation nécessaire à l'alimentation du dispositif,
une première borne de sortie connectée à une première sortie, une deuxième borne de sortie connectée à une deuxième sortie, un étage de traitement destiné à traiter le signal de détection et à commander la première sortie et la deuxième sortie en fonction du signal de détection reçu,
caractérisé en ce qu'il comporte un module de test connecté à la première borne d'alimentation ou à la deuxième borne d'alimentation et agencé pour recevoir un signal d'entrée de test arrivant sur ladite première borne d'alimentation ou deuxième borne d'alimentation, ledit module de test étant agencé pour générer un signal de sortie agencé pour placer chaque sortie dans un état déterminé interprétable par une unité logique de traitement externe.
Selon une particularité, le module de test comporte un module de comparaison agencé pour générer le signal de sortie selon l'état du signal d'entrée de test par rapport à une valeur seuil déterminée.
Selon une autre particularité, le détecteur comporte un module d'alimentation comprenant un condensateur agencé pour se charger en fonctionnement normal et à se décharger en maintenant une tension d'alimentation suffisante pour le bon fonctionnement du détecteur lors du test des sorties.
Selon une autre particularité, le détecteur comporte quatre bornes de connexion agencées pour recevoir un connecteur de type M12.
Selon une autre particularité, la première sortie est de type "normalement ouvert".
Selon une autre particularité, la deuxième sortie est de type normalement "normalement fermé".
L'invention concerne également un système de détection qui comporte :
- une unité logique de traitement comprenant au moins une entrée et une sortie de test,
- un détecteur tel que défini ci-dessus, dont la première borne de sortie est connectée à ladite entrée de l'unité logique de traitement et une borne d'alimentation est connectée à la sortie de test de l'unité logique de traitement, l'unité logique de traitement étant agencée pour générer un signal d'entrée de test appliqué sur ladite borne d'alimentation du détecteur afin de tester chaque sortie du détecteur connectée à l'unité logique de traitement.
L'invention concerne enfin un système de détection comprenant :
- une unité logique de traitement comprenant deux entrées et deux bornes d'alimentation,
- un détecteur tel que défini ci-dessus, dont les deux bornes d'alimentation sont connectées aux deux bornes d'alimentation de l'unité logique de traitement et les deux bornes de sortie sont connectées aux deux entrées de l'unité logique de traitement de manière à proposer une redondance entre les deux sorties du détecteur.
Brève description des figures
D'autres caractéristiques et avantages vont apparaître dans la description détaillée qui suit faite en regard des dessins annexés dans lesquels :
La figure 1 représente un système de détection comprenant notamment un détecteur et une unité logique de traitement,
- la figure 2 représente de manière schématique un détecteur de l'invention,
- la figure 3A représente un système de détection dans une première configuration de connexion du détecteur de l'invention à une unité logique de traitement, le détecteur étant dans un mode de fonctionnement à deux sorties redondantes,
- la figure 3B représente un système de détection dans une deuxième configuration de connexion du détecteur de l'invention à une unité logique de traitement, le détecteur étant dans un mode de fonctionnement à au moins une sortie et une entrée de test.
les figures 4A à 4D illustrent le principe de fonctionnement du détecteur de l'invention dans la deuxième configuration de connexion. Description détaillée d'au moins un mode de réalisation
Le détecteur de l'invention est agencé pour présenter un niveau de sécurité SIL au moins égal à 2.
En référence à la figure 1 , au moins un détecteur D1 est connecté par un câble de raccordement à une unité logique de traitement 2 afin de former un système de détection sécurisée. L'unité logique de traitement 2 fournit par exemple l'alimentation au détecteur via ledit câble qui est connecté à deux bornes d'alimentation (A1 et A2) présentes sur le détecteur D1 . Les deux bornes d'alimentation sont désignées ci-après première borne d'alimentation A1 et deuxième borne d'alimentation A2. L'unité logique de traitement 2 est connectée à un ou plusieurs actionneurs 3 et permet de commander ces actionneurs 3 en fonction de l'état du signal de sortie du détecteur D1 .
Pour la suite de la description, on définit un état de détection sûr et un état de détection non sûr. Dans l'état de détection sûr, le détecteur D1 est agencé pour générer au moins un premier signal de sortie qui est interprété par l'unité logique de traitement 2 comme une autorisation de fonctionnement de l'application sécurisée. Dans l'état de détection non sûr, le détecteur D1 est agencé pour générer au moins un deuxième signal de sortie qui est interprété par l'unité logique de traitement 2 comme une mise en sécurité de l'application sécurisée.
Selon la configuration de l'application à sécuriser, l'état de détection sûr peut correspondre à la détection de la cible devant le détecteur D1 ou à la non-détection de la cible devant le détecteur D1 . De même, l'état de détection non sûr peut correspondre à la détection de la cible devant le détecteur D1 ou à la non-détection de la cible devant le détecteur D1 .
Le détecteur D1 de l'invention peut être de tous types connus, à sortie tout ou rien, tels que par exemple inductif, capacitif, à ultrasons ou photoélectrique, voire des pressostats ou thermostats. Le détecteur comporte donc un organe capteur 10 adapté pour remplir sa fonction.
Le détecteur D1 comporte un étage de détection 1 1 connecté à l'organe capteur 10 et destiné à générer un signal de détection représentatif de l'état de détection sûr ou de l'état de détection non sûr. En sortie de l'étage de détection 1 1 , le signal de détection est préférentiellement binaire. Le détecteur D1 comporte un étage de traitement 12 connecté à l'étage de détection 1 1 et destiné à générer un ou plusieurs signaux de sortie.
Le détecteur de l'invention présente la particularité d'être polyvalent. Il peut s'adapter aux différentes configurations de traitement et de commande de l'unité logique de traitement 2 qui lui est connecté.
Pour cela, en référence à la figure 2, le détecteur de l'invention comporte :
- une première sortie, par exemple de type NO (pour "Normally Opened", c'est-à-dire normalement ouverte),
- une deuxième sortie, par exemple de type NC (pour "Normally Closed", c'est-à-dire normalement fermée),
- une entrée de test cyclique reliée à l'une de ses bornes d'alimentation.
Dans cette configuration, le détecteur D1 de l'invention pourra ainsi indifféremment se connecter sur une unité logique de traitement 2 qui est apte à gérer un détecteur à deux sorties NO et NC complémentaires ou apte à gérer un détecteur à sortie NO ou NC et une entrée de test cyclique.
Bien entendu, le détecteur D1 pourrait également comporter deux sorties de type NO ou deux sorties de type NC.
Par ailleurs, le détecteur D1 de l'invention est agencé pour disposer d'une connectique simple et standard à quatre points de connexion, telle que la connectique M12. En plus de ses deux bornes d'alimentation, le détecteur D1 de l'invention comporte donc deux bornes de sortie 01 , 02, c'est-à-dire une première borne de sortie 01 connectée à la première sortie (de type NO sur les figures annexées) et une deuxième borne de sortie 02 connectée à la deuxième sortie (de type NC sur les figures annexées). Chaque sortie du détecteur comporte un transistor de type PNP ou NPN commandé par un dispositif de commande relié à l'étage de traitement.
Par ailleurs, le détecteur D1 de l'invention comporte un module de test MT connecté à la première borne d'alimentation A1 ou à la deuxième borne d'alimentation A2. Sur la figure 2, le module de test est connecté à la première borne d'alimentation.
Le module de test MT comporte un module de comparaison comprenant une première entrée recevant une valeur seuil Vseuil prédéterminée et une deuxième entrée connectée à la première borne d'alimentation A1 et recevant un signal d'entrée de test S_test en provenance de l'unité logique de traitement 2. Le module de comparaison comporte une sortie sur laquelle est appliqué un signal de sortie Sig dont l'état dépend de la comparaison entre le signal d'entrée de test S_test appliqué sur la deuxième entrée du module de comparaison et la valeur seuil Vseuil appliquée sur la première entrée. Le module de test MT permet de tester que la première sortie (NO) et/ou la deuxième sortie (NC) du détecteur D1 sont en parfait état de fonctionnement lorsque le détecteur est connecté à une unité logique de traitement 2 disposant d'une sortie de test Ou est (figure 3B par exemple). Lors du test des sorties, le signal de sortie Sig est envoyé à l'étage de traitement 12 qui commande alors le blocage simultané des 2 sorties.
Par ailleurs, le détecteur D1 comporte également un module d'alimentation MA lui permettant de rester alimenté lorsque le test des sorties est en cours. Ce module d'alimentation MA comporte un condensateur Cp chargé périodiquement par la tension d'alimentation appliquée par l'unité logique de traitement 2 entre les deux bornes d'alimentation A1 , A2 du détecteur et un régulateur de tension 13 destiné à réguler la tension d'alimentation aux bornes du condensateur. Le module d'alimentation MA est connecté à la deuxième borne d'alimentation du détecteur.
En référence aux figures 3A et 3B, par sa polyvalence, le détecteur D1 de l'invention est ainsi capable de s'adapter aux deux configurations classiques de connexion à une unité logique de traitement 2.
La figure 3A illustre une première configuration dans laquelle le détecteur D1 de l'invention est doté de deux sorties redondantes (identiques ou complémentaires) connectées à deux entrées in 1 , in2 de l'unité logique de traitement 2. Dans cette configuration, le module de test MT du détecteur n'est pas employé. Les deux bornes d'alimentation A1 , A2 du détecteur sont connectées à deux bornes d'alimentation +, - de l'unité logique de traitement 2.
La figure 3B illustre une deuxième configuration dans laquelle le détecteur D1 de l'invention est employé dans un mode de fonctionnement à une sortie (NO ou NC) connectée à une entrée in1 de l'unité logique de traitement. Le détecteur D1 est alimenté par la sortie de test de l'unité logique de traitement 2 et sa première borne d'alimentation A1 reçoit le signal d'entrée de test S_test.
Le principe de fonctionnement du détecteur D1 de l'invention dans cette deuxième configuration est illustré par les figures 4A à 4D. La figure 4A représente l'état du signal d'entrée de test S_test envoyé par la sortie de test Out_test de l'unité logique de traitement 2 sur la première borne d'alimentation A1 du détecteur. Afin de tester la sortie du détecteur D1 de manière cyclique, le signal d'entrée de test S_test alterne périodiquement entre deux valeurs (0 ou 1 en binaire). Lorsque le signal d'entrée de test S_test est à 1 , le détecteur D1 fonctionne normalement et est alimenté par l'unité logique de traitement 2. Lorsque le signal d'entrée de test S_test est à 0, l'unité logique de traitement 2 teste chaque sortie du détecteur et le détecteur D1 n'est donc plus alimenté par l'unité logique de traitement 2.
La figure 4B représente l'état de charge et décharge du condensateur Cp. Le condensateur Cp se charge lorsque le signal d'entrée de test appliqué sur la première borne d'alimentation A1 est à 1 , c'est-à-dire lorsque le détecteur D1 est alimenté par l'unité logique de traitement. Lorsque le signal d'entrée de test est à la valeur 0, le détecteur D1 n'est plus alimenté par l'unité logique de traitement 2 et s'alimente alors sur l'énergie emmagasinée dans le condensateur Cp, qui se décharge.
La figure 4C représente l'état du signal de sortie Sig du module de comparaison. La valeur 1 du signal de sortie Sig correspond à la commande d'inhibition de chaque sortie du détecteur D1 . Le signal de sortie Sig est à la valeur 1 lorsque le signal d'entrée de test S_test est à la valeur 0.
La figure 4D représente l'état des deux sorties NO et NC du détecteur D1
(même si une seule sortie est connectée à l'unité logique de traitement 2, les deux sorties basculent simultanément). Par exemple, les deux sorties NO, NC prennent alternativement un état complémentaire (C) lorsque le détecteur D1 fonctionne normalement et un état commun de blocage (B) lorsque l'unité logique de traitement 2 passe le signal d'entrée de test S_test à la valeur 0 pour tester les deux sorties NO et NC.
Le module de test MT décrit ci-dessus pourrait présenter un fonctionnement différent de celui décrit ci-dessus. En effet, l'idée principale consiste à inhiber périodiquement les sorties de manière à les tester, sur sollicitation de l'unité logique de traitement. La comparaison effectuée par le module de comparaison pour la génération du signal de sortie Sig pourrait donc être différente de celle décrite ci- dessus.

Claims

REVENDICATIONS
1 . Détecteur (D1 ) comprenant :
- un organe capteur (10),
- un étage de détection (1 1 ) connecté à l'organe capteur (10) et destiné à générer un signal de détection représentatif, selon la position d'une cible par rapport au détecteur, d'un état de détection sûr ou d'un état de détection non sûr,
une première borne d'alimentation (A1 ) et une deuxième borne d'alimentation (A2) entre lesquelles peut être appliquée une tension d'alimentation nécessaire à l'alimentation du dispositif,
- une première borne de sortie (01 ) connectée à une première sortie,
- une deuxième borne de sortie (02) connectée à une deuxième sortie,
- un étage de traitement (12) destiné à traiter le signal de détection et à commander la première sortie et la deuxième sortie en fonction du signal de détection reçu,
- caractérisé en ce qu'il comporte un module de test (MT) connecté à la première borne d'alimentation (A1 ) ou à la deuxième borne d'alimentation et agencé pour recevoir un signal d'entrée de test (S_test) arrivant sur ladite première borne d'alimentation ou deuxième borne d'alimentation, ledit module de test étant agencé pour générer un signal de sortie (Sig) agencé pour placer chaque sortie dans un état déterminé interprétable par une unité logique de traitement (2) externe.
2. Détecteur selon la revendication 1 , caractérisé en ce que le module de test (MT) comporte un module de comparaison agencé pour générer le signal de sortie (Sig) selon l'état du signal d'entrée de test (S_test) par rapport à une valeur seuil (Vseuil) déterminée.
3. Détecteur selon la revendication 1 ou 2, caractérisé en ce qu'il comporte un module d'alimentation (MA) comprenant un condensateur (Cp) agencé pour se charger en fonctionnement normal et à se décharger en maintenant une tension d'alimentation suffisante pour le bon fonctionnement du détecteur lors du test des sorties.
4. Détecteur selon l'une des revendications 1 à 3, caractérisé en ce qu'il comporte quatre bornes de connexion agencées pour recevoir un connecteur de type M12.
5. Détecteur selon l'une des revendications 1 à 4, caractérisé en ce que La première sortie est de type "normalement ouvert" (NO).
6. Détecteur selon la revendication 5, caractérisé en ce que la deuxième sortie est de type normalement "normalement fermé" (NC).
7. Système de détection, caractérisé en ce qu'il comporte :
- une unité logique de traitement comprenant au moins une entrée (in1 ) et une sortie de test (Ou est),
- un détecteur (D1 ) tel que défini dans l'une des revendications précédentes, dont la première borne de sortie (01 ) est connectée à ladite entrée (in1 ) de l'unité logique de traitement (2) et une borne d'alimentation (A1 , A2) est connectée à la sortie de test de l'unité logique de traitement (2), l'unité logique de traitement (2) étant agencée pour générer un signal d'entrée de test (S_test) appliqué sur ladite borne d'alimentation du détecteur (D1 ) afin de tester chaque sortie (NO, NC) du détecteur (D1 ) connectée à l'unité logique de traitement (2).
8. Système de détection, caractérisé en ce qu'il comporte :
- une unité logique de traitement comprenant deux entrées (in 1 , in2) et deux bornes d'alimentation (+, -),
- un détecteur (D1 ) tel que défini dans l'une des revendications précédentes, dont les deux bornes d'alimentation (A1 , A2) sont connectées aux deux bornes d'alimentation (+, -) de l'unité logique de traitement (2) et les deux bornes de sortie (01 , 02) sont connectées aux deux entrées (in1 , in2) de l'unité logique de traitement (2) de manière à proposer une redondance entre les deux sorties du détecteur.
EP13770668.5A 2012-10-26 2013-09-24 Détecteur sil2 polyvalent doté de deux sorties et d'une entrée de test Active EP2912646B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1260248A FR2997537B1 (fr) 2012-10-26 2012-10-26 Detecteur sil2 polyvalent dote de deux sorties et d'une entree de test
PCT/EP2013/069853 WO2014063889A1 (fr) 2012-10-26 2013-09-24 Detecteur sil2 polyvalent dote de deux sorties et d'une entree de test

Publications (2)

Publication Number Publication Date
EP2912646A1 true EP2912646A1 (fr) 2015-09-02
EP2912646B1 EP2912646B1 (fr) 2016-10-05

Family

ID=47989076

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13770668.5A Active EP2912646B1 (fr) 2012-10-26 2013-09-24 Détecteur sil2 polyvalent doté de deux sorties et d'une entrée de test

Country Status (5)

Country Link
EP (1) EP2912646B1 (fr)
JP (1) JP6219398B2 (fr)
CN (1) CN104620292B (fr)
FR (1) FR2997537B1 (fr)
WO (1) WO2014063889A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107016839B (zh) * 2016-01-28 2019-02-15 陕西飞机工业（集团）有限公司 一种飞机火警控制盒综合试验器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4123828C2 (de) * 1991-07-18 1997-06-19 Balluff Gebhard Feinmech Berührungslos arbeitender Näherungsschalter
DE4200207C1 (en) * 1992-01-07 1993-01-28 Ifm Electronic Gmbh, 4300 Essen, De Electronic switch, e.g. inductive, capacitive or opto-electronic proximity switch - has switching distance set through external terminals and voltage supplied from external source
US5986839A (en) * 1996-09-17 1999-11-16 International Business Machines Corporation Electronic magnetoresistive sensor biasing using a transducer equivalent circuit and current sources
JP3424489B2 (ja) * 1997-03-24 2003-07-07 日産自動車株式会社 半導体過電流検知回路とその検査方法
WO2004102137A1 (fr) * 2003-03-12 2004-11-25 Joule Microsystems Canada Inc. Systeme et procede de traitement de signaux
US7117119B2 (en) * 2003-08-01 2006-10-03 Invensys Systems, Inc System and method for continuous online safety and reliability monitoring
WO2005013098A2 (fr) * 2003-08-01 2005-02-10 Invensys Systems, Inc. Systeme et procede pour le controle continu en ligne de securite et de fiabilite
US8180466B2 (en) * 2003-11-21 2012-05-15 Rosemount Inc. Process device with supervisory overlayer
JP2010271659A (ja) * 2009-05-25 2010-12-02 Funai Electric Co Ltd 液晶モジュール
JP5557577B2 (ja) * 2010-03-31 2014-07-23 パナソニック デバイスＳｕｎｘ株式会社 安全コントローラ
FR2971841B1 (fr) * 2011-02-22 2013-09-13 Schneider Electric Ind Sas Detecteur et dispositif de configuration du detecteur

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2014063889A1 *

Also Published As

Publication number Publication date
EP2912646B1 (fr) 2016-10-05
JP2016502173A (ja) 2016-01-21
FR2997537A1 (fr) 2014-05-02
CN104620292A (zh) 2015-05-13
CN104620292B (zh) 2016-08-24
FR2997537B1 (fr) 2014-11-21
JP6219398B2 (ja) 2017-10-25
WO2014063889A1 (fr) 2014-05-01

Similar Documents

Publication Publication Date Title
FR2651890A1 (fr) Dispositif de detection et de discrimination de defauts de fonctionnement d'un circuit d'alimentation electrique.
FR3047274A1 (fr) Systeme de regulation electronique partiellement redondant
CA2315896C (fr) Circuit electronique de surveillance de tension electrique
FR2986398A1 (fr) Dispositif de securite pour la commande d'un moteur comprenant une redondance des acquisitions d'une mesure de capteurs
EP2912646B1 (fr) Détecteur sil2 polyvalent doté de deux sorties et d'une entrée de test
CA2894374C (fr) Circuit electrique redonde de coupure de l'alimentation electrique d'un equipement
CA2877390A1 (fr) Circuit electrique de coupure d'une alimentation electrique a transistors et fusibles a logique redondee
FR3011638A1 (fr) Dispositif de diagnostic de la perte d'une connexion entre un module de controle electronique et une masse
FR2924226A1 (fr) Procede de verification du fonctionnement d'un module d'entrees analogiques et module d'entrees analogiques mettant en oeuvre ce procede
EP2674724B1 (fr) Détecteur à sortie astable
EP3001534B1 (fr) Dispositif de recharge, station de recharge, module de sécurite et mode de commande associés
FR2992484A1 (fr) Circuit electrique de coupure d'une alimentation electrique a transistors et fusibles
EP2991180B1 (fr) Circuit d'isolation électrique pour dispositifs électriques connectés en réseau, et procédé de commande d'un tel circuit
EP3835645B1 (fr) Détecteur de sécurité et système de détection de sécurité incluant ledit détecteur de sécurité
EP2998808B1 (fr) Module d'entrées pour automate programmable industriel
FR3017969A1 (fr) Interface universelle pour detecteur
EP2725876A1 (fr) Dispositif de connexion électrique d'un projecteur
FR2910932A1 (fr) Procede de controle d'elements electriques d'un moteur.
FR2827676A1 (fr) Procede de diagnostic d'etage de puissance discret par des entrees numeriques
FR2696240A1 (fr) Système de commutation autotestable.
FR2781058A1 (fr) Agencement de circuit pour le controle d'un circuit de reconnaissance ternaire
CN106707171B (zh) 用于检测故障电池单元的***和方法
FR2680021A1 (fr) Voteur a trois entrees.
FR3080399A1 (fr) Procede de commande d’une serrure electrique permettant de diagnostiquer une defaillance de la commande d’ouverture associee, commande d’ouverture et vehicule mettant en œuvre un tel procede
FR2903535A1 (fr) Procede de protection en cas d'anomalie electrique d'un actionneur de vehicule automobile

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20150310

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

INTG Intention to grant announced

Effective date: 20160523

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 835212

Country of ref document: AT

Kind code of ref document: T

Effective date: 20161015

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602013012500

Country of ref document: DE

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20161005

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 835212

Country of ref document: AT

Kind code of ref document: T

Effective date: 20161005

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170105

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170106

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170206

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170205

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602013012500

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 5

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20170105

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

26N No opposition filed

Effective date: 20170706

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20170924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20170930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170924

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170924

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 6

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20130924

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20161005

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20230920

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20230926

Year of fee payment: 11

Ref country code: DE

Payment date: 20230928

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20231001

Year of fee payment: 11