EP2699707A1 - Verfahren zur herstellung einer polykristallinen schicht - Google Patents
Verfahren zur herstellung einer polykristallinen schichtInfo
- Publication number
- EP2699707A1 EP2699707A1 EP12711603.6A EP12711603A EP2699707A1 EP 2699707 A1 EP2699707 A1 EP 2699707A1 EP 12711603 A EP12711603 A EP 12711603A EP 2699707 A1 EP2699707 A1 EP 2699707A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- layer
- polycrystalline
- substrate
- titanium
- activator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000008569 process Effects 0.000 title claims abstract description 15
- 239000010936 titanium Substances 0.000 claims abstract description 67
- 238000004140 cleaning Methods 0.000 claims abstract description 42
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000012190 activator Substances 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 33
- 239000010703 silicon Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 11
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 239000000356 contaminant Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000005336 safety glass Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- -1 NEM transition metal Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 18
- 229910052709 silver Inorganic materials 0.000 description 18
- 239000004332 silver Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000002800 charge carrier Substances 0.000 description 9
- 230000005669 field effect Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910017982 Ag—Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XNRNVYYTHRPBDD-UHFFFAOYSA-N [Si][Ag] Chemical compound [Si][Ag] XNRNVYYTHRPBDD-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2225—Diffusion sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Definitions
- the object is achieved by a method for adjusting the doping in polycrystalline silicon, comprising the steps:
- Fig. 13 shows a comparison of the rectification of a commercial diode
- n-type Ti.MILE layers (100 nm Ag / 0.1 nm Ti / oxidation: 10 min at 10 1 mbar / 170 nm a-Si) were grown on low boron-doped silicon wafers.
- the cell temperature of the Phosphorus during growth was 675 ° C (P: 675 ° C), this corresponds to a carrier concentration of about 2-5-10 17 cm -3 in the finished poly-silicon layers.
- the back contact (wafer) was thick with a 100 nm
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Electromagnetism (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer polykristallinen Schicht. Dieses Verfahren umfasst die Schritte der Aufbringung einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehene amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht, umfasst, auf ein Substrat; und Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht.
Description
Verfahren zur Herstellung einer polykristallinen Schicht
Beschreibung
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer polykristallinen Schicht, die auf einem Substrat aufgebracht ist. Derartige Verfahren sind von großer Bedeutung für Elektronik auf großen Flächen, z.B. für Solarzellen oder
Flachbildschirme.
Aus dem Stand der Technik sind verschiedene derartige Herstellungsverfahren bekannt, z.B. Festphasenkristallisierung oder Laser-induzierte Kristallisierung. Diese Verfahren erzeugen allerdings entweder nur sehr kleine Kristallite oder erfordern hohe Prozesstemperaturen. Als vielversprechende Alternative, um grobkörnige hochqualitative Polykristallinfilme zu erhalten, wurde daher das Aluminum-induzierte Schichtaustauschverfahren (Aluminium-induced layer exchange, ALILE) vorgeschlagen.
Hierbei erfolgt bei relativ niedrigen Temperaturen eine Kristallisierung eines amorphen Präkursormaterials.
Ein derartiges Verfahren ist z.B. beschrieben in der EP 2133907 (AI). Dort wird ein Verfahren zur Herstellung polykristalliner Schichten vorgeschlagen mit den
Verfahrensschritten:
- Aufbringen einer Schichtfolge, die wenigstens eine amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Oxidschicht umfasst, auf ein Substrat; und
- Durchführen einer Wärmebehandlung zur Ausbildung einer polykristallinen Endschicht; dadurch gekennzeichnet, dass die Oxidschicht auf der Basis eines Oxids eines Übergangsmetalls hergestellt wird, mit dem eine während der Wärmebehandlung stabile Oxidschicht erzeugbar ist.
Bei Verwendung von Silizium als amorpher Ausgangsschicht (Präkursormaterial) und Aluminium als Aktivatorschicht wird hierbei allerdings durch den engen Kontakt zwischen dem Aluminium und dem amorphen Silizium ein polykristalliner Siliziumfilm erzeugt, der gesättigt mit Aluminium ist und somit hochgradig p-Typ dotiert ist, mit Ladungsträgerdichten bis zu 1019 cm 3 und mehr. Derart hohe Ladungsträgerdichten sind für die meisten Anwendungen nicht geeignet und müssen durch Nachbearbeitungsbehandlungen angepasst werden. Im verwandten Silber-induzierten Schichtaustauschverfahren (Ag-induced layer exchange, AgILE) wird Silber statt Aluminium verwendet. Die Schichten Silber/amorphes Silizium werden dabei durch eine dünne Diffusionsbarriere getrennt und bei Temperaturen unterhalb der eutektischen Temperatur für Ag-Si von 1109 K getempert. Es erfolgt ein kompletter Austausch der Positionen der ursprünglichen Silizium-Ausgangsschicht und der Silber- Aktivierungsschicht und es bildet sich eine Kristallisierung des ursprünglich amorphen Siliziums. Bei Verwendung von perfekt reinem Silizium würde das Verfahren nominal zu einer undotierten polykristallinen Siliziumschicht führen. In der Praxis weist in der Halbleiterproduktion verwendetes Silizium aber häufig noch gewisse Verunreinigungen auf.
Somit kann die Dichte an Fremdatomen und Ladungsträgern auch beim AglLE- Verfahren höher als erwünscht sein.
Sogenanntes„dirty Silicon" mit starken Verunreinigungen ist besonders kostengünstig erhältlich. Hier liegt nachteilhafterweise aber die Dichte der Fremdatome weit über dem für viele Anwendungen erforderlichen Wert.
Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur
Herstellung einer polykristallinen Endschicht anzugeben, bei dem die polykristalline Endschicht eine geringere Dichte an Verunreinigungen aufweist als das verunreinigte Präkursormaterial.
Nach einem ersten Aspekt der Erfindung wird diese Aufgabe gelöst durch ein
Verfahren zur reinigenden Herstellung einer polykristallinen Schicht, mit den
Schritten :
Aufbringen einer Schichtfolge, die wenigstens
eine mit Verunreinigungen versehene amorphe Ausgangsschicht, eine metallische Aktivatorschicht und
eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete
Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht,
umfasst, auf ein Substrat; und
Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht.
Gemäß eines weiteren Aspekts der Erfindung wird die Aufgabe gelöst durch ein Verfahren zur Einstellung der Dotierung in polykristallinem Silizium, mit den Schritten:
Aufbringen einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehen amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid umfasst, auf ein Substrat; und
Durchführen einer Wärmebehandlung nach dem Aufbringen der
Schichtfolge zur Ausbildung einer polykristallinen Endschicht; wobei die Dotierung durch geeignete Wahl der Titan-Schichtdicke einstellbar ist bzw. eingestellt wird. Es versteht sich von selbst, dass auch auf andere Weise ergänzend auf die Dotierung Einfluss genommen werden kann, wie beispielsweise durch entsprechende Vordotierung der mit Verunreinigungen versehenen amorphen
Ausgangsschicht.
Dem neuen Verfahren liegt die Erkenntnis zugrunde, dass eine Titan- oder Titanoxid- basierte Reinigungsschicht zwischen der amorphen Ausgangsschicht und der
Aktivatorschicht bewirkt, dass Verunreinigungen aus der amorphen Ausgangsschicht abgezogen werden und somit dort nicht mehr zu einer erhöhten Fremdatomdichte beitragen.
In Experimenten konnte gezeigt werden, dass eine ohne Titan-Reinigungsschicht vorhandene Konzentration von 1019 cm 3 Bor-Fremdatomen in der Ausgangsschicht reduziert werden konnte auf lediglich weniger als 1017 cm"3. Hierzu war eine Titan-
Reinigungsschicht mit einer Dicke von 2 nm verwendet worden. Die beobachtete Reduzierung der Borkonzentration konnte experimentell eindeutig auf die Abzieh- Funktion der Titan-Reinigungsschicht zurückgeführt werden.
Weitere Experimente haben gezeigt, dass unterschiedliche Dicken der Titan- Reinigungsschicht zu einem unterschiedlich starken Rei nigungseffekt führen. Somit ist es also möglich, durch Wahl der Dicke der Titan-Reinigungsschicht die Dichte der Fremdatome in der resultierenden polykristallinen Endschicht einzustellen.
Die oben genannte Aufgabe ist damit vollständig gelöst.
Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Verunreinigungen Bor-Verunreinigungen sind . Es hat sich gezeigt, dass die Reinigungs-Funktion der Titan- oder Titanoxid-Reinigungsschicht bei Bor-Verunreinigungen besonders stark ist. Die Abzieh-Funktion ist aber auch bei anderen Verunreinigungen beobachtet worden, z. B. für Aluminium .
Gemäß einer weiteren möglichen Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht über physikalische Gasphasenabscheidung (PVD) aufgetragen wird . Ebenso denkbar ist, dass die amorphe Ausgangsschicht über Sputtern oder über Plasmaunterstützte chemische Gasphasenabscheidung (PECVD) aufgetragen wird .
Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass die Schichtdicke der Reinigungsschicht im Bereich zwischen 1 nm und 5 nm, insbesondere im Bereich zwischen 1 nm und 2,5 nm, liegt. Prinzipiell wären auch dünnere Schichtdicken denkbar, z. B. im Bereich von 0,1 nm bis 1 nm. Experimente haben gezeigt, dass es hierbei unter den typischen Laborbedingungen zu einer Oxidierung der Titanschicht kommen kann, wodurch die Reinigungsfunktion der Titanschicht leicht eingeschränkt werden kann. Häufig genügt aber auch diese leicht reduzierte
Reinigungsfunktion, so dass auch Reinigungsschichten im Bereich 0,1 nm bis 1 nm für manche Anwendungen vorteilhaft sein können.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Wärmebehandlung bei einer Temperatur im Bereich zwischen 600°C und 800°C stattfindet.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass das Substrat Einscheibensicherheitsglas ist. Einscheibensicherheitsglas ist ein besonders kostengünstig verfügbares Substrat, so dass es insbesondere als Substrat für großflächige Anwendungen wie z. B. Solarzellen geeignet ist.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht zumindest ein Halbleitermaterial, insbesondere Silizium und/oder Germanium, umfasst. Silizium und/oder Germanium sind z. B. für Solarzellen oder Flachbildschirme besonders interessant.
Gemäß einer weiteren möglichen Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht eine Dicke zwischen 10 nm und 1200 nm aufweist.
Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht eine Dicke aufweist, die geringer ist als die der amorphen
Ausgangsschicht. Somit kann fast die gesamte amorphe Ausgangsschicht in eine geschlossene polykristalline Endschicht umgewandelt werden. Insbesondere ist es vorteilhaft, dass das Verhältnis der Schichtdicken im Bereich zwischen 1 : 1,1 und 1 : 2,0, besonders bevorzugt bei etwa 1,7 liegt.
Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht basierend auf einem Übergangsmetall hergestellt ist.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf dem Substrat gebildet wird.
Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf einer metallischen Endschicht auf dem Substrat gebildet wird.
Ausführungsbeispiele der Erfindung werden in den Zeichnungen dargestellt und in der folgenden Beschreibung näher erläutert. Es zeigen :
Fig. 1 bis 5 eine vereinfachte Darstellung der Arbeitsschritte des
erfindungsgemäßen Verfahrens;
Fig. 6a und 6b die gemessenen Ladungsträgerkonzentrationen in nach dem
erfindungsgemäßen Verfahren hergestellten polykristallinen Silizium- Schichten;
Fig. 7 die Ladungsträgerbeweglichkeit in einer erfindungsgemäß
hergestellten polykristallinen Silizium-Schicht;
Fig. 8 die Ramanspektra von verschiedenen mit AgILE-Verfahren
hergestellten Siliziumschichten;
Fig. 9 den Leckstrom zwischen Gate- und Source-Drain einer TFT-Struktur mit einer Kanalgröße von 12.5 pm x 12.5 pm;
Fig. 10 die Transistorkennlinie einer Top-Gate TFT-Struktur aus AgILE mit
Verwendung einer Titan-Reinigungsschicht;
Fig. 11 die UI-Kennlinie eines Low-Thermal-Budget Emitters;
Fig. 12 das Gleichrichtungsverhalten einer Low-Thermal-Budget
Emitterstruktur;
Fig. 13 einen Vergleich der Gleichrichtung einer kommerziellen Diode
1N4151 und einer erfindungsgemäß hergestellten Low-Thermal- Budget Emitterstruktur;
Fig. 14 eine optische Mikroskopieaufnahme fertig prozessierter pn-
Strukturen;
Fig. 15 die UI-Kennlinie einer pn-Struktur aus zwei MILE-Schichten mit
erfindungsgemäßer Titan-Reinigungsschicht; und
Fig. 16 und 17 die Dunkelkennlinie und die UI-Kennlinie unter Beleuchtung einer
2mm x 2mm großen Low-Budget-Emitter Struktur.
Fig. 1 zeigt eine Aktivatorschicht 2 aus Silber, die auf einem Quarzglas-Substrat 4 mittels physikalischer Gasphasenabscheidung aufgetragen wurde. Auf der Silberschicht 2 befindet sich die Reinigungsschicht 3 aus Titan sowie die Ausgangsschicht 1
aus mit Fremdatomen verunreinigtem amorphem Silizium . In der Silberschicht sind Korngrenzen 5 zwischen Bereichen unterschiedlicher Kristallausrichtung dargestellt.
Durch Tempern unterhalb der eutektischen Temperatur des Silizium-Silber Systems wird der Schichtaustausch initiiert, wie gezeigt in Fig . 2. Silizium diffundiert entlang der Korngrenzen 5 durch die Titan-Reinigungsschicht 3. Dabei werden Fremdatome aus dem verunrei nigten Silizium abgezogen und nur gereinigtes Sil izium gelangt in die Silberschicht 2. Die Titan-Reinigungsschicht 3 fungiert also als eine Art Filter für die Bor-Fremdatome. Es bilden sich Silizium-Anreicherungen 6 innerhalb der Silberschicht 2.
Fig . 3 zeigt, wie an den Korngrenzen 5 eine Kristallisation 7 des gereinigten Siliziums einsetzt.
Das vertikale Wachstum der Silizium-Kristal lite 7 wird, wie in Fig. 4 dargestellt, durch die Substratoberfläche 4a begrenzt. Anschließend findet ein laterales Wachstum der Kristallite 7 bis zur Bildung einer geschlossenen polykristallinen Silizium-Schicht (Bezugszeichen 8 in Fig . 5) statt. Die Schichtdicke der resultierenden Silizium- Endschicht 8 entspricht der Schichtdicke der ursprünglichen Silber-Aktivatorschicht 2. Da die Schichtdicke der amorphen Ausgangsschicht 1 im gezeigten Ausführungsbeispiel größer ist als die Aktivatorschicht 2 kommt es im Endzustand auch zu kristallierten Silizium-Anreicherungen 9 oberhalb der geschlossenen Endschicht 8.
Fig . 6a und 6b zeigen experimentell gemessene Ladungsträgerkonzentrationen in nach dem erfi ndungsgemäßen Verfahren hergestellten polykristallinen Silizium- Schichten in Abhängigkeit von der gewählten Dicke der Titan Reinigungsschicht.
Hierbei wurde die Ausgangsschicht 1 aus amorphem Silizium mit Bor dotiert. Die Bor- Dotierung verursacht grundsätzlich eine p-Typ Leitfähigkeit, wie auch experimentell gemessen und dargestellt mit den p-Typ Messpunkten 10a. Mit zunehmender Schichtdicke der Titan-Reinigungsschicht beobachtet man aber stattdessen eine n-Typ Leitfähigkeit 10b. Tendenziell ist zu beobachten, dass eine größere Dicke der Reinigungsschicht 3 dabei auch zu einer erhöhten n-Typ Ladungsträgerkonzentration führt.
Fig . 6a zeigt die Messergebnisse für eine Bor-Dotierung, die mit einer Bor
Effusionszelle bei einer Temperatur von 1900°C erreicht wurde, bei Fig. 6b wurde eine Betriebstemperatur der Effusionszelle von 1950°C verwendet. Die höhere
Temperatur führt zu einer höheren Beimengung von Bor-Fremdatomen in dem
Silizium, so dass erwartungsgemäß die p-Typ Ladungsträgerkonzentration bei 1950°C etwas größer ist. Aufgrund der größeren Menge an Bor-Fremdatomen ist hierbei auch eine größere Dicke der Reinigungsschicht erforderlich um genügend Bor-Atome abzuziehen und (aufgrund der Hintergrundkonzentration an Fremdatomen vom n-Typ) zu einer n-Typ Leitfähigkeit zu kommen. Während bei einer Effusionszellen-Temperatur von 1900°C bereits bei 0,5 nm Dicke der Reinigungsschicht eine n-Typ Leitungsfähigkeit zu beobachten ist, konnte dies bei 1950°C erst bei einer Schichtdicke von 1,0 nm beobachtet werden. Die ab diesen Dicken gemessenen Ladungsträgerkonzentrationen von ca. 3*1017 cm 3 stimmen in etwa mit der durch Secondary Ion Mass Spectroscopy bestimmten Hintergrundkonzentration überein. Es konnte also eine nahezu vollständige Bereinigung des Silizium von Phosphor-Verunreinigungen erzielt werden.
Fig. 7 zeigt die Ladungsträgerbeweglichkeit in einer erfindungsgemäß hergestellten polykristallinen Silizium-Schicht in Abhängigkeit von der Effusionszellen-Temperatur. Für alle Datenpunkte wurde das Silizium vor Herstellung der polykristallinen Schicht mit Phosphor dotiert. Die rechteckig eingezeichneten Datenpunkte 11 korrespondieren zu einer 2nm dicken Titan-Reinigungsschicht (bei einer Temperatur der Wärmebehandlung von 800°C). Die dreieckigen und runden Datenpunkte 12, 13 korrespondieren zu Silizium-Schichten, die ohne Titan-Reinigungsschicht hergestellt wurden, jeweils bei einer Wärmebehandlungs-Temperatur von 600°C und 800°C. Aus den Messdaten ist zu erkennen, dass die Beweglichkeit für Proben ohne Titan-Reinigungsschicht im Schnitt geringer ist als bei gleicher Effusionszellen-Temperatur aber mit Titan-Reinigungsschicht.
Fig. 8 zeigt die Ramanspektra von verschiedenen mit AgILE-Verfahren hergestellten Siliziumschichten. Es wurde jeweils eine 100 nm dicke Aktivatorschicht aus Silber, eine Titan-Reinigungsschicht sowie eine 170 nm dicke amorphe Ausgangsschicht aus Silizium verwendet. Die Temperatur der Wärmebehandlung lag bei 800°C. Die gezeigten Intensitätskurven 14, 15, 16 zeigen jeweils die Messdaten, die erhalten wurden: Ohne Verwendung einer Titan-Reinigungsschicht (Intensitätskurve 14), bei Verwendung einer 2 nm dicken Titan-Reinigungsschicht (Intensitätskurve 15) sowie (zum Vergleich) bei Verwendung eines Silizium-Wafers (Intensitätskurve 16). Der schmalere Verlauf der Intensitätskurve 14 bei Verwendung einer 2 nm Titan- Reinigungsschicht deutet auf eine bessere Qualität hin. Dies kann durch die höhere Reinheit der Silizium-Endschicht durch die Titan-Reinigungsschicht begründet sein.
Die Figuren 9 bis 16 zeigen experimentelle Messergebnisse und Mikroskopie- Aufnahmen von elektronischen Bauteilen, die eine erfindungsgemäß hergestellte Silizium-Schicht aufweisen.
Ein erstes Bauelement, das mit einer erfindungsgemäßen Silizium-Schicht hergestel lt wurde ist ein Top-Gate Dünnschicht-Transistor (TFT). Für die Herstellung des Topgate TFTs wurden nominal 50 nm dicke Phosphor-dotierte Silizium-Schichten mit Silber-Aktivatorschicht und Titan-Reinigungsschicht auf einer Si02-Schicht hergestellt. Die Ladungsträgerdichte betrug ca. 1 - 1018 cm"3, bestimmt anhand einer nicht strukturierten Referenzschicht. Als Gateoxid wurde gesputtertes Si02 mit einer nominellen Dicke von 100 nm verwendet. Auf eine Nachbehandlung des Oxides wurde verzichtet. Für die Kontaktierung von Source, Drain und Gate wurden 100 nm dicke Aluminiumkontakte verwendet.
Fig. 9 zeigt den Leckstrom zwischen Gate und Source-Drain ei ner TFT-Struktur mit einer Kanalgröße von 12.5 pm x 25 pm. Dabei ist deutlich zu erkennen, dass der Leckstrom im gesamten gemessenen Bereich von -5 V bis + 5V kleiner 10 10 A ist. Dies ist eine Grundvoraussetzung für die Verwendung dieser Schichten als Top-gate TFTs. Neben dem Leckstrom wurden auch die Feldeffektbeweglichkeit und das On/Off-Verhältnis untersucht.
Fig . 10 zeigt die Transistorkennlinie einer top-gate TFT-Struktur aus n-typ AgILE unter Verwendung einer Titan-Reinigungsschicht (Ti. AgILE) zur Bestimmung der Feldeffektbeweglichkeit.
Für die Bestimmung der Feldeffektbeweglichkeit der Ladungsträger im Kanal wird üblicherweise ei ne lineare Auftragung 20 der Transistorkennlinie 21 verwendet. Aus der Steigung der linearen Kennlinie gm =— ^- kann über / =— — die
Feldeffektbeweglichkeit ermittelt werden. Hierbei bezeichnen L und w die Länge und Breite des Kanals, die Kapazität des verwendeten Isolatormaterials und USD 6\e angelegte Source-Drain Spannung. Aus der in Fig. 10 gezeigten Kennlinie wurde eine Feldeffektbeweglichkeit von min. 112 cm2/Vs errechnet, (verwendete Parameter: gm=2.3xlO"6 A/V, L= 25 pm, W = 12.5 pm, USD= 1V, Ο,=4.08χ10~8 F/cm2 (entspricht ε=3.9)).
Das gemessene On/Off-Verhältnis lag bei mehr als drei Größenordnungen. Vergleicht man die hier beschriebenen Ergebnisse der Top-gate TFTs mit bottom-gate TFTs, so ergeben sich zahlreiche Vorteile für Top-Gate TFTs:
Während man für die Herstellung von bottom-gate TFTs auf spezielle Substrate angewiesen ist, kann die für den Top-gate TFT notwendige Ti.MILE-Schicht auf verschiedenste kostengünstige Substrate (z.B. Glas) aufgebracht werden. Somit ergibt sich für die Top-gate TFTs eine einfache Realisierbarkeit und Anpassung an die gegebenen Anforderungen. In Bezug auf die Übertragung auf verschiedenste
Substrate ist die Top-gate Struktur der Bottom-gate Struktur mit deutlichem Abstand vorzuziehen.
Für die Herstellung von bottom-gate TFTs wurde auf spezielle Gateoxide (HfO, Ta205) zurückgegriffen. Diese Oxide zeigten sich bei den für den Ti.AglLE notwendigen hohen Temperaturen als instabil und führen zu Kurzschlüssen zwischen Gate und Source-Drain. Eine sinnvolle Transistorcharakteristik konnte somit nicht erreicht werden. Für die Herstellung von top-gate TFTs kann auf kostengünstiges Siliziumdioxid zurückgegriffen werden. Durch den veränderten Prozessverlauf sind die Oxide keinen hohen Annealingtemperaturen ausgesetzt. Somit ist die Bildung von
Kurzschlüssen stark reduziert und konnte bei den bisher hergestellten TFTs praktisch nicht beobachtet werden. In Bezug auf die Verwendbarkeit von einfachen Gateoxiden ist die Top-gate Struktur der bottom-gate Struktur mit deutlichem Abstand
vorzuziehen.
Während bei bottom-gate TFTs aus Ti.AglLE praktisch keine messbare Feldeffektbeweglichkeit beobachtet wurde, konnte bei Top-gate Strukturen eine Feldeffektbeweglichkeit von mehr als 100 cm2/Vs gemessen werden. Auf Grund der deutlich besseren Performance ist der Top-gate TFT dem bottom-gate TFT vorzuziehen.
Die Realisierbarkeit von pn-Dioden aus Ti.MILE-Schichten wurde an Hand der
Herstellungsprozesse Low-thermal-budget Emitter und„Schritt für Schritt-Wachstum" untersucht. Dabei stellten sich beide Herstellungsprozesse als sinnvoll realisierbar heraus. Die relevanten Kenngrößen dieser beiden Herstellungsprozesse werden im Folgenden kurz diskutiert:
Für die Realisierung des Low-thermal-budget Emitterkonzeptes wurden n-typ Ti.MILE- Schichten (lOOnm Ag / 0.1 nm Ti / Oxidation: 10min bei 10 1 mbar / 170 nm a-Si) auf
niedrig Bor-dotierten Siliziumwafern gewachsen. Die Zellentemperatur der
Phosphorzelle betrug während des Wachstums 675 °C (P: 675 °C), dies entspricht einer Ladungsträgerkonzentration von ca. 2-5- 1017 cm-3 in den fertigen poly- Siliziumschichten. Der Rückkontakt (Wafer) wurde mit einer 100 nm dicken
Aluminiumschicht realisiert. Als Frontkontakt (Ti.MILE) wurde die Silberschicht des Ti.MILE wiederverwendet.
Fig. 11 zeigt die UI-Kennlinie dieser Low-thermal-budget Emitter mit einer Strukturgröße von 100 pm x 100 pm. Durch den Vergleich des sehr kleinen Sperrstroms von ca. - 10 10 A mit dem Durchlassstrom (max. ca. 10 3 A) ergibt sich ein Gleichrichtungsverhältnis von 1- 106 bei ±1 V bzw. 5- 106 bei ±2 V. Darüber hinaus konnte gezeigt werden, dass auch Diodenstrukturen mit einer Größe von 4 mm x 4 mm ein
Gleichrichtungsverhältnis von mindestens ca. 2- 104 erreichen.
Bei der in Fig. 11 gezeigten UI-Kennlinie einer Low-thermal-budget Emitterstruktur mit einer Diodengröße von 100 pm x 100 pm beträgt bei ± 1 V das
Gleichrichtungsverhältnis 1- 106.
Fig. 12 zeigt das Gleichrichtungsverhalten einer low-thermal-budget Emitterstruktur bei 13.56 MHz. Die angelegte Wechselspannung betrug 2 V.
Deutlich sieht man die Verschiebung der Schwingung in Richtung positiver Spannungen. Durch eine weitere Glättung dieser Spannung könnte die Gleichrichtung noch verbessert werden. Dennoch ist damit die Gleichrichtung bei einer Frequenz von 13.56 MHz demontiert. Zudem sei darauf hingewiesen, dass der zur Verfügung stehende Aufbau für die hier geforderten hohen Frequenzen nicht optimal war. Bereits eine geringfügige Reduzierung der Frequenz auf 1.5 MHz bringt eine deutliche Verbesserung der Messbarkeit. Dies zeigt sich im Vergleich der Gleichrichtung einer kommerziellen Diode mit der Gleichrichtung der low-thermal-budget Emitter bei einer Frequenz von 1.5 MHz und einer angelegten Wechselspannung von 2 V (siehe Abbildung 5). Die Glättung der gleichgerichteten Wechselspannung erfolgte bei allen Messungen über einen 600 pF Kondensator. Deutlich erkennt man eine Gleichspannung von ca. 0.28 V bzw. 0.18 V. Der Unterschied zwischen kommerzieller Diode und low-thermal- budget Emitter beträgt nur ca. 0.1 V.
Fig. 13 zeigt einen Vergleich der Gleichrichtung einer kommerziellen Diode 1N4151 und einer Ti.AglLE low-thermal-budget Emitterstruktur. Die angelegte
Wechselspannung betrug 2 V.
„Schritt für Schritt" Wachstum
Für das„Schritt für Schritt" Wachstum wurden zuerst n-typ Ti.MILE-Strukturen (200 nm Ag / 2 nm Ti / Oxidation: 10min bei 10"1 mbar / 340 nm a-Si, P: 675 °C) auf HOQ310 Quarzglas gewachsen, nach einem Temperschritt bei 800°C wurde das Silber nasschemisch entfernt. Anschließend erfolgte das Aufbringen der p-typ Ti.MILE- Struktur (200nm Ag / 0 nm Ti / Oxidation: 10min bei 10"1 mbar / 340 nm
a-Si, B: 1950 °C) und die Kristallisation der Siliziumschicht bei 600 °C. Die
Ladungsträgerkonzentration der Ti.MILE-Schichten liegt bei ca. 5-8- 1017 cm"3. Für die Charakterisierung der pn-Strukturen wurde die Silberschicht nasschemisch entfernt und durch Kontakte aus 100 nm Aluminium ersetzt. Die Größe der pn-Strukturen betrug 100 pm x 100 pm. Fig. 14 zeigt eine optische Mikroskopieaufnahme der fertig prozessierten pn-Strukturen.
Fig. 15 zeigt die UI-Kennlinie einer pn-Struktur aus zwei Ti.MILE-Schichten mit Strukturgröße von 100 pm x 100 pm. Durch den Vergleich des relativ kleinen
Sperrstroms von ca. - 10"7 A mit dem Durchlassstrom (max. ca. 10"5 A) ergibt sich ein Gleichrichtungsverhältnis von ca. 1- 102 bei ± 1 V (schwarze Kurve). Durch einen Passivierungsschritt der Akzeptoren in der p-typ-Schicht der pn-Strukturen mit Wasserstoff konnte eine Verbesserung des Gleichrichtverhältnisses auf ca. 5- 102 erreicht werden.
Ein weiteres wichtiges Anwendungsgebiet der erfindungsgemäß hergestellten polykristallinen Siliziumschichten sind Dünnschicht-Solarzellen.
Die Realisierbarkeit von Ti.MILE-Solarzellenstrukturen wurde an Hand des
Herstellungsprozesses Low-thermal-budget Emitter untersucht. Die Resultate werden im Folgenden beschrieben.
Für die Realisierung des Low-thermal-budget Emitterkonzeptes wurden n-typ Ti.MILE- Schichten (lOOnm Ag / 0.1 nm Ti / Oxidation: 10min bei 10 1 mbar/ 170 nm a-Si) auf niedrig Bor-dotiertem Siliziumwafern gewachsen. Die Zellentemperatur der
Phosphorzelle betrug während des Wachstums 675 °C (P: 675 °C), dies entspricht einer Ladungsträgerkonzentration von ca. 2-5- 1017 cm-3 in den fertigen poly- Siliziumschichten. Der Rückkontakt (Wafer) wurde mit einer 100 nm dicken
Aluminiumschicht realisiert. Als Frontkontakt (Ti.MILE) wurde die Silberschicht des Ti.MILE wiederverwendet.
Fig. 16 zeigt die Dunkelkennlinie (schwarze Kurve) und die UI-Kennlinie unter Beleuchtung einer 2 mm x 2 mm großen Ti.MILE Low-thermal-budget Emitter Struktur. Auf Grund der noch nicht entfernten Silberschicht erfolgte die Beleuchtung der Strukturen durch die Hillocks der Ti.MILE-Schicht mit Hilfe einer Halogenlampe. Die hier gezeigte Struktur lieferte eine Klemmenspannung von 0.2 V und einen deutlichen Anstieg des Stroms unter Beleuchtung.
Auf Grund der ähnlichen Charakteristik der Kennlinien wird das Anwendungspotential der Ti.AglLE Low-thermal-budget Emitter als sehr gut eingeschätzt (siehe Fig. 16 und 17). Dabei muss beachtet werden, dass die Ti.ALILE Emitter bereits mit fingerartigen Frontkontakten gemessen wurden und somit eine bessere Charakteristik zeigen. Aufgrund der noch nicht optimalen Frontkontakte (Silberschicht des Ti.MILE) könnte die Charakteristik der Ti.AglLE-Struktur die Kenndaten der Ti.ALILE-Emitter sogar übertreffen.
Bezuaszeichenliste
1 Ausgangsschicht aus verunreinigtem amorphen Silizium
2 Aktivatorschicht aus Silber
3 Reinigungsschicht aus Titan
4 Substrat
4a Substratoberfläche
5 Korngrenzen
6 Silizium-Anreicherung
7 Kristallisiertes Silizium
8 Endschicht aus polykristallinem Silizium
9 Kristall ierte Silizium-Anreicherungen
10a Datenpunkt (n-Typ)
10b Datenpunkt (p-Typ)
11 Rechteckiger Datenpunkt (2nm Titanschicht, Tempern bei 800°C)
12 Dreieckiger Datenpunkte (keine Titanschicht, Tempern bei 600°C)
Runder Datenpunkte (keine Titanschicht, Tempern bei 800°C) Intensitätskurve - ohne Titan-Reinigungsschicht
Intensitätskurve - mit 2 nm Titan-Reinigungsschicht
Intensitätskurve - Silizium-Wafer
Lineare Auftragung
Transistorkennlinie
Claims
1. Verfahren zur Herstellung einer polykristallinen Schicht, mit den Schritten :
Aufbringen einer Schichtfolge, die wenigstens
eine mit Verunreinigungen versehene amorphe Ausgangsschicht, eine metallische Aktivatorschicht und
eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht, umfasst, auf ein Substrat; und
Durchführen einer Wärmebehandlung nach dem Aufbringen der
Schichtfolge zur Ausbildung einer polykristallinen Endschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Verunreinigungen Bor-Verunreinigungen sind .
3. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht über physikalische Gasphasenabscheidung (PVD) aufgetragen wird .
4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Schichtdicke der Reinigungsschicht im Bereich zwischen 2 nm und 10 nm, insbesondere im Bereich zwischen 2 nm und 4 nm, liegt.
5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur im Bereich zwischen 600°C und 800°C stattfindet.
6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Substrat Einscheibensicherheitsglas ist.
7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht zumindest ein Halbleitermaterial, insbesondere Silizium und/oder Germanium, umfasst.
8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht eine Dicke zwischen 10 nm und 1200 nm aufweist.
9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht eine Dicke aufweist, die geringer ist als die der amorphen Ausgangsschicht, insbesondere, dass das Verhältnis der Schichtdicken im Bereich zwischen 1 : 1,1 und 1 : 2,0 liegt.
10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht basierend auf ei nem Übergangsmetall hergestellt ist.
11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf dem Substrat gebildet wird .
12. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf einer metallischen Endschicht auf dem Substrat gebildet wird.
13. Verfahren zur Einstellung der Dotierung in polykristallinem Silizium, mit den Schritten :
Aufbringen einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehen amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid umfasst, auf ein Substrat; und
Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht;
wobei die Dotierung durch geeignete Wahl der Titan-Schichtdicke eingestellt wird .
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011002236A DE102011002236A1 (de) | 2011-04-21 | 2011-04-21 | Verfahren zur Herstellung einer polykristallinen Schicht |
PCT/EP2012/054623 WO2012143186A1 (de) | 2011-04-21 | 2012-03-16 | Verfahren zur herstellung einer polykristallinen schicht |
Publications (1)
Publication Number | Publication Date |
---|---|
EP2699707A1 true EP2699707A1 (de) | 2014-02-26 |
Family
ID=45923780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP12711603.6A Withdrawn EP2699707A1 (de) | 2011-04-21 | 2012-03-16 | Verfahren zur herstellung einer polykristallinen schicht |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140057420A1 (de) |
EP (1) | EP2699707A1 (de) |
CN (1) | CN103492607A (de) |
DE (2) | DE102011002236A1 (de) |
WO (1) | WO2012143186A1 (de) |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
US6535535B1 (en) * | 1999-02-12 | 2003-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, laser irradiation apparatus, and semiconductor device |
US6624473B1 (en) * | 1999-03-10 | 2003-09-23 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, panel, and methods for producing them |
CN1214467C (zh) * | 2001-05-28 | 2005-08-10 | 昭和电工株式会社 | 半导体器件,半导体层及其生产方法 |
AU2002951838A0 (en) * | 2002-10-08 | 2002-10-24 | Unisearch Limited | Method of preparation for polycrystalline semiconductor films |
CN101436534B (zh) * | 2003-10-09 | 2012-02-08 | 松下电器产业株式会社 | 制作器件的方法以及采用该方法形成的已加工材料 |
CN101044597B (zh) * | 2004-10-20 | 2012-11-28 | 株式会社半导体能源研究所 | 激光照射方法、激光照射装置和制造半导体器件的方法 |
DE102005056446A1 (de) * | 2005-05-14 | 2006-11-16 | Degussa Ag | Siliciumpulver enthaltende Dispersion und Verfahren zur Beschichtung |
US8034724B2 (en) * | 2006-07-21 | 2011-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7972943B2 (en) * | 2007-03-02 | 2011-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US20080217563A1 (en) * | 2007-03-07 | 2008-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device and semiconductor manufacturing apparatus |
JP2009135453A (ja) * | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
KR100965778B1 (ko) * | 2008-01-16 | 2010-06-24 | 서울대학교산학협력단 | 고효율 다결정 실리콘 태양전지 및 그 제조방법 |
JP5404064B2 (ja) * | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
JP5503876B2 (ja) * | 2008-01-24 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
EP2133907B1 (de) * | 2008-06-09 | 2014-06-18 | Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG | Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch |
US7943414B2 (en) * | 2008-08-01 | 2011-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
JP5436101B2 (ja) * | 2008-09-05 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9537043B2 (en) * | 2010-04-23 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method thereof |
KR101146995B1 (ko) * | 2010-06-16 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
KR101718528B1 (ko) * | 2010-08-26 | 2017-03-22 | 삼성디스플레이 주식회사 | 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 |
KR20130045716A (ko) * | 2011-10-26 | 2013-05-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
-
2011
- 2011-04-21 DE DE102011002236A patent/DE102011002236A1/de not_active Withdrawn
-
2012
- 2012-01-11 DE DE202012100085U patent/DE202012100085U1/de not_active Expired - Lifetime
- 2012-03-16 WO PCT/EP2012/054623 patent/WO2012143186A1/de active Application Filing
- 2012-03-16 US US14/113,008 patent/US20140057420A1/en not_active Abandoned
- 2012-03-16 CN CN201280019083.8A patent/CN103492607A/zh active Pending
- 2012-03-16 EP EP12711603.6A patent/EP2699707A1/de not_active Withdrawn
Non-Patent Citations (1)
Title |
---|
See references of WO2012143186A1 * |
Also Published As
Publication number | Publication date |
---|---|
DE202012100085U1 (de) | 2012-03-06 |
US20140057420A1 (en) | 2014-02-27 |
WO2012143186A1 (de) | 2012-10-26 |
CN103492607A (zh) | 2014-01-01 |
DE102011002236A1 (de) | 2012-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3317535A1 (de) | Duennfilmtransistor | |
DE3541587C2 (de) | Verfahren zur Herstellung eines dünnen Halbleiterfilms | |
DE102011002398B4 (de) | Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung | |
DE69435045T2 (de) | Halbleiter-Anordnung und Herstellungsverfahren dafür | |
DE4226888C2 (de) | Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung | |
DE102019114131A1 (de) | Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung | |
DE112011101181B4 (de) | Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen | |
DE102007015942A1 (de) | Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren derselben | |
WO2002013275A1 (de) | Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement | |
DE102008027106A1 (de) | Verfahren zur Herstellung einer SIC-Halbleitervorrichtung | |
DE3340584C2 (de) | ||
DE3112186A1 (de) | Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen | |
DE112015000396B4 (de) | Verfahren zum selektiven Ätzen von Molybdän oder Titan auf einem Oxidhalbleiterfilm und Verfahren zur Herstellung eines Transistors | |
DE19681430B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102014205350B4 (de) | Photoaktives Halbleiterbauelement sowie Verfahren zum Herstellen eines photoaktiven Halbleiterbauelementes | |
WO2021191285A1 (de) | Verfahren und anlage zur herstellung eines ausgangsmaterials für eine siliziumsolarzelle mit passivierten kontakten | |
DE69333592T2 (de) | Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium | |
DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
DE4445568A1 (de) | Verfahren zur Herstellung eines Dünnfilmtransistors | |
DE69133527T2 (de) | Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate | |
EP2699707A1 (de) | Verfahren zur herstellung einer polykristallinen schicht | |
DE102012104616A1 (de) | Verfahren zum Bilden einer Fensterschicht in einer Dünnschicht-Photovoltaikvorrichtung auf Cadmiumtelluridbasis | |
DE19727396B4 (de) | Polysilizium-Dünnschichttransistor mit Silizid und Herstellungsverfahren dafür | |
EP2606507A1 (de) | Pseudosubstrat zur verwendung bei der herstellung von halbleiterbauelementen und verfahren zur herstellung eines pseudosubstrates | |
DE102015216426B4 (de) | Abscheidung einer kristallinen Kohlenstoffschicht auf einem Gruppe-IV-Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 20131031 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
|
DAX | Request for extension of the european patent (deleted) | ||
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20151001 |