EP1004972B1 - Waveform generator - Google Patents

Waveform generator Download PDF

Info

Publication number
EP1004972B1
EP1004972B1 EP98122216A EP98122216A EP1004972B1 EP 1004972 B1 EP1004972 B1 EP 1004972B1 EP 98122216 A EP98122216 A EP 98122216A EP 98122216 A EP98122216 A EP 98122216A EP 1004972 B1 EP1004972 B1 EP 1004972B1
Authority
EP
European Patent Office
Prior art keywords
signal
waveform generator
switching
switching transistors
clock signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP98122216A
Other languages
German (de)
French (fr)
Other versions
EP1004972A1 (en
Inventor
Ulrich Dr.-Ing. Theus
Reiner Dipl.-Ing. Bidenbach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE59813699T priority Critical patent/DE59813699D1/en
Priority to EP98122216A priority patent/EP1004972B1/en
Priority to US09/448,049 priority patent/US6300806B1/en
Publication of EP1004972A1 publication Critical patent/EP1004972A1/en
Application granted granted Critical
Publication of EP1004972B1 publication Critical patent/EP1004972B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/26—Arbitrary function generators
    • G06G7/28—Arbitrary function generators for synthesising functions by piecewise approximation

Definitions

  • the invention relates to a waveform generator for internal or external signals.
  • waveform generators are used when signals not only the maximum, end or logic level but also the course in the signal transition area is observed. For example, it may be required that thresholds be reached at certain reference times, pulses broadened or narrowed, or unwanted side effects eliminated, such as interfering harmonics.
  • Disturbing harmonics are caused above all by discontinuities in the signal curve in conjunction with steep signal edges.
  • the harmonics caused by large current changes are particularly unpleasant, even in monolithically integrated circuits, when the associated voltage level is changed within a relatively small time interval with a relatively large capacitive load. This occurs in digitally-operating circuits which simultaneously change a plurality of switching states in synchronism with a common clock.
  • the associated load currents accumulate on the clock and supply lines and generate electromagnetic interference via them. If external loads are switched via output stages, then these load currents are also found on the output lines of these output stages and generate additional electromagnetic interference there.
  • the size of the interference depends on the output stage, the internal or external load and the type and length of the connecting cables. The contribution of the lines is relatively fixed by the geometry and subjected to only small tolerances. However, the contributions of the output stage and the load, which are dependent on the respective circuit technology, the manufacturing tolerance, the temperature, the number and size of the transistors and other variables, are different and can therefore be very scattered.
  • the load usually consists of the sum of the input capacitances of the transistor gates to be switched. Typical summation values for the input capacitances to be considered are between 5 pF and several 100 pF. Even if the entire range of values does not usually have to be covered, it is immediately apparent that the usual complementary driver circuits are not suitable as waveform generator for output signals because they are used in conjunction with the connected Load capacitances cause approximately an exponential charge or discharge.
  • the main disadvantage of the resulting switching edge is that the signal during the transition has very different slopes. At the beginning, the pitch is very high, creating many harmonics, and at the end, the pitch is very low, making the final level very late. A simultaneous elimination of both disadvantages is not possible by known complementary circuits. In order to comply with the various tolerances for the maximum permissible transition time of the switching edge, the complementary driver circuit is designed for the most unfavorable tolerance combination, so that the signal edges at the beginning are much too steep and thus produce unwanted harmonics.
  • the shape of the switching edges must be taken into account, for example, when rising and falling edges of digital signals, the respective switching thresholds should be reached at certain times. This is important, for example, in the demand for overlap or non-overlap. For other digital signals in which, for example, only one switching edge is important, only the shape and duration of this switching edge of interest.
  • the shape and duration of the second switching edge is immaterial to the consideration of disturbances when it is flat relative to the first switching edge.
  • a waveform generator in which the waveform to be synthesized is approximated via a staircase curve.
  • the staircase curve is achieved by switching on switching transistors according to a predetermined pattern of control signals obtained from a clock signal by means of a counter and a decoder coupled thereto.
  • the pattern of the control signals is previously calculated according to the load capacitance to determine the wiring of the decoder and the switching transistors.
  • the main advantage of the invention is that the switching edge is subdivided into different time ranges whose respective edge steepnesses are adjustable within limits independently of each other. Pointing the waveform to a center of the signal edge reduces frequencies at twice, four times, six times, etc. the frequency of the fundamental signal frequency. By a sinusoidal design of the switching edges can be on the reduced amplitude of the harmonics bring the electromagnetic radiation to a minimum.
  • This applies to both pure clock signals and digital signals and relates to clock, control, data or supply lines. For the sake of simplicity, in the text which follows, instead of the clock, control or data signal, only "signal" is usually indicated.
  • a fine adjustment of the steepness without large area expenditure is achieved with the connection and / or disconnection of weighted switching transistors, when the weighted transistors are groupwise switchable.
  • the weight graduation over powers of two allows the digital selection of the group members or their control by means of binary numbers.
  • An increase in the flexibility of the waveform generator is achieved when the frequency of the clock signal is not fixed, but may change within limits or be adjustable.
  • This causes a first control circuit which controls the delay times of the delayed clock signals. The regulation takes place with respect to the respective reference phase and frequency of the clock signal.
  • Such control circuits are known, they use to form the individual delay times delay chains whose total or partial delay time is coupled by means of a phase locked loop to the respective clock signal.
  • EP 0 116 669 A (internally: C-DIT-1179EP).
  • the design which can be coupled to an arbitrary clock is advantageous if in the respective circuit the clock is not fixed as a system clock but is variable or not yet known.
  • This design is also suitable as a general Auslegebaustein in a program library, because within wide limits in the circuit design no frequency adjustment is required.
  • a further improvement in the flexibility of the waveform generator can be achieved by making the current yield of the switching transistors dependent on the respective load.
  • the change of the current yield is most easily done by switching on or off of switching transistors or by another group selection.
  • the weighting of the switched switching transistors is increased or decreased together, while maintaining the Stromergiebtechnikstechnik, until the deviation of the setpoint and actual value has become sufficiently small again.
  • setpoints for example, are the Center level of the positive and negative switching edge.
  • an up-and-down counter is activated, whose respective counter content adapts the weighting value by means of a control logic.
  • the lowest harmonic number is reached for clock, control or data signals.
  • Such an edge profile can be simulated with a fairly good approximation, as an embodiment shows later. If, in the case of clock signals, the two sinusoidal edges correspond to half a clock period, then a sine signal has been formed from a rectangular signal which ideally contains no harmonics.
  • a disadvantage can be the short residence time in the upper or lower level range. These times can be increased if the edges are set shorter than half a clock period by means of the waveform generator. For data signals, which typically include two or more clock periods, the sinusoidal edge duration is chosen to be longer than half a clock period.
  • the waveform generator can be set even relatively complicated waveforms that can even correspond to a frequency doubling or frequency multiplication of a clock signal.
  • a double pulse with predetermined edges is generated within a single clock period via the control of the delayed clock signals by means of two rising and two falling edges.
  • complementary switching transistors are required whose output currents are summed in said output node.
  • Such a waveform generator the complementary switching transistors are driven by delayed clock signals, can replace a conventional, consisting of a complementary transistor pair driver circuit with advantage.
  • Fig. 1 shows in the timing diagram the input side course of a clock or data signal c 'or d' and the approximately exponential output side course of the clock or data signal c or d due to the load capacity to be driven.
  • a first and second switching threshold s1, s2 logic state areas for the signal c, d are defined. Below the threshold s1, the logical "0" and above the threshold s2 is the logical "1".
  • the position of the switching thresholds s1, s2 and the associated switching times ts1, ts2, ts2 *, ts1 * are important for signal processing and interference immunity.
  • Fig. 1 The schematic representation of Fig. 1 illustrates that with increasing clock rates and processing speeds, the duration of the signal transitions with respect to the period T are no longer negligible.
  • the positive signal edge begins with a fairly large slope.
  • the first threshold s1 is exceeded at time ts1, after which the slope decreases significantly.
  • the second threshold s2 is exceeded at time ts2.
  • the associated signal levels are S1 and S2.
  • the signal c, d approaches the maximum value max with an ever decreasing slope.
  • the negative edge starts at time t2.
  • the switching thresholds s2 and s1 are exceeded at the times ts2 * and ts1 *, respectively Signal values are S2 * or S1 *.
  • the positive edge starts again.
  • the steep signal edges at the times ts1, ts2 * generate high charging or discharging currents due to the connected, but not shown load capacity. If these flow via lines, they generate electromagnetic interference radiation. As disturbing lines here already supply lines, short connections to other circuits or even connections to blocking devices can be effective. The asymmetry within the switching edge also causes that already interference frequencies are formed at twice the clock or data rate. The coupled into analog circuit components disturbances are thus often close to the useful signal and can be eliminated later only by a high filter effort.
  • FIG. 2 shows a timing diagram of a clock signal c and a data signal d whose signal edges are imposed by a waveform generator according to the invention on a course that deviates from the exponential edge profile of FIG.
  • the flanks correspond approximately to a sinusoidal course.
  • a clock period T is divided into ten equal individual steps. The division takes place via undelayed and delayed clock signals c0 and c1 to c9, with the time frame the course of the rising and falling signal edges is changed.
  • the desired edge profile is formed approximately by the superimposition of different charge or discharge curves.
  • the change of the charging or discharging operation is controlled by the undelayed and delayed clock signals c0 and c1 to c9, respectively, by a first or second inhibiting signal sp0, sp1 terminating the preceding charging or discharging operation.
  • the preceding charging process is aborted by means of the first blocking signal sp0 because the negative signal edge starts at the instant t0.
  • the second blocking signal sp1 at the time t5 the preceding discharging process between the times t0 to t4 is ended because the positive clock edge begins at this time. This is terminated at time t10 or t0 by the first lock signal sp0 again. The finer the increment, the better the approximation to the desired signal curve.
  • FIG. 2 also shows the sinusoidal edge profile in the case of data signals d, which then maintain the respective logic state "1" or "0" for some time.
  • the negative data edge of the example of FIG. 2 lies in the time interval t0 to t5, after which the data level remains stable until time t10, at which point the positive edge begins, which is completed at time t15.
  • the data rate in this example is the same as the clock rate. If the data rate is less than or equal to the clock rate, then either the course of the data edges can be made flatter than the course of the clock edges or with the same edge formation, the dwell time in the upper or lower logic state is correspondingly larger.
  • the timing diagram of Fig. 2 shows a desired waveform under the assumption that at least in the signal values shown with small circles, the ideal signal values are achieved and the course therebetween is as uniform as possible. In the case of a sinusoidal flank formation this can be achieved by the temporal superimposition of discharge or charging curves.
  • the capacitive load is charged by means of p-channel transistors and the discharge by means of n-channel transistors, which are activated by the instantaneous and delayed clock signals c0 and c1 to c9.
  • the table of FIG. 3 provides the associated transistor sizes.
  • the clock period T is divided into thirty time intervals defined by the equidistant timings t0 to t29.
  • the variables of the switching transistors active at the individual times t0 to t29 can be determined empirically in a simple manner. Since the transistor and circuit models in the simulation programs are very accurate, the results can be easily incorporated into the layout.
  • the table of Fig. 3 shows the result of such a simulation.
  • a very effective criterion for the simulation is the computationally determined signal spectrum, which can detect changes in the weighting in the fine range. The gross changes result from a simple comparison of the setpoint and actual voltages.
  • Fig. 3 the initial sizes of the n- or p-channel transistors are shown at time t0 and t15, wherein as a unit value or reference quantities "N" or "P" for n-resp. p-channel unit transistors with the same Stromergiebier stand. At time t1, six of these unit transistors N are connected. At time t2 another nine unit transistors N and at time t3 another twelve. At the times t4 to t7, no further transistors are connected, this corresponds to the indication 0N. At time t8, the number of n-channel transistors turned on increases by ten unit transistors N, by another twelve at time t9, by fourteen at time t10, and by sixteen unit transistors N at time t11.
  • the positive rising edge between times t15 to t30 is enforced by adding the p-channel transistors shown in Table 3 at the respective times.
  • the table refers to the unit transistors P.
  • the positive signal edge is terminated at time t30 or t0 by the first blocking signal sp0, which blocks all previously activated p-channel transistors again.
  • the simulation of the transistor sizes of FIG. 3 is based on any load capacitance, which, however, may no longer be changed as a reference capacitance for the simulation. If the load capacitance is twice as large, then the unit transistors N, P should also be doubled, otherwise the approximation will not work. Of course, the unit transistors N and P may be made larger or smaller for a given load capacitance if the preceding factor is adjusted accordingly, so that the product (e.g., 12xN) of multiplication factor and reference value of the unit transistor N remains constant at the respective time ti.
  • the product e.g., 12xN
  • FIG. 4 shows a block diagram of an exemplary embodiment of the waveform generator according to the invention.
  • a delay device V generates from an input-side clock signal c 'undelayed and delayed clock signals c0 and ci and Blocking signals spi. These signals control a drive logic AL, which supplies control signals for p and n-channel switching transistors of a switching stage S in response to these signals.
  • the output currents of the individual switching transistors are summed by means of an output node k and serve as a charging or discharging current + i or -i of an internal or external load capacitance CL.
  • the clock signal c ' is either coupled to a system clock or comes from a clock generator cg.
  • the clock period T is divided into the delay device V in particular equidistant time intervals, each of which one of the delayed clock signals ci is assigned.
  • the delay times of the individual elements in the delay device V are coupled by means of a delay locked loop VL to the clock period T and the reference phase of the clock signal c '. If the waveform generator is to modify the course of data signals d, then the drive logic AL except the undelayed and delayed clock signals c0 to ci and the disable signals spi is fed on the input side with the data signal d 'from a data source D.
  • the switching edge is still controlled by the clock signal c ', wherein the data signal d' only causes the selection of a positive or negative edge or maintains the existing logic state of the output signal d.
  • the switching stage S contains a p-switching stage SP, in which the p-channel switching transistors between the positive voltage supply + U and the output node k are connected in parallel. Each switching transistor is controlled separately via its own control line of the control logic AL.
  • the switching stage S includes an n-switching stage SN with n-channel switching transistors, which are connected in parallel between the output node k and the ground reference point. Each n-channel switching transistor is connected via its own control line to the associated control area of the control logic AL.
  • a transistor group is present for each switching time ti, provided that the size of the resulting switching transistor is to be changed in this switching time. For the table example of Fig. 3, these are negative sinusoidal ones Switching edge eight transistor groups, which are successively switched on successively at the times t0, t1, t2, t3, t8, t9, t10 and t11.
  • An adaptation of the current yield of the switching transistors in the switching stage S to the load capacitance CL according to the embodiment of FIG. 4 allows a weighting control loop GR.
  • the assumption behind the weighting control loop GR is that the capacitive load CL has a value of 10 pF in the minimum case. This is called base load.
  • the sizes of the associated switching transistors which are thus also referred to as base load transistors. If a capacitive load range, which ranges from 10 pF to 100 pF, is automatically covered by the weighting control loop GR, then the size of the respective switching transistors should be correspondingly adapted. It is completely sufficient if the adjustment is not continuous but in steps.
  • the load capacity can be adjusted in increments of 6pF increments. This resolution is completely sufficient.
  • the fifteen levels can be achieved by combining four levels of weighting if these two powers are equal.
  • the smallest weighting unit corresponds to a load capacity of 6 pF, the second weighting stage to a load capacity of 12 pF, the third weighting stage to a load capacity of 24 pF and the fourth weighting stage to a load capacity of 48 pF.
  • the weighting control loop GR contains a voltage comparator du, which compares the voltage sk of the output node k with a reference value r1, r2 at a specific edge instant.
  • the reference level may be the center level of the output signal c, d.
  • the voltage comparison can also take place at other times, which are defined by a first or second comparison clock cr1, cr2, which retrieve corresponding reference signals r1, r2 from a reference voltage generator q.
  • the taps of a voltage divider can serve as a reference voltage generator q. Whether the voltage comparison takes place at the rising or falling switching edge, is controlled by the comparison clocks cr1, cr2.
  • the output signal of the voltage comparator du is an error signal fu fed to a weighting regulator rg. In the simplest case, this is a 4-bit counter which is switched up or down by one count level by the error signal fu.
  • the 4-bit output of the counter is the weight value Gi, which sets the 15 adjustment stages in the shift stage S.
  • the delay locked loop VL compares the undelayed clock signal c0 with the one clock period delayed clock signal cT of the delay means V, for example, a delay string, and forms therefrom a phase error signal fp by means of a phase detector dp.
  • Fig. 5 the drive logic AL and the switching stage S is shown in more detail for a certain time.
  • the switching time corresponds to t18 of Fig. 3.
  • a 4-bit counter Z a count-up and down counter
  • the delayed clock signal c18 feeds the one input of a flip-flop f whose reset input R is supplied with the first blocking signal sp1.
  • the other input of the four gates is connected to a binary digit output of the 4-bit counter Z.
  • Gate u3 depends on the MSB location of the four-bit counter. The valency is followed by the gates u2, u1 and finally u0, which is finally dependent on the LSB position. Depending on the position, the four gates u3, u2, u1, u0 control associated switching transistors P3, P2, P1, P0. Independently of the weighting, the base load transistor Pg is activated by the flip-flop f. All p-channel switching transistors are connected in parallel between the positive supply terminal + U and the output node k, so that the currents summed there as a charging current + i. The delayed clock signal c18 sets the flip-flop f, whereby a logical "1" is applied to the Q output.
  • the associated NAND gate turns on the connected p-channel switching transistor.
  • the Q output of the flip-flop f remains in the logic "1" state until the reset input R, the blocking signal sp1 occurs, which resets the Q output in the logic "0" state, causing all NAND Doors u0 to u3 brought back into the blocking state and thus the associated switching transistors P0 to P3 are also disabled.
  • the base load transistor pg is blocked by an inverter in whose input is also at the flip-flop output Q.
  • FIG. 6 shows in tabular form an example of the time- and load-dependent weighting of p-channel and n-channel switching transistors in the case of a sinusoidal edge characteristic, the clock period T being divided into equal-cycle increments in 20.
  • the individual weighting values are set via the channel widths W.
  • These channel widths W are given in the table of FIG. 6 in lines Pg and Ng for a base load of 10 pF.
  • changes in the switching transistors take place only at 10 clock instants.
  • the corresponding times ti are indicated in the two table lines ti.
  • four weighted transistors are present for each clock time ti whose weighting factors the powers of two 2 0 , 2 1 , 2 2 and 2 3 and thus have a capacitive load step size of 6pF enable.
  • the table of Fig. 6 shows the associated channel widths resulting from the predetermined weighting factors G0 to G3.

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)

Description

Die Erfindung betrifft einen Kurvenformgenerator für interne oder externe Signale. Derartige Kurvenformgeneratoren werden verwendet, wenn bei Signalen nicht nur die Maximal-, Endwerte oder logischen Pegel sondern auch der Verlauf im Signalübergangsbereich zu beachten ist. So kann beispielsweise gefordert sein, daß Schwellwerte zu bestimmten Bezugszeiten erreicht werden, Impulse verbreitert oder schmäler gemacht oder unerwünschte Nebeneffekte beseitigt werden, beispielsweise störende Oberwellen. Störende Oberwellen entstehen vor allen Dingen durch Diskontinuitäten im Signalverlauf in Verbindung mit steilen Signalflanken. Besonders unangenehm sind die Oberwellen, die durch große Stromänderungen entstehen, auch bei monolithisch integrierten Schaltungen, wenn bei einer relativ großen kapazitiven Last innerhalb eines relativ kleinen Zeitintervalls der zugehörige Spannungspegel geändert wird. Dies tritt bei digital arbeitenden Schaltungen auf, die synchron zu einem gemeinsamen Takt eine Vielzahl von Schaltzuständen gleichzeitig ändern. Die zugehörigen Lastströme summieren sich auf den Takt- und Versorgungsleitungen und erzeugen über diese elektromagnetische Störungen. Wenn externe Lasten über Ausgangsstufen geschaltet werden, dann finden sich diese Lastströme auch auf den Ausgangsleitungen dieser Ausgangsstufen und erzeugen dort zusätzliche elektromagnetische Störungen. Die Größe der Störungen ist dabei von der Ausgangsstufe, der internen oder externen Last und der Art und Länge der verbindenden Leitungen abhängig. Der Beitrag der Leitungen ist durch die Geometrie relativ fest vorgegeben und nur geringen Toleranzen unterworfen. Anders jedoch die Beiträge der Ausgangsstufe und der Last, die von der jeweiligen Schaltungstechnologie, der Herstellungstoleranz, der Temperatur, der Anzahl und Größe der Transistoren und sonstigen Größen abhängig sind und daher sehr streuen können.The invention relates to a waveform generator for internal or external signals. Such waveform generators are used when signals not only the maximum, end or logic level but also the course in the signal transition area is observed. For example, it may be required that thresholds be reached at certain reference times, pulses broadened or narrowed, or unwanted side effects eliminated, such as interfering harmonics. Disturbing harmonics are caused above all by discontinuities in the signal curve in conjunction with steep signal edges. The harmonics caused by large current changes are particularly unpleasant, even in monolithically integrated circuits, when the associated voltage level is changed within a relatively small time interval with a relatively large capacitive load. This occurs in digitally-operating circuits which simultaneously change a plurality of switching states in synchronism with a common clock. The associated load currents accumulate on the clock and supply lines and generate electromagnetic interference via them. If external loads are switched via output stages, then these load currents are also found on the output lines of these output stages and generate additional electromagnetic interference there. The size of the interference depends on the output stage, the internal or external load and the type and length of the connecting cables. The contribution of the lines is relatively fixed by the geometry and subjected to only small tolerances. However, the contributions of the output stage and the load, which are dependent on the respective circuit technology, the manufacturing tolerance, the temperature, the number and size of the transistors and other variables, are different and can therefore be very scattered.

Bei der Verwendung von CMOS-Schaltungen besteht die Last in der Regel aus der Summe der Eingangskapazitäten der zu schaltenden Transitor-Gates. Typische Summenwerte für die zu berücksichtigenden Eingangskapazitäten liegen zwischen 5 pF und mehreren 100 pF. Auch wenn in der Regel nicht der gesamte Wertebereich überdeckt werden muß, ist sofort erkennbar, daß die üblichen komplementären Treiberschaltungen als Kurvenformgenerator für Ausgangssignale nicht geeignet sind, weil sie in Verbindung mit den angeschlossenen Lastkapazitäten näherungsweise eine exponentielle Auf- oder Entladung bewirken. Der Hauptnachteil der dabei entstehenden Schaltflanke ist, daß der Signalverlauf während des Überganges sehr unterschiedliche Steigungen aufweist. Am Anfang ist die Steiung sehr hoch, wodurch viele Oberwellen erzeugt werden und am Ende ist die Steigung sehr gering, wodurch der Endpegel erst sehr spät erreicht wird. Eine gleichzeitige Beseitigung beider Nachteile ist durch bekannte komplementäre Schaltungen nicht möglich. Um die verschiedenen Toleranzen für die maximal zulässige Übergangzeit der Schaltflanke einzuhalten, wird die komplementäre Treiberschaltung für die ungünstigste Toleranzkombination ausgelegt, so daß die Signalflanken am Anfang viel zu steil sind und damit unerwünschte Oberwellen erzeugen.When using CMOS circuits, the load usually consists of the sum of the input capacitances of the transistor gates to be switched. Typical summation values for the input capacitances to be considered are between 5 pF and several 100 pF. Even if the entire range of values does not usually have to be covered, it is immediately apparent that the usual complementary driver circuits are not suitable as waveform generator for output signals because they are used in conjunction with the connected Load capacitances cause approximately an exponential charge or discharge. The main disadvantage of the resulting switching edge is that the signal during the transition has very different slopes. At the beginning, the pitch is very high, creating many harmonics, and at the end, the pitch is very low, making the final level very late. A simultaneous elimination of both disadvantages is not possible by known complementary circuits. In order to comply with the various tolerances for the maximum permissible transition time of the switching edge, the complementary driver circuit is designed for the most unfavorable tolerance combination, so that the signal edges at the beginning are much too steep and thus produce unwanted harmonics.

Es gibt auch andere Fälle, wo die Form der Schaltflanken zu beachten ist, beispielsweise wenn bei auf- und absteigenden Flanken von Digitalsignalen die jeweiligen Schaltschwellen zu bestimmten Zeitpunkten erreicht werden sollen. Dies ist beispielsweise bei der Forderung nach Überlappung oder Nichtüberlappung wichtig. Bei anderen Digitalsignalen, bei denen beispielsweise nur eine Schaltflanke wichtig ist, ist nur die Form und Dauer dieser Schaltflanke von Interesse. Die Form und Dauer der zweiten Schaltflanke ist für die Betrachtung von Störungen unwesentlich, wenn sie relativ zur ersten Schaltflanke flach verläuft. Wieder gibt es andere Signale, deren Flanken möglichst trapezförmig oder symmetrisch sein sollen.There are also other cases where the shape of the switching edges must be taken into account, for example, when rising and falling edges of digital signals, the respective switching thresholds should be reached at certain times. This is important, for example, in the demand for overlap or non-overlap. For other digital signals in which, for example, only one switching edge is important, only the shape and duration of this switching edge of interest. The shape and duration of the second switching edge is immaterial to the consideration of disturbances when it is flat relative to the first switching edge. Again, there are other signals whose edges should be as trapezoidal or symmetrical as possible.

Das Problem der hochfrequenten elektromagnetischen Abstrahlung von Signal-,Versorgungs- und Taktleitungen tritt mit der Komplexität von monolithisch integrierten Schaltungen, der zunehmenden Transistoranzahl und der zunehmenden Verarbeitungsgeschwindigkeit immer mehr in den Vordergrund. Angaben hierüber, die sich auf Störungen von anderen Geräten oder auf Eigenstörung beziehen, finden sich oft unter der Kurzbezeichnung EMV (=Elektromagnetische Verträglichkeit). Eigenstörungen können beispielsweise auftreten, wenn außer digitalen auch analoge Schaltungsteile in der jeweiligen Schaltung vorhanden sind und dort eine Signalverfälschung durch die Überlagerung der analogen Signale mit eingestreuten digitalen Signalen stattfindet.The problem of high-frequency electromagnetic radiation of signal, supply and clock lines is increasingly coming to the fore with the complexity of monolithic integrated circuits, the increasing number of transistors and the increasing processing speed. Information about this, referring to interference from other devices or self-interference, often found under the abbreviation EMC (= E lektro m agnetic V tolerability). Self-interference can occur, for example, if apart from digital also analog circuit parts are present in the respective circuit and there occurs a signal corruption by the superimposition of the analog signals with interspersed digital signals.

Wünschenswert ist somit eine Steuerung der jeweiligen Signalformen, insbesondere im Signalflankenbereich.It is therefore desirable to control the respective signal forms, in particular in the signal edge region.

Aus der US 5 268 847 ist ein Kurvenformgenerator bekannt, bei dem die zu synthetisierende Kurvenform über eine Treppenkurve angenähert wird. Die Treppenkurve wird durch das Einschalten von Schalttransistoren gemäß eines vorgegebenen Musters von Steuersignalen erreicht, die aus einem Taktsignal mittels eines Zählers und eines daran gekoppelten Dekodierers gewonnen werden. Das Muster der Steuersignale wird entsprechend der Lastkapazität vorher berechnet um die Beschaltung des Dekodierers und der Schalttransistoren festzulegen.From US 5,268,847 a waveform generator is known in which the waveform to be synthesized is approximated via a staircase curve. The staircase curve is achieved by switching on switching transistors according to a predetermined pattern of control signals obtained from a clock signal by means of a counter and a decoder coupled thereto. The pattern of the control signals is previously calculated according to the load capacitance to determine the wiring of the decoder and the switching transistors.

Es ist Aufgabe der Erfindung, einen Kurvenformgenerator zu schaffen, der eine flexiblere Anpassung an eine kapazitive Last ermöglicht.It is an object of the invention to provide a waveform generator which allows a more flexible adaptation to a capacitive load.

Diese Aufgabe wird gelöst durch einen Kurvenformgenerator mit den Merkmalen des Anspruchs 1.This object is achieved by a waveform generator having the features of claim 1.

Der Hauptvorteil der Erfindung besteht darin, daß die Schaltflanke in verschiedene Zeitbereiche aufgeteilt ist, deren jeweilige Flankensteilheiten in Grenzen unabhängig voneinander einstellbar sind. Durch eine Punktspiegelung der Signalform an einem Mittenwert der Signalflanke werden Frequenzen bei der doppelten, vierfachen, sechsfachen usw. Frequenz der Signalgrundfrequenz reduziert. Durch eine sinusförmige Ausbildung der Schaltflanken läßt sich über die reduzierte Amplitude der Oberwellen die elektromagnetische Abstrahlung auf ein Minimum bringen. Dies gilt sowohl für reine Taktsignale als auch für digitale Signale und betrifft Takt-, Steuer-, Daten- oder Versorgungsleitungen. Zur Vereinfachung wird im nachfolgenden Text statt Takt-, Steuer- oder Datensignal meist nur "Signal" angegeben.The main advantage of the invention is that the switching edge is subdivided into different time ranges whose respective edge steepnesses are adjustable within limits independently of each other. Pointing the waveform to a center of the signal edge reduces frequencies at twice, four times, six times, etc. the frequency of the fundamental signal frequency. By a sinusoidal design of the switching edges can be on the reduced amplitude of the harmonics bring the electromagnetic radiation to a minimum. This applies to both pure clock signals and digital signals and relates to clock, control, data or supply lines. For the sake of simplicity, in the text which follows, instead of the clock, control or data signal, only "signal" is usually indicated.

Eine feinstufige Einstellung der Steilheit ohne großen Flächenaufwand wird mit der Zu- und/oder Abschaltung von gewichteten Schalttransistoren erreicht, wenn die gewichteten Transistoren gruppenweise schaltbar sind. Die Gewichtung der Stromergiebigkeit erfolgt bei Bipolartransistoren über die Emitterfläche oder bei CMOS-Transistoren über das Breiten-zu-Längenverhältnis (=W/L) der jeweiligen Gatezone. Die Gewichtungsstaffelung über Zweierpotenzen erlaubt die digitale Auswahl der Gruppenmitglieder oder ihre Ansteuerung mittels Binärzahlen. Die Einstellung der Gewichtung über die Parallelschaltung gleicher Transistoren ist zwar genauer, aber der Flächenaufwand ist größer.A fine adjustment of the steepness without large area expenditure is achieved with the connection and / or disconnection of weighted switching transistors, when the weighted transistors are groupwise switchable. The weighting of the current yield takes place in the case of bipolar transistors via the emitter surface or, in the case of CMOS transistors, via the width-to-length ratio (= W / L) of the respective gate zone. The weight graduation over powers of two allows the digital selection of the group members or their control by means of binary numbers. Although the setting of the weighting via the parallel connection of the same transistors is more accurate, the area required is greater.

Eine Erhöhung der Flexibilität des Kurvenformgenerators wird erreicht, wenn die Frequenz des Taktsignals nicht festgelegt ist, sonden sich in Grenzen ändern kann oder einstellbar ist. Dies bewirkt eine erste Regelschaltung, die die Verzögerungszeiten der verzögerten Taktsignale regelt. Die Regelung erfolgt bezüglich der jeweiligen Bezugsphase und Frequenz des Taktsignals. Derartige Regelschaltungen sind bekannt, sie verwenden zur Bildung der einzelen Verzögerungszeiten Verzögerungsketten, deren Gesamt- oder Teilverzögerungszeit mittels einer Phasenregelschleife an das jeweilige Taktsignal gekoppelt ist. Ein ausführliches Beispiel hierfür ist in EP 0 116 669 A (intern: C-DIT-1179EP) beschrieben. Die an einen beliebigen Takt ankoppelbare Ausgestaltung ist dann von Vorteil, wenn in der jeweiligen Schaltung der Takt nicht als Systemtakt fest vorliegt, sondern variabel oder noch nicht bekannt ist. Diese Ausführung eignet sich auch als genereller Auslegebaustein in einer Programmbibliothek, weil innerhalb weiter Grenzen bei der Schaltungsauslegung keine Frequenzanpassung erforderlich ist.An increase in the flexibility of the waveform generator is achieved when the frequency of the clock signal is not fixed, but may change within limits or be adjustable. This causes a first control circuit which controls the delay times of the delayed clock signals. The regulation takes place with respect to the respective reference phase and frequency of the clock signal. Such control circuits are known, they use to form the individual delay times delay chains whose total or partial delay time is coupled by means of a phase locked loop to the respective clock signal. A detailed example of this is described in EP 0 116 669 A (internally: C-DIT-1179EP). The design which can be coupled to an arbitrary clock is advantageous if in the respective circuit the clock is not fixed as a system clock but is variable or not yet known. This design is also suitable as a general Auslegebaustein in a program library, because within wide limits in the circuit design no frequency adjustment is required.

Schließlich kann mittels eines zweiten Regelkreises, der vom ersten Regelkreis unabhängig ist, eine weitere Verbesserung in der Flexibilität des Kurvenformgenerators erreicht werden, indem die Stromergiebigkeit der Schalttransistoren von der jeweiligen Last abhängig gemacht wird. Die Änderung der Stromergiebigkeit erfolgt am einfachsten durch das Zu- oder Abschalten von Schalttransistoren oder durch eine andere Gruppenauswahl. Die erforderliche Steuerung übernimmt eine zweite Regelschaltung, die mittels einer Spannungsvergleichsschaltung während der Schaltflanke einen momentanen Spannungswert (= Istwert) mit einem Sollwert vergleicht und aus dem Vergleich des Istwertes mit dem Sollwert das entsprechende Steuersignal bildet, das auch ein Auswahlsignal sein kann. Mit dem Auswahlsignal wird unter Wahrung der Stromergiebigkeitsverhältnisse die Gewichtung der zugeschalteten Schalttransistoren gemeinsam erhöht oder erniedrigt, bis die Abweichung von Soll- und Istwert wieder ausreichend klein geworden ist. Als Sollwerte eignen sich beispielsweise die Mittenpegel der positiven und negativen Schaltflanke. Je nach der Lage der Abweichung wird ein Auf-und-Abwärtszähler angesteuert, dessen jeweiliger Zählerinhalt mittels einer Ansteuerlogik den Gewichtungswert anpaßt.Finally, by means of a second control circuit, which is independent of the first control circuit, a further improvement in the flexibility of the waveform generator can be achieved by making the current yield of the switching transistors dependent on the respective load. The change of the current yield is most easily done by switching on or off of switching transistors or by another group selection. The required control takes over a second control circuit which compares a current voltage value (= actual value) with a desired value by means of a voltage comparison circuit during the switching edge and forms the corresponding control signal from the comparison of the actual value with the desired value, which can also be a selection signal. With the selection signal, the weighting of the switched switching transistors is increased or decreased together, while maintaining the Stromergiebigkeitsverhältnisse, until the deviation of the setpoint and actual value has become sufficiently small again. As setpoints, for example, are the Center level of the positive and negative switching edge. Depending on the position of the deviation, an up-and-down counter is activated, whose respective counter content adapts the weighting value by means of a control logic.

Mit einem sinusförmigen Verlauf der Schaltflanke erreicht man bei Takt-, Steuer oder Datensignalen die geringste Oberwellenanzahl. Ein derartiger Flankenverlauf läßt sich mit recht guter Näherung nachbilden, wie später ein Ausführungsbeispiel zeigt. Wenn bei Taktsignalen die beiden sinusförmigen Flanken einer halben Taktperiode entsprechen, dann hat man aus einem Rechtecktsignal ein Sinussignal gebildet, das im Idealfall keinerlei Oberwellen enthält. Ein Nachteil kann die kurze Verweildauer im oberen oder unteren Pegelbereich sein. Diese Zeiten lassen sich vergrößern, wenn mittels des Kurvenformgenerators die Flanken kürzer als eine halbe Taktperiode eingestellt werden. Für Datensignale, die in der Regel zwei oder mehr Taktperioden umfassen, wird die sinusförmige Flankendauer länger als eine halbe Taktperiode gewählt. Über eineTaktperiode geht man zweckmäßigerweise nicht hinaus, weil dann der zusätzliche Effekt bezüglich der Störstrahlung vernachlässigbar ist, die Nachteile durch die verzögerte Datenübernahme jedoch zunehmen. Ein Dehnung der Flanken bei Datensignalen über einige Taktperioden kann jedoch in den Fällen angebracht sein, bei denen die Taktrate aus beliebigen Gründen wesentlich höher als die Datenrate ist.With a sinusoidal curve of the switching edge, the lowest harmonic number is reached for clock, control or data signals. Such an edge profile can be simulated with a fairly good approximation, as an embodiment shows later. If, in the case of clock signals, the two sinusoidal edges correspond to half a clock period, then a sine signal has been formed from a rectangular signal which ideally contains no harmonics. A disadvantage can be the short residence time in the upper or lower level range. These times can be increased if the edges are set shorter than half a clock period by means of the waveform generator. For data signals, which typically include two or more clock periods, the sinusoidal edge duration is chosen to be longer than half a clock period. It is expedient not to go beyond one clock period, because then the additional effect with regard to the interference radiation is negligible, but the disadvantages due to the delayed data transfer increase. However, extending the edges of data signals over a few clock periods may be appropriate in those cases where the clock rate is significantly higher than the data rate for any reason.

Durch den Kurvenformgenerator lassen sich auch relativ komplizierte Signalformen einstellen, die sogar einer Frequenzverdoppelung oder Frequenzvervielfachung eines Taktsignals entsprechen können. Bei der Frequenzverdoppelung wird innerhalb einer einzigen Taktperiode über die Steuerung der verzögerten Taktsignale mittels zweier Anstiegs- und zweier Abstiegsflanken ein Doppelimpuls mit vorgegebenen Flanken erzeugt.By the waveform generator can be set even relatively complicated waveforms that can even correspond to a frequency doubling or frequency multiplication of a clock signal. In the frequency doubling, a double pulse with predetermined edges is generated within a single clock period via the control of the delayed clock signals by means of two rising and two falling edges.

Zur Bildung von definiert an- und absteigenden Schaltflanken sind komplementäre Schalttransistoren erforderlich, deren Ausgangsströme in dem erwähnten Ausgangsknoten summiert sind. Ein derartiger Kurvenformgenerator, dessen komplementäre Schalttransistoren durch verzögerte Taktsignale angesteuert sind, kann eine übliche, aus einem komplementären Transistorpaar bestehende Treiberschaltung mit Vorteil ersetzen.For the formation of defined rising and falling switching edges complementary switching transistors are required whose output currents are summed in said output node. Such a waveform generator, the complementary switching transistors are driven by delayed clock signals, can replace a conventional, consisting of a complementary transistor pair driver circuit with advantage.

Die Erfindung und vorteilhafte Ausgestaltungen werden nun anhand der Figuren der Zeichnung näher erläutert:

Fig. 1
zeigt im Zeitdiagramm ein übliches Takt- oder Datensignal,
Fig. 2
zeigt im Zeitdiagramm ein Takt- oder Datensignal mit sinusförmigen Flanken,
Fig. 3
gibt in Tabellenform ein Beispiel für eine zeitabhängige Gewichtung von n- und p-Kanal-Schalttransistoren bei sinusförmigem Flankenverlauf,
Fig. 4
zeigt schematisch die Schaltung eines bevorzugtes Ausführungsbeispiels des Kurvenformgenerators,
Fig. 5
zeigt schematisch ein Teil der zugehörigen Ansteuerlogik und
Fig. 6
zeigt in Tabellenform ein Beispiel für eine zeit- und lastabhängige Gewichtung über die Kanalweiten von n- und p-Kanal-Schalttransistoren.
The invention and advantageous embodiments will now be explained in more detail with reference to the figures of the drawing:
Fig. 1
shows in the time diagram a usual clock or data signal,
Fig. 2
shows in the time diagram a clock or data signal with sinusoidal edges,
Fig. 3
gives in table form an example of a time-dependent weighting of n- and p-channel switching transistors with sinusoidal edge characteristic,
Fig. 4
Fig. 12 schematically shows the circuit of a preferred embodiment of the waveform generator;
Fig. 5
schematically shows a part of the associated drive logic and
Fig. 6
shows in tabular form an example of a time and load dependent weighting across the channel widths of n- and p-channel switching transistors.

Fig. 1 zeigt im Zeitdiagramm den eingangsseitigen Verlauf eines Takt- oder Datensignals c' bzw. d' und den etwa exponentiellen ausgangsseitigen Verlauf des Takt- oder Datensignals c bzw d infolge der zu treibenden Lastkapazität. Mittels einer ersten und zweiten Schaltschwelle s1, s2 werden logische Zustandsbereiche für das Signal c, d definiert. Unterhalb der Schwelle s1 liegt die logische "0" und oberhalb der Schwelle s2 die logische "1". Die Lage der Schaltschwellen s1, s2 und der zugehörigen Schaltzeitpunkte ts1, ts2, ts2*, ts1* sind für die Signalverarbeitung und die Störsicherheit wichtig.Fig. 1 shows in the timing diagram the input side course of a clock or data signal c 'or d' and the approximately exponential output side course of the clock or data signal c or d due to the load capacity to be driven. By means of a first and second switching threshold s1, s2 logic state areas for the signal c, d are defined. Below the threshold s1, the logical "0" and above the threshold s2 is the logical "1". The position of the switching thresholds s1, s2 and the associated switching times ts1, ts2, ts2 *, ts1 * are important for signal processing and interference immunity.

Die schematische Darstellung von Fig. 1 verdeutlicht, daß mit zunehmenden Taktraten und Verarbeitungsgeschwindigkeiten die Dauer der Signalübergänge gegenüber der Periodendauer T nicht mehr vernachlässigbar sind. Ab dem Zeitpunkt t1 beginnt die positive Signalflanke mit einer recht großen Steigung. Die erste Schwelle s1 wird zum Zeitpunkt ts1 überschritten, danach nimmt die Steigung deutlich ab. Die zweite Schwelle s2 wird zum Zeitpunkt ts2 überschritten. Die zugehörigen Signalpegel sind S1 und S2. Schließlich nähert sich das Signal c, d mit immer geringer werdender Steigung dem Maximalwert max. Die negative Flanke beginnt mit dem Zeitpunkt t2. Die Schaltschwellen s2 bzw. s1 werden zu den Zeitpunkten ts2* bzw. ts1* überschritten, die zugehörigen Signalwerte sind S2* bzw. S1*. Schließlich beginnt beim Zeitpunkt t3 die positive Flanke wieder von neuem.The schematic representation of Fig. 1 illustrates that with increasing clock rates and processing speeds, the duration of the signal transitions with respect to the period T are no longer negligible. From time t1, the positive signal edge begins with a fairly large slope. The first threshold s1 is exceeded at time ts1, after which the slope decreases significantly. The second threshold s2 is exceeded at time ts2. The associated signal levels are S1 and S2. Finally, the signal c, d approaches the maximum value max with an ever decreasing slope. The negative edge starts at time t2. The switching thresholds s2 and s1 are exceeded at the times ts2 * and ts1 *, respectively Signal values are S2 * or S1 *. Finally, at time t3, the positive edge starts again.

Die steilen Signalflanken zu den Zeitpunkten ts1, ts2* erzeugen durch die angeschlossene, jedoch nicht dargestellte Lastkapazität hohe Lade- bzw. Entladeströme. Fließen diese über Leitungen, dann erzeugen sie eine elektromagnetische Störstrahlung. Als störende Leitungen können hierbei schon Versorgungsleitungen, kurze Verbindungen zu anderen Schaltungen oder selbst Verbindungen zu Abblockeinrichtungen wirksam werden. Die Unsymmetrie innerhalb der Schaltflanke bewirkt zudem, daß bereits Störfrequenzen mit der doppelten Takt- oder Datenrate gebildet werden. Die in analoge Schaltungsteile eingekoppelten Störungen liegen damit oft auch dicht beim Nutzsignal und lassen sich später nur durch einen hohen Filteraufwand beseitigen.The steep signal edges at the times ts1, ts2 * generate high charging or discharging currents due to the connected, but not shown load capacity. If these flow via lines, they generate electromagnetic interference radiation. As disturbing lines here already supply lines, short connections to other circuits or even connections to blocking devices can be effective. The asymmetry within the switching edge also causes that already interference frequencies are formed at twice the clock or data rate. The coupled into analog circuit components disturbances are thus often close to the useful signal and can be eliminated later only by a high filter effort.

In Fig. 2 ist ein Zeitdiagramm eines Taktsignals c und eines Datensignals d dargestellt, deren Signalflanken durch einen Kurvenformgenerator nach der Erfindung ein Verlauf aufgezwungen ist, der von dem exponentiellen Flankenverlauf von Fig. 1 abweicht. Die Flanken entsprechen dabei etwa einem sinusförmigen Verlauf. Im Fall des Taktsignals c wird eine Taktperiode T in zehn gleichlange Einzelschritte aufgeteilt. Die Aufteilung erfolgt über unverzögerte und verzögerte Taktsignale c0 bzw. c1 bis c9, mit derem Zeitraster der Verlauf der an- und absteigenden Signalflanken geändert wird. Der gewünschte Flankenverlauf wird näherungsweise durch die Überlagerung verschiedener Lade- oder Entladekurven gebildet. Die Änderung des Lade- oder Entladevorgangs wird durch die unverzögerten und verzögerten Taktsignale c0 bzw. c1 bis c9 gesteuert, ferner durch ein erstes oder zweites Sperrsignal sp0, sp1, die den vorausgehenden Lade- oder Entladevorgang beenden. In Fig. 2 wird mittels des ersten Sperrsignals sp0 der vorausgehende Ladevorgang abgebrochen, weil die negative Signalflanke zum Zeitpunkt t0 beginnt. Mittels des zweiten Sperrsignals sp1 zum Zeitpunkt t5 wird der vorausgehende Entladevorgang zwischen den Zeitpunkten t0 bis t4 beendet, weil zu diesem Zeitpunkt die positive Taktflanke beginnt. Diese wird zum Zeitpunkt t10 bzw. t0 durch das erste Sperrsignal sp0 wieder beendet. Je feiner die Schrittweite wird, desto besser wird die Annäherung an den gewünschten Signalverlauf.FIG. 2 shows a timing diagram of a clock signal c and a data signal d whose signal edges are imposed by a waveform generator according to the invention on a course that deviates from the exponential edge profile of FIG. The flanks correspond approximately to a sinusoidal course. In the case of the clock signal c, a clock period T is divided into ten equal individual steps. The division takes place via undelayed and delayed clock signals c0 and c1 to c9, with the time frame the course of the rising and falling signal edges is changed. The desired edge profile is formed approximately by the superimposition of different charge or discharge curves. The change of the charging or discharging operation is controlled by the undelayed and delayed clock signals c0 and c1 to c9, respectively, by a first or second inhibiting signal sp0, sp1 terminating the preceding charging or discharging operation. In FIG. 2, the preceding charging process is aborted by means of the first blocking signal sp0 because the negative signal edge starts at the instant t0. By means of the second blocking signal sp1 at the time t5, the preceding discharging process between the times t0 to t4 is ended because the positive clock edge begins at this time. This is terminated at time t10 or t0 by the first lock signal sp0 again. The finer the increment, the better the approximation to the desired signal curve.

Fig. 2 zeigt als Beispiel auch den sinusförmigen Flankenverlauf bei Datensignalen d, die dann einige Zeit den jeweiligen logischen Zustand "1" oder "0" beibehalten. Die negative Datenflanke des Beispiels von Fig. 2 liegt in dem Zeitintervall t0 bis t5, danach bleibt der Datenpegel bis zum Zeitpunkt t10 stabil, ab dem dann die positive Flanke beginnt, die zum Zeitpunkt t15 abgeschlossen ist. Die Datenrate ist in diesem Beispiel genauso groß wie die Taktrate. Wenn die Datenrate kleiner/gleich der Taktrate ist, dann kann entweder der Verlauf der Datenflanken flacher als der Verlauf der Taktflanken ausgebildet werden oder bei gleicher Flankenausbildung wird die Verweildauer im oberen oder unteren Logikzustand entsprechend größer.As an example, FIG. 2 also shows the sinusoidal edge profile in the case of data signals d, which then maintain the respective logic state "1" or "0" for some time. The negative data edge of the example of FIG. 2 lies in the time interval t0 to t5, after which the data level remains stable until time t10, at which point the positive edge begins, which is completed at time t15. The data rate in this example is the same as the clock rate. If the data rate is less than or equal to the clock rate, then either the course of the data edges can be made flatter than the course of the clock edges or with the same edge formation, the dwell time in the upper or lower logic state is correspondingly larger.

Das Zeitdiagramm von Fig. 2 zeigt einen gewünschten Signalverlauf unter der Annahme, daß mindestens in den mit kleinen Kreisen dargestellten Signalwerten die idealen Signalwerte erreicht werden und der Verlauf dazwischen möglichst gleichförmig erfolgt. Im Falle einer sinusförmigen Flankenausbildung kann dies durch die zeitliche Überlagerung von Ent- bzw. Aufladekurven erreicht werden. Bei CMOS-Schaltungen erfolgt die Aufladung der kapazitiven Last mittels p-Kanal-Transistoren und die Entladung mittels n-Kanal-Transistoren, die durch die unverzögerten und verzögerten Taktsignale c0 bzw. c1 bis c9 aktiviert werden. Für ein Taktsignal mit sinusförmigen Taktflanken, deren Dauer einer halben Taktperiode entspricht, liefert die Tabelle von Fig. 3 die zugehörige Transistorgrößen. Es ist ferner angenommen, daß die Taktperiode T in dreißig Zeitintervalle aufgeteilt ist, die durch die äquidistanten Zeitpunkte t0 bis t29 definiert sind. Über ein Schaltungs-Simulationsprogramm können beispielsweise auf einfache Weise empirisch die Größen der zu den einzelnen Zeitpunkten t0 bis t29 aktiven Schalttransistoren ermittelt werden. Da die Transistor- und Schaltungsmodelle in den Simulationsprogrammen sehr genau sind, können die Ergebnisse ohne weiteres in das Layout übernommen werden.The timing diagram of Fig. 2 shows a desired waveform under the assumption that at least in the signal values shown with small circles, the ideal signal values are achieved and the course therebetween is as uniform as possible. In the case of a sinusoidal flank formation this can be achieved by the temporal superimposition of discharge or charging curves. In CMOS circuits, the capacitive load is charged by means of p-channel transistors and the discharge by means of n-channel transistors, which are activated by the instantaneous and delayed clock signals c0 and c1 to c9. For a clock signal with sinusoidal clock edges whose duration corresponds to half a clock period, the table of FIG. 3 provides the associated transistor sizes. It is further assumed that the clock period T is divided into thirty time intervals defined by the equidistant timings t0 to t29. Via a circuit simulation program, for example, the variables of the switching transistors active at the individual times t0 to t29 can be determined empirically in a simple manner. Since the transistor and circuit models in the simulation programs are very accurate, the results can be easily incorporated into the layout.

Die Tabelle von Fig. 3 zeigt das Ergebnis einer derartigen Simulation. Die Größe der erforderlichen Schalttransistoren ist im Zeitintervall von t0 bis t15 für die Abstiegsflanke und im Zeitintervall t15 bis t30 (= t0) für die Anstiegsflanke in Einheitswerten "N" bzw. "P" angegeben, die die Größe der zugehörigen n- bzw. p-Kanal-Transistoren zur Erreichung eines sinusförmigen Flankenverlaufs definieren. Für gewisse Zeitintervalle bleiben die Größen konstant. Dies ergibt sich auch anschaulich aus dem Flankenverlauf von Fig. 1. Zu Beginn der Auf- oder Entladung sind sehr kleine Schalttransistoren erforderlich, weil die Spannungsdifferenz zwischen Taktsignal und Kondensatorspannung anfangs groß ist. Wenn der Lade- oder Entladevorgang fast beendet ist, dann ist die Spannungsdifferenz klein und die Anhebung der Flankensteilheit erfodert in diesem Bereich große Schalttransistoren. Als sehr effektives Kriterium bei der Simulation erweist sich das jeweils rechnerisch ermittelte Signalspektrum, das Änderungen der Gewichtung im Feinbereich erfassen kann. Die groben Änderungen ergeben sich aus einem einfachen Vergleich der Soll- und Istspannungen.The table of Fig. 3 shows the result of such a simulation. The size of the required switching transistors is given in the time interval from t0 to t15 for the falling edge and in the time interval t15 to t30 (= t0) for the rising edge in unit values "N" and "P", respectively, the size of the associated n and p -Channel transistors to achieve define a sinusoidal edge profile. For certain time intervals, the quantities remain constant. This is also apparent from the edge profile of Fig. 1. At the beginning of charging or discharging very small switching transistors are required because the voltage difference between the clock signal and the capacitor voltage is initially large. When the charging or discharging process is almost completed, the voltage difference is small, and the increase in the slew rate requires large switching transistors in this area. A very effective criterion for the simulation is the computationally determined signal spectrum, which can detect changes in the weighting in the fine range. The gross changes result from a simple comparison of the setpoint and actual voltages.

In Fig. 3 sind zum Zeitpunkt t0 und t15 die anfänglichen Größen der n- bzw. p-Kanal-Transistoren dargestellt, wobei als Einheitswert oder Bezugsgrößen "N" bzw. "P" für n-bzw. p-Kanal-Einheitstransistoren mit gleichen Stromergiebigkeiten stehen. Zum Zeitpunkt t1 werden sechs dieser Einheitstransistoren N hinzugeschaltet. Zum Zeitpunkt t2 weitere neun Einheitstransistoren N und zum Zeitpunkt t3 weitere zwölf. Bei den Zeitpunkten t4 bis t7 werden keine weiteren Transistoren zugeschaltet, dies entspricht der Angabe 0N. Zum Zeitpunkt t8 erhöht sich die Anzahl der eingeschalteten n-Kanal-Transistoren um zehn Einheitstransistoren N, zum Zeitpunkt t9 um weitere zwölf, zum Zeitpunkt t10 um vierzehn und schließlich zum Zeitpunkt t11 um sechzehn Einheitstransistoren N. Dieser Wert ändert sich nicht mehr und bleibt konstant für die Zeitpunkte t12 bis t14. Zum Zeitpunkt t15 ist das Ende der Abstiegsflanke erreicht und die Anstiegsflanke beginnt. Das Ende der Abstiegsflanke wird durch Sperren sämtlicher n-Kanal-Transistoren erzwungen, die zwischen den Zeitpunkten t0 bis t15 aktiviert worden sind. Die Abschaltung erfolgt durch das Sperrsignal sp1.In Fig. 3, the initial sizes of the n- or p-channel transistors are shown at time t0 and t15, wherein as a unit value or reference quantities "N" or "P" for n-resp. p-channel unit transistors with the same Stromergiebigkeiten stand. At time t1, six of these unit transistors N are connected. At time t2 another nine unit transistors N and at time t3 another twelve. At the times t4 to t7, no further transistors are connected, this corresponds to the indication 0N. At time t8, the number of n-channel transistors turned on increases by ten unit transistors N, by another twelve at time t9, by fourteen at time t10, and by sixteen unit transistors N at time t11. This value no longer changes and remains constant for the times t12 to t14. At time t15, the end of the descent edge is reached and the rising edge begins. The end of the descent edge is enforced by disabling all n-channel transistors that have been activated between times t0 to t15. The shutdown is effected by the blocking signal sp1.

Die positive Anstiegsflanke zwischen den Zeitpunkten t15 bis t30 wird durch das Hinzuschalten der in Tabelle 3 angegebenen p-Kanal-Transistoren zu den entsprechenden Zeitpunkten erzwungen. Die Tabelle bezieht sich dabei auf die Einheitstransistoren P. Die positive Signalflanke wird zum Zeitpunkt t30 bzw. t0 durch das erste Sperrsignal sp0 beendet, das alle zuvor aktivierten p-Kanal-Transistoren wieder sperrt.The positive rising edge between times t15 to t30 is enforced by adding the p-channel transistors shown in Table 3 at the respective times. The table refers to the unit transistors P. The positive signal edge is terminated at time t30 or t0 by the first blocking signal sp0, which blocks all previously activated p-channel transistors again.

Die Simulation der Transistorgrößen von Fig. 3 geht von einer beliebigen Lastkapazität aus, die als Bezugskapazität für die Simulation dann aber nicht mehr geändert werden darf. Wenn die Lastkapazität doppelt so groß ist, dann sind die Einheitstransistoren N, P ebenfalls zu verdoppeln, ansonsten funktioniert die Näherung nicht. Selbstverständlich können die Einheitstransistoren N und P für eine vorgegebene Lastkapazität größer oder kleiner gewählt werden, wenn der vorausgehende Faktor entsprechend angepaßt wird, so daß das Produkt (z.B. 12xN) aus Multiplikationsfaktor und dem Bezugswert des Einheitstransistors N bei dem jeweiligen Zeitpunkt ti konstant bleibt.The simulation of the transistor sizes of FIG. 3 is based on any load capacitance, which, however, may no longer be changed as a reference capacitance for the simulation. If the load capacitance is twice as large, then the unit transistors N, P should also be doubled, otherwise the approximation will not work. Of course, the unit transistors N and P may be made larger or smaller for a given load capacitance if the preceding factor is adjusted accordingly, so that the product (e.g., 12xN) of multiplication factor and reference value of the unit transistor N remains constant at the respective time ti.

Eine Anpassung an unterschiedliche Lastkapazitäten bei festen Einheitsgrößen N, P kann somit auch über die jeweiligen Multiplikationsfakoren erreicht werden, die dann als Gewichtungsfaktoren dienen. In jedem Fall besteht eine direkte Proportionalität zwischen dem jeweiligen Gewichtungsfaktor und der jeweiligen Größe der kapazitiven Last. Unterscheiden sich die kapazitiven Lasten durch einen festen Faktor G, dann unterscheiden sich auch die zugehörigen Gewichtungsfaktoren durch den gleichen Faktor G. Die proportionale Steuerung sämtlicher Gewichtungsfaktoren durch einen einzigen gemeinsamen Faktor G entspricht der Multiplikation der durch den Kurvenverlauf vorgegebenen Gewichtungsfaktoren mit dem Faktor G. Diese Multiplikation wird bei den üblichen Binärsystemen durch eine Schiebfunktion oder durch eine andere Gruppierung erreicht werden, vgl. hierzu das Ausführungsbeispiel von Fig. 5. Die Gewichtung in der Tabelle von Fig. 3 ist noch etwas grob und entspricht einer ersten Näherung der gewünschten Stromflanken. Die Tabellenwerte können durch das bereits erwähnte Simulationsverfahren verbessert werden. Nach Möglichkeiten ist bei der Näherung und Simulation zu versuchen, die Anzahl der erforderlichen Schaltzeitpunkte möglichst klein zu halten, weil ansonsten der Schaltungsaufwand steigt. Eine gute Lösung hierzu zeigt die Tabelle von Fig. 6.An adaptation to different load capacities with fixed unit sizes N, P can thus also be achieved via the respective multiplication factors, which then serve as weighting factors. In any case, there is a direct proportionality between the respective weighting factor and the respective size of the capacitive load. If the capacitive loads are differentiated by a fixed factor G, the associated weighting factors also differ by the same factor G. The proportional control of all weighting factors by a single common factor G corresponds to the multiplication of the weighting factors given by the curve by the factor G. Multiplication is achieved in the usual binary systems by a shift function or by another grouping, cf. The weighting in the table of FIG. 3 is still somewhat coarse and corresponds to a first approximation of the desired current edges. The table values can be improved by the already mentioned simulation method. As far as possible, the approximation and simulation attempt to keep the number of required switching times as small as possible otherwise the circuit complexity increases. A good solution to this is shown in the table of FIG. 6.

In Fig. 4 ist als Blockschaltbild ein Ausführungsbeispiel für den Kurvenformgenerator nach der Erfindung dargestellt. Eine Verzögerungseinrichtung V erzeugt aus einem eingangsseitigen Taktsignal c' unverzögerte und verzögerte Taktsignale c0 bzw. ci und Sperrsignale spi. Diese Signale steuern eine Ansteuerlogik AL an, die in Abhängigkeit von diesen Signalen Steuersignale für p- und n-Kanal-Schalttransistoren einer Schaltstufe S liefert. Die Ausgangsströme der einzelnen Schalttransistoren werden mittels eines Ausgangsknotens k summiert und dienen als Lade- bzw. Entladestrom +i bzw. -i einer internen oder externen Lastkapazität CL.FIG. 4 shows a block diagram of an exemplary embodiment of the waveform generator according to the invention. A delay device V generates from an input-side clock signal c 'undelayed and delayed clock signals c0 and ci and Blocking signals spi. These signals control a drive logic AL, which supplies control signals for p and n-channel switching transistors of a switching stage S in response to these signals. The output currents of the individual switching transistors are summed by means of an output node k and serve as a charging or discharging current + i or -i of an internal or external load capacitance CL.

Das Taktsignal c' ist entweder mit einem Systemtakt verkoppelt oder stammt aus einem Taktgenerator cg. Die Taktperiode T wird in der Verzögerungseinrichtung V in insbesonders äquidistante Zeitintervalle aufgeteilt, denen jeweils eines der verzögerten Taktsignale ci zugeordnet ist. Um die Verzögerungszeiten exakt an die Taktperiode T zu koppeln, werden die Verzögerungszeiten der einzelnen Elemente in der Verzögerungseinrichtung V mittels einer Verzögerungsregelschleife VL an die Taktperiode T und die Bezugsphase des Taktsignals c' angekoppelt. Wenn der Kurvenformgenerator den Verlauf von Datensignalen d modifizieren soll, dann ist die Ansteuerlogik AL außer mit den unverzögerten und verzögerten Taktsignalen c0 bis ci und den Sperrsignalen spi eingangsseitig mit dem Datensignal d' aus einer Datenquelle D gespeist. Da das Datensignal d' mit dem Taktsignal c' verkoppelt ist, wird die Schaltflanke nach wie vor von dem Taktsignal c' gesteuert, wobei das Datensignal d' lediglich die Auswahl einer positiven oder negativen Flanke bewirkt oder den vorhandenen Logikzustand des Ausgangssignals d beibehält.The clock signal c 'is either coupled to a system clock or comes from a clock generator cg. The clock period T is divided into the delay device V in particular equidistant time intervals, each of which one of the delayed clock signals ci is assigned. In order to couple the delay times exactly to the clock period T, the delay times of the individual elements in the delay device V are coupled by means of a delay locked loop VL to the clock period T and the reference phase of the clock signal c '. If the waveform generator is to modify the course of data signals d, then the drive logic AL except the undelayed and delayed clock signals c0 to ci and the disable signals spi is fed on the input side with the data signal d 'from a data source D. Since the data signal d 'is coupled to the clock signal c', the switching edge is still controlled by the clock signal c ', wherein the data signal d' only causes the selection of a positive or negative edge or maintains the existing logic state of the output signal d.

Die Schaltstufe S enthält eine p-Schaltstufe SP, in der die p-Kanal-Schalttransistoren zwischen der postiven Spannungsversorgung +U und dem Ausgangsknoten k parallelgeschaltet sind. Jeder Schalttransistor ist dabei separat über eine eigene Steuerleitung von der Ansteuerlogik AL angesteuert. In gleicher Weise enthält die Schaltstufe S eine n-Schaltstufe SN mit n-Kanal- Schalttransistoren, die zwischen dem Ausgangsknoten k und dem Massebezugspunkt parallelgeschaltet sind. Jeder n-Kanal-Schalttransistor ist über eine eigene Steuerleitung mit dem zugehörigen Steuerbereich der Ansteuerlogik AL verbunden. In der p- und n-Schaltstufe SP bzw. SN ist für jeden Schaltzeitpunkt ti eine Transistorgruppe vorhanden, sofern in diesem Schaltzeitpunkt die Größe des resultierenden Schalttransistors zu ändern ist. Für das Tabellenbeispiel von Fig. 3 sind dies bei der negativen sinusförmigen Schaltflanke acht Transistorgruppen, die nacheinander zu den Zeitpunkten t0, t1, t2, t3, t8, t9, t10 und t11 aufeinanderfolgend zugeschaltet werden.The switching stage S contains a p-switching stage SP, in which the p-channel switching transistors between the positive voltage supply + U and the output node k are connected in parallel. Each switching transistor is controlled separately via its own control line of the control logic AL. Similarly, the switching stage S includes an n-switching stage SN with n-channel switching transistors, which are connected in parallel between the output node k and the ground reference point. Each n-channel switching transistor is connected via its own control line to the associated control area of the control logic AL. In the p- and n-switching stage SP and SN, a transistor group is present for each switching time ti, provided that the size of the resulting switching transistor is to be changed in this switching time. For the table example of Fig. 3, these are negative sinusoidal ones Switching edge eight transistor groups, which are successively switched on successively at the times t0, t1, t2, t3, t8, t9, t10 and t11.

Eine Anpassung der Stromergiebigkeit der Schalttransistoren in der Schaltstufe S an die Lastkapazität CL ermöglicht nach dem Ausführungsbeispiel von Fig. 4 eine Gewichtungsregelschleife GR. Hinter der Gewichtungsregelschleife GR steht beispielsweise die Annahme, daß die kapazitive Last CL im Minimalfall einen Wert von 10 pF aufweist. Dies wird als Grundlast bezeichnet. Aus der besprochenen Schaltungssimulation ergeben sich zu den jeweiligen Zeitpunkten ti die Größen der zugehörigen Schalttransistoren, die damit auch als Grundlasttransistoren bezeichnet werden. Soll nun mittels der Gewichtungsregelschleife GR automatisch ein kapazitiver Lastbereich überdeckt werden, der von 10 pF bis zu 100 pF reicht, dann ist die Größe der jeweiligen Schalttransistoren entsprechend anzupassen. Es reicht dabei völlig aus, wenn die Anpassung nicht kontinuierlich sondern in Schritten erfolgt. Stehen für den angegebenen Bereich von 10 pF bis 100 pF fünfzehn Anpassungsstufen zur Verfügung, dann kann die Lastkapazität in Stufen von jeweils 6pF-Schritten angepaßt werden. Diese Auflösung ist völlig ausreichend. Die fünfzehn Stufen lassen sich beispielsweise durch die Kombination von vier Gewichtungsstufen erreichen, wenn diese Zweierpotenzen entsprechen. Die kleinste Gewichtungseinheit entspricht dabei einer Lastkapazität von 6 pF, die zweite Gewichtungsstufe einer Lastkapazität von 12 pF, die dritte Gewichtungsstufe einer Lastkapazität von 24 pF und die vierte Gewichtungsstufe schließlich einer Lastkapazität von 48 pF.An adaptation of the current yield of the switching transistors in the switching stage S to the load capacitance CL according to the embodiment of FIG. 4 allows a weighting control loop GR. For example, the assumption behind the weighting control loop GR is that the capacitive load CL has a value of 10 pF in the minimum case. This is called base load. From the discussed circuit simulation arise at the respective times ti, the sizes of the associated switching transistors, which are thus also referred to as base load transistors. If a capacitive load range, which ranges from 10 pF to 100 pF, is automatically covered by the weighting control loop GR, then the size of the respective switching transistors should be correspondingly adapted. It is completely sufficient if the adjustment is not continuous but in steps. If fifteen adjustment levels are available for the specified range of 10 pF to 100 pF, then the load capacity can be adjusted in increments of 6pF increments. This resolution is completely sufficient. For example, the fifteen levels can be achieved by combining four levels of weighting if these two powers are equal. The smallest weighting unit corresponds to a load capacity of 6 pF, the second weighting stage to a load capacity of 12 pF, the third weighting stage to a load capacity of 24 pF and the fourth weighting stage to a load capacity of 48 pF.

Die Gewichtungsregelschleife GR enthält einen Spannungsvergleicher du, der zu einem bestimmten Flankenzeitpunkt die Spannung sk des Ausgangsknotens k mit einem Referenzwert r1, r2 vergleicht. Als Referenzwert kann der Mittenpegel des ausgangsseitigen Signals c, d dienen. Der Spannungsvergleich kann auch zu anderen Zeitpunkten stattfinden, die durch einen ersten oder zweiten Vergleichstakt cr1, cr2 definiert sind, die entsprechende Referenzsignale r1, r2 aus einem Referenzspannungsgenerator q abrufen. Als Referenzspannungsgenerator q können beispielsweise die Abgriffe eines Spannungsteilers dienen. Ob der Spannungsvergleich bei der auf- oder absteigenden Schaltflanke stattfindet, wird durch die Vergleichstakte cr1, cr2 gesteuert. Das Ausgangssignal des Spannungsvergleichers du ist ein Fehlersignal fu, das einem Gewichtungsregeler rg zugeführt ist. Im einfachsten Fall ist dies ein 4-Bit-Zähler, der durch das Fehlersignal fu jeweils um eine Zählstufe aufwärts oder abwärts geschaltet wird. Das 4-Bit-Ausgangssignal des Zählers ist der Gewichtungswert Gi, der die 15 Anpassungsstufen in der Schaltstufe S setzt.The weighting control loop GR contains a voltage comparator du, which compares the voltage sk of the output node k with a reference value r1, r2 at a specific edge instant. The reference level may be the center level of the output signal c, d. The voltage comparison can also take place at other times, which are defined by a first or second comparison clock cr1, cr2, which retrieve corresponding reference signals r1, r2 from a reference voltage generator q. For example, the taps of a voltage divider can serve as a reference voltage generator q. Whether the voltage comparison takes place at the rising or falling switching edge, is controlled by the comparison clocks cr1, cr2. The output signal of the voltage comparator du is an error signal fu fed to a weighting regulator rg. In the simplest case, this is a 4-bit counter which is switched up or down by one count level by the error signal fu. The 4-bit output of the counter is the weight value Gi, which sets the 15 adjustment stages in the shift stage S.

Die Verzögerungsregelschleife VL vergleicht das unverzögerte Taktsignal c0 mit dem um eine Taktperiode verzögerten Taktsignal cT der Verzögerungseinrichtung V, beispielsweise einer Verzögerungskette, und bildet mittels eines Phasendetektors dp daraus ein Phasenfehlersignal fp. Dieses wird in einem Phasenregler rp, beispielsweise ein PID-Regler (=Proportional, Integral, Differenzial), gefiltert, und bildet ein Steuersignal vp, mit dem die Verzögerungszeiten der Verzögerungskette angepaßt werden.The delay locked loop VL compares the undelayed clock signal c0 with the one clock period delayed clock signal cT of the delay means V, for example, a delay string, and forms therefrom a phase error signal fp by means of a phase detector dp. This is in a phase controller rp, for example, a PID controller (= proportional, integral, differential), filtered, and forms a control signal vp, with which the delay times of the delay chain are adjusted.

In Fig. 5 ist für einen bestimmten Zeitpunkt die Ansteuerlogik AL und die Schaltstufe S ausführlicher dargestellt. Der Schaltzeitpunkt entspricht t18 von Fig. 3. Bis auf den Gewichtungsregler rg, hier ein 4-Bit-Zähler Z (ein Auf-und-Abwärtszähler), ist für jeden Schaltzeitpunkt, in dem sich die Größe der Schalttransistoren ändert, eine derartige Stufe vorhanden. Das verzögerte Taktsignal c18 speist den einen Eingang eines Flip-Flops f, dessen Reset-Eingang R mit dem ersten Sperrsignal sp1 gespeist ist. Der Q-Ausgang Q des Flip-Flops f ist jeweils mit einem Eingang von vier NICHT-UND-Toren u0, u1, u2, u3 (=NAND-Tor) verbunden. Der jeweils andere Eingang der vier Tore ist mit einem Binärstellenausgang des 4-Bit-Zählers Z verbunden. Das Tor u3 ist von der MSB-Stelle des Vier-Bit-Zählers abhängig. In der Wertigkeit folgen die Tore u2, u1 und schließlich u0, das schließlich von der LSB-Stelle abhängig ist. In Abhängigkeit vom Stellenwert steuern die vier Tore u3, u2, u1, u0 zugeordnete Schalttransistoren P3, P2, P1, P0 an. Unabhängig von der Gewichtung wird durch das Flip-Flop f der Grundlasttransistor Pg angesteuert. Alle p-Kanal-Schalttransistoren liegen parallel zwischen dem positiven Versorgungsanschluß +U und dem Ausgangsknoten k, so daß sich die Ströme dort als Ladestrom +i summieren. Das verzögerte Taktsignal c18 setzt das Flip-Flop f, wodurch am Q-Ausgang eine logische "1" anliegt. Wenn das entsprechende Stellensignal aus dem 4-Bit-Binärzähler ebenfalls einer logischen "1" entspricht, dann schaltet das zugehörige NICHT-UND-Tor den angeschlossen p-Kanal-Schalttransistor ein. Der Q-Ausgang des Flip-Flops f verharrt so lange im logischen "1"- Zustand bis am Reset-Eingang R das Sperrsignal sp1 auftritt, das den Q-Ausgang in den logischen "0"-Zustand zurücksetzt, wodurch alle NICHT-UND-Tore u0 bis u3 wieder in den Sperrzustand gebracht und damit die zugeordneten Schaltransistoren P0 bis P3 ebenfalls gesperrt werden. Der Grundlasttransistor pg wird über einen Inverter in gesperrt, dessen Eingang ebenfalls am Flipflop-Ausgang Q liegt.In Fig. 5, the drive logic AL and the switching stage S is shown in more detail for a certain time. The switching time corresponds to t18 of Fig. 3. Except for the weighting controller rg, here a 4-bit counter Z (a count-up and down counter), there is such a step for each switching time in which the size of the switching transistors changes , The delayed clock signal c18 feeds the one input of a flip-flop f whose reset input R is supplied with the first blocking signal sp1. The Q output Q of the flip-flop f is in each case connected to an input of four NAND gates u0, u1, u2, u3 (= NAND gate). The other input of the four gates is connected to a binary digit output of the 4-bit counter Z. Gate u3 depends on the MSB location of the four-bit counter. The valency is followed by the gates u2, u1 and finally u0, which is finally dependent on the LSB position. Depending on the position, the four gates u3, u2, u1, u0 control associated switching transistors P3, P2, P1, P0. Independently of the weighting, the base load transistor Pg is activated by the flip-flop f. All p-channel switching transistors are connected in parallel between the positive supply terminal + U and the output node k, so that the currents summed there as a charging current + i. The delayed clock signal c18 sets the flip-flop f, whereby a logical "1" is applied to the Q output. If the corresponding position signal from the 4-bit binary counter also one logical "1", then the associated NAND gate turns on the connected p-channel switching transistor. The Q output of the flip-flop f remains in the logic "1" state until the reset input R, the blocking signal sp1 occurs, which resets the Q output in the logic "0" state, causing all NAND Doors u0 to u3 brought back into the blocking state and thus the associated switching transistors P0 to P3 are also disabled. The base load transistor pg is blocked by an inverter in whose input is also at the flip-flop output Q.

In Fig. 6 ist in Tabellenform ein Beispiel für die zeit- und lastabhängige Gewichtung von p- und n-Kanal-Schalttransistoren bei für einem sinusförmigen Flankenverlauf dargestellt, wobei die Taktperiode T in 20 gleichlange Taktinkremente eingeteilt ist. Bei einer vorgegebenen Kanallänge L von 0,7 Mikrometer für die p- und n-Kanal-Schalttransistoren werden die einzelnen Gewichtungswerte über die Kanalweiten W eingestellt. Diese Kanalweiten W sind in der Tabelle von Fig. 6 in den Zeilen Pg und Ng für eine Grundlast von 10 pF angegeben. Von den 20 Taktzeitpunkten finden nur an 10 Taktzeitpunkten Änderungen bezüglich der Schalttransistoren statt. Die entsprechenden Zeitpunkte ti sind in den beiden Tabellenzeilen ti angegeben. Für die p-Kanal-Schalttransistoren sind dies die Zeitpunkte t0, t1, t2, t4 und t7 und für die n-Kanal-Schalttransistoren die Zeitpunkte t10, t11, t12, t14 und t17. Für die Anpassung der Schalttransistoren an eine beliebige kapazitive Last zwischen 10 pF und 100 pF sind für jeden Taktzeitpunkt ti vier gewichtete Transistoren vorhanden, deren Gewichtungsfaktoren die Zweierpotenzen 20, 21, 22 und 23 aufweisen und damit eine kapazitive Last-Schrittgröße von 6pF ermöglichen. Die Tabelle von Fig. 6 zeigt die zugehörigen Kanalweiten, die sich aus den vorgegebenen Gewichtungsfaktoren G0 bis G3 ergeben.FIG. 6 shows in tabular form an example of the time- and load-dependent weighting of p-channel and n-channel switching transistors in the case of a sinusoidal edge characteristic, the clock period T being divided into equal-cycle increments in 20. For a given channel length L of 0.7 microns for the p- and n-channel switching transistors, the individual weighting values are set via the channel widths W. These channel widths W are given in the table of FIG. 6 in lines Pg and Ng for a base load of 10 pF. Of the 20 clock instants, changes in the switching transistors take place only at 10 clock instants. The corresponding times ti are indicated in the two table lines ti. For the p-channel switching transistors, these are the times t0, t1, t2, t4 and t7 and for the n-channel switching transistors, the times t10, t11, t12, t14 and t17. For the adaptation of the switching transistors to any capacitive load between 10 pF and 100 pF four weighted transistors are present for each clock time ti whose weighting factors the powers of two 2 0 , 2 1 , 2 2 and 2 3 and thus have a capacitive load step size of 6pF enable. The table of Fig. 6 shows the associated channel widths resulting from the predetermined weighting factors G0 to G3.

Claims (8)

  1. A waveform generator for an output signal (c, d), comprising a switching stage (S) for forming a defined signal waveform, particularly in the presence of a capacitive load, using switching transistors which are turned on by a predetermined sequence of clock signals, with an output node (k) summing the output currents (+i, -i) of said switching transistors,
    characterized in that the sequence of clock signals comprises undelayed clock signals (c0) and delayed clock signals (ci) which are formed from an applied clock signal (c') by a delay device (V), with the respective delays and/or the selection of the switching transistors, which are controlled by the respective undelayed (c0) or delayed clock signals (ci), being determined by a control circuit (GR) which compares an actual value (sk) of the output signal (c, d) with a desired value (r1, r2) of the output signal (c, d) to form a control signal which corresponds to a weighting factor (Gi).
  2. A waveform generator as claimed in claim 1, characterized in that the switching transistors are weighted in terms of their current yield.
  3. A waveform generator as claimed in claim 1 or 2, characterized in that the switching transistors are controllable by the delayed clock signals (ci) and/or the undelayed clock signals (c0) individually or in groups.
  4. A waveform generator as claimed in claim 1, characterized in that the delay device (V) is coupled to a control circuit (VL) which synchronizes the individual delays with respect to the respective reference phase and frequency of the applied clock signal (c').
  5. A waveform generator as claimed in any one of claims 1 to 4, characterized in that the characteristic of the edges of the output signal (c, d) is approximately sinusoidal.
  6. A waveform generator as claimed in claim 5, characterized in that the duration of the sinusoidal edges of the data output signals (d) is greater than half a clock period.
  7. A waveform generator as claimed in any one of claims 1 to 6, characterized in that the predetermined edge characteristic of the output signal (c, d), particularly an essentially point-mirrored characteristic of the rising and falling edges, is caused by means of first and complementary second switching transistors, respectively, which are switched via a first and a second sequence of undelayed (c0) and delayed clock signals (ci), respectively, and whose output currents (+i, -i) are summed in the output node (k).
  8. A waveform generator as claimed in any one of claims 1 to 7, characterized in that the switching transistors are turned off by associated blocking signals (spi) which are preferably formed synchronously with at least one of the undelayed (c0) and/or delayed clock signals (ci).
EP98122216A 1998-11-23 1998-11-23 Waveform generator Expired - Lifetime EP1004972B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE59813699T DE59813699D1 (en) 1998-11-23 1998-11-23 Waveform generator
EP98122216A EP1004972B1 (en) 1998-11-23 1998-11-23 Waveform generator
US09/448,049 US6300806B1 (en) 1998-11-23 1999-11-23 Signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP98122216A EP1004972B1 (en) 1998-11-23 1998-11-23 Waveform generator

Publications (2)

Publication Number Publication Date
EP1004972A1 EP1004972A1 (en) 2000-05-31
EP1004972B1 true EP1004972B1 (en) 2006-08-23

Family

ID=8233020

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98122216A Expired - Lifetime EP1004972B1 (en) 1998-11-23 1998-11-23 Waveform generator

Country Status (3)

Country Link
US (1) US6300806B1 (en)
EP (1) EP1004972B1 (en)
DE (1) DE59813699D1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380783B1 (en) * 2000-10-13 2002-04-30 Silicon Communications Lab, Inc. Cyclic phase signal generation from a single clock source using current phase interpolation
US6563337B2 (en) * 2001-06-28 2003-05-13 Intel Corporation Driver impedance control mechanism
US6573753B1 (en) * 2001-07-20 2003-06-03 Cypress Semiconductor Corporation Microcontroller input/output nodes with both programmable pull-up and pull-down resistive loads and programmable drive strength
JP3786879B2 (en) * 2002-01-24 2006-06-14 松下電器産業株式会社 Output circuit
US6888388B1 (en) * 2003-05-08 2005-05-03 National Semiconductor Corp. Constant edge rate output driver
DE102004030728A1 (en) * 2004-06-25 2006-01-19 Hella Kgaa Hueck & Co. Interferences and power reducing device for pulse width modulation signal transmission, has dual integrator modifying course to allow continuous transition from signal part to edge and from edge to subsequent part to be temporarily held
US7038513B2 (en) * 2004-06-29 2006-05-02 Intel Corporation Closed-loop independent DLL-controlled rise/fall time control circuit
US7271626B1 (en) * 2004-10-27 2007-09-18 National Semiconductor Corporation Suppression of parasitic ringing at the output of a switched capacitor DC/DC converter
US9547329B2 (en) 2012-06-01 2017-01-17 Igt Digital spread spectrum technique for electromagnetic emission reduction
US8957715B2 (en) * 2012-10-17 2015-02-17 Allegro Microsystems, Llc Output driver having improved electromagnetic compatibility (EMC) and associated methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9152257B2 (en) * 2012-12-28 2015-10-06 Intel Corporation Low swing voltage mode driver
US9928194B2 (en) 2015-11-30 2018-03-27 Allegro Microsystems, Llc Non-linear transmit biasing for a serial bus transmitter
US9621140B1 (en) 2016-01-15 2017-04-11 Allegro Microsystems, Llc Electronic circuit for driving an output current signal and method of driving the output current signal from the electronic circuit to achieve an altered transition of the output current signal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0116669B1 (en) * 1983-02-17 1986-12-10 Deutsche ITT Industries GmbH Delay circuit with an integrated insulated layer field-effect transistor for digital signals
AU2450384A (en) 1983-02-17 1984-08-23 International Standard Electric Corp. Adjustable delay circuit
US4816830A (en) * 1987-09-14 1989-03-28 Cooper James C Waveform shaping apparatus and method
US5268847A (en) * 1990-12-17 1993-12-07 United Technologies Corporation Digital synthesis of waveforms
JP3369775B2 (en) * 1995-03-10 2003-01-20 株式会社東芝 Logic circuit
US5859552A (en) * 1995-10-06 1999-01-12 Lsi Logic Corporation Programmable slew rate control circuit for output buffer
KR100254317B1 (en) * 1997-04-30 2000-09-01 윤종용 Operation cycle adaptive data output buffer

Also Published As

Publication number Publication date
US6300806B1 (en) 2001-10-09
EP1004972A1 (en) 2000-05-31
DE59813699D1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
EP1004972B1 (en) Waveform generator
DE19736898C2 (en) Multi-phase clock generator
DE3878180T2 (en) RECHARGEABLE MULTIVIBRATOR.
DE4342266C2 (en) Clock generator and phase comparator for use in such a clock generator
DE3587141T2 (en) CENTER SWITCHING OF A VOLTAGE CONTROLLED OSCILLATOR.
DE19838096A1 (en) Fractional phase locked loop
DE3632205A1 (en) DATA PROCESSING ARRANGEMENT CONTAINING MULTIPLE PARALLEL WORKING DATA PROCESSING MODULES WITH A MULTIPLE REDUNDANT CLOCK ARRANGEMENT
DE3022746A1 (en) DIGITAL PHASE COMPARATOR CIRCUIT
DE19907937A1 (en) Audio amplifier
DE2337311A1 (en) FREQUENCY SYNTHESIZER
DE2755715C2 (en) Logical circuit
DE19851998A1 (en) Circuit arrangement for generating an output signal
DE10130123A1 (en) Delay control loop for generating complementary clock signals
EP0166749B1 (en) Phase regulation circuit
DE2633471C2 (en) Adjustable circuit arrangement for an electronic clock
EP0460274B1 (en) Phase comparison circuit and method therefor
DE19929801C1 (en) Integrated circuit e.g. for generation of phase-shifted output clock from clock signal
DE102007043340B4 (en) Increase the PWM resolution through modulation
EP1333581B1 (en) Clock signal generator
DE10222873B3 (en) Phase detector for a delay locked loop
DE3218363C2 (en)
DE2735031C3 (en) Phase locked loop
DE3520301A1 (en) Phase comparison procedure
WO2000054408A1 (en) Compensation circuit for driver circuits
DE3786741T2 (en) Digital pulse signal generator and voltage regulator circuit.

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: MICRONAS GMBH

17P Request for examination filed

Effective date: 20001130

AKX Designation fees paid

Free format text: DE FR GB IT NL

17Q First examination report despatched

Effective date: 20050512

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRE;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.SCRIBED TIME-LIMIT

Effective date: 20060823

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REF Corresponds to:

Ref document number: 59813699

Country of ref document: DE

Date of ref document: 20061005

Kind code of ref document: P

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20061002

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20070524

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20091120

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20091112

Year of fee payment: 12

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20091126

Year of fee payment: 12

Ref country code: GB

Payment date: 20091119

Year of fee payment: 12

Ref country code: FR

Payment date: 20091201

Year of fee payment: 12

REG Reference to a national code

Ref country code: NL

Ref legal event code: V1

Effective date: 20110601

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20101123

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20110801

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110601

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59813699

Country of ref document: DE

Effective date: 20110601

Ref country code: DE

Ref legal event code: R119

Ref document number: 59813699

Country of ref document: DE

Effective date: 20110531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20101130

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20101123

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20101123