EP0814396A2 - Circuit for generating a voltage reference - Google Patents
Circuit for generating a voltage reference Download PDFInfo
- Publication number
- EP0814396A2 EP0814396A2 EP97109351A EP97109351A EP0814396A2 EP 0814396 A2 EP0814396 A2 EP 0814396A2 EP 97109351 A EP97109351 A EP 97109351A EP 97109351 A EP97109351 A EP 97109351A EP 0814396 A2 EP0814396 A2 EP 0814396A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- transistor
- base
- collector
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
Definitions
- two partial current sources coupled to one another can be used to form the first early-dependent one Current and the second less early-dependent current, which are connected on the one hand to the supply potential and on the other hand to the input circuit or the output circuit of a current mirror, and a third partial current source coupled to the other two partial current sources and connected in parallel with the first current source .
- the node of the output circuit of the current mirror and the second current source can be connected to the input of a current amplifier stage, the output of which is in turn coupled to the base of the ninth transistor.
- an npn transistor T1 is provided, the emitter of which is connected to the reference potential M and the base and collector of which are connected to one another and are coupled via a common resistor R1 to an output terminal U carrying a reference potential.
- the base of an npn transistor T2 is connected to the base and collector of the transistor T1, the emitter of which is coupled to the reference potential M via a resistor R3 and the collector of which is coupled to the output terminal U via a resistor R2.
- the collector of the transistor T6 is also connected to the collector of an npn transistor T7, the emitter of which is connected to the reference potential M via a resistor R4 and the base of which is connected to the output terminal U. Furthermore, the collector-emitter path of the transistor T7 is connected in parallel to the collector-emitter path of an npn transistor T8.
- the base of the transistor T8 is connected to the supply potential V with the interposition of a resistor R8.
- the base of transistor T8 is also connected to the input branch of a current mirror.
- the input branch is formed by an NPN transistor T11, the base and collector of which are connected to one another and to the base of the transistor T8 and whose emitter is connected to the reference potential M with the interposition of a resistor R10.
- the bases of transistors T7 and T8 are also coupled to one another via a resistor R7.
- the separate optimization of the operating voltage suppression both with regard to the bandgap reference potential at the output U and the reference output current at the connection I can be carried out separately by adjusting the emitter area of the transistor T14 in relation to the emitter area of the transistor T13 and by adapting the resistors R17 and R18.
- a smaller resistance value of the two resistors R17 and R18 causes a weaker current feedback, so that the early voltage correction is correspondingly stronger.
- a drop in the output current for example, can also be set if it is necessary to implement a lead.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Schaltungsanordnung zur Erzeugung eines Referenzpotentials mit einem ersten Transistor (T1), dessen Emitter mit einem Bezugspotential (M) verbunden ist und dessen Basis und Kollektor miteinander verschaltet sind, mit einem zweiten Transistor (T2), dessen Basis mit der Basis des ersten Transistors (T1) verbunden ist, mit einem ersten Widerstand (R1), der zwischen den Kollektor des ersten Transistors (T1) und einen Ausgangsanschluß (U) zum Abgreifen des Referenzpotentials geschaltet ist, mit einem zweiten Widerstand (R2), der zwischen den Kollektor des zweiten Transistors (T2) und den Ausgangsanschluß (U) geschaltet ist, mit einem dritten Widerstand (R3), der zwischen den Emitter des zweiten Transistors (T2) und das Bezugspotential (M) geschaltet ist, <IMAGE>Circuit arrangement for generating a reference potential with a first transistor (T1), whose emitter is connected to a reference potential (M) and whose base and collector are connected to one another, with a second transistor (T2), the base of which is connected to the base of the first transistor (T1 ) is connected to a first resistor (R1) connected between the collector of the first transistor (T1) and an output terminal (U) for tapping the reference potential, with a second resistor (R2) connected between the collector of the second transistor (T2) and the output terminal (U) is connected, with a third resistor (R3), which is connected between the emitter of the second transistor (T2) and the reference potential (M), <IMAGE>
Description
Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Referenzpotentials mit einem ersten Transistor, dessen Emitter mit einem Bezugspotential verbunden ist und dessen Basis und Kollektor miteinander verschaltet sind, mit einem zweiten Transistor, dessen Basis mit der Basis des ersten Transistors verbunden ist, mit einem ersten Widerstand, der zwischen den Kollektor des ersten Transistors und einen Ausgangsanschluß zum Abgreifen des Referenzpotentials geschaltet ist, mit einem zweiten Widerstand, der zwischen den Kollektor des zweiten Tranzistors und den Ausgangsanschluß geschaltet ist, mit einem dritten Widerstand, der zwischen den Emitter des zweiten Transistors und das Bezugspotential geschaltet ist, mit einem dritten Transistor, dessen Basis mit dem Kollektor des zweiten Transistors und dessen Emitter mit dem Bezugspotential verbunden ist, mit einem vierten Transistor, dessen Kollektor mit dem Versorgungspotential, dessen Emitter mit dem Ausgangsanschluß und dessen Basis mit dem Kollektor des dritten Transistors verbunden ist, wobei zwischen Basis und Kollektor des vierten Transistors eine erste Stromquelle geschaltet ist.The invention relates to a circuit arrangement for generating a reference potential with a first transistor, whose emitter is connected to a reference potential and whose base and collector are connected to one another, with a second transistor, the base of which is connected to the base of the first transistor, with a first resistor , which is connected between the collector of the first transistor and an output terminal for tapping the reference potential, with a second resistor, which is connected between the collector of the second transistor and the output terminal, with a third resistor, which is connected between the emitter of the second transistor and the Reference potential is connected to a third transistor whose base is connected to the collector of the second transistor and whose emitter is connected to the reference potential, with a fourth transistor whose collector is connected to the supply potential, whose emitter is connected to the output terminal and its Base is connected to the collector of the third transistor, wherein a first current source is connected between the base and collector of the fourth transistor.
Eine derartige, auch Bandgap-Referenzspannungsquelle genannte Schaltungsanordnung ist beispielsweise aus Paul R. Gray, Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, Second Edition 1984, Seiten 293 bis 296 bekannt und wird in einer Vielzahl von integrierten Schaltkreisen zur Versorgung anderer Schaltungsblöcke mit einem temperaturunabhängigen Referenzpotential und/oder mehreren Referenzströmen eingesetzt. In Zukunft wird es darüber hinaus zunehmend wichtiger, daß die integrierten Schaltkreise insbesondere für die Anwendung in batteriebetriebenen Geräten möglichst unabhängig von der Versorgungsspannung arbeiten. Bei jedem mit konstanter Basis-Emitter-Spannung oder konstantem Basisstrom angesteuerten, realen Transistor schwankt aufgrund des Early-Effekts der Kollektorstrom in Abhängigkeit von der Kollektor-Emitter-Spannung, die ihrerseits oft direkt mit der Versorgungsspannung verknüpft ist. Der Early-Effekt ist beispielsweise bei Paul R. Gray, Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, Second Edition 1984, Seiten 17 bis 19 beschrieben. Kritisch ist dieses Problem gerade auch deshalb, da schnelle, moderne Transistoren hinsichtlich des Early-Effekts eher schlechte Eigenschaften aufweisen.Such a circuit arrangement, also called a bandgap reference voltage source, is known, for example, from Paul R. Gray, Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, Second Edition 1984, pages 293 to 296 and is used in a large number of integrated circuits to supply others Circuit blocks with a temperature-independent reference potential and / or several reference currents are used. In the future, it will also become increasingly important that the integrated circuits work as independently of the supply voltage as possible, particularly for use in battery-operated devices. Anyone controlled with a constant base-emitter voltage or constant base current real transistor fluctuates due to the early effect of the collector current as a function of the collector-emitter voltage, which in turn is often directly linked to the supply voltage. The early effect is described, for example, in Paul R. Gray, Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, Second Edition 1984, pages 17 to 19. This problem is particularly critical because fast, modern transistors tend to have poor properties with regard to the early effect.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Erzeugung eines Referenzpotentials anzugeben, bei der der Early-Effekt weitestgehend kompensiert ist.The object of the invention is to provide a circuit arrangement for generating a reference potential, in which the early effect is largely compensated for.
Die Aufgabe wird durch eine Schaltungsanordnung gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.The object is achieved by a circuit arrangement according to
Vorteil der Erfindung ist es, daß eine Early-Kompensation mit geringem schaltungstechnischen Aufwand erzielt wird.The advantage of the invention is that early compensation is achieved with little circuitry complexity.
Dies wird insbesondere dadurch erreicht, daß der ersten Stromquelle eine zweite Stromquelle parallel geschaltet ist, die einen Kompensationsstrom zur Kompensation der Stromschwankungen der ersten Stromquelle erzeugt.This is achieved in particular in that the first current source is connected in parallel with a second current source which generates a compensation current for compensating the current fluctuations of the first current source.
Bei einer Ausgestaltung kann vorgesehen werden, daß der von der zweiten Stromquelle erzeugte Kompensationsstrom gleich der mit einem Faktor multiplizierten Differenz eines ersten Early-abhängigen Stroms und eines zweiten weniger Early-abhängigen Stroms ist.In one embodiment it can be provided that the compensation current generated by the second current source is equal to the difference multiplied by a factor of a first early-dependent current and a second less early-dependent current.
Dabei kann die erste Stromquelle durch einen fünften Transistor gebildet werden, dessen Emitter über einen fünften Widerstand an dem Versorgungspotential angeschlossen ist, dessen Kollektor mit der Basis des vierten Transistors verbunden ist und dessen Basis über einen sechsten Widerstand mit dem Versorgungspotential gekoppelt ist. Des weiteren sind Ansteuermittel vorgesehen, die über dem sechsten Widerstand eine von dem am Anschluß anliegenden Potential abhängige Spannung erzeugen.The first current source can be formed by a fifth transistor, the emitter of which is connected to the supply potential via a fifth resistor, the collector of which is connected to the base of the fourth transistor and the base of which is connected to the Supply potential is coupled. Furthermore, control means are provided which generate a voltage dependent on the potential present at the connection via the sixth resistor.
Eine Ausgestaltung der Erfindung enthält Ansteuermittel mit einem sechsten Transistor, dessen Basis mit der Basis des fünften Transistors und dessen Emitter unter Zwischenschaltung eines siebten Widerstands mit dem Versorgungspotential verbunden ist und mit einem siebten Transistor, dessen Basis an den Ausgangsanschluß, dessen Emitter über einen achten Widerstand an das Bezugspotential und dessen Kollektor an den Kollektor des sechsten Transistors angeschlossen ist. Weiterhin enthalten die Ansteuermittel einen achten Transistor, dessen Kollektor-Emitter-Strecke der Kollektor-Emitter-Strecke des siebten Transistors parallel geschaltet ist und dessen Basis zum einen über einen neunten Widerstand mit dem Versorgungspotential und zum anderen über eine Diodenstrecke und einen zehnten Widerstand in Reihe mit dem Bezugspotential verbunden ist, sowie einen neunten Transistor, dessen Kollektor mit dem Versorgungspotential, dessen Emitter über eine dritte Stromquelle mit dem Bezugspotential und dessen Basis mit dem Kollektor des siebten Transistors gekoppelt ist. Schließlich ist bei den Ansteuermitteln ein zehnter Transistor vorgesehen, dessen Emitter mit der Basis des fünften Transistors, dessen Kollektor mit dem Bezugspotential und dessen Basis mit dem Emitter des neunten Transistors verschaltet ist.An embodiment of the invention contains control means with a sixth transistor, the base of which is connected to the base of the fifth transistor and whose emitter is connected to the supply potential with the interposition of a seventh resistor, and with a seventh transistor whose base is connected to the output terminal and whose emitter is connected via an eighth resistor is connected to the reference potential and its collector is connected to the collector of the sixth transistor. Furthermore, the control means contain an eighth transistor, the collector-emitter path of which is connected in parallel to the collector-emitter path of the seventh transistor, and the base of which is connected in series with the supply potential via a ninth resistor and, in series, via a diode path and a tenth resistor is connected to the reference potential, and a ninth transistor whose collector is coupled to the supply potential, whose emitter is coupled to the reference potential via a third current source and whose base is coupled to the collector of the seventh transistor. Finally, a tenth transistor is provided in the control means, the emitter of which is connected to the base of the fifth transistor, the collector of which is connected to the reference potential and the base of which is connected to the emitter of the ninth transistor.
Bei einer weiteren Ausgestaltung wird die dritte Stromquelle durch einen elften Transistor gebildet, dessen Emitter über einen elften Widerstand mit dem Bezugspotential, dessen Kollektor mit dem Emitter des neunten Transistors und dessen Basis mit der Basis des achten Transistors verbunden ist.In a further embodiment, the third current source is formed by an eleventh transistor, the emitter of which is connected to the reference potential via an eleventh resistor, the collector of which is connected to the emitter of the ninth transistor and the base of which is connected to the base of the eighth transistor.
Bei der zweiten Stromquelle können zwei miteinander gekoppelte Teilstromquellen zur Bildung des ersten Early-abhängigen Stromes und des zweiten weniger Early-abhängigen Stromes, die einerseits mit dem Versorgungspotential und andererseits mit dem Eingangskreis bzw. dem Ausgangskreis eines Stromspiegels verbunden sind, sowie eine mit den anderen beiden Teilstromquellen gekoppelte dritte Teilstromquelle, die der ersten Stromquelle parallel geschaltet ist, vorgesehen werden.In the case of the second current source, two partial current sources coupled to one another can be used to form the first early-dependent one Current and the second less early-dependent current, which are connected on the one hand to the supply potential and on the other hand to the input circuit or the output circuit of a current mirror, and a third partial current source coupled to the other two partial current sources and connected in parallel with the first current source .
Der Knotenpunkt des Ausgangskreises des Stromspiegels und der zweiten Stromquelle kann dabei mit dem Eingang einer Stromverstärkerstufe verbunden sein, deren Ausgang wiederum mit der Basis des neunten Transistors gekoppelt ist.The node of the output circuit of the current mirror and the second current source can be connected to the input of a current amplifier stage, the output of which is in turn coupled to the base of the ninth transistor.
Bei einer Ausgestaltung der Erfindung kann die Stromverstärkerstufe durch einen zweiten Stromspiegel gebildet werden.In one embodiment of the invention, the current amplifier stage can be formed by a second current mirror.
Die Teilstromquellen können durch die Ausgangszweige einer Strombank gegeben sein, deren Eingangszweig durch den sechsten Widerstand realisiert ist.The partial current sources can be given by the output branches of a current bank, the input branch of which is realized by the sixth resistor.
Schließlich können die Teilstromquellen durch die Ausgangszweige einer Strombank gebildet werden, deren Eingangszweig durch einen zwölften Widerstand gegeben ist. Dabei ist dem zwölften Widerstand die Basis-Emitter-Strecke eines zwölften Transistors sowie ein in Reihe dazu liegender dreizehnter Widerstand parallel geschaltet. Die Basis eines dreizehnten Transistors, dessen Kollektor an das Versorgungspotential angeschlossen ist, und der Kollektor eines vierzehnten Transistors, dessen Basis mit der Basis des siebten Transistors und dessen Emitter über einen vierzehnten Widerstand mit dem Bezugspotential verbunden ist, sind dabei mit dem Kollektor des zwölften Transistors gekoppelt. Die Basis eines fünfzehnten Transistors, dessen Kollektor mit dem Bezugspotential und dessen Emitter mit der Basis des zwölften Transistors verbunden ist, ist an den Emitter eines dreizehnten Transistors angeschlossen. Die Basis eines sechzehnten Transistors, dessen Kollektor mit der Basis des fünfzehnten Transistors und desse Emitter über einen fünfzehnten Widerstand mit dem Bezugspotential verbunden ist, ist dabei mit der Basis des achten Transistors gekoppelt.Finally, the partial current sources can be formed by the output branches of a current bank, the input branch of which is given by a twelfth resistor. The twelfth resistor is connected in parallel with the base-emitter path of a twelfth transistor and a thirteenth resistor in series with it. The base of a thirteenth transistor, the collector of which is connected to the supply potential, and the collector of a fourteenth transistor, the base of which is connected to the base of the seventh transistor and the emitter of which is connected to the reference potential via a fourteenth resistor, are connected to the collector of the twelfth transistor coupled. The base of a fifteenth transistor, the collector of which is connected to the reference potential and the emitter of which is connected to the base of the twelfth transistor, is connected to the emitter of a thirteenth transistor. The base of a sixteenth transistor, the collector of which is connected to the base of the fifteenth transistor and whose emitter is connected to the reference potential via a fifteenth resistor is connected to the base of the eighth transistor.
Die Erfindung wird nachfolgend anhand der in den beiden Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind. Es zeigt:
Figur 1- eine erste Ausführungsform und
- Figur 2
- eine zweite Ausführungsform einer erfindungsgemäßen Schaltungsanordnung.
- Figure 1
- a first embodiment and
- Figure 2
- a second embodiment of a circuit arrangement according to the invention.
Bei dem in Figur 1 gezeigten Ausführungsbeispiel ist ein npn-Transistor T1 vorgesehen, dessen Emitter mit dem Bezugspotential M verbunden ist und dessen Basis und Kollektor miteinander verschaltet und über einen gemeinsamen Widerstand R1 mit einem ein Referenzpotential führenden Ausgangsanschluß U gekoppelt sind. An Basis und Kollektor des Transistors T1 ist die Basis eines npn-Transistors T2 angeschlossen, dessen Emitter über einen Widerstand R3 mit dem Bezugspotential M und dessen Kollektor über einen Widerstand R2 mit dem Ausgangsanschluß U gekoppelt ist.In the exemplary embodiment shown in FIG. 1, an npn transistor T1 is provided, the emitter of which is connected to the reference potential M and the base and collector of which are connected to one another and are coupled via a common resistor R1 to an output terminal U carrying a reference potential. The base of an npn transistor T2 is connected to the base and collector of the transistor T1, the emitter of which is coupled to the reference potential M via a resistor R3 and the collector of which is coupled to the output terminal U via a resistor R2.
An dem Ausgangsanschluß U ist darüber hinaus der Emitter eines npn-Transistors T4 angeschlossen, dessen Kollektor mit einem Versorgungspotential V verbunden ist. Die Basis des Transistors T4 ist mit dem Kollektor eines npn-Transistors T3 verbunden, dessen Emitter an das Bezugspotential M und dessen Basis an den Kollektor des Transistors T2 angeschlossen ist.The emitter of an npn transistor T4, the collector of which is connected to a supply potential V, is also connected to the output terminal U. The base of the transistor T4 is connected to the collector of an npn transistor T3, the emitter of which is connected to the reference potential M and the base of which is connected to the collector of the transistor T2.
Die Basis des Transistors T4 ist darüber hinaus über eine Stromquellenschaltung an das Versorgungspotential V angeschlossen. Die Stromquellenschaltung weist einen pnp-Transistor T5 auf, dessen Emitter über einen Widerstand R5 mit dem Versorgungspotential V und dessen Kollektor mit der Basis des Transistors T4 bzw. dem Kollektor des Transistors T3 verbunden ist. Die Basis des Transistors T5 ist mit der Basis eines pnp-Transistors T6 verschaltet, dessen Emitter über einen Widerstand R6 mit dem Versorgungspotential V gekoppelt ist, dessen Emitter über einen Widerstand R6 mit dem Versorgungspotential V gekoppelt ist. Der Kollektor des Transistors T6 ist darüber hinaus mit dem Kollektor eines npn-Transistors T7 verbunden, dessen Emitter über einen Widerstand R4 an das Bezugspotential M angeschlossen ist und dessen Basis mit dem Ausgangsanschluß U verbunden ist. Weiterhin ist der Kollektor-Emitter-Strecke des Transistors T7 die Kollektor-Emitter-Strecke eines npn-Transistors T8 parallel geschaltet. Die Basis des Transistors T8 ist unter Zwischenschaltung eines Widerstandes R8 an das Versorgungspotential V angeschlossen. Die Basis des Transistors T8 ist zudem mit dem Eingangszweig eines Stromspiegels verbunden. Der Eingangszweig wird durch einen npn-Transistor T11 gebildet, dessen Basis und Kollektor miteinander sowie mit der Basis des Transistors T8 verschaltet sind und dessen Emitter unter Zwischenschaltung eines Widerstandes R10 an das Bezugspotential M angeschlossen ist. Die Basen der Transistoren T7 und T8 sind zudem über einen Widerstand R7 miteinander gekoppelt.The base of the transistor T4 is also connected to the supply potential V via a current source circuit. The current source circuit has a pnp transistor T5, the emitter of which is connected via a resistor R5 to the supply potential V and the collector of which is connected to the base of the transistor T4 and the collector of the transistor T3. The base of the transistor T5 is connected to the base of a pnp transistor T6, the emitter of which is via a Resistor R6 is coupled to the supply potential V, the emitter of which is coupled to the supply potential V via a resistor R6. The collector of the transistor T6 is also connected to the collector of an npn transistor T7, the emitter of which is connected to the reference potential M via a resistor R4 and the base of which is connected to the output terminal U. Furthermore, the collector-emitter path of the transistor T7 is connected in parallel to the collector-emitter path of an npn transistor T8. The base of the transistor T8 is connected to the supply potential V with the interposition of a resistor R8. The base of transistor T8 is also connected to the input branch of a current mirror. The input branch is formed by an NPN transistor T11, the base and collector of which are connected to one another and to the base of the transistor T8 and whose emitter is connected to the reference potential M with the interposition of a resistor R10. The bases of transistors T7 and T8 are also coupled to one another via a resistor R7.
Der Ausgangszweig des Stromspiegels wird durch einen npn-Transistor T12 gebildet, dessen Basis mit der Basis des Transistors T11 verbunden ist und dessen Emitter unter Zwischenschaltung eines Widerstandes R9 an das Bezugspotential M angeschlossen ist. Der Kollektor des Transistors T12 ist aus die Basis eines pnp-Transistors T10, dessen Kollektor mit dem Bezugspotential M und dessen Emitter mit den Basen der Transistoren T5 und T6 verbunden ist sowie auf den Emitter eines npn-Transistors T9, dessen Kollektor mit dem Versorgungspotential V und dessen Basis mit dem Kollektor des Transistors T6 verschaltet ist, geführt. Schließlich ist ein Widerstand R11 zwischen die Basen der Transistoren T5 und T6 einerseits und das Versorgungspotential V andererseits geschaltet.The output branch of the current mirror is formed by an npn transistor T12, the base of which is connected to the base of the transistor T11 and the emitter of which is connected to the reference potential M with the interposition of a resistor R9. The collector of the transistor T12 is made up of the base of a pnp transistor T10, the collector of which is connected to the reference potential M and the emitter of which is connected to the bases of the transistors T5 and T6, and of the emitter of an npn transistor T9, the collector of which is connected to the supply potential V and whose base is connected to the collector of transistor T6. Finally, a resistor R11 is connected between the bases of the transistors T5 and T6 on the one hand and the supply potential V on the other.
Mit dem Kollektor des Transistors T6 ist der Kollektor eines pnp-Transistors T13 verbunden, dessen Emitter über einen Widerstand R12 mit dem Versorgungspotential V verschaltet ist und dessen Basis mit Basis und Kollektor eines pnp-Transistors T14, mit dem Kollektor eines pnp-Transistors T15 sowie mit dem Kollektor eines npn-Transistors T18 gekoppelt ist. Die Emitter der beiden Transistoren T14 und T15 sind über jeweils einen Widerstand R13 bzw. R14 an das Versorgungspotential V angeschlossen. Der Emitter des Transistors T18 ist über einen Widerstand R17 mit dem Bezugspotential M verbunden. Der Transistor T15 bildet ebenso wie pnp-Transistoren T16 und T17, deren Emitter über jeweils einen Widerstand R15 bzw. R16 mit dem Versorgungspotential V verbunden sind, Ausgangszweige eines Stromspiegels, dessen Eingangszweig durch den Widerstand R11 gebildet wird. Dazu sind die Basen der Transistoren T15, T16 und T17 mit den Basen der Transistoren T5 und T6 gekoppelt. Der Kollektor des Transistors T16 ist mit Basis und Kollektor eines npn-Transistors T19 sowie mit der Basis des Transistors T18 verschaltet. Der Emitter des Transistors T19 ist über einen Widerstand R18 mit dem Bezugspotential M gekoppelt. Der Kollektor des Transistors T17 schließlich ist mit der Basis des Transistors T4 verbunden.The collector of a transistor T6 is connected to the collector of the transistor T6, the emitter of which is connected to the supply potential V via a resistor R12 and the base of which is coupled to the base and collector of a pnp transistor T14, to the collector of a pnp transistor T15 and to the collector of an npn transistor T18. The emitters of the two transistors T14 and T15 are connected to the supply potential V via a resistor R13 and R14, respectively. The emitter of transistor T18 is connected to reference potential M via a resistor R17. The transistor T15, like pnp transistors T16 and T17, the emitters of which are each connected to the supply potential V via a resistor R15 or R16, forms output branches of a current mirror, the input branch of which is formed by the resistor R11. For this purpose, the bases of the transistors T15, T16 and T17 are coupled to the bases of the transistors T5 and T6. The collector of transistor T16 is connected to the base and collector of an npn transistor T19 and to the base of transistor T18. The emitter of transistor T19 is coupled to reference potential M via a resistor R18. Finally, the collector of transistor T17 is connected to the base of transistor T4.
Gegenüber dem in Figur 1 gezeigten Ausführungsbeispiel ist die Ausführungsform nach Figur 2 dahingehend geändert, daß die Basen der Transistoren T15, T16 und T17 nicht über den Widerstand R11 sondern über einen Widerstand R17 mit dem Versorgungspotential V verbunden sind. Die Basen der Transistoren T15, T16, T17 sind zudem mit dem Emitter eines pnp-Transistors T18 sowie mit der Basis eines pnp-Transistors T20 verschaltet. Der Kollektor des Transistors T18 ist dabei an das Bezugspotential M angeschlossen. Der Kollektor des Transistors T20 ist zum einen mit der Basis eines npn-Transistors T19 verbunden, dessen Kollektor an das Versorgungspotential V angeschlossen ist, und zum anderen mit dem Kollektor eines Transistors T21 verschaltet, dessen Basis mit dem Anschluß U und dessen Emitter unter Zwischenschaltung eines Widerstandes R19 mit dem Bezugspotential M gekoppelt ist. Die Basis des Transistors T18 und der Emitter des Transistors T19 sind zusammen an dem Kollektor eines npn-Transistors T22 angeschlossen, dessen Emitter über einen Widerstand R20 mit dem Bezugspotential M verbunden ist und dessen Basis mit den Basen der Transistoren T11 und T12 gekoppelt ist.Compared to the exemplary embodiment shown in FIG. 1, the embodiment according to FIG. 2 has been modified such that the bases of the transistors T15, T16 and T17 are connected to the supply potential V not via the resistor R11 but via a resistor R17. The bases of the transistors T15, T16, T17 are also connected to the emitter of a pnp transistor T18 and to the base of a pnp transistor T20. The collector of the transistor T18 is connected to the reference potential M. The collector of the transistor T20 is connected on the one hand to the base of an npn transistor T19, the collector of which is connected to the supply potential V, and on the other hand is connected to the collector of a transistor T21, the base of which is connected to the U terminal and its emitter with the interposition of a Resistor R19 is coupled to the reference potential M. The base of transistor T18 and the emitter of transistor T19 are together connected to the collector of an npn transistor T22, the emitter of which is connected to the reference potential M via a resistor R20 and the base of which is coupled to the bases of the transistors T11 and T12.
Um schließlich auch einen Referenzausgangsstrom erzeugen zu können, ist ein pnp-Transistor T23 vorgesehen, dessen Basis mit der Basis des Transistors T5 verschaltet ist und dessen Emitter über einen Widerstand R21 an das Versorgungspotential V angeschlossen ist. Der Kollektor ist mit einem Ausgangsanschluß I verschaltet, an dem der Referenzstrom abgreifbar ist.In order to finally also be able to generate a reference output current, a pnp transistor T23 is provided, the base of which is connected to the base of the transistor T5 and the emitter of which is connected to the supply potential V via a resistor R21. The collector is connected to an output connection I at which the reference current can be tapped.
Die getrennte Optimierung der Betriebsspannungsunterdrückung sowohl im Hinblick auf das Bandgap-Referenzpotential am Ausgang U sowie auf den Referenzausgangsstrom am Anschluß I kann getrennt erfolgen durch Einstellen der Emitterfläche des Transistors T14 im Verhältnis zur Emitterfläche des Transistors T13 sowie durch Anpassung der Widerstände R17 und R18. Ein kleinerer Widerstandswert der beiden Widerstände R17 und R18 bewirkt eine schwächere Stromgegenkopplung, so daß die Early-Spannungskorrektur entsprechend stärker ist. Es kann auch ein Absinken beispielsweise des Ausgangsstromes eingestellt werden, wenn es gilt, einen Vorhalt zu realisieren. Zudem können eigene, ggf. abschaltbare Stromausgangsstufen vorgesehen werden, die durch weitere Stromausgänge der aus den Transistoren T13 und T14 in Verbindung mit den Widerständen R12 und R13 gebildeten Strombank zur Early-Kompensation der Ausgangsstufen herangezogen werden.The separate optimization of the operating voltage suppression both with regard to the bandgap reference potential at the output U and the reference output current at the connection I can be carried out separately by adjusting the emitter area of the transistor T14 in relation to the emitter area of the transistor T13 and by adapting the resistors R17 and R18. A smaller resistance value of the two resistors R17 and R18 causes a weaker current feedback, so that the early voltage correction is correspondingly stronger. A drop in the output current, for example, can also be set if it is necessary to implement a lead. In addition, it is possible to provide separate current output stages which can be switched off and which are used for early compensation of the output stages by further current outputs of the current bank formed from transistors T13 and T14 in conjunction with resistors R12 and R13.
Wie zu ersehen ist, wird dem Ausgangsstrom der durch den Transistor T5 in Verbindung mit dem Widerstand R5 gebildeten Stromquelle ein Kompensationsstrom überlagert, indem der Ausgangsstrom der durch den Transistor T17 in Verbindung mit dem Widerstand R16 gebildeten Stromquelle ebenfalls in die Basis des Transistors T4 eingespeist wird und der Eingangskreis des Transistors T15 über die Transistoren T9 bis T14 beinflußt wird. Mit steigender Versorgungsspannung steigt nämlich auch der durch den Kollektorstrom des Transistors T5 gegebene Ausgangsstrom an. Ursache hierfür ist in erster Linie die Early-Spannungsabhängigkeit der Kollektorströme der Transistoren T5 bis T12. Über den Transistor T4 wirkt sich diese Abhängigkeit direkt auf den Ausgangsanschluß U aus. Der diesen überlagerte Kompensationsstrom wird nun aus der Differenz eines ersten Early-abhängigen Stroms der Stromquelle mit dem Transistor T16 in Verbindung mit dem Widerstand R15 und eines weniger Early-abhängigen Stroms der Stromquelle mit dem Transistor T15 in Verbindung mit dem Widerstand R14 gebildet und mit einem Faktor multipliziert, der durch das Stromverhältnis der Transistoren T13 und T14 sowie das Verhältnis der Widerstände R17 und R18 gegeben ist. Dabei wird die Dimensionierung so gewählt, daß eine lineare Abhängigkeit des Kompensationsstroms erzielt wird und damit insgesamt eine Unabhängigkeit von der Versorgungsspannung erreicht wird.As can be seen, a compensation current is superimposed on the output current of the current source formed by transistor T5 in connection with resistor R5, in that the output current of the current source formed by transistor T17 in connection with resistor R16 is also fed into the base of transistor T4 and influences the input circuit of transistor T15 via transistors T9 to T14 becomes. With increasing supply voltage, the output current given by the collector current of transistor T5 also increases. The reason for this is primarily the early voltage dependence of the collector currents of the transistors T5 to T12. This dependence has a direct effect on the output terminal U via the transistor T4. The compensation current superimposed on this is now formed from the difference between a first early-dependent current of the current source with the transistor T16 in conjunction with the resistor R15 and a less early-dependent current of the current source with the transistor T15 in conjunction with the resistor R14 and with a Multiplied factor, which is given by the current ratio of the transistors T13 and T14 and the ratio of the resistors R17 and R18. The dimensioning is chosen so that a linear dependency of the compensation current is achieved and thus an overall independence from the supply voltage is achieved.
Claims (10)
mit einem zweiten Transistor (T2), dessen Basis mit der Basis des ersten Transistors (T1) verbunden ist,
mit einem ersten Widerstand (R1), der zwischen den Kollektor des ersten Transistors (T1) und einen Ausgangsanschluß (U) zum Abgreifen des Referenzpotentials geschaltet ist,
mit einem zweiten Widerstand (R2), der zwischen den Kollektor des zweiten Transistors (T2) und den Ausgangsanschluß (U) geschaltet ist,
mit einem dritten Widerstand (R3), der zwischen den Emitter des zweiten Transistors (T2) und das Bezugspotential (M) geschaltet ist,
mit einem dritten Transistor (T3), dessen Basis mit dem Kollektor des zweiten Transistors (T2) und dessen Emitter mit dem Bezugspotential (M) verbunden ist,
mit einem vierten Transistor (T4), dessen Kollektor mit dem Versorgungspotential (V), dessen Emitter mit dem Ausgangsanschluß (U) und dessen Basis mit dem Kollektor des dritten Transistors (T3) verbunden ist, wobei zwischen Basis und Kollektor des vierten Transistors (T4) eine erste Stromquelle (R5, T5) geschaltet ist,
gekennzeichnet durch eine der ersten Stromquelle (R5, T5) parallel geschaltete zweite Stromquelle (T17, R16), die einen Kompensationsstrom zur Kompensation der Stromschwankungen der ersten Stromquelle (R5, T5) erzeugt.Circuit arrangement for generating a reference potential with a first transistor (T1), whose emitter is connected to a reference potential (M) and whose base and collector are connected to one another,
with a second transistor (T2), the base of which is connected to the base of the first transistor (T1),
with a first resistor (R1), which is connected between the collector of the first transistor (T1) and an output terminal (U) for tapping the reference potential,
with a second resistor (R2), which is connected between the collector of the second transistor (T2) and the output terminal (U),
with a third resistor (R3), which is connected between the emitter of the second transistor (T2) and the reference potential (M),
with a third transistor (T3), the base of which is connected to the collector of the second transistor (T2) and the emitter of which is connected to the reference potential (M),
with a fourth transistor (T4), the collector of which is connected to the supply potential (V), the emitter of which is connected to the output terminal (U) and the base of which is connected to the collector of the third transistor (T3), the base and the collector of the fourth transistor (T4 ) a first current source (R5, T5) is connected,
characterized by a second current source (T17, R16) connected in parallel with the first current source (R5, T5), which generates a compensation current for compensating the current fluctuations of the first current source (R5, T5).
dadurch gekennzeichnet, daß der von der zweiten Stromquelle (T17, R16) erzeugte Kompensationsstrom gleich der mit einem Faktor multiplizierten Differenz eines ersten Early-abhängigen Stroms und eines zweiten weniger Early-abhängigen Stroms ist.Circuit arrangement according to claim 1,
characterized in that the compensation current generated by the second current source (T17, R16) is equal to the difference multiplied by a factor of a first early-dependent current and a second less early-dependent current.
dadurch gekennzeichnet, daß die erste Stromquelle durch einen fünften Transistor (T5) gebildet wird, dessen Emitter über einen fünften Widerstand (R5) an dem Versorgungspotential (V) angeschlossen ist, dessen Kollektor mit der Basis des vierten Transistors (T4) verbunden ist, und dessen Basis über einen sechsten Widerstand (R11) mit dem Versorgungspotential (V) gekoppelt ist, und daß Ansteuermittel vorgesehen sind, die über den sechsten Widerstand (R11) eine von dem Anschluß (U) anliegendem Potential abhängige Spannung erzeugen.Circuit arrangement according to claim 1 or 2,
characterized in that the first current source is formed by a fifth transistor (T5) whose emitter is connected via a fifth resistor (R5) to the supply potential (V), the collector of which is connected to the base of the fourth transistor (T4), and the base of which is coupled to the supply potential (V) via a sixth resistor (R11), and that control means are provided which generate a voltage dependent on the terminal (U) via the sixth resistor (R11).
dadurch gekennzeichnet, durch Ansteuermittel mit einem sechsten Transistor (T6) dessen Basis mit der Basis des fünften Transistors (T5) und dessen Emitter unter Zwischenschaltung eines siebten Widerstands (R6) mit dem Versorgungspotential (V) verbunden ist, mit einem siebten Transistor (T7), dessen Basis an den Ausgangsanschluß (U),
dessen Emitter über einen achten Widerstand (R4) an das Bezugspotential (M) und dessen Kollektor an den Kollektor des sechsten Transistors (T6) angeschlossen ist,
mit einem achten Transistor (T8), dessen Kollektor-Emitter-Strecke der Kollektor-Emitter-Strecke des siebten Transistors (T7) parallel geschaltet ist und dessen Basis zum einen über einen neunten Widerstand (R8) mit dem Versorgungspotential (V) und zum anderen über eine Diodenstrecke (T11) und einen zehnten Widerstand (R10) in Reihe mit dem Bezugspotential (M) verbunden ist,
mit einem neunten Transistor (T9), dessen Kollektor mit dem Versorgungspotential (V), dessen Emitter über eine dritte Stromquelle (T12, R9) mit dem Bezugspotential (M) und dessen Basis mit dem Kollektor des siebten Transistors (T7) gekoppelt ist, und
mit einem zehnten Transistor (T10), dessen Emitter mit der Basis des fünften Transistors (T5), dessen Kollektor mit dem Bezugspotential (M) und dessen Basis mit dem Emitter des neunten Transistors (T9) verschaltet ist.Circuit arrangement according to claim 3,
characterized by control means having a sixth transistor (T6) whose base is connected to the base of the fifth transistor (T5) and whose emitter is connected to the supply potential (V) with the interposition of a seventh resistor (R6), with a seventh transistor (T7) whose base is connected to the output connection (U),
whose emitter is connected to the reference potential (M) via an eighth resistor (R4) and whose collector is connected to the collector of the sixth transistor (T6),
with an eighth transistor (T8), the collector-emitter path of which is connected in parallel to the collector-emitter path of the seventh transistor (T7) and the base of which is via a ninth resistor (R8) to the supply potential (V) and the other is connected in series with the reference potential (M) via a diode path (T11) and a tenth resistor (R10),
with a ninth transistor (T9), the collector of which is coupled to the supply potential (V), the emitter of which is coupled to the reference potential (M) via a third current source (T12, R9) and the base of which is coupled to the collector of the seventh transistor (T7), and
with a tenth transistor (T10), whose emitter with the base of the fifth transistor (T5), whose collector with the Reference potential (M) and its base is connected to the emitter of the ninth transistor (T9).
dadurch gekennzeichnet, daß die dritte Stromquelle durch einen elften Transistor (T12) gebildet wird, dessen Emitter über einen elften Widerstand (R9) mit dem Bezugspotential (M), dessen Kollektor mit dem Emitter des neunten Transistors (T9) und dessen Basis mit der Basis des achten Transistors (T8) verbunden ist.Circuit arrangement according to claim 4,
characterized in that the third current source is formed by an eleventh transistor (T12) whose emitter is connected via an eleventh resistor (R9) to the reference potential (M), whose collector is connected to the emitter of the ninth transistor (T9) and whose base is connected to the base of the eighth transistor (T8) is connected.
dadurch gekennzeichnet, daß bei der zweiten Stromquelle zwei miteinander gekoppelte Teilstromquellen (R14, R15, T15, T16) zur Bildung des ersten Early-abhängigen Stromes und des zweiten weniger Early-abhängigen Stromes, die einerseits mit dem Versorgungspotential (V) und andererseits mit dem Eingangskreis bzw. Ausgangskreis eines Stromspiegels (T18a, T19a, R17a, R18a) verbunden sind, sowie eine mit den anderen beiden Teilstromquellen eingangsseitig gekoppelte dritte Teilstromquelle (T17, R16), die der ersten Stromquelle (T5, R5) parallel geschaltet ist, vorgesehen ist.Circuit arrangement according to one of claims 1 to 4,
characterized in that in the second current source two coupled partial current sources (R14, R15, T15, T16) to form the first early-dependent current and the second less early-dependent current, on the one hand with the supply potential (V) and on the other hand with the Input circuit or output circuit of a current mirror (T18a, T19a, R17a, R18a) are connected, and a third partial current source (T17, R16) coupled on the input side to the other two partial current sources, which is connected in parallel to the first current source (T5, R5), is provided .
dadurch gekennzeichnet, daß der Knotenpunkt des Ausgangskreises des Stromspiegels (T18a, T19a, R17a, R18a) und der zweiten Stromquelle (R14, R15, T15, T16) mit dem Eingang einer Stromverstärkerstufe (T13, T14, R12, R13) verbunden sind, deren Ausgang mit der Basis des neunten Transistors (T9) gekoppelt ist.Circuit arrangement according to claim 6,
characterized in that the node of the output circuit of the current mirror (T18a, T19a, R17a, R18a) and the second current source (R14, R15, T15, T16) are connected to the input of a current amplifier stage (T13, T14, R12, R13), the Output is coupled to the base of the ninth transistor (T9).
dadurch gekennzeichnet, daß die Stromverstärkerstufe durch einen zweiten Stromspiegel (T13, T14, R12, R13) gebildet wird.Circuit arrangement according to claim 6 or 7,
characterized in that the current amplifier stage is formed by a second current mirror (T13, T14, R12, R13).
dadurch gekennzeichnet, daß die Teilstromquellen durch die Ausgangszweige einer Strombank gebildet werden, deren Eingangszweig durch den sechsten Widerstand (R11) gegeben ist.Circuit arrangement according to one of claims 6 to 8,
characterized in that the partial current sources are formed by the output branches of a current bank, the input branch of which is given by the sixth resistor (R11).
dadurch gekennzeichnet, daß die Teilstromquellen durch die Ausgangszweige einer Strombank gebildet werden, deren Eingangszweig durch einen zwölften Widerstand (R17) gegeben ist, daß dem zwölften Widerstand (R17) die Basis-Emitter-Strecke eines zwölften Transistors (T20) in Reihe mit einem dreizehnten Widerstand (R18) parallel geschaltet ist,
daß die Basis eines dreizehnten Transistors (T19), dessen Kollektor an das Versorgungspotential (V) angeschlossen ist, und der Kollektor eines vierzehnten Transistors (T21), dessen Basis mit der Basis des siebten Transistors (T7) und dessen Emitter über einen vierzehnten Widerstand (R19) mit dem Bezugspotential (M) verbunden ist, mit dem Kollektor des zwölften Transistors (T20) gekoppelt ist,
daß die Basis eines fünfzehnten Transistors (T18), dessen Kollektor mit dem Bezugspotential (M) und dessen Emitter mit der Basis des zwölften Transistors (T20) verbunden ist, an den Emitter des dreizehnten Transistors (T19) angeschlossen ist, und daß die Basis eines sechzehnten Transistors (T22), dessen Kollektor mit der Basis des fünfzehnten Transistors (T18) und dessen Emitter über einen fünfzehnten Widerstand (R20) mit dem Bezugspotential (M) verbunden ist, mit der Basis des achten Transistors (T8) gekoppelt ist.Circuit arrangement according to one of claims 6 to 8,
characterized in that the partial current sources are formed by the output branches of a current bank, the input branch of which is given by a twelfth resistor (R17), in that the twelfth resistor (R17) has the base-emitter path of a twelfth transistor (T20) in series with a thirteenth Resistor (R18) is connected in parallel,
that the base of a thirteenth transistor (T19), the collector of which is connected to the supply potential (V), and the collector of a fourteenth transistor (T21), the base of which is connected to the base of the seventh transistor (T7) and its emitter via a fourteenth resistor ( R19) is connected to the reference potential (M), is coupled to the collector of the twelfth transistor (T20),
that the base of a fifteenth transistor (T18), whose collector is connected to the reference potential (M) and whose emitter is connected to the base of the twelfth transistor (T20), is connected to the emitter of the thirteenth transistor (T19), and that the base of a sixteenth transistor (T22), the collector of which is connected to the base of the fifteenth transistor (T18) and whose emitter is connected to the base of the eighth transistor (T8) via a fifteenth resistor (R20) to the reference potential (M).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19624676 | 1996-06-20 | ||
| DE19624676A DE19624676C1 (en) | 1996-06-20 | 1996-06-20 | Circuit arrangement for generation of reference voltage |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| EP0814396A2 true EP0814396A2 (en) | 1997-12-29 |
| EP0814396A3 EP0814396A3 (en) | 1998-12-09 |
| EP0814396B1 EP0814396B1 (en) | 2000-09-27 |
Family
ID=7797508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP97109351A Expired - Lifetime EP0814396B1 (en) | 1996-06-20 | 1997-06-09 | Circuit for generating a voltage reference |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5969566A (en) |
| EP (1) | EP0814396B1 (en) |
| DE (2) | DE19624676C1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1184769A3 (en) * | 2000-08-09 | 2004-09-22 | Mitsubishi Denki Kabushiki Kaisha | Voltage generator, output circuit for error detector, and current generator |
| JP4212036B2 (en) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | Constant voltage generator |
| EP1501001A1 (en) * | 2003-07-22 | 2005-01-26 | STMicroelectronics Limited | Bias Circuitry |
| JP4721726B2 (en) * | 2005-02-25 | 2011-07-13 | 富士通セミコンダクター株式会社 | Differential amplifier |
| US7893754B1 (en) * | 2009-10-02 | 2011-02-22 | Power Integrations, Inc. | Temperature independent reference circuit |
| US8634218B2 (en) | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US8310845B2 (en) | 2010-02-10 | 2012-11-13 | Power Integrations, Inc. | Power supply circuit with a control terminal for different functional modes of operation |
| US9455621B2 (en) | 2013-08-28 | 2016-09-27 | Power Integrations, Inc. | Controller IC with zero-crossing detector and capacitor discharge switching element |
| US9667154B2 (en) | 2015-09-18 | 2017-05-30 | Power Integrations, Inc. | Demand-controlled, low standby power linear shunt regulator |
| US9602009B1 (en) | 2015-12-08 | 2017-03-21 | Power Integrations, Inc. | Low voltage, closed loop controlled energy storage circuit |
| US9629218B1 (en) | 2015-12-28 | 2017-04-18 | Power Integrations, Inc. | Thermal protection for LED bleeder in fault condition |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0396996A2 (en) * | 1989-05-08 | 1990-11-14 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
| EP0411657A1 (en) * | 1989-08-03 | 1991-02-06 | Kabushiki Kaisha Toshiba | Constant voltage circuit |
| US5049806A (en) * | 1988-12-28 | 1991-09-17 | Kabushiki Kaisha Toshiba | Band-gap type voltage generating circuit for an ECL circuit |
| EP0620515A1 (en) * | 1993-04-14 | 1994-10-19 | Texas Instruments Deutschland Gmbh | Band gap reference voltage source |
| EP0656575A1 (en) * | 1993-12-03 | 1995-06-07 | Koninklijke Philips Electronics N.V. | Band-gap reference current source with compensation for saturating current spread of bipolar transistor |
| US5430395A (en) * | 1992-03-02 | 1995-07-04 | Texas Instruments Incorporated | Temperature compensated constant-voltage circuit and temperature compensated constant-current circuit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0811203B2 (en) * | 1986-05-13 | 1996-02-07 | 株式会社スギノマシン | Ultra high pressure liquid ejector |
| JP2575702B2 (en) * | 1987-05-09 | 1997-01-29 | 富士通 株式会社 | Synthesizer tuner |
| US5013941A (en) * | 1989-08-17 | 1991-05-07 | National Semiconductor Corporation | TTL to ECL/CML translator circuit |
| JPH03179514A (en) * | 1989-11-02 | 1991-08-05 | Toshiba Corp | Constant voltage circuit |
| FR2672705B1 (en) * | 1991-02-07 | 1993-06-04 | Valeo Equip Electr Moteur | CIRCUIT GENERATOR OF A VARIABLE REFERENCE VOLTAGE AS A FUNCTION OF THE TEMPERATURE, IN PARTICULAR FOR REGULATOR OF THE CHARGE VOLTAGE OF A BATTERY BY AN ALTERNATOR. |
| US5381083A (en) * | 1992-07-15 | 1995-01-10 | Sharp Kabushiki Kaisha | Constant-current power-supply circuit formed on an IC |
| JP2953226B2 (en) * | 1992-12-11 | 1999-09-27 | 株式会社デンソー | Reference voltage generation circuit |
| FR2711258A1 (en) * | 1993-10-13 | 1995-04-21 | Philips Composants | Stabilized voltage generator circuit of the bandgap type. |
| DE19621110C1 (en) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Switch-on, switch-off band-gap reference potential supply circuit |
-
1996
- 1996-06-20 DE DE19624676A patent/DE19624676C1/en not_active Expired - Fee Related
-
1997
- 1997-06-09 DE DE59702395T patent/DE59702395D1/en not_active Expired - Lifetime
- 1997-06-09 EP EP97109351A patent/EP0814396B1/en not_active Expired - Lifetime
- 1997-06-20 US US08/879,593 patent/US5969566A/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5049806A (en) * | 1988-12-28 | 1991-09-17 | Kabushiki Kaisha Toshiba | Band-gap type voltage generating circuit for an ECL circuit |
| EP0396996A2 (en) * | 1989-05-08 | 1990-11-14 | National Semiconductor Corporation | Bandgap threshold circuit with hysteresis |
| EP0411657A1 (en) * | 1989-08-03 | 1991-02-06 | Kabushiki Kaisha Toshiba | Constant voltage circuit |
| US5430395A (en) * | 1992-03-02 | 1995-07-04 | Texas Instruments Incorporated | Temperature compensated constant-voltage circuit and temperature compensated constant-current circuit |
| EP0620515A1 (en) * | 1993-04-14 | 1994-10-19 | Texas Instruments Deutschland Gmbh | Band gap reference voltage source |
| EP0656575A1 (en) * | 1993-12-03 | 1995-06-07 | Koninklijke Philips Electronics N.V. | Band-gap reference current source with compensation for saturating current spread of bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59702395D1 (en) | 2000-11-02 |
| EP0814396B1 (en) | 2000-09-27 |
| EP0814396A3 (en) | 1998-12-09 |
| DE19624676C1 (en) | 1997-10-02 |
| US5969566A (en) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0814396B1 (en) | Circuit for generating a voltage reference | |
| DE69221999T2 (en) | Reference current loop | |
| DE69528845T2 (en) | N-BIT CONVERTER WITH N-1 SIZE AMPLIFIERS AND N-COMPARATORS | |
| EP0508480A1 (en) | Conversion circuit | |
| EP0011704B1 (en) | Voltage reference source, in particular for amplifier circuits | |
| EP0162266B1 (en) | Circuit generating a reference voltage independent of temperature or supply voltage | |
| DE2924171C2 (en) | ||
| EP0237086B1 (en) | Current mirror circuit | |
| DE1279735C2 (en) | Stromverstaerkende sampling circuit for DC voltages | |
| DE69532061T2 (en) | Amplifier circuit and method | |
| EP0011705B1 (en) | Microphone amplifier, in particular for telephone installations | |
| DE3329665C2 (en) | ||
| EP0608694B1 (en) | Integratable current source circuit | |
| DE3243706C1 (en) | ECL-TTL signal level converter | |
| EP0809169B1 (en) | Circuit for generating a voltage reference which can be enabled and disabled | |
| EP0421016A1 (en) | ECL-TTL signal level converter | |
| EP0682305B1 (en) | Circuit device for generating a reference current | |
| DE2853581A1 (en) | AMPLIFIER CIRCUIT WITH A HIGH LEVEL OF CURRENT SUPPRESSION | |
| DE19535807C1 (en) | Bias potential generating circuit for bipolar circuit | |
| DE69427479T2 (en) | Highly accurate current mirror for low supply voltage | |
| EP1132795B1 (en) | Reference voltage generation circuit | |
| EP0442001B1 (en) | Comparator circuit | |
| DE2404850A1 (en) | ELECTRONIC FUSE FOR AN AMPLIFIER CIRCUIT | |
| EP0524547B1 (en) | Controllable amplifier circuit | |
| DE2548873C3 (en) | Convolutional encoder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): DE FR GB IT |
|
| PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
| AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE |
|
| 17P | Request for examination filed |
Effective date: 19990105 |
|
| AKX | Designation fees paid |
Free format text: DE FR GB IT |
|
| GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
| GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
| GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
| 17Q | First examination report despatched |
Effective date: 19991021 |
|
| GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
| GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
| AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE FR GB IT |
|
| REF | Corresponds to: |
Ref document number: 59702395 Country of ref document: DE Date of ref document: 20001102 |
|
| RAP2 | Party data changed (patent owner data changed or rights of a patent transferred) |
Owner name: INFINEON TECHNOLOGIES AG |
|
| ITF | It: translation for a ep patent filed |
Owner name: STUDIO JAUMANN P. & C. S.N.C. |
|
| ET | Fr: translation filed | ||
| GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 20001212 |
|
| PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
| 26N | No opposition filed | ||
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: IF02 |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: 732E Free format text: REGISTERED BETWEEN 20120614 AND 20120620 |
|
| REG | Reference to a national code |
Ref country code: FR Ref legal event code: TP Owner name: INFINEON TECHNOLOGIES AG, DE Effective date: 20120730 |
|
| REG | Reference to a national code |
Ref country code: FR Ref legal event code: TP Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Effective date: 20121112 |
|
| REG | Reference to a national code |
Ref country code: GB Ref legal event code: 732E Free format text: REGISTERED BETWEEN 20121213 AND 20121219 |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE Effective date: 20130314 Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE Effective date: 20130315 Ref country code: DE Ref legal event code: R082 Ref document number: 59702395 Country of ref document: DE Representative=s name: ZEDLITZ, PETER, DIPL.-INF.UNIV., DE Effective date: 20130326 Ref country code: DE Ref legal event code: R081 Ref document number: 59702395 Country of ref document: DE Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE Effective date: 20130315 Ref country code: DE Ref legal event code: R081 Ref document number: 59702395 Country of ref document: DE Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20130315 Ref country code: DE Ref legal event code: R081 Ref document number: 59702395 Country of ref document: DE Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20130326 Ref country code: DE Ref legal event code: R081 Ref document number: 59702395 Country of ref document: DE Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130314 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20130605 Year of fee payment: 17 Ref country code: DE Payment date: 20130605 Year of fee payment: 17 |
|
| PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20130624 Year of fee payment: 17 Ref country code: IT Payment date: 20130619 Year of fee payment: 17 |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59702395 Country of ref document: DE |
|
| GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20140609 |
|
| REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59702395 Country of ref document: DE Effective date: 20150101 |
|
| REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20150227 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20150101 Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140609 |
|
| PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140630 Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140609 |