EP0779768B1 - Circuit for operating a discharge lamp - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Betrieb einer Entladungslampe nach dem Oberbegriff der Anspruchs 1.The invention relates to a circuit arrangement for operating a discharge lamp according to the preamble of claim 1.

Aus der EP-A 338 109 ist ein Vorschaltgerät für eine Entladungslampe bekannt, bei der die Schaltungsanordnung eine Steuerschaltung umfaßt. Sie führt eine Vorheizphase, eine darauf folgende Zündphase sowie eine Normalbetriebsphase aus. Dabei ist in der Vorheizphase das Beenden der Vorheizphase nach Ablauf eines ersten vorgebbaren Zeitraums vorgesehen. Außerdem ist im Normalbetrieb das Erfassen des Istwerts des Laststroms vorgesehen.A ballast for a discharge lamp is known from EP-A 338 109, in which the circuit arrangement comprises a control circuit. she carries out a preheating phase, a subsequent ignition phase and a normal operating phase out. The preheating phase is in the process of ending provided after a first predeterminable period of time. Moreover the actual value of the load current is provided in normal operation.

In Lampenvorschaltgeräten zum hochfrequenten Betrieb von Niederdruckentladungslampen wird die Netzspannung gleichgerichtet und geglättet. Diese Gleichspannung wird üblicherweise mit einem Inverter, der vorzugsweise als Halbbrückenanordnung ausgestaltet ist, in eine hochfrequente Wechselspannung umgewandelt, mit der über eine Serienschwingkreisanordnung die Lampe mit elektrischer Energie versorgt wird.In lamp ballasts for high-frequency operation of low-pressure discharge lamps the mains voltage is rectified and smoothed. This DC voltage is usually used with an inverter, which is preferred is designed as a half-bridge arrangement, in a high-frequency AC voltage converted with a series resonant circuit arrangement the lamp is supplied with electrical energy.

Bei derartigen Schaltungen sind die Schaltelemente mit einer Ansteuerleistung im Takt der Schaltfrequenz zu versorgen.In such circuits, the switching elements have a drive power to supply in time with the switching frequency.

Im Leistungsbereich bis 25W werden zur Zeit üblicherweise fast ausschließlich sogenannte freischwingende Schaltungskonzepte eingesetzt, die zur Steuerung von Schaltelementen (insbes. Transistoren) des Inverters bzw. der Halbbrücke entweder separate Stromwandler (Sättigungsstromwandler oder als Übertrager mit definiertem Luftspalt) oder Sekundärwicklungen auf der Lampendrossel mit signalumformenden Netzwerken für jeden Halbbrückenschalter vorsehen. "Freischwingend" bedeutet in diesem Zusammenhang, daß die Ansteuerleistung für die Schaltelemente des Inverters unmittelbar aus dem Lastkreis entnommen wird.In the power range up to 25W are currently almost exclusively so-called free-swinging circuit concepts used for Control of switching elements (especially transistors) of the inverter or Half bridge either separate current transformers (saturation current transformers or as a transformer with a defined air gap) or secondary windings on the Lamp choke with signal-converting networks for each half-bridge switch provide. "Free swinging" in this context means that the drive power for the switching elements of the inverter immediately is taken from the load circuit.

Diese freischwingenden Schaltungskonzepte haben jedoch den Nachteil, daß Verluste in den Ansteuerschaltungen (Sättigungsstromwandler, Sekundärwicklungen auf der Lampendrossel mit signalumformenden Netzwerken) den Wirkungsgrad der Gesamtanordnung beeinträchtigen und daß eine relativ hohe Anzahl von Bauteilen (Ansteuerschaltungsbauteile) benötigt wird.However, these free-swinging circuit concepts have the disadvantage that Losses in the control circuits (saturation current transformers, secondary windings on the lamp choke with signal-converting networks) affect the efficiency of the overall arrangement and that a relative high number of components (control circuit components) is required.

Fortschritte in der Halbleitertechnik ermöglichen integrierte Schaltungs- bzw. Ansteuerkonzepte, bei denen die Steuerung der beiden Halbbrückentransistoren in einem integrierten Schaltkreis implementiert werden kann. Die Ansteuerleistung für die Transistoren wird durch Treiber zur Verfügung gestellt, die durch digitale Signale gesteuert werden. Diese Schaltungskonzepte werden mit dem Begriff "fremdgesteuert" bezeichnet.Advances in semiconductor technology enable integrated circuit or Control concepts in which the control of the two half-bridge transistors can be implemented in an integrated circuit. The drive power for the transistors is provided by drivers, controlled by digital signals. These circuit concepts will be referred to with the term "externally controlled".

Bisher bekannte Ausführungsformen für fremdgesteuerte Halbbrücken mit integrierter Ansteuerung verwenden Oszillatoren, die üblicherweise mit einer fest eingestellten, ungeregelten Frequenz die Schaltelemente (üblicherweise spannungsgesteuerte Transistoren wie FET-Transistoren (Feldeffekttransistor) oder IGBT-Transistoren (Insulated Gate Bipolar Transistor) des Inverters über Treiber ein- und ausschalten.Previously known embodiments for externally controlled half bridges with integrated control use oscillators, usually with a fixed, unregulated frequency the switching elements (usually voltage controlled transistors like FET transistors (Field effect transistor) or IGBT transistors (insulated gate bipolar transistor) Switch the inverter on and off via the driver.

Mit solchen Lösungen, bei denen nur eine Oszillatorfrequenz vorgegeben werden kann, ist jedoch ohne ein die Eigenresonanzfrequenz des Lastkreises variierendes Bauelement (z.B. Kaltleiter parallel zu einem Teil oder der ganzen lampenparallelen Kapazität (C5 in Figur 1), vgl. EP 0 185 179 B1) die Vorheizung der Lampenwendeln nahezu unmöglich. With solutions in which only one oscillator frequency is specified can, however, is without the natural resonance frequency of the load circuit Varying component (e.g. PTC thermistor parallel to part or all of it lamp-parallel capacity (C5 in Figure 1), cf. EP 0 185 179 B1) Preheating the lamp filaments almost impossible.

Mit dazu alternativen Lösungen, bei denen zur Realisierung einer Vorheizung eine oder mehrere weitere feste Oszillatorfrequenzen vorgegeben werden, kann jedoch aus den im folgenden erläuterten Gründen eine optimale Vorheizung der Lampenwendeln vor der Zündung der Lampe nicht erreicht werden.With alternative solutions in which to implement preheating one or more further fixed oscillator frequencies are specified, can, however, be optimal for the reasons explained below Preheating of the lamp filaments has not been reached before the lamp is ignited become.

Zur Vorheizung der Wendein ist die Frequenz des Inverters entsprechend dem Güteverlauf des Lastkreises so zu wählen, daß sie innerhalb eines bestimmten Frequenzbereichs liegt. Liegt die Frequenz des Inverters oberhalb der oberen Grenze dieses Frequenzbereichs, so reicht bei einer fest vorgegebenen Vorheizdauer der im Lastkreis fließende Strom nicht aus, die Lampenwendeln auf eine Temperatur aufzuheizen, bei der sie emmissionsfähig sind. Liegt die Frequenz des Inverters unterhalb der unteren Grenze dieses Frequenzbereichs, wird die am zur Lampe (vgl. EL in Figur 1) parallel geschalteten Kondensator (C5) anliegende Spannung größer als ein durch die Lampe (EL) definierter Höchstwert, woraus eine Frühzündung der Lampe folgt.The frequency of the inverter is appropriate for preheating the Wendein to choose the quality curve of the load circuit so that it is within a certain Frequency range. If the frequency of the inverter is above the upper limit of this frequency range is sufficient for a fixedly specified one The lamp filaments do not preheat the current flowing in the load circuit heat to a temperature at which they are capable of emission are. If the frequency of the inverter is below the lower limit of this Frequency range, the one connected in parallel to the lamp (cf. EL in FIG. 1) Capacitor (C5) applied voltage greater than one by the Lamp (EL) defined maximum value, resulting in early ignition of the lamp follows.

Der Güteverlauf des Lastkreises hängt ab von den frequenzbestimmenden und üblicherweise toleranzbehafteten Bauteilen im Lastkreis (Drossel L2, Kondensatoren C5 und C6) sowie der durch ohmsche Widerstände (hauptsächlich Wendelwiderstände sowie Wirkwiderstand der Drossel L2) hervorgerufenen Dämpfung im Lastkreis.The quality curve of the load circuit depends on the frequency-determining ones and usually tolerant components in the load circuit (choke L2, Capacitors C5 and C6) as well as by ohmic resistors (mainly coil resistances and effective resistance of choke L2) caused damping in the load circuit.

Eine feste Steuerfrequenz des Oszillators bei bisher bekannten Ausführungsformen wird mit ebenfalls toleranzbehafteten Bauteilen vorgegeben.A fixed control frequency of the oscillator in previously known embodiments is specified with components that are also subject to tolerances.

Ohne einen Abgleich der Oszillatorfrequenz auf den aktuell in einem Vorschaltgerät vorliegenden Lastkreisgüteverlauf kann bei Zugrundelegung üblicher Toleranzen der elektronischen Bauteile des Lastkreises die erforderliche Frequenz zur Vorheizung nicht sicher realisiert werden. Ein individueller Abgleich jedes Vorschaltgeräts in der Produktion ist jedoch aus Kostengründen kaum realisierbar. Da im zeitlichen Verlauf der Vorheizung der Widerstand der Wendeln durch ihre Erwärmung zunimmt, steigt auch die Dämpfung im Lastkreis an. Bleibt nun die Oszillatorfrequenz im Verlauf der Vorheizung konstant, nimmt der Strom im Lastkreis entsprechend der Abnahme der Güte des Lastkreises ab.Without adjusting the oscillator frequency to that currently in a ballast The present load circuit quality curve can be more common when used as a basis Tolerances of the electronic components of the load circuit the required Frequency for preheating cannot be reliably implemented. An individual However, balancing every ballast in production is for cost reasons hardly feasible. Because in the course of preheating the resistance As the coils increase due to their warming, the damping also increases in the load circuit. Now the oscillator frequency remains in the course of the preheating constant, the current in the load circuit decreases according to the decrease the quality of the load circuit.

Eine verbesserte Vorheizung könnte dadurch realisiert werden, daß die Frequenz des Inverters während der Vorheizung so erniedrigt wird, daß der Strom im Lastkreis während der gesamten Vorheizphase nahezu konstant bleibt. Dies ist jedoch mit einer fest implementierten Oszillatorfrequenz nicht möglich.An improved preheating could be realized in that the frequency of the inverter is reduced during preheating so that the Current in the load circuit almost constant during the entire preheating phase remains. However, this is not the case with a permanently implemented oscillator frequency possible.

Ein weiterer Nachteil der bekannten Lösungen mit einer einzigen festen Betriebsfrequenz des Inverters ergibt sich aus folgender Überlegung: Die Polstelle des Lastkreises, die durch fres1 = 1 2π· L2· C5 ·C6 C5 + C6 gegeben ist, muß einen Wert aufweisen, der es ermöglicht, mit der gleichen Oszillatorfrequenz, mit der der Inverter während dem normalen Lampenbetrieb arbeitet, eine ausreichende Spannung über dem der Lampe parallel geschalteten Kondensator (C5 in Figur 1) zu erzeugen. Damit hat der Kondensator (C5) eine unüblich hohe Kapazität aufzuweisen mit der Folge, daß während dem normalen Lampenbetrieb ein hoher Strom in den Lampenwendeln fließt. Abgesehen davon, daß ein Kondensator mit der genannten hohen Kapazität vorzusehen ist, besteht ein weiterer Nachteil darin, daß die Wendeln übermäßig belastet werden und der Gesamtwirkungsgrad der Anordnung sinkt.Another disadvantage of the known solutions with a single fixed operating frequency of the inverter results from the following consideration: The pole point of the load circuit, which by f res1 = 1 2nd π L2 · C5 · C6 C5 + C6 must have a value which makes it possible to generate a sufficient voltage across the capacitor connected in parallel with the lamp (C5 in FIG. 1) with the same oscillator frequency with which the inverter operates during normal lamp operation. The capacitor (C5) thus has an unusually high capacitance, with the result that a high current flows in the lamp filaments during normal lamp operation. Apart from the fact that a capacitor with the above-mentioned high capacitance is to be provided, there is a further disadvantage in that the filaments are excessively loaded and the overall efficiency of the arrangement is reduced.

Ausgehend von diesem Stand liegt der Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art anzugeben, die bei einer Fremdsteuerung der Schaltelemente des Inverters eine ausreichende Vorheizung der Lampenwendeln ermöglichen.Starting from this state, the invention is based on the object to specify a circuit arrangement of the type mentioned at the outset, the one with external control of the switching elements of the inverter allow sufficient preheating of the lamp filaments.

Diese Aufgabe wird durch eine Schaltungsanordnung gelöst, die in den Ansprüchen definiert sind.This task is accomplished through a circuit arrangement solved, which are defined in the claims.

Die Erfindung ist mit einer Mehrzahl von Vorteilen verbunden.The invention has a number of advantages.

Ein erster praktisch wichtiger Vorteil besteht in der einfachen schaltungstechnischen Realisierbarkeit. Alle Steuerfunktionen lassen sich in einer integrierten Schaltung realisieren. Die benötigten Funktionen können schaltungstechnisch so ausgeführt werden, daß zur externen Beschaltung dieser integrierten Schaltung zur Betriebsparametereinstellung nur relativ preisgünstige Widerstände erforderlich sind.A first practical advantage is the simple circuitry Feasibility. All control functions can be integrated into one Realize circuit. The necessities In terms of circuit technology, functions can be carried out in such a way that for external wiring of this integrated circuit for setting operating parameters only relatively inexpensive resistors are required.

Ein zweiter wichtiger Vorteil liegt darin, daß eine Mehrzahl der schaltungstechnisch in einer Schaltungsanordnung zu realisierenden Funktionen in allen Betriebsphasen der Lampe verwendet werden können und deshalb nur die betriebsphasentypischen Parameter für jede Phase vorzugegeben sind.A second important advantage is that a majority of the circuitry in a circuit arrangement realizing functions used in all operating phases of the lamp and therefore only the parameters typical for the operating phase for every phase are predetermined.

Eine weitere vorteilhafte Ausführungsform ist dadurch gekennzeichnet, daß in jeder Betriebsphase jede einzelne Periodendauer des Stroms im Lastkreis auf einen vorgebbaren Sollwert geregelt wird. Damit wird ein einfaches, robustes und weitgehend nicht toleranzbehaftetes Regelprinzip geschaffen, da anstelle sonst verwendeter toleranzbehafteter Regelkennlinien nur einfache Vergleichsfunktionen benötigt werden.Another advantageous embodiment is characterized in that every single phase of operation Period duration of the current in the load circuit is regulated to a predefinable setpoint becomes. This makes it simple, robust and largely non-tolerant Rule principle created, because instead of otherwise used tolerant Control characteristics only simple comparison functions are required.

In diesem Zusammenhang ist in vorteilhafter Weise vorgesehen, daß positive und negative Halbwellen des Stroms im Lastkreis auf denselben Sollwert geregelt werden. Durch die Vorgabe des gleichen Sollwerts für positive und negative Halbwellen des Laststroms ist inhärent gewährleistet, daß sich Toleranzen bei der Sollwertbildung in gleichem Maße bei positiven wie bei negativen Halbwellen des Laststroms auswirken und dadurch das Verhältnis zwischen den Tastverhältnissen der beiden Halbbrückenschaltelemente (Transistoren T1, T2) konstant bleibt. Dieser Vorteil wird durch den weiteren Vorteil ergänzt, daß die Bildung eines Sollwerts schaltungstechnisch einfacher als die Erzeugung zweier getrennter Sollwerte für positive und negative Laststromhalbwellen ist.In this context, it is advantageously provided that positive and negative half-waves of the current in the load circuit to the same setpoint be managed. By specifying the same setpoint for positive and Negative half-waves of the load current are inherently guaranteed to be tolerances in the setpoint formation to the same extent with positive as with negative Impact half waves of the load current and thereby the ratio between the duty cycle of the two half-bridge switching elements (Transistors T1, T2) remains constant. This advantage is further Advantage added that the formation of a setpoint is simpler in terms of circuitry than creating two separate setpoints for positive and negative Load current half-waves.

In diesem Zusammenhang ist vorgesehen, daß zur Regelung der Periodendauer des Stroms im Lastkreis der Istwert der Strom-Zeit-Fläche einer Halbschwingung bzw. einer Schwingung des Laststroms erfaßt wird und daß diese Fläche mit dem Sollwert der Strom-Zeit-Fläche einer Halbschwingung bzw. einer Schwingung des Laststroms in der jeweils aktuellen Betriebsphase verglichen wird. Bei Übereinstimmen von Ist- und Sollwert wird der Inverter in der Weise angesteuert, daß ein gerade aktiviertes Schaltelement (z.B. T2) deaktiviert wird und ein gerade nicht aktviviertes Schaltelement (z.B. T1) aktiviert wird. Dabei reicht als Regelkriterium das Überschreiten des Istwerts über den Sollwert aus, um den Zustand des Inverters zu verändern. Durch die Erfassung der Ist-Strom-Zeit-Fläche und dem Vergleich mit einer Soll-Strom-Zeit-Fläche ergibt sich automatisch ein Deaktivieren des aktuell aktivierten Schaltelements zu dem zur Erfüllung des Regelziels erforderlichen Zeitpunkt bezogen auf den zeitlichen Verlauf des Stroms im Lastkreis. In this context it is provided that to regulate the period the current in the load circuit is the actual value of the current-time area of a half oscillation or a vibration of the load current is detected and that this area with the nominal value of the current-time area of a half oscillation or a vibration of the load current in the current operating phase is compared. If the actual and target values match, the inverter controlled in such a way that a currently activated switching element (e.g. T2) is deactivated and a switching element that is not currently activated (e.g. T1) is activated. The rule criterion is that the actual value is exceeded above the setpoint to change the state of the inverter. By the detection of the actual current-time area and the comparison with a target current-time area the currently activated is automatically deactivated Switching element to that required to fulfill the control objective Time in relation to the time course of the current in the load circuit.

In diesem Zusammenhang ist weiterhin vorgesehen, daß zwischen dem Deaktivieren des gerade aktivierten Schaltelements und dem Aktivieren des gerade nicht aktivierten Schaltelements eine vorgebbare Totzeit realisiert wird. Diese Totzeit ermöglicht die Schaltentlastung der Schaltelemente z.B. durch Parallelschalten mindestens einer Kapazität zu mindestens einem der beiden Schaltelemente. Hierdurch wird der am Halbbrückenmittelpunkt (Anschluß 9 in Figur 1) beim Umschalten der Halbbrücke auftretende Spannungsgradient dU(t)/dt begrenzt. In der Zeit, in der diese Kapazität(en) beginnend mit dem Deaktivieren des aktuell aktivierten Schaltelements durch die in der Drossel (L2) eingespeicherte Energie umgeladen werden, ist keines der beiden Halbbrückenschaltelemente aktiviert.In this context it is further provided that between the deactivation the just activated switching element and the activation of the a not yet activated switching element realizes a specifiable dead time becomes. This dead time enables the switching elements to be relieved, e.g. by connecting at least one capacitor in parallel to at least one of the two switching elements. This will make it the center of the half bridge (Connection 9 in Figure 1) voltage gradient occurring when switching the half-bridge dU (t) / dt limited. At the time this capacity (s) starts by deactivating the currently activated switching element the energy stored in the choke (L2) is not being transferred of the two half-bridge switching elements activated.

Erfindungsgemäß kann in diesem Zusammenhang weiterhin vorgesehen sein, daß in einem ersten Zeitraum einer Anlaufphase unmittelbar nach der Beendigung der Zündphase ein dritter zeitlich konstanter Sollwert des Laststroms für einen vorgebbaren dritten Zeitraum gebildet wird. Durch die Vorgabe des dritten Sollwertes nach Beendigung der Zündphase kann für einen vorgebbaren Zeitraum der Lastkreis mit einem erhöhten Strom beaufschlagt werden. Damit wird ein beschleunigtes Anlaufverhalten der Lampe und damit ein schnelleres Erreichen des Nennlichtstroms erzielt.According to the invention can also be provided in this context be that in a first period of a start-up phase immediately after the Completion of the ignition phase a third time constant setpoint of the load current is formed for a predeterminable third period. By default of the third setpoint after the ignition phase has ended can be for a predeterminable period of time the load circuit is charged with an increased current become. This will accelerate the start-up behavior of the lamp and so that the nominal luminous flux is reached more quickly.

In diesem Zusammenhang ist weiterhin vorgesehen, daß in einem zweiten Zeitraum der Anlaufphase ein zweiter zeitlich variabler Sollwert gebildet wird, der ausgehend von dem dritten zeitlich konstanten Sollwert kontinuierlich in den zweiten zeitlich konstanten Sollwert übergeführt wird. Durch das kontinuierliche Überführen des dritten Sollwerts auf den zweiten Sollwert wird ein kontinuierlicher und damit für den Betrachter der Entladungslampe kaum wahrnehmbarer Übergang von dem Istwert, der dem dritten Sollwert entspricht, auf den Istwert, der dem zweiten Sollwert entspricht, erreicht. In this context, it is also provided that in a second Period of the start-up phase, a second time-variable setpoint is formed , which is continuous from the third time-constant setpoint is converted into the second time-constant setpoint. By the continuous transfer of the third setpoint to the second setpoint becomes a continuous and therefore for the viewer of the discharge lamp barely perceptible transition from the actual value to the third Setpoint corresponds to the actual value which corresponds to the second setpoint, reached.

Die Erfindung wird nun anhand der Zeichnung beschrieben.The invention will now be described with reference to the drawing.

Es zeigt

Figur 1

eine Ausführungsform einer erfindungsgemäßen Schaltungsanordnung;

Figur 2

ein Funktions-Blockschaltbild einer Steuerschaltung in der Schaltungsanordnung nach Figur 1;

Figur 3

ein Diagramm, das den Zusammenhang zwischen Steuerfrequenz, mit der der Inverter angesteuert wird, und Eigenresonanzfrequenz des Lastkreises vor und nach der Zündung der Lampe darstellt; und

Figur 4

schematisch den zeitlichen Verlauf der Ausgangssignale ausgewählter Schaltungskomponenten der Schaltung nach Figur 1 bzw. Figur 2.

It shows

Figure 1

an embodiment of a circuit arrangement according to the invention;

Figure 2

a functional block diagram of a control circuit in the circuit arrangement of Figure 1;

Figure 3

a diagram illustrating the relationship between the control frequency at which the inverter is driven and the natural resonance frequency of the load circuit before and after the lamp is ignited; and

Figure 4

2 schematically shows the time course of the output signals of selected circuit components of the circuit according to FIG. 1 or FIG. 2.

Das in Figur 1 dargestellte Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zum Betrieb einer Entladungslampe EL weist eingangsseitig in einer Zuleitung eine Sicherung SI auf, der ein Gleichrichter BR nachgeschaltet ist. Dessen Ausgang ist durch einen Glättungskondensator C1 überbrückt. Die nachgeschaltete Induktivität L1 und der Kondensator C2 bilden ein Funkentstörungsglied.The embodiment shown in Figure 1 of an inventive Circuit arrangement for operating a discharge lamp EL has on the input side in a supply line a fuse SI that a rectifier BR is connected downstream. Its output is through a smoothing capacitor C1 bridged. The downstream inductor L1 and the capacitor C2 form a radio interference suppressor.

Eine Schaltungskomponente IC, die wie in Figur 2 dargestellt aufgebaut sein kann, ist eine Steuerschaltung zur Ansteuerung eines Transistors T1 (Basis- bzw. Gate-Elektrode Anschluß 10 der Steuerschaltung IC) und eines Transistors T2 (Basis- bzw. Gate-Elektrode am Anschluß 8 der Steuerschaltung IC). Beide Transistoren T1 und T2 bilden eine Halbbrückenanordnung bzw. einen Inverter. Widerstände R3, R4, R5 und R6 sind einerseits an die Anschlüsse 2 bis 5 und andererseits an den Anschluß 6 geschaltet. Mit dem Widerstand R3 wird ein Sollwert (SW1, Figur 4a) des Laststroms in der Vorheizphase und mit Widerstand R4 wird ein Sollwert (SW3, Figur 4a) des Laststroms in der Normalbetriebsphase gebildet. Mit dem Widerstand R5 wird eine Totzeit programmiert, die das Einschalten des einen Transistors nach dem Ausschalten des anderen Transistors verzögert. Deren Funktion wird anhand von Figur 2 beschrieben.A circuit component IC, which is constructed as shown in Figure 2 can, is a control circuit for controlling a transistor T1 (base or Gate electrode terminal 10 of the control circuit IC) and a transistor T2 (base or gate electrode at terminal 8 of the control circuit IC). Both transistors T1 and T2 form a half-bridge arrangement or one Inverter. Resistors R3, R4, R5 and R6 are on the one hand at the connections 2 to 5 and on the other hand connected to terminal 6. With the resistor R3 a setpoint (SW1, Figure 4a) of the load current in the preheating phase and with resistor R4 a setpoint (SW3, Figure 4a) of the load current in the Normal operating phase formed. With the resistor R5 there is a dead time programmed to turn on the one transistor after turning it off of the other transistor is delayed. Their function is based on figure 2 described.

Ein Kondensator C7 dient zur Glättung der Spannungsversorgung für die Schaltungskomponente IC. Bei Inbetriebnahme der in Figur 1 gezeigten Gesamtanordnung wird dieser Kondensator über den Widerstand R1 durch Energieentnahme aus dem Netz aufgeladen. Um Verluste in dem Widerstand R1 zu minimieren, wird dieser sehr hochohmig gewählt. Für eine ausreichende Spannungsversorgung der Schaltungskomponente IC ist jedoch ein größerer Strom als der über R1 zuführbare Strom erforderlich. Im Betrieb der Gesamtanordnung wird die Schaltungskomponente IC deshalb im Takt des Inverters mit Energie aus dem Lastkreis versorgt. Dazu, sowie zur Schaltentlastung der beiden Schaltelemente T1 und T2 ist der Kondensator C4 zwischen dem Halbbrückenmittelpunkt (IC-Anschluß 9) einerseits und den Verknüpfungspunkt zweier Dioden D2 und D3 andererseits geschaltet.A capacitor C7 is used to smooth the voltage supply for the Circuit component IC. When commissioning the overall arrangement shown in Figure 1 this capacitor will go through resistor R1 Charging energy from the grid. To losses in the resistance To minimize R1, this is chosen to be very high-impedance. For a sufficient Power supply to the circuit component IC is, however greater current than the current that can be supplied via R1 is required. In the operation of the Overall arrangement, the circuit component IC is therefore in time with the Inverters supplied with energy from the load circuit. In addition, as well as Switching relief of the two switching elements T1 and T2 is the capacitor C4 between the half-bridge center (IC connection 9) on the one hand and the connection point of two diodes D2 and D3 on the other hand switched.

Ist T1 aktiviert, so ist der Kondensator C4 auf die Spannung an C2 abzüglich der Spannung am Kondensator C7 aufgeladen. Wird nun T1 deaktiviert, wird C4 durch die in der Drossel L2 eingespeicherte Energie über den Lastkreis (L2, EL/C5, C6 und R2) und die Diode D3 entladen. Durch diesen Vorgang wird der Spannungsgradient dU(t)/dt am Halbbrückenmittelpunkt (IC-Anschluß 9) und die Schaltverluste in T1 begrenzt. Während T2 aktiviert ist, bleibt C4 entladen. Wird nun T2 deaktiviert, wird C4 durch die in der Drossel L2 eingespeicherte Energie über die Dioden D2, den Kondensator C7 und den Lastkreis (L2, EL/ C5, C6 und R2) geladen. Dieser Ladestrom führt zu einer Aufladung von C7, der Spannungsgradient dU(t)/dt am Halbbrückenmittelpunkt (IC-Anschluß 9) und die Schaltverluste in T2 werden in analoger Weise wie oben beschrieben begrenzt.If T1 is activated, the capacitor C4 is minus the voltage at C2 the voltage on capacitor C7 is charged. If T1 is now deactivated, becomes C4 by the energy stored in the choke L2 via the load circuit (L2, EL / C5, C6 and R2) and discharge the diode D3. Through this process becomes the voltage gradient dU (t) / dt at the half-bridge center (IC connection 9) and the switching losses in T1 limited. Activated during T2 C4 remains discharged. If T2 is now deactivated, C4 is replaced by the in the Choke L2 stored energy via the diodes D2, the capacitor C7 and loaded the load circuit (L2, EL / C5, C6 and R2). This charging current leads to a charge of C7, the voltage gradient dU (t) / dt at the half-bridge center (IC connection 9) and the switching losses in T2 are in analog Way limited as described above.

Eine Begrenzung für die Spannung am Kondensator C7 kann wie in Figur 1 gezeigt dadurch erfolgen, daß die Diode D3 als Zenerdiode ausgeführt wird. Eine Aufladung von C7 kann nur solange erfolgen, wie die Spannung an C7 zuzüglich der Flußspannung der Diode D2 kleiner als die Zenerspannung der Diode D3 ist.A limitation for the voltage at capacitor C7 can be as in FIG. 1 shown by the fact that the diode D3 is designed as a Zener diode. C7 can only be charged as long as the voltage at C7 plus the forward voltage of diode D2 less than the Zener voltage the diode is D3.

Eine weitere Möglichkeit zur Begrenzung der Spannung an C7 ist die Implementierung einer Zenerdiode in der Schaltungskomponente IC mit der Kathode am Anschluß 1 sowie der Anode am Anschluß 6.Another option for limiting the voltage at C7 is implementation a zener diode in the circuit component IC with the Cathode at connection 1 and the anode at connection 6.

Über die Diode D1, die innerhalb (zwischen den Anschlüssen 1 und 11) der Schaltung IC oder außerhalb der Schaltung IC angeordnet sein kann, wird ein mit dem Anschluß 9 der Schaltung IC verbundener Kondensator C3 auf die Spannung von C7 aufgeladen, wenn der Transistor T2 aktiviert ist (bootstrap-Stufe bestehend aus D1 und C3).Via the diode D1, which is inside (between the terminals 1 and 11) of the Circuit IC or may be arranged outside the circuit IC a capacitor C3 connected to the terminal 9 of the circuit IC the voltage of C7 is charged when transistor T2 is activated (bootstrap level consisting of D1 and C3).

An Anschlüssen 9 und 6 der Schaltung IC ist der Lastkreis mit der Entladungslampe EL angeschaltet; dieser besteht aus einer Serienschaltung der Drossel L2, der Entladungslampe EL mit dem parallelgeschalteten Kondensator C5, einem Kondensator C6 und einem (Shunt-)Widerstand R2, der zwischen die Anschlüsse 6 und 7 der Steuerschaltung IC geschaltet ist. Der Widerstand R2 erfaßt den im Lastkreis fließenden Strom; der erfaßte Stromwert wird der Steuerschaltung IC am Anschluß 7 zugeführt, die diesen Stromwert weiterverarbeitet, wie noch beschrieben wird. At terminals 9 and 6 of the circuit IC is the load circuit with the discharge lamp EL switched on; this consists of a series connection of the Inductor L2, the discharge lamp EL with the capacitor connected in parallel C5, a capacitor C6 and a (shunt) resistor R2, which is between the connections 6 and 7 of the control circuit IC is connected. The resistance R2 detects the current flowing in the load circuit; the detected current value is supplied to the control circuit IC at terminal 7, the current value processed as will be described.

Vor der Zündung der Lampe EL, also in der Vorheizphase und in der Zündphase, hat der Lastkreis eine erste Polstelle mit der Frequenz f_res1, die durch die Formel fres1 = 1 2π· L2 · C5 · C6 C5 + C6 gegeben ist.Before the lamp EL is ignited, that is to say in the preheating phase and in the ignition phase, the load circuit has a first pole point with the frequency f _res1 , which is determined by the formula f res1 = 1 2nd π L2 · C5 · C6 C5 + C6 given is.

Mit der Zündung der Entladungslampe ergibt sich sprungartig eine zweite Polstelle mit der Frequenz f_res2, die näherungsweise durch die Formel fres2 = 1 2π· L2 · C6 gegeben ist, da nun die lampenparallele Kapazität (C5 in Figur 1) durch die Lampe nahezu kurzgeschlossen wird.When the discharge lamp is ignited, a second pole point with the frequency f _res2 , which is approximated by the formula, _{arises suddenly} f res2 = 1 2nd π L2 · C6 is given, since the lamp parallel capacity (C5 in Figure 1) is almost short-circuited by the lamp.

Die Frequenz f_res1 der ersten Polstelle (Vorheizphase TV und Zündphase TZ in Figur 4) ist also größer als die Frequenz f_res2 der zweiten Polstelle (Anlaufphase TA und Normalbetrieb TN in Figur 4), da C6 größer ist als die Serienschaltung aus C5 und C6. Damit ist die Periodendauer des Laststroms in der Vorheizphase TV und in der Zündphase TZ kleiner als die Periodendauer des Laststroms in der Anlaufphase und im Normalbetrieb.The frequency f _{res1 of} the first pole point (preheating phase TV and ignition phase TZ in FIG. 4) is therefore greater than the frequency f _{res2 of} the second pole point (start-up phase TA and normal operation TN in FIG. 4), since C6 is larger than the series circuit comprising C5 and C6 . The period of the load current in the preheating phase TV and in the ignition phase TZ is thus shorter than the period of the load current in the start-up phase and in normal operation.

Figur 2 zeigt ein Funktions-Blockschaltbild einer Ausführungsform der in Figur 1 dargestellten Steuerschaltung IC. Einzelne oder alle der in Figur 2 dargestellten Funktionsblöcke können als integrierte Schaltung realisiert sein. Figure 2 shows a functional block diagram of an embodiment of the in Figure 1 shown control circuit IC. Individual or all of those in FIG. 2 Function blocks shown can be implemented as an integrated circuit his.

Aufbau der Steuerschaltung ICStructure of the control circuit IC

Im folgenden wird der Aufbau eines Ausführungsbeispiels der Steuerschaltung IC beschrieben:The following is the construction of an embodiment of the control circuit IC described:

Die Steuerschaltung IC weist eingangsseitig (Anschluß 7) eine Eingangsstufe ES auf. Die Eingangsstufe ES ist mit einer Stromreglerschaltung SR über deren ersten Eingang SRE1 verbunden. Die Stromreglerschaltung SR ist weiterhin über einen zweiten Eingang SRE2 mit einer Stromsollwerterzeugungsschaltung SWE und über einen dritten Eingang SRE3 sowie einen Ausgang SRA1 mit einer Ausgangsstufe AS verbunden.The control circuit IC has an input stage on the input side (connection 7) It on. The input stage ES is connected to a current regulator circuit SR first input SRE1 connected. The current regulator circuit SR is still via a second input SRE2 with a current setpoint generation circuit SWE and via a third input SRE3 and an output SRA1 connected to an output stage AS.

Die Stromsollwerterzeugungsschaltung SWE ist über einen ersten Eingang SWEE1 mit einem Zähler Z und über einen zweiten Eingang SWEE2 mit einem D/A-Wandler DAW verbunden. Weiterhin sind an zwei weiteren Eingänge SWEE3 und SWEE4 der Stromsollwerterzeugungsschaltung SWE, die zugleich Anschlüsse 2 und 3 der Steuerschaltung IC sind, die Widerstände R3 und R4 angeschaltet. Mit R3 wird ein zeitlich konstanter Sollwert SW1 (Figur 4a) und mit R4 wird ein zeitlich konstanter Sollwert SW5 (Figur 4a) realisiert.The current setpoint generation circuit SWE is via a first input SWEE1 with a counter Z and via a second input SWEE2 with a D / A converter DAW connected. There are also two further entrances SWEE3 and SWEE4 of the current setpoint generation circuit SWE which at the same time connections 2 and 3 of the control circuit IC are the resistors R3 and R4 switched on. With R3, a time-constant setpoint SW1 (Figure 4a) and with R4 a time-constant setpoint SW5 (Figure 4a) realized.

Ein Taktgenerator TG ist über einen Eingang TGE1 mit einer Zünderkennungsschaltung ZE verbunden; er ist weiterhin über einen ersten Ausgang TGA1 mit dem Zähler Z und über einen zweiten Ausgang TGA2 mit der Zünderkennungsschaltung ZE verbunden. An einen Eingang TGE2, der zugleich Anschluß 5 der Steuerschaltung IC ist, ist der Widerstand R6 geschaltet.A clock generator TG is connected to an ignition detection circuit via an input TGE1 ZE connected; it is still on a first exit TGA1 with the counter Z and via a second output TGA2 with the Ignition detection circuit ZE connected. At an entrance TGE2, which at the same time Terminal 5 of the control circuit IC, the resistor R6 is connected.

Die Zünderkennungsschaltung ZE ist über einen Eingang ZEE1 mit dem Taktgenerator TG, über einen zweiten Eingang ZEE2 mit der Ausgangsstufe AS und über einen dritten Eingang ZEE3 sowie einen dritten Ausgang ZEA3 mit dem Zähler Z verbunden. Die Zünderkennungsschaltung ZE ist über einen ersten Ausgang ZEA1 mit dem Taktgenerator TG und über einen zweiten Ausgang ZEA2 mit der Ausgangsstufe AS verbunden.The ignition detection circuit ZE is connected to the via an input ZEE1 Clock generator TG, via a second input ZEE2 with the output stage AS and via a third input ZEE3 and a third output ZEA3 connected to the counter Z. The ignition detection circuit ZE is over a first output ZEA1 with the clock generator TG and a second Output ZEA2 connected to the output stage AS.

Der Zähler Z ist über einen ersten Eingang ZE1 mit der Unterspannungsschutzschaltung USS, über einen zweiten Eingang ZE2 mit dem Taktgenerator TG und über einen dritten Eingang ZE3 sowie einen ersten Ausgang ZA1 mit der Zünderkennungsschaltung ZE verbunden. Der Zähler Z ist über einen zweiten Ausgang ZA2 mit der Stromsollwerterzeugungsschaltung SWE und über einen dritten Ausgang ZA3 mit dem D/A-Wandler DAW verbunden.The counter Z is connected to the undervoltage protection circuit via a first input ZE1 USS, via a second input ZE2 with the clock generator TG and via a third input ZE3 and a first output ZA1 connected to the ignition detection circuit ZE. The counter Z is over one second output ZA2 with the current setpoint generation circuit SWE and connected to the D / A converter DAW via a third output ZA3.

Die Ausgangsstufe AS ist über einen ersten Eingang ASE1 mit der Unterspannungsschutzschaltung USS, über einen zweiten Eingang ASE2 mit der Stromreglerschaltung SR und über einen dritten Eingang ASE3 mit der Zünderkennungsschaltung ZE verbunden. Die Ausgangsstufe AS ist über einen ersten Ausgang ASA1 mit einem Totzeitglied TZG sowie mit der Zünderkennungsschaltung ZE verbunden; sie ist über einen zweiten Ausgang ASA2 mit der Stromreglerschaltung SR verbunden.The output stage AS is connected to the undervoltage protection circuit via a first input ASE1 USS, via a second input ASE2 with the Current regulator circuit SR and a third input ASE3 with the ignition detection circuit ZE connected. The output stage AS is over one first output ASA1 with a dead time element TZG and with the ignition detection circuit ZE connected; it is via a second output ASA2 connected to the current regulator circuit SR.

Das Totzeitglied TZG ist über einen Eingang TZGE1 mit der Ausgangsstufe AS, über einen ersten Ausgang TZGA1 mit einem ersten Treiber TT1 des ersten Transistors T1 (Figur 1) und über einen zweiten Ausgang TZGA2 mit einem zweiten Treiber TT2 des zweiten Transistors T2 (Figur 1) verbunden. An einen Eingang TZGE2, der zugleich ein Anschluß 4 der Steuerschaltung IC ist, ist der Widerstand R5 geschaltet.The dead time element TZG is connected to the output stage via an input TZGE1 AS, via a first output TZGA1 with a first driver TT1 of the first Transistor T1 (Figure 1) and via a second output TZGA2 a second driver TT2 of the second transistor T2 (Figure 1) connected. At an input TZGE2, which is also a terminal 4 of the control circuit IC, the resistor R5 is switched.

Der erste Treiber TT1 des ersten Transistors T1 (Figur 1) und der zweite Treiber TT2 des zweiten Transistors T2 (Figur 1) sind über Eingänge TT1E1 und TT2E1 mit dem Totzeitglied TZG verbunden. Der erste Treiber TT1 wird über den IC-Anschluß 1 bzw. VS mit einem Bezugspotential am IC-Anschluß 6 bzw. GND mit der zum Steuern des Transistors T1 erforderlichen Energie versorgt. Der zweite Treiber TT2 wird mit der Bootstrap-Stufe, die durch den Kondensator C3 und die Diode D1 gebildet ist, über den IC-Anschluß 11 bzw. BOOT mit einem Bezugspotential am IC-Anschluß 9 bzw. OUT mit der zum Steuern des Transistors T2 erforderlichen Energie versorgt.The first driver TT1 of the first transistor T1 (Figure 1) and the second driver TT2 of the second transistor T2 (Figure 1) are via inputs TT1E1 and TT2E1 connected to the dead time element TZG. The first driver TT1 is over the IC connection 1 or VS with a reference potential at the IC connection 6 or GND with the energy required to control transistor T1 provided. The second driver, TT2, comes with the bootstrap level set by the Capacitor C3 and the diode D1 is formed via the IC connection 11 and BOOT with a reference potential at the IC connection 9 or OUT with the for Controlling the transistor T2 required power.

Der erste Treiber TT1 steuert über seinen Ausgang TT1A1 (zugleich IC-Anschluß 10 der Steuerschaltung IC) den ersten Transistor T1 (Figur 1) und der zweite Treiber TT2 steuert über seinen Ausgang TT2A1 (zugleich IC-Anschluß 8 der Steuerschaltung IC) den zweiten Transistor T2 (Figur 1).The first driver TT1 controls its output TT1A1 (also IC connection 10 of the control circuit IC) the first transistor T1 (Figure 1) and the second driver TT2 controls its output TT2A1 (also IC connection 8 of the control circuit IC) the second transistor T2 (Figure 1).

Eine Referenzspannungschaltung REF stellt den einzelnen Schaltungskomponenten innerhalb der Steuerschaltung IC ein Referenzsignal zur Verfügung, das eine hohe Genauigkeit aufweist und idealerweise unabhängig von sämtlichen Umgebungsbedingungen ist. Sie ist zu diesem Zweck mit dem IC-Anschluß 6 bzw. GND und dem IC-Anschluß 1 bzw. VS, der an den Kondensator C7 (Figur 1) geschaltet ist, verbunden.A reference voltage circuit REF provides the individual circuit components a reference signal is available within the control circuit IC, which is highly accurate and ideally independent of all environmental conditions. For this purpose it is with the IC connection 6 or GND and the IC connection 1 or VS connected to the capacitor C7 (Figure 1) is connected.

Eine Unterspannungsschutzschaltung USS wertet die Höhe der Versorgungsspannung am IC-Anschluß 1 (Figur 1) bzw. VS aus. Liegt diese Spannung unter einem vorgebbaren Wert, so wird die Ausgangsstufe AS über ein entsprechendes Signal über ihren Eingang ASE1 gesperrt und in einen definierten Anfangszustand gesetzt. Gleichzeitig wird der Zähler Z, wenn die genannte Spannung unter dem vorgebbaren Wert liegt, durch die Unterspannungsschutzschaltung USS über den Zählereingang ZE1 in seinen definierten Anfangszählzustand zurückgesetzt. An undervoltage protection circuit USS evaluates the level of the supply voltage at IC connector 1 (Figure 1) or VS off. Is this tension below a predeterminable value, the output stage AS becomes a corresponding one Signal blocked via its input ASE1 and into a defined one Initial state set. At the same time, the counter Z, if the said Voltage is below the predefinable value due to the undervoltage protection circuit USS via the counter input ZE1 in its defined Initial count state reset.

Funktionsweise der Steuerschaltung ICOperation of the control circuit IC

Im folgenden wird die Funktionsweise des vorstehenden Ausführungsbeispiels der Steuerschaltung IC beschrieben:The following is the operation of the above embodiment the control circuit IC described:

Beim Anlegen der Netzspannung an die Gesamtanordnung wird bei ausreichend hoher Versorgungsspannung am IC-Anschluß 1 (Figur 1) bzw. VS für die Steuerung durch die Unterspannungsschutzschaltung USS über die Ausgangsstufe AS ein Integrator in der Stromreglerschaltung SR auf einen definierten Startwert gesetzt und der Halbbrückentransistor T1 eingeschaltet, der den Lastkreis an die gleichgerichtete und geglättete Netzspannung schaltet.When applying the mains voltage to the overall arrangement, it will be sufficient high supply voltage at IC connection 1 (Figure 1) or VS for control by the undervoltage protection circuit USS via the output stage AS an integrator in the current regulator circuit SR to a defined Start value set and half-bridge transistor T1 switched on, which switches the load circuit to the rectified and smoothed mains voltage.

Dadurch beginnt im Lastkreis ein Stromfluß durch die Lampendrossel L2, den Kondensator C5, die beiden Wendeln der Lampe, den Kondensator C6 sowie den Widerstand R2, der aufgrund der resonanten Struktur des Lastkreises sinusförmig aufschwingt.This causes a current to flow through the lamp choke L2 in the load circuit, the capacitor C5, the two filaments of the lamp, the capacitor C6 as well as the resistor R2, which is due to the resonant structure of the load circuit swings up sinusoidally.

Am Ausgang des Integrators der Stromreglerschaltung SR ergibt sich nun eine cosinusförmig verlaufende Spannung, die sich ausgehend von einem fest definierten Anfangswert dem durch die Stromsollwerterzeugungsschaltung SWE gebildeten Sollwert im zeitlichen Verlauf der ersten Halbwelle des Laststroms im Lastkreis annähert.At the output of the integrator of the current regulator circuit SR there is now a cosine-shaped voltage that starts from a fixed defined initial value by the current setpoint generation circuit SWE formed setpoint in the course of the first half-wave of the Approximate load current in the load circuit.

Dabei kann die Ausgangsspannung des Integrators von einem hohen Startpegel aus sinken ("Abintegration" des Laststroms) oder von einem niedrigen Startwert aus zunehmen ("Aufintegration"). Im folgenden wird nur beispielhaft von einer Aufintegration ausgegangen. The output voltage of the integrator can start from a high level from sinking ("down-integration" of the load current) or from a low one Increase the starting value ("integration"). The following is only an example assumed integration.

Erreicht die Ausgangsspannung des Integrators den Sollwert, liefert ein Vergleicher der Stromreglerschaltung SR am Ausgang SRA1 ein impulsförmiges Signal (Figur 4f), das an die Ausgangsstufe AS weitergeleitet wird. Dies hat zur Folge, daß der eingeschaltete Halbbrückentransistor T1 ausgeschaltet wird und der zu diesem Zeitpunkt ausgeschaltete Transistor T2 nach einer von dem Totzeitglied TZG realisierten Totzeit t_T (Figur 4, Zeilen e1 und e2) eingeschaltet wird. Während dieser Totzeit t_T wird gleichzeitig der Integrator auf seinen Anfangswert zurückgesetzt. Nach Ablauf der Totzeit t_T beginnt zeitgleich mit dem Einschalten des Transistors T2 der Integrator wieder mit der Integration des Resonanzstroms, bis seine Ausgangsspannung und der Sollwert wieder übereinstimmen, der Transistor T2 ausgeschaltet wird und die Totzeit abermals abläuft, bevor wieder T1 eingeschaltet wird und somit der Zyklus für die nächste und alle folgenden Schwingungen des Laststroms fortgesetzt wird.If the output voltage of the integrator reaches the desired value, a comparator of the current regulator circuit SR delivers a pulse-shaped signal at the output SRA1 (FIG. 4f), which is passed on to the output stage AS. The consequence of this is that the half-bridge transistor T1 which is switched on is switched off and the transistor T2 which is switched off at this point in time is switched on after a dead time t _T (FIG. 4, lines e1 and e2) realized by the dead time element TZG. During this dead time t _T , the integrator is reset to its initial value at the same time. After the dead time t _{T has} elapsed, when the transistor T2 is switched on, the integrator starts integrating the resonance current again until its output voltage and the setpoint match again, the transistor T2 is switched off and the dead time expires again before T1 is switched on again and thus the cycle for the next and all subsequent oscillations of the load current is continued.

Dieser selbstschwingende Ablauf bietet den Vorteil, daß kein Oszillator zur Anregung des Serienschwingkreises in der Steuerung vorhanden sein muß.This self-oscillating process has the advantage that no oscillator Excitation of the series resonant circuit must be present in the control.

Die Istwert-Erfassung des Stroms I_L im Lastkreis (Figur 1), und damit dessen Frequenz erfolgt in allen Betriebsphasen der Lampe mittels des Shuntwiderstandes R2, wobei der Spannungsabfall U_Shunt an diesem Widerstand der Eingangsstufe ES zugeführt wird.The actual value detection of the current I _L in the load circuit (FIG. 1), and thus its frequency, takes place in all operating phases of the lamp by means of the shunt resistor R2, the voltage drop U _Shunt at this resistor being fed to the input stage ES.

Die Eingangsstufe ES verstärkt diesen Spannungsabfall und verarbeitet ihn beispielsweise so, daß jede Halbwelle des Laststroms einzeln von der der Eingangsstufe ES nachgeschalteten Stromreglerschaltung SR verarbeitet werden kann.The input stage ES amplifies this voltage drop and processes it for example, so that each half cycle of the load current is different from that of the Input stage ES downstream current regulator circuit SR processed can be.

Die Stromreglerschaltung SR besteht aus einem in Figur 2 nicht dargestellten Integrator und aus einem in Figur 2 nicht dargestellten Vergleicher. The current regulator circuit SR consists of a not shown in Figure 2 Integrator and from a comparator, not shown in Figure 2.

Der Integrator integriert das Ausgangssignal der Eingangsstufe ES, das am Eingang SRE1 übernommen wird, ausgehend von einer festen, vorgebbaren Anfangsspannung U_int(t=0) gemäß

(t = 0, wenn T1 bzw. T2 eingeschaltet werden;
t = t_Ende, wenn T1 bzw. T2 ausgeschaltet werden)
auf. In dieser Formel bezeichnen R_int und C_int einen Widerstand bzw. eine Kapazität, die zur schaltungstechnischen Realisierung einer Integrationsfunktion in SR erforderlich sind.The integrator integrates the output signal of the input stage ES, which is accepted at the input SRE1, based on a fixed, predeterminable starting voltage U _int (t = 0) according to

(t = 0 if T1 or T2 are switched on;
t = t _end when T1 or T2 are switched off)
on. In this formula, R _int and C _int denote a resistance and a capacitance, respectively, which are required to implement an integration function in SR in terms of circuitry.

Der Vergleicher vergleicht die Ausgangsspannung U_int des Integrators mit von der Stromsollwerterzeugungsschaltung SWE gebildeten Sollwerten (SW1, SW2(t), SW3, SW4(t), SW5 in Figur 4) des Laststroms, die der Stromreglerschaltung SR über ihren Eingang SRE2 zugeführt werden.The comparator compares the output voltage U _{int of} the integrator with set values (SW1, SW2 (t), SW3, SW4 (t), SW5 in FIG. 4) of the load current which are generated by the current setpoint generation circuit SWE and which are supplied to the current regulator circuit SR via their input SRE2.

Die Stromsollwerterzeugungsschaltung SWE erzeugt in der Vorheizphase TV (Figur 4) einen ersten zeitlich konstanten Sollwert SW1 (Figur 4a) des Laststroms, der dem in der Vorheizphase gewünschten Istwert des Vorheizstroms entspricht.The current setpoint generation circuit SWE generates TV in the preheating phase (FIG. 4) a first time-constant setpoint SW1 (FIG. 4a) of the load current, the actual value of the preheating current desired in the preheating phase corresponds.

In der Zündphase TZ (Figur 4) erzeugt die Stromsollwerterzeugungsschaltung SWE einen zeitlich variablen Sollwert SW2(t) des Laststroms, welcher Sollwert ausgehend von dem ersten zeitlich konstanten Sollwert SW1 des Laststroms auf einen vorgebbaren Wert (z.B. SW2max in Figur 4a) geführt wird. In the ignition phase TZ (FIG. 4), the current setpoint generation circuit generates SWE a time-variable setpoint SW2 (t) of the load current, which Setpoint starting from the first time-constant setpoint SW1 of the Load current to a predeterminable value (e.g. SW2max in Figure 4a) becomes.

In einem ersten Teil TA1 der Anlaufphase TA erzeugt die Stromsollwerterzeugungsschaltung SWE einen zweiten zeitlich konstanten Sollwert SW3 des Laststroms, welcher Sollwert einem gewünschten Istwert des Laststroms im ersten Teil TA1 der Anlaufphase TA entspricht.In a first part TA1 of the start-up phase TA, the current setpoint generation circuit generates SWE a second time constant setpoint SW3 of the Load current, which setpoint a desired actual value of the load current in first part TA1 corresponds to the start-up phase TA.

In einem daran anschließenden zweiten Teil TA2 der Anlaufphase TA erzeugt die Stromsollwerterzeugungsschaltung SWE einen zweiten zeitlich variablen Sollwert SW4(t) des Laststroms, welcher Sollwert ausgehend vom Sollwert SW3 des Laststroms auf einen Sollwert SW5 des Laststroms in der Normalbetriebsphase TN geführt wird.Generated in a subsequent second part TA2 of the start-up phase TA the current setpoint generation circuit SWE a second time variable Setpoint SW4 (t) of the load current, which setpoint is based on the setpoint SW3 of the load current to a setpoint SW5 of the load current in the normal operating phase TN is led.

In der Normalbetriebsphase TN erzeugt die Stromsollwerterzeugungsschaltung SWE den dritten zeitlich konstanten Sollwert SW5 des Laststroms, welcher Sollwert einem gewünschten Istwert des Laststroms in der Normalbetriebsphase TN entspricht.In the normal operating phase TN, the current setpoint generation circuit generates SWE the third time constant setpoint SW5 of the load current, which Setpoint a desired actual value of the load current in the normal operating phase TN corresponds.

Die Stromsollwerterzeugungsschaltung SWE wird sowohl von Ausgangssignalen des Zählers Z (über den Eingang SWEE1) als auch von Ausgangssignalen des D/A-Wandlers DAW (über den Eingang SWEE2) gesteuert.The current setpoint generating circuit SWE is both from output signals of the counter Z (via the input SWEE1) as well as of output signals of the D / A converter DAW (via the input SWEE2) controlled.

Die Stromsollwerterzeugungsschaltung SWE erzeugt wie bereits erwähnt den der jeweiligen Betriebsphase entsprechenden Sollwert für die Strom-Zeit-Fläche einer Halbwelle des Stroms I_L im Lastkreis. Über ihren Eingang SWEE1 erhält die Stromsollwerterzeugungsschaltung SWE vom Ausgang ZA2 des Zählers Z (Figur 4h) die Information, ob sich die Gesamtanordnung in der Vorheizphase TV bzw. in der Zündphase TZ (Lampe EL brennt nicht) oder in der Anlaufphase TA bzw. Normalbetriebsphase TN (Lampe EL brennt) befindet. As already mentioned, the current setpoint generation circuit SWE generates the setpoint corresponding to the respective operating phase for the current-time area of a half-wave of the current I _L in the load circuit. Via its input SWEE1, the current setpoint generation circuit SWE receives the information from the output ZA2 of the counter Z (FIG. 4h) whether the overall arrangement is in the preheating phase TV or in the ignition phase TZ (lamp EL does not burn) or in the start-up phase TA or normal operating phase TN (Lamp EL is on).

Für beide Phasengruppen (1: Lampe brennt nicht; 2: Lampe brennt) wird ein über jeweils einen externen Widerstand (R3, R4) vorgebbarer zeitlich konstanter Sollwert (vgl. Figur 4a: SW1 bzw. SW5) erzeugt. Liefert nun der D/A-Wandler DAW ein analoges Signal über den Eingang SWEE2 an die Stromsollwerterzeugungsschaltung SWE, so wird in Abhängigkeit vom Zustand des Eingangssignals an dem Eingang SWEE1 der eine zeitkonstante Sollwert SW1 (definiert durch R3, Vorheiz-/Zündphase) oder der andere zeitkonstante Sollwert SW5 (definiert durch R4, Anlauf-/Normalbetriebsphase) entsprechend dem zeitlichen Verlauf und der Größe des analogen Signals an dem Eingang SWEE2 der Stromsollwerterzeugungsschaltung SWE verändert. Damit wird ein erster zeitlich variabler Sollwert SW2(t), ein dritter zeitlich konstanter Sollwert SW3 und ein zweiter zeitlich variabler Sollwert SW4(t) gebildet.For both phase groups (1: lamp does not burn; 2: lamp burns) is on Time-constant that can be specified via an external resistor (R3, R4) Setpoint (see FIG. 4a: SW1 or SW5) is generated. Now delivers the D / A converter DAW an analog signal via the SWEE2 input to the current setpoint generation circuit SWE, depending on the state of the input signal at the input SWEE1 which is a time constant setpoint SW1 (defined by R3, preheating / ignition phase) or the other time constant Setpoint SW5 (defined by R4, start-up / normal operating phase) accordingly the time course and the size of the analog signal changed the input SWEE2 of the current setpoint generation circuit SWE. This becomes a first time-variable setpoint SW2 (t), a third time constant setpoint SW3 and a second time-variable setpoint SW4 (t) formed.

Der Vergleicher der Stromreglerschaltung SR liefert über den SR-Ausgang SRA1 immer dann einen Schaltimpuls (Figur 4f) an die Ausgangsstufe AS, wenn die aufintegrierte Ist-Strom-Zeitfläche eine Soll-Strom-Zeitfläche und damit die entsprechende Ausgangsspannung U_int des Stromreglerschaltungs-Integrators den jeweiligen Sollwert (SW1, SW2(t), SW3, SW4(t), SW5) überschreitet.The comparator of the current regulator circuit SR always delivers a switching pulse (FIG. 4f) to the output stage AS via the SR output SRA1 when the integrated current-current time domain is a target current-time domain and thus the corresponding output voltage U _{int of} the current regulator circuit integrator exceeds the respective setpoint (SW1, SW2 (t), SW3, SW4 (t), SW5).

Weiterhin wird während jeder Totzeit t_T (Figur 4e1, 4e2) des Totzeitglieds TZG der Integrator der Stromreglerschaltung SR über deren dritten Eingang SRE3, der mit dem Ausgang ASA2 der Ausgangsstufe AS verbunden ist, in seinen Anfangszustand gesetzt, um den nächsten Aufintegriervorgang für die nächste Halbwelle des Laststroms I_L zu beginnen.Furthermore, during each dead time t _T (FIGS. 4e1, 4e2) of the dead time element TZG, the integrator of the current regulator circuit SR is set to its initial state via its third input SRE3, which is connected to the output ASA2 of the output stage AS, in order to carry out the next integration process for the next one Half wave of the load current I _L to begin.

Der Taktgenerator TG besteht aus einem Zeitglied, das eine Periodendauer t_TG definiert, nach deren Ablauf ein zeitlich begrenzter Ausgangsimpuls (Figur 4c) am Taktgeneratorausgang TGA2 erzeugt wird, und aus einem Rückkopplungsnetzwerk, das gewährleistet, daß die Periodendauer nach der Erzeugung dieses Ausgangsimpulses erneut abläuft. Der sich dadurch ergebende freilaufende Multivibrator schwingt mit der Eigenschwingungsfrequenz fTG = 1 tTG . The clock generator TG consists of a timing element that defines a period t _TG , after which a time-limited output pulse (FIG. 4c) is generated at the clock generator output TGA2, and a feedback network that ensures that the period runs again after the generation of this output pulse . The resulting free-running multivibrator vibrates at the natural vibration frequency f TG = 1 t TG .

Die Periodendauer t_TG ist mit dem externen Widerstand R6 (Figur 1) vorgebbar.The period t _TG can be specified with the external resistor R6 (FIG. 1).

Der Taktgenerator TG weist einen Steuereingang TGE1 auf, um ihn als Zeitmeßglied verwenden zu können: Wird ein Steuersignal an diesen Steuereingang TGE1 gelegt, wird das Zeitglied - solange das Steuersignal anliegt - in denjenigen Zustand versetzt, in dem es sich im freischwingenden Betrieb zu Anfang jeder Schwingungsperiode befindet.The clock generator TG has a control input TGE1 to use it as a time measuring element To be able to use: Will a control signal at this control input TGE1 is set, the timer - as long as the control signal is present - in the state in which it is in free-swinging operation Beginning of each oscillation period.

Damit ist es mit dem Taktgenerator möglich, unabhängig vom momentanen Zustand seines Zeitglieds den Beginn einer Periodendauer einer von der Eigenschwingungsfrequenz f_TG abweichenden Schwingungsfrequenz vorzugeben.It is thus possible with the clock generator to specify the start of a period of a vibration frequency deviating from the natural vibration frequency f _TG regardless of the current state of its timing element.

Am Ausgang TGA2 liefert der Taktgenerator TG immer dann Schaltimpulse (Figur 4d), wenn sein Zeitglied durch sein Rückkopplungsnetzwerk nach Ablauf einer Periodendauer t_TG in den dem Anfang einer Periodendauer t_TG entsprechenden Zustand zurückgesetzt wird.At the output of the clock generator TG TGA2 always delivers switching pulses (Figure 4d), when its timer through its feedback network after a period t _TG in the beginning of a period duration t _TG corresponding state is reset.

Am Ausgang TGA1 des Taktgenerators TG werden die Schaltsignale, die das Zeitglied des Taktgenerators in seinen Anfangszustand versetzen, zur Verfügung gestellt und dem Zähler Z zugeführt. Arbeitet der Taktgenerator TG in der Zündphase TZ als Zeitmeßglied, werden am Ausgang TGA2 zuerst keine Signale erzeugt, über den Ausgang TGA1 werden Schaltsignale mit der der Inverterfrequenz entsprechenden Frequenz an den Zähler Z weitergegeben. Im freilaufenden Betrieb TV, TA und TN erzeugt der Taktgenerator TG an beiden Ausgängen TGA1 und TGA2 zeitgleiche und gleichfrequente Signale.At the output TGA1 of the clock generator TG, the switching signals that Set the timing element of the clock generator to its initial state set and fed to the counter Z. Does the clock generator TG in the ignition phase TZ as a time measuring element, none will be present at the output TGA2 Signals are generated, switching signals are generated with the output via the TGA1 Inverter frequency corresponding frequency passed to the counter Z. In free-running mode TV, TA and TN, the clock generator generates TG Both outputs TGA1 and TGA2 have the same and the same frequency signals.

An dem Ausgang TGA2 des Taktgenerators wird in der Zündphase (die noch zu beschreibende ZE ist aktiviert) genau dann ein Impuls (Figur 4d) erzeugt, wenn die Dauer zwischen zwei aufeinanderfolgenden Schaltimpulsen am Steuereingang TGE1 des Taktgenerators größer ist als die Periodendauer der durch das Zeitglied definierten Periodendauer t_TG der Eigenschwingungsfrequenz f_TG des Taktgenerators.A pulse (FIG. 4d) is generated at the output TGA2 of the clock generator in the ignition phase (the ZE to be described is activated) if the duration between two successive switching pulses at the control input TGE1 of the clock generator is greater than the period by the timing element defined period t _{TG of} the natural oscillation frequency f _{TG of} the clock generator.

Der Zähler Z wird über seinen Eingang ZE1 von der Unterspannungsschutzschaltung USS in einen definierten Anfangszählzustand gesetzt. Ausgehend von diesem Anfangszählzustand zählt der Zähler Z die über seinen Eingang ZE2 vom Taktgenerator TG zugeführten Schaltsignale. Beim Erreichen eines vorgebbaren Zählstandes, der nach der gewünschten Dauer TV (Figur 4) der Vorheizphase erfolgt, aktiviert der Zähler Z über seinen Ausgang ZA1 die Zünderkennungsschaltung ZE, womit die Zündphase beginnt.The counter Z is connected to the undervoltage protection circuit via its input ZE1 USS set to a defined initial count state. Outgoing From this initial counting state, the counter Z counts those via its input ZE2 switching signals supplied by the clock generator TG. When you reach one Predeterminable count, which after the desired duration TV (Figure 4) Preheating phase occurs, the counter Z activates the via its output ZA1 Ignition detection circuit ZE, with which the ignition phase begins.

Über den Zählereingang ZE3 wird dem Zähler Z das Ende der Zündphase angezeigt.The counter Z receives the end of the ignition phase via the counter input ZE3 displayed.

Über den Zustand des am Zählerausgang ZA1 zur Verfügung stehenden Signals zeigt der Zähler Z die Zündphase an. Über den Zustand des am Ausgang ZA2 zur Verfügung stehenden Signals zeigt der Zähler Z an, ob sich die Gesamtanordnung in der Vorheiz-/Zündphase TV/TZ (Lampe brennt nicht) oder in der Anlauf-/Normalbetriebsphase TA/TN (Lampe brennt) befindet. About the status of the signal available at counter output ZA1 the counter Z indicates the ignition phase. About the state of the at the exit ZA2 available signal, the counter Z indicates whether the Overall arrangement in the preheating / ignition phase TV / TZ (lamp does not light) or in the start-up / normal operating phase TA / TN (lamp is on).

An seinem Ausgang ZA3 stellt der Zähler Z bestimmte Einzelsequenzen vorgebbarer, aufeinanderfolgender Zählwerte (d.h. z.B. die Zählerstände 298 bis 450) zur Verfügung, die in dem D/A-Wandler DAW in analoge, dem aktuellen Zählerstand entsprechende Signale umgewandelt werden. Diese analogen, zeitveränderlichen Signale ermöglichen die zeitkontinuierlichen Veränderungen der Sollwerte SW2(t) und SW4(t) für die Strom-Zeit-Fläche einer Stromhalbwelle im Lastkreis, die der Stromreglerschaltung SR in der Zündphase TZ und in dem Teil TA2 (Figur 4) der Anlaufphase TA vorgegeben werden.The counter Z provides certain individual sequences at its output ZA3 Predeterminable, successive count values (e.g. e.g. the counter readings 298 to 450) are available, which are in the D / A converter DAW in analog, the current Signals corresponding to the meter reading are converted. This Analog, time-varying signals enable the continuous-time Changes in the setpoints SW2 (t) and SW4 (t) for the current-time area a current half-wave in the load circuit, which the current regulator circuit SR in the Ignition phase TZ and in part TA2 (FIG. 4) of the start-up phase TA become.

Der D/A-Wandler DAW wandelt die ihm vom Zähler Z übergebenen Zählerstände in analoge Signale um. Werden keine Zählerstände am Ausgang ZA3 des Zählers Z zur Verfügung gestellt, liefert DAW kein Signal an die Stromsollwerterzeugungschaltung SWE.The D / A converter DAW converts the meter readings transferred to it from the meter Z. into analog signals. If there are no meter readings at output ZA3 provided by the counter Z, DAW does not supply a signal to the current setpoint generation circuit SWE.

Die Ausgangsstufe AS steuert das nachgeschaltete Totzeitglied TZG mit einem binären Signal so an, daß nach jedem Schaltsignal, das an einem ihrer Eingänge ASE2 (verbunden mit der Stromreglerschaltung SR) oder ASE3 (verbunden mit der Zünderkennungsschaltung ZE) auftretenden Schaltsignal dieses binäre Ausgangssignal ASA1 seinen Zustand wechselt (Funktion eines Toggle-Flip-Flops). Über den Eingang ASE1 kann die Ausgangsstufe durch die Unterspannungsschutzschaltung USS in einen definierten Zustand gebracht werden.The output stage AS controls the downstream dead time element TZG with a binary signal so that after each switching signal that is on one of their Inputs ASE2 (connected to the current regulator circuit SR) or ASE3 (connected to the ignition detection circuit ZE) occurring switching signal this binary output signal ASA1 changes its state (function a toggle flip-flop). The output stage can be connected via input ASE1 by the undervoltage protection circuit USS in a defined state to be brought.

Das Totzeitglied TZG wird von der Ausgangsstufe AS mit einem binären Signal beaufschlagt, das den Zustand der Halbbrücke (T1, T2 in Figur 1) anzeigt. Wechselt der Zustand dieses Signals am Ausgang ASA1 der Ausgangsstufe bzw. am Eingang TZGE1 des Totzeitglieds TZG, so deaktiviert das Totzeitglied TZG ohne Verzögerung den gerade aktivierten Treiber (z.B. TT1) und aktiviert nach Ablauf der durch einen externen Widerstand R5 vorgebbaren Totzeit t_T den zuletzt inaktiven Treiber (z.B. TT2) (Figur 4e, 4e1, 4e2).The dead time element TZG is acted upon by the output stage AS with a binary signal which indicates the state of the half-bridge (T1, T2 in FIG. 1). If the state of this signal changes at the output ASA1 of the output stage or at the input TZGE1 of the dead time element TZG, the dead time element TZG immediately deactivates the driver that has just been activated (e.g. TT1) and, after the dead time t _T that can be specified by an external resistor R5, activates the last one inactive driver (eg TT2) (Figure 4e, 4e1, 4e2).

Zwei Leistungstreiber TT1, TT2 verstärken die Steuersignale des Totzeitglieds TZG und steuern direkt über die IC-Anschlüsse 8 bzw. LVG (Low Voltage Gate) und 10 bzw. HVG (High Voltage Gate) die Halbbrückentransistoren T1, T2 (Figur 1) an.Two power drivers TT1, TT2 amplify the control signals of the dead time element TZG and control directly via IC connections 8 or LVG (Low Voltage Gate) and 10 or HVG (High Voltage Gate) the half-bridge transistors T1, T2 (Figure 1).

Die Zünderkennungsschaltung ZE arbeitet als Durchschalteinrichtung für Signalpfade: Zeigt der Zähler Z durch ein Signal an seinem Ausgang ZA1 der Zünderkennungsschaltung ZE den Beginn der Zündphase TZ an (Figur 4g), legt diese den Taktgeneratorausgang TGA2 an den Eingang ASE3 der Ausgangsstufe AS und den Ausgang ASA1 der Ausgangsstufe AS an den Taktgeneratoreingang TGE1.The ignition detection circuit ZE works as a switching device for Signal paths: The counter Z shows a signal at its output ZA1 the ignition detection circuit ZE at the beginning of the ignition phase TZ (FIG 4g), this applies the clock generator output TGA2 to the input ASE3 Output stage AS and the output ASA1 of the output stage AS to the Clock generator input TGE1.

ZE schaltet also Signalwege von AS zu TG frei, wobei das Zeitglied von TG durch Steuerimpulse von AS in seinen dem Beginn einer Periodendauer des Zeitglieds entsprechenden Zustand gesetzt wird (Verbindungspfad zwischen ZEE2 und ZEA1) und wobei der Ausgangsstufe AS an ihrem Eingang ASE3 ein Steuerimpuls vom Ausgang TGA2 des TG zugeführt wird (Verbindungspfad zwischen ZEE1 und ZEA2).ZE thus unlocks signal paths from AS to TG, with the timing element from TG by control pulses from AS in its the beginning of a period of the Timing corresponding state is set (connection path between ZEE2 and ZEA1) and where the output stage AS at its input ASE3 a control pulse is supplied from the TGA2 output of the TG (Connection path between ZEE1 and ZEA2).

Dadurch ist es möglich, daß die Ausgangsstufe AS in der Zündphase den Taktgeneratorausgang TGA1 mit der Frequenz des Inverters synchronisiert, wobei am Taktgeneratorausgang TGA2 solange kein Schaltimpuls auftritt, wie die durch die Stromreglerschaltung SR definierte Inverterfrequenz f_Inv (Figur 3) größer ist als die Frequenz f_TG des freilaufenden Taktgenerators TG.This makes it possible for the output stage AS to synchronize the clock generator output TGA1 with the frequency of the inverter in the ignition phase, with no switching pulse occurring at the clock generator output TGA2 as long as the inverter frequency f _Inv (FIG. 3) defined by the current regulator circuit SR is greater than the frequency f _{TG of} the free-running clock generator TG.

Während der Zündphase TZ kann der Taktgenerator TG nach Ablauf der im Zeitglied eingeprägten Periodendauer t_TG den Zustand der Ausgangsstufe AS ändern und damit dem Zähler Z über dessen Eingang ZE3 die Zündung anzeigen, wodurch die Stromsollwerterzeugungsschaltung SWE den Sollwert auf den der Anlaufphase TA entsprechenden Wert SW3 setzt.During the ignition phase TZ, the clock generator TG can change the state of the output stage AS after the period t _TG impressed in the timer and thus indicate the ignition to the counter Z via its input ZE3, as a result of which the current setpoint generation circuit SWE converts the setpoint to the value SW3 corresponding to the startup phase TA puts.

Dies ist genau dann der Fall, wenn die Zeitdauer zwischen 2 Schaltimpulsen des SR während der Zündphase größer als die Periodendauer t_TG des TG ist.This is precisely the case if the time period between 2 switching pulses of the SR during the ignition phase is greater than the period t _{TG of} the TG.

Die von der in Figur 2 dargestellten Steuereinrichtung IC realisierten Funktionen können auch von einer anders strukturierten Steuereinrichtung, insbesondere auch von einem Mikroprozessor realisiert werden.The functions implemented by the control device IC shown in FIG. 2 can also from a differently structured control device, in particular can also be implemented by a microprocessor.

In Figur 3 wird ein schematisches Bild des Frequenzbereichs des Arbeitsbereiches der Gesamtanordnung gezeigt. An der Abszisse ist der Frequenzbereich, in dem der Inverter arbeitet, angegeben und an der Ordinate ist der Strom I_L im Lastkreis bzw. die Spannung U_L über der Entladungslampe EL angegeben.FIG. 3 shows a schematic image of the frequency range of the working range of the overall arrangement. The frequency range in which the inverter operates is indicated on the abscissa and the current I _L in the load circuit or the voltage U _L across the discharge lamp EL is indicated on the ordinate.

Figur 3 zeigt zwei Güteverläufe:

1. Den Güteverlauf G1 des Lastkreises vor der Zündung der Lampe mit der Polstelle f_res1 mit dem zugehörigen Frequenzbereich f_TVmin ≤ f_Inv ≤ f_TVmax, der durch die Anforderungen an die Vorheizung der Wendeln der Lampe gegeben ist.

2. Den Güteverlauf G2 des Lastkreises mit gezündeter Lampe mit der Polstelle f_res2.

Figure 3 shows two quality curves:

1. The quality curve G1 of the load circuit before the lamp is ignited with the pole point f _res1 with the associated frequency range f _TVmin f f _Inv f f _TVmax , which is given by the requirements for preheating the filaments of the lamp.

2. The quality curve G2 of the load circuit with the lamp ignited with the pole point f _res2 .

Die obere Grenze f_TVmax für die Inverterfrequenz f_Inv während der Vorheizungsphase TV ist dadurch gegeben, daß bei einer gegebenen Vorheizdauer TV ein für die eingesetzten Lampenwendeln minimaler Vorheizstrom I_L nicht unterschritten werden darf, da sonst die Wendeln nicht ausreichend emissionsfähig sind.The upper limit f _TVmax for the inverter _frequency f _Inv during the preheating phase TV is given by the fact that for a given preheating time TV a minimum preheating current I _L for the lamp filaments used must not be undercut, since otherwise the filaments are not sufficiently emissive.

Die untere Grenze f_TVmin für die Inverterfrequenz f_Inv während der Vorheizungsphase TV ist dadurch gegeben, daß die Spannung U_L über der Lampe EL am Kondensator C5 (Figur 1) während der Vorheizphase der Wendeln einen durch die Lampe definierten Höchstwert nicht überschreiten darf, weil es sonst zu eher Zündung vor Ablauf der Vorheizung kommen kann (Frühzündung).The lower limit f _TVmin for the inverter _frequency f _Inv during the preheating phase TV is given by the fact that the voltage U _L across the lamp EL on the capacitor C5 (FIG. 1) during the preheating phase of the filaments must not exceed a maximum value defined by the lamp because otherwise ignition may occur before the preheating process (early ignition).

Bei dem erfindungsgemäßen Verfahren zum Betrieb einer Entladungslampe EL wird die Frequenz fInv = fTV des Inverters und damit des Laststroms I_L so geregelt, daß sie mit der unteren Grenze f_TVmin des Frequenzbereichs nahezu übereinstimmt. Dadurch wird eine optimale Vorheizung der Wendeln in sehr kurzer Zeit erreicht. Neben diesem signifikanten Vorteil des erfindungsgemäßen Verfahrens bietet dieses den weiteren Vorteil, daß auf die der Erwärmung der Wendeln folgende Abnahme der Güte des Lastkreises (und damit des bei konstanter Frequenz abnehmenden Stroms) in der Weise reagiert werden kann, daß durch eine geregelte Abnahme der Inverterfrequenz f_Inv die Spannung über der Lampe und der Strom durch die Wendeln während der Vorheizung nahezu konstant bleibt.In the method according to the invention for operating a discharge lamp EL, the frequency f Inv = f TV of the inverter and thus the load current I _L regulated so that it almost corresponds to the lower limit f _{TVmin of} the frequency range. This ensures optimal preheating of the filaments in a very short time. In addition to this significant advantage of the method according to the invention, this offers the further advantage that the decrease in the quality of the load circuit (and thus the current decreasing at a constant frequency) following the heating of the filaments can be reacted in such a way that by a regulated decrease in the inverter frequency f _Inv the voltage across the lamp and the current through the filaments remains almost constant during preheating.

Am Ende der Vorheizphase TV wird die Frequenz fInv = fTZ(t) des Inverters so reduziert, daß sie sich der Polstelle f_res1 des Lastkreises nähert und dadurch eine zur Zündung der Lampe ausreichende Spannung U_L über der Lampe (EL/C5) generiert wird.At the end of the preheating phase TV the frequency f Inv = f TZ (t) of the inverter so reduced that it approaches the pole point f _{res1 of} the load circuit, thereby generating a voltage U _L sufficient to ignite the lamp across the lamp (EL / C5).

Wie bereits beschrieben, springt im Augenblick der Zündung der Lampe EL die Polstelle des Lastkreises auf den Wert f_res2, da nun die lampenparallele Kapazität (C5 in Figur 1) durch die Lampe nahezu kurzgeschlossen wird. As already described, at the moment the lamp EL is ignited, the pole point of the load circuit jumps to the value f _res2 , since the lamp parallel capacity (C5 in FIG. 1) is now almost short-circuited by the lamp.

Der Lastkreis hat bei und nach der Zündung eine deutlich niedrigere Eigenresonanzfrequenz verglichen mit der Eigenresonanzfrequenz vor der Zündung.The load circuit has a significantly lower natural resonance frequency at and after ignition compared to the natural resonance frequency before ignition.

Bei der erfindungsgemäßen Zünderkennung wird dieser Frequenzsprung erkannt, wobei die Dauer, die zum Erreichen einer Soll-Strom-Zeitfläche durch die Ist-Strom-Zeitfläche verstreicht, mit der Periodendauer t_TG eines Taktgenerators verglichen wird.In the ignition detection according to the invention, this frequency jump is recognized, the duration which elapses to reach a desired current time area through the actual current time area being compared with the period t _{TG of} a clock generator.

Die Frequenz f_TG (Figur 3) des Taktgenerators wird erfindungsgemäß so gewählt, daß sie kleiner als die Polstellenfrequenz f_res1 und größer als die Polstellenfrequenz f_res2 ist.The frequency f _TG (FIG. 3) of the clock generator is selected according to the invention in such a way that it is smaller than the pole position _frequency f _res1 and larger than the pole position _frequency f _res2 .

Während der Vorheizung ist die Frequenz f_TG des Taktgenerators TG erfindungsgemäß solange kleiner als die Inverterfrequenz f_Inv, solange die Lampe nicht gezündet hat.During the preheating, the frequency f _{TG of} the clock generator TG is lower than the inverter frequency f _Inv as long as the lamp has not ignited.

Nach der Zündung der Lampe EL ist erfindungsgemäß das Zeitintervall, in dem in der Stromreglerschaltung SR die Ist-Strom-Zeit-Fläche auf den dem Sollwert entsprechenden Wert aufintegriert wird, länger als die Periodendauer t_TG des Taktgenerators TG. Das heißt, daß die Frequenz t_TG des Taktgenerators TG nach der Zündung größer als die Inverterfrequenz f_Inv ist.After the lamp EL has been ignited, the time interval in which the actual current-time area is integrated in the current regulator circuit SR to the value corresponding to the desired value is longer than the period t _{TG of} the clock generator TG. This means that the frequency t _{TG of} the clock generator TG after the ignition is greater than the inverter frequency f _Inv .

In der Anlaufphase TA und in der Normalbetriebsphase TN wird die Inverterfrequenz f_Inv so geregelt, daß sich bei einem aktuellen gegebenen Güteverlauf G2 des Lastkreises bei gezündeter Lampe der gewünschte Laststrom I_L einstellt. f_TA ist die Inverterfrequenz f_Inv in der Anlaufphase und f_TN ist die Inverterfrequenz f_Inv in der Normalbetriebsphase. Bei dem kontinuierlichen Übergang von der Anlaufphase in die Normalbetriebsphase steigt die Inverterfrequenz f_Inv entsprechend der Abnahme des Sollwerts SW4 (t) von fInv = fTA auf fInv = fTN .In the start-up phase TA and in the normal operating phase TN, the inverter frequency f _Inv is regulated in such a way that the desired load current I _{L is} set when the quality of the load circuit G2 is given and the lamp is ignited. f _TA is the inverter frequency f _Inv in the start-up phase and f _TN is the inverter frequency f _Inv in the normal operating phase. During the continuous transition from the start-up phase to the normal operating phase, the inverter frequency f _{Inv increases in} accordance with the decrease in the setpoint SW4 (t) f Inv = f TA on f Inv = f TN .

Figur 4 zeigt a) den zeitlichen Verlauf der Laststromsollwerte, b) die Ausgangsspannung des Zeitgliedes des Taktgenerators TG, c) die Spannung am Ausgang TGA1 des Taktgenerators TG, d) die Spannung am Ausgang TGA2 des Taktgenerators TG, e) die Spannung am Ausgang ASA1 der Ausgangsstufe AS, e1) die Spannung am Ausgang TT1A1 des Treibers TT1, e2) die Spannung am Ausgang TT2A1 des Treibers TT2, f) die Spannung am Ausgang SRA1 der Stromreglerschaltung SR, g) die Spannung am Ausgang ZA1 des Zählers Z, und h) die Spannung am Ausgang ZA2 des Zählers Z.FIG. 4 shows a) the time course of the load current setpoints, b) the output voltage the timing element of the clock generator TG, c) the voltage at Output TGA1 of the clock generator TG, d) the voltage at the output TGA2 of the clock generator TG, e) the voltage at the output ASA1 of the output stage AS, e1) the voltage at output TT1A1 of driver TT1, e2) Voltage at output TT2A1 of driver TT2, f) the voltage at output SRA1 of the current regulator circuit SR, g) the voltage at the output ZA1 of the counter Z, and h) the voltage at the output ZA2 of the counter Z.

Die genannten Spannungsverläufe werden für die Vorheizphase TV, die Zündphase TZ mit dem Zündzeitpunkt t_Z, der Anlaufphase TA und für den Normalbetrieb TN dargestellt.The voltage curves mentioned are shown for the preheating phase TV, the ignition phase TZ with the ignition point t _Z , the start-up phase TA and for normal operation TN.

In Figur 4a ist die Entwicklung der Sollwerte SW1, SW2(t), SW3, SW4(t) und SW5 dargestellt. Der Wert SW2(t) steigt, bis die Zündung erkannt wird (Zeitpunkt t_ZE). Im Zeitraum TA1 wird SW3 gebildet. Im Anschluß daran (wenn der Zähler einen bestimmten Zählstand erreicht hat) wird im Zeitraum TA2 der Sollwert SW4(t) in Abhängigkeit der von DAW gebildeten Analogsignale gebildet. Schließlich wird im Anschluß daran (wenn der Zähler einen weiteren bestimmten Zählstand erreicht hat) im Zeitraum TN der Sollwert SW5 gebildet.4a shows the development of the setpoints SW1, SW2 (t), SW3, SW4 (t) and SW5. The value SW2 (t) increases until the ignition is recognized (time t _ZE ). SW3 is formed in period TA1. Subsequently (when the counter has reached a certain count), the setpoint SW4 (t) is formed in the period TA2 as a function of the analog signals formed by DAW. Finally (after the counter has reached a further specific count) the setpoint SW5 is formed in the period TN.

In Figur 4b ist der Verlauf der Ausgangsspannung des Zeitglieds des Taktgenerators TG dargestellt. In den Zeiträumen TV, TA (TA1 und TA2) und TN arbeitet der Taktgenerator im freischwingenden Betrieb mit der Periodendauer t_TG. Ab dem Beginn der Zündphase TZ wird das Zeitglied beim ersten und jedem weiteren Auftreten eines Signals am Ausgang SRA1 des Stromreglers SR in seinen Anfangszustand versetzt und dadurch mit der Frequenz f_Inv des Inverters synchronisiert. Tritt am Ausgang SRA1, bedingt durch die Zündung der Lampe, kein Signal innerhalb der Periodendauer t_TG auf, wird damit die zum Zeitpunkt t_Z erfolgte Zündung der Lampe erkannt und die Zündphase beendet.FIG. 4b shows the profile of the output voltage of the timing element of the clock generator TG. In the periods TV, TA (TA1 and TA2) and TN, the clock generator works in free-running mode with the period t _TG . From the beginning of the ignition phase TZ, the timing element is set to its initial state the first and every further occurrence of a signal at the output SRA1 of the current regulator SR and is therefore synchronized with the frequency f _{Inv of} the inverter. If no signal occurs at the output SRA1 due to the ignition of the lamp within the period t _TG , the ignition of the lamp which occurred at the time t _Z is thus recognized and the ignition phase is ended.

In Figur 4c sind die Signale am Ausgang TGA1 des Taktgenerators TG dargestellt. Ein Schaltimpuls tritt immer dann auf, wenn das Zeitglied des Taktgenerators in seinen Anfangszustand gesetzt wird (Figur 4b). Während der Zündphase TZ entspricht die Frequenz der Schaltimpulse an TGA1 der Inverterfrequenz f_Inv (synchronisierter Betrieb), außer der Zündphase der Frequenz f_TG des freischwingenden Taktgenerators.4c shows the signals at the output TGA1 of the clock generator TG. A switching pulse occurs whenever the timing element of the clock generator is set to its initial state (FIG. 4b). During the ignition phase TZ, the frequency of the switching pulses at TGA1 corresponds to the inverter frequency f _Inv (synchronized operation), except for the ignition phase of the frequency f _{TG of} the free-running clock generator.

In Figur 4d sind die Signale am Ausgang TGA2 des Taktgenerators TG dargestellt. Ein Schaltimpuls tritt nur dann auf, wenn das Zeitglied des Taktgenerators durch das Rückkopplungsnetzwerk am Ende seiner Periodendauer t_TG in seinen Anfangszustand gesetzt wird (Figur 4b). Während der Zündphase TZ treten keine Schaltimpulse auf, solange das Zeitglied durch die Signale am Eingang TGE1 vor Ablauf der Periodendauer t_TG zurückgesetzt wird.FIG. 4d shows the signals at the output TGA2 of the clock generator TG. A switching pulse only occurs when the timing element of the clock generator is set to its initial state by the feedback network at the end of its period t _TG (FIG. 4b). No switching pulses occur during the ignition phase TZ, as long as the timer is reset by the signals at the input TGE1 before the period t _{TG has} expired.

Figur 4e zeigt das Ausgangssignal ASA1 der Ausgangsstufe AS. In Abhängigkeit des Werts des Ausgangssignals werden, wie in Figuren 4e1 und 4e2 gezeigt, die beiden Halbbrückenschaltelemente T1, T2 angesteuert. Unmittelbar nach jedem Zustandswechsel, bei dem ein aktiviertes Schaltelement deaktiviert wird, beginnt eine Totzeit t_T, nach deren Ablauf das vorher inaktive Schaltelement aktiviert wird.Figure 4e shows the output signal ASA1 of the output stage AS. Depending on the value of the output signal, as shown in FIGS. 4e1 and 4e2, the two half-bridge switching elements T1, T2 are activated. Immediately after each change of state in which an activated switching element is deactivated, a dead time t _T begins, after which the previously inactive switching element is activated.

In Figur 4f sind die Signale am Ausgang SRA1 der Stromreglerschaltung SR dargestellt. Ein Schaltimpuls tritt immer dann auf, wenn die erfaßte Ist-Strom-Zeitfläche größer wird als die vorgegebene Soll-Strom-Zeitfläche. Die Schaltimpulse bewirken einen Zustandswechsel der Ausgangsstufe AS bzw. des Signals ASA1 (Figur 4e). Unmittelbar nach dem Zündzeitpunkt t_Z tritt innerhalb einer Periodendauer t_TG des Taktgenerators TG kein Schaltimpuls am Ausgang SRA1 auf.FIG. 4f shows the signals at the output SRA1 of the current regulator circuit SR. A switching pulse always occurs when the detected actual current time area becomes larger than the predetermined target current time area. The switching pulses cause a change in state of the output stage AS or the signal ASA1 (FIG. 4e). Immediately after the ignition point t _Z , no switching pulse occurs at the output SRA1 within a period t _{TG of} the clock generator TG.

Figur 4g zeigt das Ausgangssignal ZA1 des Zählers Z, welches die Zündphase TZ beispielsweise durch ein Signal "1" anzeigt.Figure 4g shows the output signal ZA1 of the counter Z, which is the ignition phase TZ indicates, for example, by a signal "1".

Figur 4h zeigt das Ausgangssignal ZA2 des Zählers Z, welches das Brennen der Lampe EL (Anlaufphase TA und Normalbetriebsphase TN) beispielsweise durch ein Signal "1" anzeigt.Figure 4h shows the output signal ZA2 of the counter Z, which is the burning the lamp EL (start-up phase TA and normal operating phase TN) for example indicated by a signal "1".

Claims (23)

1. Circuit arrangement for operating a discharge lamp (EL), with a load circuit which contains the discharge lamp (EL), a capacitor (C5) connected in parallel therewith, a coil (L2), at least one further capacitor (C6) and an element (R2) which registers a load current (I_L) flowing in the load circuit, and with an inverter with two switching elements (T1, T2), in particular a half-bridge arrangement, the two switching elements (T1, T2) being externally controlled with the aid of a control circuit with a frequency (f_Inv) in order to generate a preheating phase, a subsequent striking phase and a subsequent normal operating phase,

   in the preheating phase (TV), termination of the preheating phase after a first predeterminable time period (TV) has elapsed being provided;

   in normal operation (TN), registering of the actual value of the load current (I_L) being provided

   and the control circuit containing a current setpoint-value generator circuit (SWE) and a current regulator circuit (SR) ;

   characterized in that the control circuit furthermore contains a clock generator (TG) and the following further procedural steps are carried out:

   in the preheating phase (TV):

   registering the actual value of the load current (I_L);

   forming a first, time-invariant setpoint value (SW1) of the load current (I_L), which corresponds to a desired actual value of a load current in the preheating phase;

   activating the clock generator (TG) which runs freely at a frequency (f_TG) which is less than the resonant frequency (f_res1) of the load circuit when the lamp is off and is greater than the resonant frequency (f_res2) of the load circuit when the lamp is on;

   terminating the preheating phase after a first predeterminable time period (TV) has elapsed;

   in the striking phase (TZ):

   registering the actual value of the load current (I_L);

   forming a time-varying setpoint value (SW2(t)) of the load current, which setpoint value (SW2(t)) is brought from a time-invariant setpoint value (SW1) of the load current (I_L) to a predeterminable value (SW2max);

   synchronizing the clock generator (TG) with the frequency (f_Inv) of the inverter;

   terminating the striking phase as soon as the setpoint value of the load current (I_L) has reached a value at which the on-time of a half-bridge switching element is greater than the period (t_TG = 1/f_TG) of the free-running clock generator (TG),

   in normal operation (TN):

   forming a second, time-invariant setpoint value (SW5) of the load current, which setpoint value (SW5) corresponds to a desired actual value of the load current in normal operation.
2. Circuit arrangement according to Claim 1, characterized in that each individual half-period of the load current regulates to a predeterminable setpoint value in each operating phase of the lamp.
3. Circuit arrangement according to Claim 2, characterized in that the positive and negative half-cycles of the load current (I_L) are regulated to the same setpoint value.
4. Circuit arrangement according to Claim 2 or 3, characterized in that, in order to regulate the period of the load current, the actual value of the integral of the current with respect to time in a half-oscillation or a full-oscillation of the load current is registered, and this integral is compared with the setpoint value of the integral of the current with respect to time in a half-oscillation or a full oscillation of the load current in the respective current operating phase, in that when the actual and setpoint values of the load current coincide, the inverter is driven in such a way that a switching element (T2) activated at this particular time is deactivated and a switching element (T1) not activated at this particular time is activated.
5. Circuit arrangement according to Claim 4, characterized in that a predeterminable dead time (t_T) is produced between the deactivation of the switching element (T2) activated at this particular time and the activation of the switching element (T1) not activated at this particular time.
6. Circuit arrangement according to one of the preceding claims, characterized in that, in a first time period (TA1) of a starting phase (TA) directly after the termination of the striking phase, a third, time-invariant setpoint value (SW3, Fig. 4a) of the load current is formed.
7. Circuit arrangement according to Claim 6, characterized in that, in a second time period (TA2) of the starting phase (TA), a second, time-varying setpoint value (SW4(t)) is formed, which is changed, from the third time-invariant setpoint value (SW3) continuously to the second time-invariant setpoint value (SW5).
8. Circuit arrangement according to Claim 1, characterized in that the operating parameters of the control circuit are predeterminable through resistors (R3, R4, R5, R6).
9. Circuit arrangement according to Claim 1, characterized in that control circuit contains, in addition to the clock generator (TG), a striking-detection circuit (ZE) and a counter (Z).
10. circuit arrangement according to one of Claims 8 and 9, characterized in that the control circuit contains a lag component (TZG) and a first and a second driver (TT1, TT2) for the externally controlled switching elements (T1, T2).
11. Circuit arrangement according to one of claims 8 to 10, characterized in that the control circuit is produced as an integrated circuit (IC).
12. Circuit arrangement according to one of Claims 9 to 11, characterized in that the clock generator (TG) has a timer component which defines the period (t_TG) of its natural oscillation frequency (f_TG), and is configured in such a way that the counter (Z) is provided with a pulse when the timer component is reset to the state which it has at the beginning of a period.
13. Circuit arrangement according to one of Claims 9 to 12, characterized in that the clock generator (TG) is connected to the counter (Z) which counts output signals of the clock generator (TG) and which, when the predeterminable counts are reached, forms signals which are used for forming the setpoint values (SW1, SW2(t), SW3, SW4(t), SW5) of the load current.
14. Circuit arrangement according to Claim 13, characterized in that the signals are specific to the operating phases.
15. Circuit arrangement according to one of Claims 12 to 14, characterized in that the clock generator (TG) has a control input (TGE1) with which, independently of the instantaneous state of its timer component, the beginning of each period of an oscillation frequency differing from the natural oscillation frequency (f_TG) is predetermined.
16. Circuit arrangement according to one of Claims 9 to 15, characterized in that the striking-detection circuit (ZE) is activated by the counter (Z) when a predeterminable counter state which indicates the beginning of the striking phase (ZT) is reached.
17. Circuit arrangement according to one of Claims 12 to 16, characterized in that the striking-detection circuit (ZE) enables signal channels (ASA1 - TGE1; TGA2 - ASE3) from an output stage (AS) to the clock generator (TG), in such a way that the timer component of the clock generator (TG) is set by control pulses of the output stage (AS) its state corresponding to the beginning of a period of the timer component, and that a control pulse at an output (TGA2) of the clock generator (TG) is fed to the output stage (AS).
18. Circuit arrangement according to one of Claims 12 to 17, characterized in that, at an output (TGA2) of the clock generator (TG) in the striking phase (TZ), a pulse is produced at the particular time when the duration between two consecutive switching pulses at the control input (TGE1) of the clock generator (TG) is greater than the period (t_TG) of the period of the natural oscillation frequency (f_TG) of the clock generator (TG), defined by the timer component.
19. Circuit arrangement according to Claim 18, characterized in that, the first time a switching pulse occurs at the output (TGA2) of the clock generator (TG) in the striking phase (TZ), the striking-detection circuit (ZE) is deactivated and the striking phase is terminated.
20. Circuit arrangement according to one of Claims 12 to 18, characterized in that the striking phase (TZ) is terminated at the latest when a predeterminable counter state of the counter (Z) is reached.
21. Circuit arrangement according to one of Claims 15 to 20, characterized in that setpoint values for integrals of current with respect to time of the load current (I_L) can be adjusted separately, in each case through a resistor (R3; R4), for the operating phases in which the lamp is on and the operating phases before the striking of the lamp.
22. Circuit arrangement according to one of Claims 10 to 21, characterized in that the dead time (t_T) of the lag component (TZG) can be adjusted through a resistor (R5).
23. Circuit arrangement according to one of Claims 1 to 22, characterized in that the frequency (f_TG) at which the clock generator (TG) oscillates can be adjusted through a resistor (R6).

Images