EP0706100B1 - Dispositif de mesure de la durée d'un intervalle de temps - Google Patents
Dispositif de mesure de la durée d'un intervalle de temps Download PDFInfo
- Publication number
- EP0706100B1 EP0706100B1 EP95402202A EP95402202A EP0706100B1 EP 0706100 B1 EP0706100 B1 EP 0706100B1 EP 95402202 A EP95402202 A EP 95402202A EP 95402202 A EP95402202 A EP 95402202A EP 0706100 B1 EP0706100 B1 EP 0706100B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- clock
- signal
- circuit
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
Definitions
- the present invention relates to a device for measure of the duration of a time interval.
- the field of the invention is that of chronometry, of the precise time measurement of a period of time, short or infinitely long, included between a start signal and an end signal measured.
- the present invention aims to resolve these problems.
- the digital circuit is provided with a second clock, the pulses of which are offset from those of the first clock, the digital circuit also counts the number of pulses of the second clock which are followed by a period whole and which are included between the start (D) and end (F) signal, the analog circuit determines on the one hand the time separating the signal (D) and the start of the first pulse of the second clock which starts after (D) and, on the other hand, the time separating the end signal (F) from the end of the last period of the second clock which ends before (F), and this analog circuit is able to convert the data analog obtained in digital data.
- the device also comprises means capable of determining which of the counts made on one of the two clocks (H 1 , H 2 ) is to be taken into account, so as to resolve any ambiguity situation which could lead to an error in counting a clock period.
- start (D) and end (F) signals can be completely asynchronous from the clock. This is interesting for applications in the field of "time of flight" type telemetry, in which (D) and (F) are given by the start of a light pulse and by receiving the reflected pulse on a object, these two signals (D) and (F) can be asynchronous to the clock.
- the part is measured coarse the time interval so digital, and the thin part analogically.
- the parameters thus acquired are then recombined to get the result.
- the measurement of time is thus obtained by associating a numerical quantity under the form of a number of clock periods counted, and analog quantities obtained by conversion of time in voltage amplitudes.
- a triangular signal R of period 2T, of amplitude A, and synchronous with the base clock of period T is used.
- a is the amplitude measured on the ramp
- the t elapsed since the start of the ramp is equal to T / A • a .
- t 1 and t 2 are then digitized, which gives two corresponding values T 1 and T 2 .
- a device for the implementation of the invention is shown in Figure 2.
- a clock H delivers pulses of period T on one of the inputs of an AND gate, designated by reference 2.
- This clock H can be produced from a quartz oscillator, operating for example at a 200 MHz frequency.
- the other door entrance AND receives a signal from the Q output of a flip-flop RS designated by reference 4, on input S of which we send the start signal D, while input R is controlled by the end signal F.
- the assembly constituted by the AND gate, the flip-flop 4 and clock H constitutes a digital measurement circuit to obtain a rough value of the time interval to be measured. This value is equal at nT where n is the number of clock periods T elapsed between the start signal D and the end signal F. It is counted in a counter 3.
- a division of the frequency of the signals of the clock H is carried out by a divider 6, constituted for example by a rocker, the output of this divider supplying a ramp generator 8.
- This generator can be produced by the load and the constant current discharge of a capacitor. The period and the slope of these ramps are very well defined.
- the output of the ramp generator 8 is sent to a fast analog-digital converter 10 (for example of the flash or fast sampler + converter type), another input of which receives a signal coming for example from a flip-flop 12, controlled by the signals D and F at the start and end of the period to be measured.
- the converter 10 takes the information on the amplitude of the ramp at the instants of start D and of end F of the time interval to be measured, as well as the information relating to the parity of the ramp at these instants, that is to say, its ascending or descending character.
- This converter makes it possible to obtain the information relating to the values T 1 and T 2 .
- This information is stored in a memory 13.
- the rough information relating to nT and the "fine" information relating to the intervals T 1 and T 2 are sent to a processing circuit 14 which calculates the duration t v of the time interval to be measured.
- This device provides good precision, since it eliminates all synchronization of the start D and end F signals of measurement in relation to the clock H of the chronometer; he also eliminates limited capacity of the chronometer to determine a weak and a very significant time difference, which may vary by a few picoseconds to infinity, because of its frequency which is fixed.
- This device also makes it possible to determine large time intervals with precision constant, regardless of the length of this interval of time. This is not true in the case of devices for measuring the duration of an interval of time according to the prior art, in particular in the case of device described in the French patent application n ° 93 08145 of July 2, 1993. Indeed, the latter device involves, at the start of measurement the time interval, the discharge of a capacitor, and at the end of the time interval measurement the charge of the same capacitor; however, the load measured immediately after the arrival of signal D may vary before we reach the final part of the time interval to be measured, just before the signal of end F, and this all the more since the interval of time to measure is important. In the device according to the present invention, this problem is avoided by having use of recurrent ramps.
- this type of device can be easily integrated to create a compact circuit.
- the invention allows problems related to be taken into account ambiguity on the starting signal D and on the arrival signal F. These problems arise when either of these signals occur simultaneously with a rising or falling edge of clock signals.
- the game counter device numeric, part that determines the measurement coarse time interval, can then count an additional clock pulse, which would not have not to be counted.
- a clock H 1 delivers signals of period T.
- a divider allows generate signals S 1 , of period 2T, synchronized with the signals of the clock H 1 . It is thus possible to generate rising and falling ramps R 1 , of amplitude A.
- a delay device makes it possible to generate a second clock signal H 2 , from the signal H 1 , the signals H 2 being shifted by T / 2 with respect to the signals of H 1 .
- a falling edge of a slot of H 2 corresponds to a rising edge of a slot of H 1 , as can be seen in FIG. 3.
- This clock signal H 2 makes it possible to generate, in the same way that it has been explained above for the clock H 1 , a signal S 2 of period 2T, which will itself control a ramp R 2 of the same amplitude A as the ramp R 1 .
- the two ramps R 1 and R 2 are sampled simultaneously. If there is for example ambiguity between D and H 1 , that is to say if the signal D is superimposed on a rising edge of a slot of H 1 , there cannot be simultaneously ambiguity between the signal D and the signals generated by H 2 , due to the shift of a half-period between the two channels.
- the valid clock to determine the measurement of t 1 is the clock H 2 and the value to be taken into account is that measured on the ramp R 2 .
- a first counter 25 receives on its CE authorization input a counting order coming from a flip-flop 23 and on its input C the clock signals H 1 .
- the data at the output of the first counter 25 are transmitted to a processing circuit 22 by means of a routing circuit 36 controlled by an OR circuit 32.
- the D flip-flops 26 and 30 receive the D and F signals via an OR 40, 41 function on their D input.
- the flip-flop 23, which delivers the CE authorization signal, is also controlled by the D and F signals both delayed by an amount close to 3 propagation times in gates by devices 19, 42 which consist for example of delays in logic gates.
- the first AND circuit 27 performs the AND function of the output of the flip-flop 26 and of the clock H 2 ; the signals of the latter are obtained from H 1 and a delay circuit 18, constituted for example by propagation times in gates.
- a second counter 29 receives on its CE authorization input a counting order coming from the flip-flop 23.
- the data from this counter 29 is transmitted to the processing circuit 22 via the circuit 36.
- the second flip-flop type D 30 works as described above.
- the second AND circuit 31 performs the AND function between the output of circuit 30 and the clock H 1 .
- the output of circuit 32 controls the operation of the switching circuit 36 to obtain reading of counter 25 or 29 including the type flip-flop D (26 or 30) partner did not switch first. he detects the first of flip-flops 26 or 30 that has toppled and it authorizes the reading of the counter whose rocker has not changed state.
- circuits 44, 45 and 46, 47 respectively for the first and second counters. Circuits 44 and 46 are AND circuits, circuits 45 and 47 are time formatting.
- a flip-flop 33 receives on its SET input the output of an OR 34 circuit whose inputs correspond to signals D and F delayed by circuits 42 and 19.
- the flip-flop 33 receives on its other input the outputs of the two doors AND 27, 31.
- This flip-flop 33 controls an input of an analog-digital converter 50 and an input of an analog-digital converter 52. Another input of each of these converters 50, 52 is connected to the clock H 1 (respectively H 2 ) via a flip-flop 51 (respectively 53) which makes it possible to generate a signal S 1 respectively S 2 of period 2T, and a ramp generator 55 (respectively 57) to generate a ramp R1 (respectively R2). Downstream of the analog-digital converters, there are two memories 60, 62 and a switching circuit 56 controlled by the circuit 32.
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Description
- soit à des technique de moyennage qui augmentent considérablement le temps d'acquisition par rapport au temps mesuré. Ce type de technique ne peut pas être employé dans le cas où le temps d'acquisition doit être limité, et, par ailleurs, le moyennage n'est possible que si le phénomène mesuré présente une stationnarité convenable relativement au temps de moyennage.
- à des techniques de type "vernier", ces techniques reposant sur le comptage des périodes d'une horloge, pour une mesure grossière, et sur la détermination d'un complément temporel par une méthode analogique qui donne la précision à la mesure. Une telle technique est décrite dans l'article intitulé "The vernier time-measuring technique" de Robert G. Baron (proceedings of the IRE, janvier 1957), mais cette technique rallonge d'une quantité non négligeable le temps de mesure (5µs de temps de mesure pour une résolution de 20 µs avec des horloges de 100 mégahertz). Cette technique limite donc le nombre de mesures possibles bien en-deçà de la cadence de réalisation de certains événements.
- une première horloge qui délivre des impulsions avec une période T,
- un circuit numérique pour compter le nombre d'impulsions de la première horloge qui sont suivies par une période entière T et qui sont comprises entre le signal de début (D) et le signal de fin (F),
- un circuit analogique pour déterminer d'une part le temps t1 séparant le signal (D) et le début de la première impulsion de la première horloge qui commence après (D) et d'autre part le temps t2 séparant le signal de fin (F) de la fin de la dernière période de la première horloge qui s'achève avant (F), et apte à convertir les données analogiques obtenues en données numériques,
- un circuit de traitement, pour déterminer la durée de l'intervalle de temps à partir des données fournies par le circuit numérique et celles fournies par le circuit analogique préalablement converties en données numériques,
- des moyens déterminant lequel des comptages réalisés sur l'une des deux horloges (H1, H2) est à prendre en compte, de manière à résoudre toute situation d'ambiguïté.
- un circuit diviseur de fréquence, relié à la première horloge,
- un premier générateur de rampes commandé par le signal de sortie du circuit diviseur de fréquence,
- et un premier convertisseur analogique-numérique, recevant d'une part le signal engendré par le premier générateur de rampes et, d'autre part, les signaux de début (D) et de fin (F) de l'intervalle de temps à mesurer.
- la figure 1 illustre le principe de la mesure d'un intervalle de temps, selon la présente invention,
- la figure 2 est un schéma d'un dispositif pour la mise en oeuvre de l'invention,
- la figure 3 illustre le principe de la méthode selon un mode particulier de réalisation de l'invention, dans le cas où des situations d'ambiguïté doivent être levées,
- la figure 4 est un schéma d'un autre dispositif pour la mise en oeuvre de l'invention selon un second mode particulier de réalisation.
Claims (8)
- Dispositif de mesure de la durée d'un intervalle de temps compris entre un signal de début (D) et un signal de fin (F), caractérisé en ce qu'il comporte :une première horloge (H, H1) qui délivre des impulsions avec une période T, ainsi qu'une seconde horloge (H2), dont les impulsions sont décalées par rapport à celles de la première horloge (H1),un circuit numérique (2, 3, 4 ; 20) pour compter le nombre d'impulsions de la première horloge qui sont suivies par une période entière T et qui sont comprises entre le signal de début (D) et le signal de fin (F), le circuit numérique (20) comptant également le nombre d'impulsions de la seconde horloge qui sont suivies par une période entière T et qui sont comprises entre le signal de début (D) et de fin (F),un circuit analogique (6, 8, 12, 10, 13 ; 21) pour déterminer, d'une part, le temps t1 séparant le signal (D) et le début de la première impulsion de la première horloge qui commence après (D) et, d'autre part, le temps t2 séparant le signal de fin (F) de la fin de la dernière période de la première horloge qui s'achève avant (F), ainsi que, d'une part, le temps séparant le signal (D) et le début de la première impulsion de la deuxième horloge qui commence après (D) et, d'autre part, le temps séparant le signal de fin (F) de la fin de la dernière période de la deuxième horloge qui s'achève avant (F), le circuit analogique étant de plus apte à convertir les données analogiques obtenues en données numériques,un circuit de traitement (14, 22), pour déterminer la durée de l'intervalle de temps à partir des données fournies par le circuit numérique et celles fournies par le circuit analogique préalablement converties en données numériques,des moyens déterminant lequel des comptages réalisés sur l'une des deux horloges (H1, H2) est à prendre en compte, de manière à résoudre toute situation d'ambiguïté qui pourrait conduire à une erreur de comptage d'une période d'horloge.
- Dispositif selon la revendication 1, le circuit analogique comprenant en outre :un circuit (6 ; 53) diviseur de fréquence, relié à la première horloge,un premier générateur de rampes (8 ; 57) commandé par le signal de sortie du circuit (6 ; 53) diviseur de fréquence,et un premier convertisseur analogique-numérique (10 ; 52), recevant d'une part le signal engendré par le premier générateur de rampes (8 ; 57) et, d'autre part, les signaux de début (D) et de fin (F) de l'intervalle de temps à mesurer.
- Dispositif selon la revendication 2, les signaux de début (D) et de fin (F) de l'intervalle de temps à mesurer étant transmis au premier convertisseur analogique-numérique (10 ; 52) par l'intermédiaire d'une bascule (12 ; 33).
- Dispositif selon l'une des revendications 1 à 3, le circuit numérique (20) comprenant également :une bascule de type RS (23), commandée sur son entrée SET par le signal de début (D) retardé après passage dans un premier circuit (42) de retard et, sur son entrée RESET par le signal de fin de délai (F) retardé, après passage dans un circuit (19) de retard,un premier bloc (24) comportant un premier compteur (25), une première bascule de type D (26), un premier circuit ET (27), un premier circuit OU (40), un second circuit ET (44), un moyen de mise en forme temporelle du signal (45),et un second bloc (28) comportant un second compteur (29), une seconde bascule de type D (30), un troisième circuit ET (31), un second circuit OU (41), un quatrième circuit ET (46), un moyen de mise en forme temporelle du signal (47),un circuit (32) apte à effectuer une fonction OU pour détecter laquelle d'entre les sorties des bascules (26, 30) a basculé la première.
- Dispositif selon la revendication 4, dans lequel, dans le premier bloc (24), le premier compteur (25) reçoit sur son entrée autorisation CE un ordre de comptage venant de la bascule (23) de type RS, les données en sortie du premier compteur (25) sont transmises au circuit de traitement (22) par l'intermédiaire d'un circuit aiguillage (36) commandé par le circuit OU (32), la première bascule de type D (26), commandée par le premier circuit OU (40), reçoit d'une part le signal de début (D) et le signal de fin d'intervalle (F), et d'autre part, les impulsions de la première horloge (H1), et le premier circuit ET (27) réalise la fonction ET entre, d'une part la sortie de la première bascule de type D (26) et, d'autre part, les impulsions de la seconde horloge (H2).
- Dispositif selon l'une des revendications 4 ou 5, dans lequel, dans le second bloc (28), le second compteur (29) reçoit sur son entrée autorisation (CE) un ordre de comptage venant de la bascule (23) de type RS, les données de ce compteur (29) sont transmises au circuit de traitement (22) par l'intermédiaire d'un circuit d'aiguillage (36), la seconde bascule de type D (30), commandée par le second circuit OU (41) reçoit d'une part le signal de début (D) et le signal de fin d'intervalle (F) et, d'autre part, les impulsions de la seconde horloge (H2), et le second circuit ET (31) réalise la fonction ET entre d'une part la sortie de cette bascule D (30) et des impulsions de la première horloge (H1).
- Dispositif selon les revendications 3 et 4, dans lequel la bascule (33) reçoit d'une part la sortie d'un circuit OU (34) dont les entrées correspondent aux signaux (D) et (F) retardés et, d'autre part, les sorties des premier et troisième circuits ET (27, 31).
- Dispositif selon la revendication 7, comportant un deuxième convertisseur analogique-numérique (50) commandé par la sortie de la bascule (33) et par la sortie d'un second générateur de rampes (55) lui-même commandé par la sortie d'un second diviseur (51) des impulsions de la deuxième horloge (H2).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9411848A FR2725326B1 (fr) | 1994-10-04 | 1994-10-04 | Dispositif de mesure de la duree d'un intervalle de temps |
FR9411848 | 1994-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0706100A1 EP0706100A1 (fr) | 1996-04-10 |
EP0706100B1 true EP0706100B1 (fr) | 1998-08-12 |
Family
ID=9467553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP95402202A Expired - Lifetime EP0706100B1 (fr) | 1994-10-04 | 1995-10-02 | Dispositif de mesure de la durée d'un intervalle de temps |
Country Status (4)
Country | Link |
---|---|
US (1) | US5717659A (fr) |
EP (1) | EP0706100B1 (fr) |
DE (1) | DE69504000T2 (fr) |
FR (1) | FR2725326B1 (fr) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3451576B2 (ja) * | 1996-09-20 | 2003-09-29 | 株式会社日立製作所 | 情報処理システム |
US7843771B2 (en) * | 2007-12-14 | 2010-11-30 | Guide Technology, Inc. | High resolution time interpolator |
CN110737189B (zh) * | 2019-11-05 | 2021-02-09 | 中国电子科技集团公司第四十四研究所 | 脉冲激光间隔测量电路 |
CN112506031B (zh) * | 2020-11-30 | 2021-09-21 | 中国计量科学研究院 | 一种激光干涉条纹信号的高精度时间间隔测量*** |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS503376A (fr) * | 1973-05-11 | 1975-01-14 | ||
US4912734A (en) * | 1989-02-14 | 1990-03-27 | Ail Systems, Inc. | High resolution event occurrance time counter |
US5200933A (en) * | 1992-05-28 | 1993-04-06 | The United States Of America As Represented By The United States Department Of Energy | High resolution data acquisition |
JP2568145Y2 (ja) * | 1992-08-14 | 1998-04-08 | 株式会社アドバンテスト | 信号時間差測定装置 |
FR2707814B1 (fr) * | 1993-07-02 | 1995-09-01 | Commissariat Energie Atomique | Dispositif de mesure de la durée d'un intervalle de temps. |
US5325340A (en) * | 1993-07-29 | 1994-06-28 | Ramsey Alexander W | Pacing device |
-
1994
- 1994-10-04 FR FR9411848A patent/FR2725326B1/fr not_active Expired - Fee Related
-
1995
- 1995-09-21 US US08/531,377 patent/US5717659A/en not_active Expired - Fee Related
- 1995-10-02 DE DE69504000T patent/DE69504000T2/de not_active Expired - Fee Related
- 1995-10-02 EP EP95402202A patent/EP0706100B1/fr not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2725326A1 (fr) | 1996-04-05 |
US5717659A (en) | 1998-02-10 |
DE69504000T2 (de) | 1999-02-25 |
DE69504000D1 (de) | 1998-09-17 |
EP0706100A1 (fr) | 1996-04-10 |
FR2725326B1 (fr) | 1996-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0891654B1 (fr) | Appareil et procede permettant de mesurer des intervalles de temps avec une tres haute resolution | |
JPS6030904B2 (ja) | 2つのパルス列のパルス間の時間間隔を測定する方法および装置 | |
FR2468153A1 (fr) | Systeme chronometrique | |
US4054862A (en) | Ranging system with resolution of correlator ambiguities | |
FR2980586A1 (fr) | Dispositif et procede de determination de la distance a un objet | |
EP0165144B1 (fr) | Système de chronométrie électronique de haute résolution | |
EP1521143A1 (fr) | Convertisseur temps-numérique | |
EP0002415B1 (fr) | Procédé et dispositif de comptage des erreurs de transmission dans une liaison hertzienne numérique | |
EP0194924A1 (fr) | Dispositif de détection d'un train d'impulsions dans du bruit, et application à un système de radionavigation du type DME | |
EP0706100B1 (fr) | Dispositif de mesure de la durée d'un intervalle de temps | |
FR2551231A1 (fr) | Circuit de controle parametrique en courant alternatif | |
EP0793153B1 (fr) | Dispositif de mesure précise de la durée d'un intervalle de temps et dispositif de télémétrie laser le comprenant | |
EP0197801A2 (fr) | Procédé et dispositif de calage en phase rapide d'un signal d'horloge | |
FR2707814A1 (fr) | Dispositif de mesure de la durée d'un intervalle de temps. | |
EP0289385B1 (fr) | Dispositif de référence de temps à stabilité sensiblement constante pour la mesure de temps à court et á long terme | |
EP2327160A1 (fr) | Compteur analogique et imageur incorporant un tel compteur | |
US5196741A (en) | Recycling ramp interpolator | |
EP0729082B1 (fr) | Chronométrie électronique très précise d'un événement | |
EP0051531B1 (fr) | Appareillage pour la datation précise d'un évènement par rapport à une référence de temps | |
EP0574287B1 (fr) | Circuit de temps mort de type reconductible | |
FR2750495A1 (fr) | Procede et dispositif de mesure d'un debit de fluide en ecoulement | |
EP0012056B1 (fr) | Dispositif de télémétrie et son utilisation dans un radar de poursuite | |
EP1390769B1 (fr) | Dispositif d'echantillonnage de signal electrique haute frequence | |
FR3113950A1 (fr) | Mesure de fréquence | |
FR2578367A1 (fr) | Dispositif conferant a une impulsion un retard commandable numeriquement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): BE DE GB IT LU |
|
17P | Request for examination filed |
Effective date: 19960920 |
|
GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
17Q | First examination report despatched |
Effective date: 19971013 |
|
GRAG | Despatch of communication of intention to grant |
Free format text: ORIGINAL CODE: EPIDOS AGRA |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAH | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOS IGRA |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): BE DE GB IT LU |
|
REF | Corresponds to: |
Ref document number: 69504000 Country of ref document: DE Date of ref document: 19980917 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LU Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19981002 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: BE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19981031 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 19981014 |
|
BERE | Be: lapsed |
Owner name: COMMISSARIAT A L'ENERGIE ATOMIQUE Effective date: 19981031 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
REG | Reference to a national code |
Ref country code: GB Ref legal event code: IF02 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20040929 Year of fee payment: 10 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20041023 Year of fee payment: 10 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED. Effective date: 20051002 Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20051002 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20060503 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20051002 |