EP0418221A1 - Kombinierter sekundärschaltregler - Google Patents

Kombinierter sekundärschaltregler

Info

Publication number
EP0418221A1
EP0418221A1 EP19880902394 EP88902394A EP0418221A1 EP 0418221 A1 EP0418221 A1 EP 0418221A1 EP 19880902394 EP19880902394 EP 19880902394 EP 88902394 A EP88902394 A EP 88902394A EP 0418221 A1 EP0418221 A1 EP 0418221A1
Authority
EP
European Patent Office
Prior art keywords
voltage
circuit
output
input
input voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP19880902394
Other languages
English (en)
French (fr)
Inventor
Rainer Obergfell
Hubert Panse
Wolfgang Schlegel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0418221A1 publication Critical patent/EP0418221A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Definitions

  • the invention relates to a secondary switching regulator according to the preamble of claim 1.
  • Secondary switching regulators are used to generate a regulated output voltage from an unregulated input voltage, with no potential isolation between the input and the output, in contrast to the primary-clocked switching power supplies.
  • Secondary switching regulators can be designed as step-up converters or as step-down converters. In the former, the output voltage is higher; in the step-down converter, the output voltage is lower than the input voltage present in each case.
  • the structure and mode of operation of secondary switching regulators, in particular of the two embodiments as step-up and step-down converters, are described in the book "Semiconductor Circuitry 11 by Tietze and Schenk, 5th Edition, Chapter 16.5.1.
  • the DC input voltage is in a wide tolerance range around the value of the output voltage or if the input voltage is to be converted into an output DC voltage in such a way that the input voltage to the output voltage can have both a higher and a lower value
  • the DE-OS 19 05 369 known to combine step-down converter and step-up converter.
  • Each of the two semiconductor switches is controlled by means of an associated, known device with a fixed or differently adjustable duty cycle, so that the achievable magnitude of the output voltage is either greater, equal or less than the input voltage.
  • a common clock frequency and keeping the switch-on times constant can be used for both semiconductor switches.
  • the object of the invention is to provide a circuit arrangement for converting an unregulated DC input voltage into a regulated DC output voltage using a secondary switching regulator designed as a combined step-up / step-down converter which can be produced inexpensively and which only develops a low interference power.
  • a query circuit lying parallel to the storage inductor ensures that the current through the storage inductor is only switched on again after the inductor has been demagnetized. Since the two semiconductor switches and the diodes are thus switched in the de-energized state, there is only a slight interference power and the entire circuit arrangement operates with very little interference.
  • Another advantage lies in the fact that a common driver circuit is used for both semiconductor switches (switching transistors), thereby reducing the power loss compared to conventional driver circuits.
  • An input voltage monitor which switches off the entire converter if the input voltage is too low, offers reliable protection against the possible drop in the input voltage to values which are far below the permissible minimum voltage and which would lead to an impermissible increase in the input current to be switched. If the value falls below a selectable threshold, the setpoint of the control circuit is reduced and a so-called soft start is also achieved.
  • Such an output monitoring circuit has the advantage that the converter is thereby absolutely short-circuit proof and conditionally also overload-proof. This results in a lower thermal load in the event of a short circuit than at full load.
  • FIG. 2 shows a block diagram of the control circuit used for such a secondary switching regulator
  • FIG. 4 shows a driver circuit for the switching transistors
  • FIG. 5 shows a circuit for the input voltage monitoring
  • FIG. 6 shows a circuit for the output voltage monitoring.
  • the secondary switching regulator shown in FIG. 1 has two input terminals e ⁇ El and E2, at which an unregulated DC input voltage UE is present, and output terminals AI, A2, at which a regulated DC output voltage UA can be tapped.
  • the input terminal E2 and the output terminal A2 are connected to one another and form a reference potential OV.
  • the input terminal El is connected to the output terminal AI via the collector-emitter path of a first semiconductor switch, for example a switching transistor VI, via an inductor L2 serving as a storage inductor and furthermore via a diode V21 which is polarized in the direction of flow.
  • the anode of the diode V21 is connected to the reference potential 0V via the collector-emitter path of a further semiconductor switch, for example also a switching transistor V2.
  • a smoothing capacitor C8 is connected between the output terminals AI and A2.
  • the emitter connection of the switching Sistor VI is connected to the reference potential 0V via a freewheeling diode Vll which is polarized in the reverse direction.
  • a control circuit RS which serves to keep the output voltage UA constant, is connected both to the input voltage UE and to the output voltage UA and the reference potential 0V.
  • a reference voltage UREF and the voltage UL at the inductor L2 are also available as input variables for the control circuit RS.
  • the driver signals UT1 and UT2 are connected to the base connections of the respective switching transistors VI and V2.
  • the voltages UCE1 and UCE2 on the collector-emitter paths of the two switching transistors VI and V2, and the voltages UVII and UV21 on the diodes Vll and V21 are also shown.
  • the current through inductor L2 is labeled IL.
  • FIG. 2 shows the block diagram of the control circuit RS used in the circuit arrangement according to FIG. 1.
  • This control circuit RS contains a setpoint / actual value comparator SIV, an input voltage monitoring circuit ESÜ, an output voltage monitoring ASÜ, an interrogation circuit AFS and a driver circuit TRS.
  • the setpoint / actual value comparator SIV at which the reference voltage UREF and the output voltage UA are present as input variables, emits a control signal, namely a driver voltage UT.
  • the output voltage monitor ASÜ is connected in parallel to the setpoint / actual value comparator SIV.
  • the input voltage UE and the reference voltage UREF are present at the input voltage monitor ESÜ.
  • the driver voltage UT can be tapped at the output of the input voltage monitor ESÜ.
  • the voltage UL dropping across the inductor L2 and the reference voltage UREF are present at the input of the interrogation circuit AFS.
  • the reference voltage UREF together with the driver voltage UT, forms the input variables for the driver circuit TRS, which outputs two driver signals UT1 and UT2 for switching the two switching transistors VI and V2.
  • Exemplary embodiments of the individual circuit components contained in the control circuit RS are shown in more detail below.
  • FIG. 3 shows the interrogation circuit AFS lying parallel to the inductance L2 for the current IL flowing through the inductance L2.
  • the input-side connection of inductor L2 is connected to the reference potential 0V via a series circuit consisting of resistors R15 and R16.
  • the reference voltage UREF and a non-inverting input 5 of an operational amplifier N1 operating as a comparator are connected via a further resistor R14 to the connecting line of the two resistors R15, Rl6.
  • the output-side connection of the inductor L2 is also connected to the reference potential OV via a series connection of resistors R17 and R18.
  • An inverting input 4 of the operational amplifier N1 is connected between these two resistors R17, R18.
  • the driver voltage UT is present at the output 2 of the operational amplifier N1.
  • a resistor R44 which lies between the output 2 of the operational amplifier N1 and the non-inverting input 5, forms a slight positive feedback to improve the switching behavior.
  • the resistors R15 to R18 form two voltage dividers which reduce the voltage UL at the inductor L2 to suitable input values for the comparator N1.
  • the reference voltage UREF is used to compensate for the input offset voltage of the operational amplifier Nl.
  • the driver signal UTl is present at the collector terminal of the transistor V6 and the driver signal UT2 is present at the connection point of the resistors R5 and R6.
  • the switching transistors VI and V2 are either directly or by interposing known and therefore not shown driver stages controlled.
  • the driver circuit TRS is thus implemented as a switched constant current source which controls both switching transistors VI and V2 simultaneously, and as a result the losses in the switched driver circuit are only proportional to the input voltage UE. While the collector-emitter voltage at transistor V6 can change by a relatively large amount, the collector current of transistor V6 remains approximately constant.
  • the voltage across the Z-diode V10 corresponds to the voltage across the two resistors R5 and R6.
  • Such a driver circuit TRS connected as a constant current source has a very high dynamic internal resistance and relieves the load on the comparators N1 and N3 connected to the driver voltage UT.
  • FIG. 5 shows the circuit arrangement for the input voltage monitoring ESÜ, to which the reference voltage UREF and the input voltage UE are applied and which if the input voltage is too low UE switches off the converter.
  • the reference voltage UREF is led to an inverting input 8 of an operational amplifier N3 operating as a comparator, and the input voltage UE is present via a resistor R53 at a non-inverting input 9 of the comparator N3.
  • a resistance coupling between the output 14 and the non-inverting input 9 of the comparator N3 by means of the resistor R51 produces a slight hysteresis and thus improves the switching behavior of the comparator N3.
  • the input 9 of the comparator N3 there is also a parallel circuit consisting of resistor R52 and capacitor C6.
  • the resistors R53 and R52 form an input voltage divider and thus reduce the input voltage UE to values in the order of magnitude of the reference voltage UREF.
  • Capacitor C6 forms together with the resistor R53 a low pass filter with the task of disturbances on the input side, as they originate for example from external switching operations to avoid and thereby DIE inputs' angsbondsüberwachungsscrien fuse monitoring from undesired response to protect. In the normal case, the input voltage UE is always greater than the " reference voltage UREF.
  • the voltage at the non-inverting input 9 is thus also greater than the reference voltage UREF and the output 14 of the comparator N3 is at" high "potential, ie the driver voltage UT enables the two switching transistors VI and V2 to respond via the driver circuit TRS.
  • the reference voltage UREF becomes greater than the input voltage UE and the output 14 of the comparator N3 are at "low” potential, and the switching transistors VI and V2 thus go into the blocking state, ie the converter is switched off.
  • FIG. 6 shows the circuit arrangement for monitoring the output voltage ASU.
  • This has a negative feedback operational amplifier N2, at its non-inverting input 12 via a resistor R31 the output voltage UA is present.
  • the reference voltage UREF is connected to the inverting input 13 via a resistor R24.
  • a resistor R22 which is connected between the output 14 of the operational amplifier N2 and the inverting input 13, serves for negative feedback.
  • the non-inverting input 12 of the amplifier N2 is connected to the reference potential OV via a resistor R32.
  • This resistor R32 together with the resistor R31, forms a voltage divider for reducing the output voltage UA.
  • the driver voltage UT can be tapped at the output 14 of the amplifier N3.
  • the output voltage UA remains constant until the maximum output current is reached.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

Kombinierter Sekundärschaltregler
Die Erfindung betrifft einen Sekundärschaltregler gemäß dem Oberbegriff des Patentanspruches 1.
Sekundärschaltregler dienen zur Erzeugung einer geregelten Ausgaπgsspannung aus einer ungeregelten Eingangsspannung, wobei zwischen dem Eingang und dem Ausgang im Unterschied zu den primärgetakteten Schaltnetzteilen keine Potentialtrennung besteht. Sekundärschaltregler können als Hochsetzsteller oder als Tiefsetzsteller konzipiert sein. Beim erstgenannten ist die Ausgangsspannung höher, beim Tiefsetzsteller ist die Aus¬ gangsspannung niedriger als die jeweils anliegende Eingangs¬ spannung. Aufbau und Wirkungsweise von Sekundärschaltreglern, insbesondere der beiden Ausführungsformen als Hochsetz- bzw. Tiefsetzsteller sind in dem Buch "Halbleiterschaltungstechnik11 von Tietze und Schenk, 5. Auflage, Kapitel 16.5.1 beschrieben.
Streut die Eingangsgleichspannung in einem weiten Toleranz¬ feld um den Wert der Ausgangsspannung oder soll die Eingangs¬ spannung in eine Ausgangsgleichspannuπg derart umgesetzt wer¬ den, daß die Eingangsspannung zur Ausgangsspannung sowohl einen höheren als auch einen tieferen Wert aufweisen kann, so ist es aus der DE-OS 19 05 369 bekannt, Tiefsetzsteller und Hochsetzsteller zu kombinieren. Die Steuerung eines jeden der beiden Halbleiterschalter erfolgt dabei über eine ihm zu¬ geordnete, für sich bekannte Einrichtung mit einem festen oder unterschiedlich einstellbaren Tastverhältnis, so daß die erzielbare Größe der Ausgangsspannung entweder größer, gleich oder kleiner als die Eingangsspannung ist. Dabei kann für beide Halbleiterschalter eine gemeinsame Takt¬ frequenz und die Gleichhaltung der Einschaltzeitpunkte ange¬ wandt werden. .
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Umsetzung einer ungeregelten Eingangsgleichspannung in eine geregelte Ausgangsgleichspannung unter Verwendung eines als kombinierten Hoch/Tiefsetzsteller konzipierten Sekundärschalt¬ reglers anzugeben, die kostengünstig herstellbar ist und die nur eine geringe Störleistung entwickelt.
Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen gekennzeichnet.
Durch eine parallel zur Speicherdrossel liegende Abfrageschal¬ tung wird sichergestellt, daß der Strom durch die Speicher¬ drossel erst wieder nach dem Abmagnetisieren der Drossel eingeschaltet wird. Da somit die beiden Halbleiterschalter und die Dioden im stromlosen Zustand geschaltet werden, entsteht nur eine geringe Störleistung und die gesamte Schaltungsanordnung arbeitet sehr störarm.
Ein weiterer Vorteil liegt darin, daß für beide Halbleiterschalter (Schalttransistoren) eine gemeinsame Trei¬ berschaltung verwendet wird und dadurch eine Verlustleistungs¬ reduzierung gegenüber konventionellen Treiberschaltungen er¬ reicht wird.
Eine Eingangsspannungsüberwachung, welche bei zu niedriger Eingangsspannung den gesamten Wandler abschaltet, bietet einen sicheren Schutz vor dem möglichen Absinken der Ein¬ gangsspannung auf Werte, die weit unterhalb der zulässigen Minimalspannung liegen und die zur unzulässigen Erhöhung des zu schaltenden Eingangsstromes führen würde. Bei Unterschreiten einer wählbaren Schwelle wird der Sollwert der Regelschaltung reduziert und zugleich wird auch ein sog. Softstart erreicht. Eine solche Ausgangsüberwachungsschaltung hat den Vorteil, daß der Wandler dadurch absolut kurzschlu߬ fest und bedingt auch überlastfest wird. Damit ergibt sich im Kurzschlußfall eine geringere thermische Belastung als bei Vollast.
Anhand der Zeichnung wird die Erfindung nun näher erläutert. Dabei zeigt
Fig. 1 einen kombinierten Sekundärschaltregler als Hoch-/Tief- setzsteller,
Fig. 2 ein Blockschaltbild der für einen solchen Sekundärschalt¬ regler eingesetzten Regelschaltung,
Fig. 3 eine Abfrageschaltung für den Strom durch die Speicher¬ drossel,
Fig. 4 eine Treiberschaltung für die Schalttransistoren, Fig. 5 eine Schaltung für die Eiπgangsspannungsüberwachung und Fig. 6 eine Schaltung für die Ausgaπgsspannungsüberwachung.
Der in Fig. 1 dargestellte Sekundärschaltregler weist zwei Ein- gangsklem eπ El und E2 auf, an denen eine ungeregelte Eingangs¬ gleichspannung UE anliegt, sowie Ausgangsklemmen AI, A2, an denen eine geregelte Ausgaπgsgleichspannung UA abgreifbar ist. Die Eingangsklemme E2 und die Ausgangsklemme A2 sind miteinander verbunden und bilden ein Bezugspotential OV. Die Eingangsklemme El ist über die Kollektor-Emitterstrecke eines ersten Halblei¬ terschalters, z.B. eines Schalttransistors VI, über eine als Speicherdrossel dienende Induktivität L2 und weiter über eine in Flußrichtung gepolte Diode V21 mit der Ausgangsklemme AI ver¬ bunden. Die Anode der Diode V21 ist über die Kollektor-Emitter¬ strecke eines weiteren Halbleiterschalters, z.B. ebenfalls eines Schalttransistors V2 mit dem Bezugspoteπtial 0V verbunden. Zwischen den Ausgangsklemmen AI und A2 ist ein Glättuπgskonden- sator C8 geschaltet. Der Emitteranschluß des Schalttran- sistors VI ist über eine in Sperrrichtung gepolte Freilaufdiode Vll mit dem Bezugspotential 0V verbunden. Eine Regelschaltung RS, die u.a.zur Konstanthaltung der Ausgangsspannung UA dient, ist sowohl mit der Eingangsspannung UE als auch mit der Aus¬ gangsspannung UA und dem Bezugspotential 0V verbunden. Außerdem sind noch eine Referenzspannung UREF und die Spannung UL an der Induktivität L2 als Eingangsgrößen für die Regelschaltung RS vorhanden. Als Ausgangsgröße der Regelschaltung RS sind die Treibersignale UT1 und UT2 mit den Basisanschlüssen der je¬ weiligen Schalttransistoren VI und V2 verbunden. Ferner sind die Spannungen UCE1 und UCE2 an den Kollektor-Emitterstrecken der beiden Schalttransistoren VI und V2, sowie die Spannungen UVll und UV21 an den Dioden Vll und V21 eingezeichnet. Der Strom durch die Induktivität L2 ist mit IL bezeichnet.
Die Fig. 2 zeigt das Blockschaltbild der in der Schaltungsan¬ ordnung nach Fig. 1 eingesetzten Regelschaltung RS. Diese Regel¬ schaltung RS beinhaltet einen Soll/Istwertvergleicher SIV, eine Eingängsspannungsüberwachungsschaltung ESÜ, eine Ausgangs¬ spannungsüberwachung ASÜ, eine Abfrageschaltung AFS und eine Treiberschaltung TRS. Der Soll/Istwertvergleicher SIV, an dem die Referenzspannung UREF und die Ausgangsspannung UA als Ein¬ gangsgrößen anliegen, gibt ein Regelsignal, nämlich eine Trei¬ berspannung UT ab. Parallel zum Soll/Istwertvergleicher SIV ist die Ausgangsspannungsüberwachung ASÜ geschaltet. An der Ein¬ gangsspannungsüberwachung ESÜ liegt die Eingangsspannung UE und die Referenzspannung UREF an. Am Ausgang der Eingangsspannungs¬ überwachung ESÜ ist die Treiberspannung UT abgreifbar. Am Ein¬ gang der Abfrageschaltung AFS liegt die an der Induktivität L2 abfallende Spannung UL und die Referenzspannung UREF an. Die Referenzspannung UREF bildet zusammen mit der Treiberspannung UT die Eingangsgrößen für die Treiberschaltung TRS, die zwei Treibersignale UT1 und UT2 zum Schalten der beiden Schalttransi¬ storen VI und V2 abgibt. Im folgenden sind Ausführungsbeispiele der einzelnen, in der Regelschaltung RS enthaltenen Schaltungskompoπenten näher dar¬ gestellt.
Dabei zeigt die Fig. 3 die parallel zur Induktivität L2 lie¬ gende Abfrageschaltung AFS für den durch die Induktivität L2 fließenden Strom IL. Der eingangsseitige Anschluß der Induktivität L2 ist über eine Serienschaltung, bestehend aus den Widerständen R15 und R16 mit dem Bezugspotential 0V verbunden. In die Verbindungsleitung der beiden Widerstände R15, Rl6.ist sowohl über einen weiteren Widerstand R14 die Refe¬ renzspannung UREF als auch ein nichtiπvertierender Eingang 5 eines als Komparator arbeitenden Operationsverstärkers Nl angeschaltet. Der ausgangsseitige Anschluß der Induktivität L2 ist ebenfalls über eine Reihenschaltung von Widerständen R17 und R18 mit dem Bezugspotential OV verbunden. Zwischen diesen beiden Widerständen R17,R18 ist ein invertierender Eingang 4 des Operationsverstärkers Nl angeschaltet. Am Ausgang 2 des Operationsverstärkers Nl liegt die Treiberspannung UT an. Ein Widerstand R44, der zwischen dem Ausgang 2 des Operationsver¬ stärkers Nl und dem nicht invertierenden Eingang 5 liegt, bildet eine leichte Mitkopplung zur Verbesserung des Schaltverhaltens. Die Widerstände R15 bis R18 bilden zwei Spannungsteiler, welche die Spannung UL an der Induktivität L2 auf geeignete Ein¬ gangswerte für den Komparator Nl herabsetzen. Die Referenz¬ spannung UREF dient zur Kompensation der Eingangs-Offset- spannung des Operationsverstärkers Nl. So lange der Strom IL in der Induktivität L2 ansteigt, d.h. -rr-L größer Null ist, liegt der Ausgang 2 des Komparators Nl auf "High"-Potential und die Treiberspannung UT hält über die nachgeschaltete Treiber¬ stufe TRS die beiden Schalttraπsistoren VI und V2 im leitenden Zustand. Nach Erreichen eines festgelegten Spitzenstromes werden die Schalttransistoren VI und V2 abgeschaltet und die Abfrage¬ schaltung AFS hält diese beiden elektrisch getakteten Schalter VI und V2 weiterhin gesperrt (Ausgang 2 des Komparators Nl liegt auf "Low"-Potential) , bis der abklingende.Strom IL in der Induktivität L2 zu Null geworden ist. In Fig. 4 ist die für beide Schalttransistoren VI und V2 ge¬ meinsame Treiberschaltung TRS dargestellt. Sie enthält einen Transistor V6, dessen Basisanschluß unmittelbar mit der Trei- berspannuπg UT verbunden ist. Weiterhin ist dieser Basisan¬ schluß sowohl über einen Widerstand R9 mit der Referenz¬ spannung UREF, als auch über eine in Flußrichtung gepolte Dio¬ de V9 und einer in Sperrichtung gepolten Z-Diode V10 mit dem Bezugspotential 0V verbunden. Ein nicht näher bezeichneter Leitungspunkt, der zwischen den Kathoden der beiden Dioden V9 und V10 liegt, ist über einen Widerstand R8 an die Referenz¬ spannung UREF angeschaltet. Die Kollektor-Emitterstrecke des Transistors V6 ist über eine Reihenschaltung, bestehend aus den Widerständen R5 und R6 an das Bezugspotential 0V geschaltet. Am Kollektoranschluß des Transistors V6 liegt das Treibersignal UTl und am Verbindungspunkt der Widerstände R5 und R6 liegt das Treibersignal ÜT2 an.- Mit Hilfe dieser beiden Treibersignale UTl und UT2 werden die Schalttransistoren VI und V2 entweder unmittelbar oder durch Zwischenschaltung von an sich bekannten und deshalb nicht dargestellten -Treiberstufen gesteuert. Die Treiberschaltung TRS ist somit als geschaltete Konstantstrom¬ quelle realisiert, die beide Schalttransistoren VI und V2 gleichzeitig ansteuert und dadurch sind die Verluste in der geschalteten Treiberschaltung lediglich proportional zur Ein¬ gangsspannung UE. Während sich die Kollektor-Emitterspannung am Transistor V6 um einen relativ großen Betrag ändern kann, bleibt der Kollektorstrom des Transistors V6 annähernd kon¬ stant. Die Spannung an der Z-Diode V10 entspricht der Spannung an den beiden Widerständen R5 und R6. Eine solche als Konstant¬ stromquelle geschaltete Treiberschaltung TRS hat einen sehr großen dynamischen Innenwiderstand und entlastet die an der Treiberspannung UT liegenden Komparatoren Nl und N3.
Fig. 5 zeigt die Schaltungsanordnung zur Eingangsspannungsüber¬ wachung ESÜ, an der die Referenzspannung UREF und die Eingangs¬ spannung UE anliegen und die bei zu niedriger Eingangsspannung UE den Wandler abschaltet. Hierzu ist die Referenzspannung UREF an einen invertierenden Eingang 8 eines als Komparator arbei¬ tenden Operationsverstärkers N3 geführt und die Eingangsspannung UE liegt über einen Widerstand R53 an einem nichtinvertierenden Eingang 9 des Komparators N3 an. Eine Widerstandskopplung zwischen dem Ausgang 14 und dem nichtinvertierenden Eingang 9 des Komparators N3 mittels des Widerstandes R51 erzeugt eine leichte Hysterese und verbessert so das Schaltverhalten des Komparators N3. Am Eingang 9 des Komparators N3 liegt ferner eine Parallelschaltung, bestehend aus Widerstand R52 und Konden¬ sator C6. Die Widerstände R53 und R52 bilden einen Eingangs¬ spannungsteiler und setzen somit die Eingangsspannung UE auf Werte in der Größenordnung der Referenzspannung UREF herab. Der Kondensator C6 bildet zusammen mit dem Widerstand R53 einen Tiefpaß mit der Aufgabe, Störungen auf der Eingangsseite, wie sie zum Beispiel von externen Schaltvorgängen herrühren, zu vermeiden und dadurch die- Eing'angsspannungsüberwachungsschaltung ESÜ vor ungewünschtem Ansprechen zu schützen. Im Normalfall ist die Eingahgsspannung UE immer größer als die" Referenzspannung UREF. Damit ist auch die Spannung am nichtinvertierenden Ein¬ gang 9 größer als die Referenzspannung UREF und der Ausgang 14 des Komparators N3 liegt auf "High"-Potential, d.h. die Treiber¬ spannung UT ermöglicht über die Treiberschaltung TRS ein An¬ sprechen der beiden Schalttransistoren VI und V2. Bei Absinken der Eingangsspannung UE auf Werte, die weit unterhalb der zu¬ lässigen Minimalspannung liegen ("Brown-out") , wird die Refe¬ renzspannung UREF größer als die Eingangsspannung UE und der Ausgang 14 des Komparators N3 liegt auf "Low"-Potential und damit gehen die Schalttransistoreπ VI und V2 in den Sperr¬ zustand über, d.h. der Wandler wird abgeschaltet.
In Fig. 6 ist die Schaltungsanordnung zur Ausgangsspannungs¬ überwachung ASÜ dargestellt. Diese weist einen gegengekoppelten Operationsverstärker N2 auf, an dessen nichtinvertierendem Eingang 12 über einen Widerstand R31 die Ausgangsspaπnung UA anliegt. An dem invertierenden Eingang 13 ist über einen Wider¬ stand R24 die Referenzspannung UREF angeschlossen. Ein Wider¬ stand R22, der zwischen dem Ausgang 14 des Operationsverstärkers N2 und dem invertierenden Eingang 13 geschaltet ist, dient der Gegenkopplung. Der nichtinvertierende Eingang 12 des Verstär¬ kers N2 ist über einen Widerstand R32 gegen das Bezugspotential OV geschaltet. Dieser Widerstand R32 bildet zusammen mit dem Widerstand R31 einen Spannungsteiler zur Herabsetzung der Aus¬ gangsspannung UA. Am Ausgang 14 des Verstärkers N3 kann die Treiberspannung UT abgegriffen werden. Die Ausgangsspannung UA bleibt so lange konstant, bis der maximale Ausgangsstrom er¬ reicht ist. Bei Unterschreiten einer wählbaren Schwelle für die Ausgangsspannung UA, wie es bei Kurzschluß oder Überlast ein¬ tritt, wird mit dieser Schaltungsanordnung ASÜ der Sollwert der " Regelschaltung reduziert (rückläufige Kennlinie). Zweckmäßiger¬ weise wird die Schwelle mit Hilfe der Widerstände R31, R32 eingestellt und beträgt typisch dreiviertel der Ausgangsspannung UA. Bei Absinken der Ausgangsspannung UA auf einen Wert bis zu dreiviertel des Sollwertes bleibt die Überwachungsschaltung für die Ausgangsspannung ASÜ inaktiv und die Regelung der Ausgangs¬ spannung UA geschieht mit Hilfe eines parallel zur Schaltungs¬ anordnung ASÜ geschalteten Soll/Istwertvergleichers SIV. Ein solcher Soll/Istwertvergleicher SIV ist an sich bekannt und kann beispielsweise ebenfalls mit Hilfe eines Differenzverstärkers ausgeführt sein. Weil durch diese Maßnahme die Regelspannung reduziert wird, ist ein solcher Wandler absolut kurzschlußfest und die thermische Belastung im Kurzschlußfall ist geringer als bei Vollast.

Claims

Patentansprüche
1. Schaltungsanordnung zum Umsetzen einer ungeregelten Eingangs- gleichspanπung in eine konstante Ausgangsgleichspannung, die, bezogen auf ihre Polarität einen gemeinsamen Bezugspunkt auf¬ weist und bei der die Eingangsgleichspannung sowohl einen höheren als auch einen tieferen Wert als die gewünschte Aus¬ gangsspannung annehmen kann, mit einer zur Umsetzung der Eiπ- gangsgleichspannung durch wechselnde Ladung und Entladung als Energiespeicher dienenden Induktivität und zweier den Lade¬ vorgang bewirkenden Schalter und einer den Lade- und Entlade¬ vorgang durch periodische Tastuπg steuernden Regelschaltung mit einem Soll/Istwertvergleicher zur Einstellung eines den Ausgangswert erbringenden Tastverhältnisses, d a d u r c h g e k e n n z e i c h n e t , daß eine parallel zur Induktivi¬ tät (L2) liegende Abfrageschaltung (AFS) für den Strom (IL) durch die Induktivität (L2) vorgesehen ist, an deren Eingang eine Spannung (UL) an der Induktivität (L2) und eine Referenz¬ spannung (UREF)anliegen und an deren Ausgang (2) nur dann eine Treiberspannung (UT) abgreifbar ist, solange der Strom (IL) in der Induktivität (L2) bis zu einem festgelegten Spitzenwert ansteigt und die nach Abschalten der beiden Schalter (VI,V2) diese solange gesperrt hält, bis der abklingende Strom (IL) in der Induktivität (L2) zu Null geworden ist.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine als geschaltete Konstant¬ stromquelle arbeitende, gemeinsame Treiberschaltung (TRS) für beide Schalter (VI,V2) vorgesehen ist, die bei Vorhandensein einer Treiberspannung (UT) die beiden Schalter (VI,V2) mittels zweier Treibersignale (UT1,UT2) gleichzeitig ansteuert.
3. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Eingangsspannungsüber- wachungsschaltung (ESÜ) vorgesehen ist, die bei Absinken der Eingangsspanπung (UE) auf Werte weit unterhalb einer zulässigen Minimalspannung den Sekuπdärschaltregler abschaltet.
4. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß eine Schaltung für die Aus¬ gangsspannungsüberwachung (ASU) vorgesehen ist, die bei Unter¬ schreiten einer wählbaren Schwelle für die Ausgangsspannung (UA) den Sollwert der Regelspannung (UR) reduziert.
5. Schaltungsanordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die wählbare Schwelle für die Ausgangsspannung (UA) mit Hilfe zweier Widerstände (R31, R32) einstellbar ist.
EP19880902394 1987-04-22 1988-03-15 Kombinierter sekundärschaltregler Withdrawn EP0418221A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3713541 1987-04-22
DE19873713541 DE3713541A1 (de) 1987-04-22 1987-04-22 Kombinierter sekundaerschaltregler

Publications (1)

Publication Number Publication Date
EP0418221A1 true EP0418221A1 (de) 1991-03-27

Family

ID=6326098

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19880902394 Withdrawn EP0418221A1 (de) 1987-04-22 1988-03-15 Kombinierter sekundärschaltregler

Country Status (4)

Country Link
EP (1) EP0418221A1 (de)
AU (1) AU1423088A (de)
DE (1) DE3713541A1 (de)
WO (1) WO1988008637A1 (de)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1905369C3 (de) * 1969-02-04 1980-08-28 Ulrich Dipl.-Ing. 8047 Karlsfeld Timme Gleichspannungspulssteller
JPS60215222A (ja) * 1984-04-11 1985-10-28 Fuji Photo Film Co Ltd 直流電源回路
DE3427520A1 (de) * 1984-07-26 1986-02-06 Thyssen Industrie Ag, 4300 Essen Schaltungsanordnung zur speisung eines verbraucherzweipols

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO8808637A1 *

Also Published As

Publication number Publication date
WO1988008637A1 (en) 1988-11-03
DE3713541A1 (de) 1988-11-10
AU1423088A (en) 1988-12-02

Similar Documents

Publication Publication Date Title
DE3713540A1 (de) Kombinierter sekundaerschalter
DE69807991T2 (de) Synchrontaktregler in dem Schalterspannungsabfall als Strommessung benutzt wird
DE19814681B4 (de) Current-Mode-Schaltregler
DE10214190B4 (de) Stromversorgung mit mehreren parallel geschalteten Schaltnetzteilen
EP1316138B1 (de) Current-mode-schaltregler
DE3123804A1 (de) Ueberlastungsschutzschaltung fuer stromversorgungsgeraete
EP0255067B1 (de) Schaltungsanordnung zur Strombegrenzung
DE102016220199A1 (de) Gleichspannungswandler und Verfahren zum Betreiben eines Gleichspannungswandlers
DE69301814T2 (de) Steuereinrichtung für die Spannungbegrenzung einer Kapazität zur Kern-Rückmagnetisierung
EP0027847A1 (de) Verfahren zur Regelung und Strombegrenzung eines Gleichspannungs -Sperrwandlers
EP0402367B1 (de) Aktives filter
EP0357060A2 (de) Überspannungsschutzeinrichtung für eine Elektronikschaltung
EP0418221A1 (de) Kombinierter sekundärschaltregler
EP0638985B1 (de) Gleichspannungsumrichter
EP0266743B1 (de) Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung bei getakteten Stromversorgungen
DE4340991A1 (de) Spannungswandler
EP0867060B1 (de) Stromversorgung mit verlustarmer einschaltstrombegrenzung und hochsetzstellerschaltung
EP0060343A2 (de) Spannungswandler
WO2008138771A1 (de) Vorrichtung zum betreiben eines schaltnetzteils
DE3109034C2 (de)
DE102021102261A1 (de) Verfahren zum Betreiben einer Gleichspannungswandlervorrichtung sowie Regeleinrichtung zum Betreiben einer Gleichspannungswandlervorrichtung
DE3227252C2 (de) Einrichtung zur Fernspeisung von elektrischen Verbrauchern
DE2817204C2 (de) Sperrwandler-Netzteil
DE3705249C3 (de) Schaltungsanordnung zur Entkopplung des Ausganges eines Spannungswandlers
DE2938162C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19890726

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Withdrawal date: 19910322