EP0131479B1 - Procédé de commande d'un panneau à plasma de type alternatif, et dispositif pour sa mise en oeuvre - Google Patents

Procédé de commande d'un panneau à plasma de type alternatif, et dispositif pour sa mise en oeuvre Download PDF

Info

Publication number
EP0131479B1
EP0131479B1 EP84401031A EP84401031A EP0131479B1 EP 0131479 B1 EP0131479 B1 EP 0131479B1 EP 84401031 A EP84401031 A EP 84401031A EP 84401031 A EP84401031 A EP 84401031A EP 0131479 B1 EP0131479 B1 EP 0131479B1
Authority
EP
European Patent Office
Prior art keywords
electrodes
activated
voltage
instruction
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP84401031A
Other languages
German (de)
English (en)
Other versions
EP0131479A1 (fr
Inventor
Louis Delgrange
Françoise Vialettes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0131479A1 publication Critical patent/EP0131479A1/fr
Application granted granted Critical
Publication of EP0131479B1 publication Critical patent/EP0131479B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/297—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using opposed discharge type panels

Definitions

  • the present invention relates to a method for controlling an alternative type plasma panel as well as a device for its implementation.
  • a plasma panel is a device making it possible to visualize characters, figures, curves, that is to say two-dimensional images obtained by combination of zones or "points" of a surface, made luminous by commands appropriate.
  • Such devices are well known to those skilled in the art and are described in particular in an article which appeared in the "THOMSON-CSF Technical Review June 1978, volume 10, n ° 2 pages 249 to 275.
  • a plasma panel is presented as the juxtaposition of a large number of cells arranged in matrix form, each cell being constituted by the gas space located at the intersection of two electrodes belonging to two networks of electrodes orthogonal and being subjected to control signals constituted by the difference of the voltages applied to the two electrodes between which it is located.
  • control signals are generally used in plasma panels, namely the registration signals which cause the cells to light up, the erasure signals which extinguish the cells and the maintenance signals which preserve the cells. in their initial state, either the off state or the on state.
  • the recording and erasing signals are selective signals which must not cause the recording and erasing only for the selected cells.
  • any cell xy is registered or erased only if its two electrodes x and y receive adequate voltages Vx and Vy which make it possible to obtain at the terminals of this cell and of it alone the signal of registration or erasure.
  • control electronics must include circuits making it possible to selectively apply to the electrodes the voltages necessary for the operation of the panel.
  • the logic part essentially consists of serial / parallel shift registers and a decoding and validation system. Therefore, the data or logical addresses designating the active and non-active electrodes are entered in series in the shift registers and are found in parallel on the outputs of the registers which respectively correspond to the electrodes of the plasma panel. An order defining the recording or erasing signal to be applied to the active electrodes then validates the parallel outputs of the registers towards the low voltage - high voltage interface.
  • the solution usually used consists of sending an erase order to all the points in the segment or part of the segment to be modified, then entering the points to be switched on.
  • This control method has a number of drawbacks. It is long, because you must first enter the address of all the electrodes of a segment to be deleted and then the address of the only electrodes to be entered. On the other hand, the writing of a point immediately after its erasure poses problems of stabilization of the charges at the terminals of the cell.
  • the present invention therefore relates to a new control method overcoming these drawbacks and in particular allowing an appreciable saving of time in replacement mode.
  • This control method is preferably used with plasma panels comprising a control circuit of the type described above. However, it can be applied to any control circuit in which the addresses of the active electrodes can be validated before the application of the voltages corresponding to the orders to be executed.
  • this control method can be used on plasma panels operating only in replacement mode or operating both in replacement and overprinting mode.
  • the address of the points to be registered is loaded from the start, which avoids an address loading operation between the erasing of the previous information and the recording of the new information and results in a reduction in time. necessary to perform an image replacement.
  • the present invention also relates to a device for implementing the above method.
  • this device is constituted by a circuit validation positioned between the addressing part of the logic circuit and the interface circuit which validates at the output either the electrodes to be activated or the complementary electrodes of the electrodes to be activated according to the order of registration. and the operating mode chosen.
  • FIG. 1 is a diagram showing the organization of a control circuit which can be used in the case of the present invention.
  • the reference 1 designates the plasma panel itself.
  • This plasma panel comprises two arrays of orthogonal electrodes, the electrodes of which have the references x, to x n and y, to Y ".
  • control circuits consist of integrated circuits and amplifiers.
  • the integrated circuits mainly comprise a logic circuit and a high voltage - low voltage interface which is in this embodiment, produced by the control circuits described in French patent application No. 8,119,941.
  • other types of interface can be considered.
  • each integrated circuit consists of a logic circuit which will be described in more detail with reference to FIG. 2 and by a low voltage - high interface LV / HV voltage.
  • the logic circuit is supplied with 12 Volts and receives commands and data in low voltage logic which define the signal to be executed, its duration and the electrodes of the panel to be addressed.
  • the LV / HV interface is supplied by continuous voltages of values 0 Volt and 100 Volts and by a low-voltage sloping signal which generally increases from 0 to 12 Volts. It applies to the different electrodes to which it is connected, depending on the addressing and the order, either a voltage of 0 Volt or a sloping signal from 0 to 100 Volts as will be explained in detail below.
  • the electrodes y 1 to y n are controlled by integrated circuits which bear the reference Y.
  • Integrated circuits Y are supplied by continuous voltages of values 0 Volt, 12 Volts, + 100 Volts and -100 Volts. They receive orders in low voltage logic which determine the address of the electrodes and the operation to be executed, namely erasure or registration and they send on the electrodes y of the panel to which they are connected either a voltage of 0 Volts, or a voltage of substantially + 100 volts, or a voltage of substantially -100 volts as will be explained in detail below.
  • Each integrated circuit X and Y generally makes it possible to control 32 electrodes.
  • a plasma panel comprising 256 X electrodes and 256 Y electrodes will therefore have a control circuit consisting of 8 integrated circuits X and a single amplifier for controlling the network of X electrodes and 8 integrated circuits Y and two amplifiers for controlling the array of y-shaped electrodes.
  • FIG. 2 is a diagram showing the structure of the logic circuit of the integrated circuits X allowing the implementation of the method of the present invention.
  • the logic circuit CL is mainly constituted by a serial / parallel shift register 10 comprising 32 outputs 10 1 , 10 2 ... 10 32 and a circuit for enabling outputs 12.
  • the shift register consists of four shift registers with 8 binary positions each which can be cascaded, which makes it possible to work on groups of 8 electrodes as will be explained below.
  • the register receives in series logical data D defining the electrodes to be activated, namely the electrodes which must be registered in replacement mode or else the electrodes which must be registered or erased in overprinting mode. These data are shifted under the action of a clock pulse H which is validated for each circuit X by a validation circuit 11 as a function of a circuit validation pulse V '.
  • byte validation pulses V 0 to V 3 make it possible to perform a replacement or overprint operation only on groups of 8 electrodes.
  • the validation circuit 12 of the outputs provided between the shift register 10 and the BT / HT interface 13 is constituted by 32 AND circuits 121 1 to 121 32 which receive as input the signal coming from the corresponding output of the shift register and a validation signal V 0 to V 3 depending on its position, AND circuits 121 1 to 121 8 receiving the signal V o , AND circuits 121 9 to 121 16 receiving the signal V 1 , etc. These AND circuits 121, to 121 32 therefore validate at least one group of 8 outputs of the shift register 10.
  • Each output of the AND circuits 121 1 to 121 32 is sent to one of the inputs of an inverted exclusive OR circuit 122, to 122 32 , the other input of which is validated by the output S 1 of a validation circuit 123, to 123 4 .
  • the validation circuits 123 1 to 123 4 make it possible to validate the output of an OR circuit i24 as a function of the validation signals of bytes V o to V 3 so that, in replacement mode and with an erase order, the cells of the validated single or bytes are deleted.
  • Each validation circuit 123, at 123 4 responds to the following truth table
  • an OR circuit 124 is provided upstream of the validation circuit to indicate the operating mode chosen and thus allow adequate selection of the electrodes.
  • the OR circuit 124 receives as input a logic signal O corresponding to the order to be executed, namely recording or erasing and a logic signal P corresponding to the operating mode in overprinting or in replacement.
  • the signal O is chosen so as to be at logic level 1 for an entry order and at logic level 0 for an erasing order.
  • the signal P is at logic level 1 for operation in overprint mode and at logic level 0 for operation in replacement mode.
  • the electrodes addressed by a logic level 1 are validated regardless of the order, but in replacement mode, the electrodes addressed by a logic level 1 are validated when the order is a registration order and the electrodes addressed by a logic level 0 are validated when the order is an erase order.
  • FIG. 3 schematically represents six cells C 11 , C 21 , C 31 , C 12 , C 22 , C 32 of a plasma panel which are located at the intersections of two horizontal electrodes y 1 , and y 2 and three vertical electrodes x 1 , x 2 and x 3 .
  • the cells which do not have to be written on the line y 1 selected, namely the deletion of cell C 21, are erased in accordance with the present invention.
  • FIG. 4 (c) represents the control signals applied to cells C 11 , C 21 , C 31 , C 12 , C 22 , C 32 which correspond to V x -V y .
  • Only the signal applied to cell C 21 allows erasure thanks to the part of the voltage increasing linearly from 0 to V, from time t 3 to t 4 .
  • For the other signals applied to the cells there is a falling edge of amplitude -V, at time t, and a rising edge of amplitude + V 1 at time t 5 which corresponds to the characteristics of the maintenance signals and allows viewing of information already entered.
  • Figures 5 (a) and (b) show the voltages V x1 , V x2 , V x3 , V y1 , V y2 which are applied to the electrodes x 1 , x 2 , x 3 , y 1 , y 2 so that only cells C 11 and C 31 are entered.
  • Figure 5 (c) shows the control signals applied to the different cells.
  • the signals applied to C 11 and C 31 allow the inscription of these cells thanks to the part increasing up to 200 Volts between t ' 3 and t' 4 ; the other cells being only maintained.
  • the signals to be applied to carry out an erasure or an inscription are the same as those described with reference to FIGS. 4 and 5, but in this case, these signals are applied only to the electrodes selected, namely on the electrodes at logic level 1.
  • a selection or non-selection voltage is applied as a function of the validation of the column according to the order to be executed while on the rows y there is applied a voltage function of the order to be executed, namely interview or registration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

  • La présente invention concerne un procédé de commande d'un panneau à plasma de type alternatif ainsi qu'un dispositif pour sa mise en oeuvre.
  • Un panneau à plasma est un dispositif permettant de visualiser des caractères, des chiffres, des courbes, c'est-à-dire des images à deux dimensions obtenues par combinaison de zones ou « points » d'une surface, rendus lumineux par des commandes appropriées. De tels dispositifs sont bien connus de l'homme de l'art et sont décrits en particulier dans un article paru dans la « Revue Technique THOMSON-CSF juin 1978, volume 10, n° 2 pages 249 à 275.
  • De manière plus spécifique, un panneau à plasma se présente comme la juxtaposition d'un grand nombre de cellules disposées sous forme matricielle, chaque cellule étant constituée par l'espace gazeux situé à l'intersection de deux électrodes appartenant à deux réseaux d'électrodes orthogonaux et se trouvant soumise à des signaux de commande constitués par la différence des tensions appliquées aux deux électrodes entre lesquelles elle se trouve.
  • Trois types de signaux de commande sont en général utilisés dans les panneaux à plasma, à savoir les signaux d'inscription qui provoquent l'allumage des cellules, les signaux d'effacement qui éteignent les cellules et les signaux d'entretien qui conservent les cellules dans leur état initial, soit l'état éteint, soit l'état allumé.
  • Toutefois, à l'inverse des signaux d'entretien qui sont appliqués à toutes les électrodes du panneau pour assurer la visualisation de l'information inscrite, les signaux d'inscription et d'effacement sont des signaux sélectifs qui ne doivent provoquer l'inscription et l'effacement que pour les cellules sélectionnées. Ainsi, une cellule quelconque xy n'est inscrite ou effacée que si ses deux électrodes x et y reçoivent des tensions adéquates Vx et Vy qui permettent d'obtenir aux bornes de cette cellule et d'elle seule le signal d'inscription ou d'effacement.
  • En conséquence, l'électronique de commande doit comporter des circuits permettant d'appliquer sélectivement aux électrodes les tensions nécessaires au fonctionnement du panneau.
  • Divers circuits de commande de panneaux à plasma de type alternatif ont été décrits dans l'art antérieur. On connaît notamment par l'article publié par Texas Instruments, en novembre 1980, Bulletin SCA-204 et intitulé « A.C Plasma Display ainsi que par la demande de brevet français n° 81.19941 au nom de THOMSON-CSF des circuits intégrés qui permettent de commander des panneaux à plasma de type alternatif.
  • Ces circuits intégrés comprennent principalement:
    • - une partie logique basse tension définissant le signal à exécuter, sa durée et les électrodes du panneau sur lesquelles le signal est appliqué;
    • - une interface basse tension - haute tension qui est commandée par la partie logique, cette interface permettant d'appliquer aux électrodes du panneau des signaux d'amplitude et de durée variables selon l'ordre à exécuter.
  • La partie logique se compose essentiellement de registres à décalage série/parallèle et d'un système de décodage et de validation. De ce fait, les données ou adresses logiques désignant les électrodes actives et non actives sont entrées en série dans les registres à décalage et se retrouvent en parallèle sur les sorties des registres qui correspondent respectivement aux électrodes du panneau à plasma. Un ordre définissant le signal d'inscription ou d'effacement à appliquer aux électrodes actives valide alors les sorties parallèles des registres vers l'interface basse tension - haute tension.
  • D'autre part, les circuits de commande des panneaux à plasma les plus élaborés doivent permettre, pour afficher facilement un texte ou un graphisme, un fonctionnement selon deux modes, à savoir :
    • - un mode surimpression qui permet l'inscription ou l'effacement d'un ou plusieurs points sans modification des autres points ;
    • - un mode remplacement qui permet le remplacement de l'information affichée sur un segment ou une partie de segment vertical ou horizontal par une nouvelle information.
  • Or pour effectuer un remplacement d'information, la solution habituellement utilisée consiste à envoyer un ordre d'effacement sur tous les points du segment ou de la partie du segment à modifier puis à inscrire les points à allumer. Ce procédé de commande présente un certain nombre d'inconvénients. Il est long, car il faut d'abord rentrer l'adresse de toutes les électrodes d'un segment à effacer et ensuite l'adresse des seules électrodes à inscrire. D'autre part, l'inscription d'un point tout de suite après son effacement pose des problèmes de stabilisation des charges aux bornes de la cellule.
  • La présente invention concerne donc un nouveau procédé de commande remédiant à ces inconvénients et permettant en particulier un gain de temps appréciable en mode remplacement.
  • Ce procédé de commande est utilisé de préférence avec les panneaux à plasma comportant un circuit de commande du type décrit ci-dessus. Toutefois, il peut s'appliquer à tout circuit de commande dans lequel les adresses des électrodes actives peuvent être validées avant l'application des tensions correspondant aux ordres à exécuter.
  • D'autre part ce procédé de commande peut être utilisé sur des panneaux à plasma fonctionnant uniquement en mode remplacement ou fonctionnant à la fois en mode remplacement et surimpression.
  • La présente invention a en conséquence pour objet un procédé de commande d'un panneau à plasma de type alternatif fonctionnant en mode surimpression et/ou remplacement, ledit procédé permettant l'application de signaux de commande spécifiques entre deux électrodes appartenant à deux réseaux d'électrodes orthogonaux et l'espace gazeux situé à l'intersection de deux électrodes appartenant à des réseaux différents constituant une cellule du panneau caractérisé en ce qu'il consiste :
    • - à adresser sur l'un des réseaux au moins un groupe d'électrodes avec au moins une électrode à activer ;
    • - à sélectionner les électrodes adressées en fonction du mode de fonctionnement et d'un ordre d'effacement ou d'inscription de sorte que dans le mode surimpression les électrodes à activer soient sélectionnées quel que soit l'ordre et dans le mode remplacement, les électrodes à activer soient sélectionnées lors d'un ordre d'inscription et les électrodes complémentaires des électrodes à activer soient sélectionnées lors d'un ordre d'effacement ;
    • - à sélectionner une électrode sur l'autre réseau ;
    • - à appliquer sur les électrodes des tensions telles qu'une inscription ou un effacement selon l'ordre donné soit réalisé sur les cellules se trouvant à l'intersection de deux électrodes sélectionnées, les autres cellules étant entretenues dans leur état initial.
  • Avec ce procédé, pour effectuer un remplacement d'image, on adresse les points à inscrire, puis on efface les points complémentaires des points à inscrire et immédiatement après on inscrit les points à allumer. Ce mode opératoire présente l'avantage de ne pas inscrire à nouveau des points que l'on vient d'effacer, ce qui augmente la plage de fonctionnement du panneau à plasma.
  • D'autre part, l'adresse des points à inscrire est chargée dès le début ce qui évite une opération de chargement d'adresse entre l'effacement de l'information précédente et l'inscription de la nouvelle information et entraîne une diminution du temps nécessaire à la réalisation d'un remplacement d'image.
  • La présente invention concerne aussi un dispositif pour la mise en oeuvre du procédé ci-dessus. Dans le cas d'un circuit de commande intégré comportant un circuit logique basse tension définissant le signal à exécuter, sa durée et les électrodes du panneau à activer et un circuit d'interface basse tension - haute tension, ce dispositif est constitué par un circuit de validation positionné entre la partie adressage du circuit logique et le circuit d'interface qui valide en sortie soit les électrodes à activer soit les électrodes complémentaires des électrodes à activer en fonction.de l'ordre d'inscription.ou d'effacement à exécuter et du mode de fonctionnement choisi.
  • D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description d'un mode de réalisation faite avec référence aux dessins ci-annexés dans lesquels :
    • - la figure 1 est un schéma sous forme de blocs d'un panneau à plasma et de ses circuits de commande ;
    • - la figure 2 est un schéma sous forme de blocs du dispositif permettant la mise en oeuvre du procédé de la présente invention ;
    • - la figure 3 est une représentation schématique de quelques cellules d'un panneau à plasma ;
    • - les figures 4(a) à (c) et 5(a) à (c) sont une représentation des tensions élaborées par le circuit de commande selon l'invention et des signaux de commande reçus par les cellules de la figure 3 dans le cas d'un effacement et d'une inscription ;
    • - la figure 6 est une représentation des tensions élaborées par le circuit de commande selon l'invention et des signaux de commande reçus par les cellules pendant une séquence de remplacement d'information.
  • Sur les figures, les mêmes éléments sont désignés par les mêmes références.
  • La figure 1 est un schéma montrant l'organisation d'un circuit de commande pouvant être utilisé dans le cas de la présente invention.
  • Sur cette figure, la référence 1 désigne le panneau à plasma proprement dit. Ce panneau à plasma comporte deux réseaux d'électrodes orthogonaux dont les électrodes portent les références x, à xn et y, à Y".
  • Dans le mode de réalisation représenté, les circuits de commande sont constitués par des circuits intégrés et des amplificateurs. Les circuits intégrés comportent principalement un circuit logique et une interface haute tension - basse tension qui est dans ce mode de réalisation, réalisée par les circuits de commande décrits dans la demande de brevet français n° 8 119 941. Toutefois d'autres types d'interface peuvent être envisagés.
  • Ainsi les électrodes x, à xn sont commandées par des circuits intégrés qui portent la référence X. Chaque circuit intégré est constitué par un circuit logique qui sera décrit de manière plus détaillée avec référence à la figure 2 et par une interface basse tension - haute tension BT/HT. Le circuit logique est alimenté en 12 Volts et reçoit des ordres et des données en logique basse tension qui définissent le signal à exécuter, sa durée et les électrodes du panneau à adresser. L'interface BT/HT est alimentée par des tensions continues de valeurs 0 Volt et 100 Volts et par un signal en pente basse tension qui croît généralement de 0 à 12 Volts. Elle applique sur les différentes électrodes auxquelles elle est connectée, en fonction de l'adressage et de l'ordre, soit une tension de 0 Volt soit un signal en pente de 0 à 100 Volts comme cela sera expliqué en détail ci-après.
  • En ce qui concerne les électrodes y1 à yn, elles sont commandées par des circuits intégrés qui portent la référence Y.
  • Deux amplificateurs 3 et 4 sont associés à ces circuits intégrés. Les circuits intégrés Y sont alimentés par des tensions continues de valeurs 0 Volt, 12 Volts, + 100 Volts et -100 Volts. Ils reçoivent des ordres en logique basse tension qui déterminent l'adresse des électrodes et l'opération à exécuter à savoir effacement ou inscription et ils envoient sur les électrodes y du panneau auxquelles ils sont reliés soit une tension de 0 Volts, soit une tension de sensiblement + 100 Volts, soit une tension de sensiblement -100 Volts comme cela sera expliqué en détail ci-après.
  • Chaque circuit intégré X et Y permet généralement de commander 32 électrodes.
  • Un panneau à plasma comportant 256 électrodes en X et 256 électrodes en Y aura donc un circuit de commande constitué de 8 circuits intégrés X et d'un seul amplificateur pour la commande du réseau d'électrodes en X et de 8 circuits intégrés Y et de deux amplificateurs pour la commande du réseau d'électrodes en y.
  • La figure 2 est un schéma montrant la structure du circuit logique des circuits intégrés X permettant la mise en oeuvre du procédé de la présente invention.
  • Le circuit logique C.L. est constitué principalement par un registre à décalage série/parallèle 10 comportant 32 sorties 101, 102 ... 1032 et un circuit de validation des sorties 12.
  • De manière plus spécifique, le registre à décalage est constitué par quatre registres à décalage à 8 positions binaires chacun pouvant être mis en cascade, ce qui permet de travailler sur des groupes de 8 électrodes comme cela sera expliqué ci-après.
  • Le registre reçoit en série des données logiques D définissant les électrodes à activer, à savoir les électrodes qui doivent être inscrites en mode remplacement ou bien les électrodes qui doivent être inscrites ou effacées en mode surimpression. Ces données sont décalées sous l'action d'une impulsion d'horloge H qui est validée pour chaque circuit X par un circuit de validation 11 en fonction d'une impulsion de validation de circuit V'. D'autre part des impulsions de validation d'octets V0 à V3 permettent d'effectuer une opération de remplacement ou de surimpression uniquement sur des groupes de 8 électrodes.
  • Le circuit de validation 12 des sorties prévu entre le registre à décalage 10 et l'interface BT/HT 13 est constitué par 32 circuits ET 1211 à 12132 qui reçoivent en entrée le signal provenant de la sortie correspondante du registre à décalage et un signal de validation V0 à V3 suivant sa position, les circuits ET 1211 à 1218 recevant le signal Vo, les circuits ET 1219 à 12116 recevant le signal V1, etc. Ces circuits ET 121, à 12132 valident donc au moins un groupe de 8 sorties du registre à décalage 10.
  • Chaque sortie des circuits ET 1211 à 12132 est envoyée sur une des entrées d'un circuit OU exclusif inversé 122, à 12232 dont l'autre entrée est validée par la sortie S1 d'un circuit de validation 123, à 1234. Les circuits de validation 1231 à 1234 permettent de valider la sortie d'un circuit OUi24 en fonction des signaux de validation d'octets Vo à V3 de telle sorte que, en mode remplacement et avec un ordre d'effacement, on efface les cellules du ou des seuls octets validés. Chaque circuit de validation 123, à 1234 répond à la table de vérité suivante
  • Figure imgb0001
  • D'autre part un circuit OU124 est prévu en amont du circuit de validation pour indiquer le mode de fonctionnement choisi et permettre ainsi une sélection adéquate des électrodes.
  • Le circuit OU124 reçoit en entrée un signal logique O correspondant à l'ordre à exécuter, à savoir inscription ou effacement et un signal logique P correspondant au mode de fonctionnement en surimpression ou en remplacement. Le signal O est choisi de manière à être au niveau logique 1 pour un ordre d'inscription et au niveau logique 0 pour un ordre d'effacement. De même, le signal P est au niveau logique 1 pour un fonctionnement en mode surimpression et au niveau logique 0 pour un fonctionnement en mode remplacement.
  • Avec le circuit décrit ci-dessus pour le ou les octets sélectionnés, en mode surimpression on valide les électrodes adressées par un niveau logique 1 quel que soit l'ordre mais en mode remplacement on valide les électrodes adressées par un niveau logique 1 lorsque l'ordre est un ordre d'inscription et on valide les électrodes adressées par un niveau logique 0 lorsque l'ordre est un ordre d'effacement.
  • On décrira maintenant avec référence aux figures 3 à 6, le procédé d'élaboration des signaux de commande ainsi que la séquence à effectuer en mode remplacement.
  • La figure 3 représente de façon schématique six cellules C11, C21, C31, C12, C22, C32 d'un panneau à plasma qui sont situées aux intersections de deux électrodes horizontales y1, et y2 et de trois électrodes verticales x1, x2 et x3.
  • On suppose que l'on veuille inscrire, en utilisant le procédé de la présente invention, dans un mode remplacement, les cellules C11 et C31 de la ligne y,. Pour cela on sélectionne simultanément ou non la ligne y1 et les colonnes x, et x3. On rentre donc dans les registres des circuits intégrés y correspondant à y1 et y2 un niveau logique 1 pour y, et un niveau logique O pour y2 et les autres électrodes. De même, on rentre dans les registres des circuits intégrés X correspondant à x1, x2 et x3 un niveau logique 1 pour x, et x3 et un niveau logique 0 pour x2.
  • Après avoir chargé les adresses des électrodes à activer, on effectue conformément à la présente invention l'effacement des cellules qui ne doivent pas être inscrites sur la ligne y1 sélectionnée, à savoir l'effacement de la cellule C21.
  • Les figures 4(a) et (b) représentent les tensions Vx1, Vx2, Vx3, Vy1, Vy2 que l'on applique aux électrodes x1, x2, x3, y1, y2 pour que seule la cellule C21 soit effacée. On va décrire ces tensions en se référant aux instants t1 à t6 qui se succèdent sur l'axe des temps.
    • - les tensions Vx1 et Vx3 sont des tensions constamment nulles ;
    • - la tension Vx2 varie à partir de l'instant t3 sensiblement linéairement en fonction du temps de O à V1 choisi égal à 100 Volts dans le mode de réalisation représenté puis se stabilise à V1 et redescend à O au temps t4. L'utilisation d'une telle tension pour effacer une cellule a été décrite dans la demande de brevet français 2 417 848 au nom de THOMSON-CSF ;
    • - la tension Vy1 a une partie positive d'amplitude + 100 Volts de t1 à t2 ; une partie nulle de t3 à t4 et une partie négative d'amplitude -100 Volts de t5 à ts ;
    • ― la tension Vy2 a une partie positive d'amplitude + 100 Volts de t, à t2 et t3 à t4 et une partie négative d'amplitude -100 Volts de t5 à ts.
  • La figure 4(c) représente les signaux de commande appliqués aux cellules C11, C21, C31, C12, C22, C32 qui correspondent à Vx-Vy. Seul le signal appliqué à la cellule C21 permet l'effacement grâce à la partie de la tension croissant linéairement de 0 à V, de l'instant t3 à t4. Pour les autres signaux appliqués aux cellules, on remarque un front de descente d'amplitude -V, au temps t, et un front de montée d'amplitude + V1 au temps t5 ce qui correspond aux caractéristiques des signaux d'entretien et permet la visualisation de l'information déjà inscrite.
  • Après avoir réalisé l'effacement de la cellule adressée par une colonne au niveau logique 0, on réalise alors l'inscription des cellules C11 et C31 dont les colonnes sont adressées par des niveaux logiques 1.
  • Les figures 5(a) et (b) représentent les tensions Vx1, Vx2, Vx3, Vy1, Vy2 que l'on applique aux électrodes x1, x2, x3, y1, y2 pour que seules les cellules C11 et C31 soient inscrites.
  • Dans ce cas :
    • - les tensions Vx1 et Vx3 varient à partir de l'instant t'3 sensiblement linéairement en fonction du temps de 0 à + 100 Volts puis se stabilisent à 100 Volts et redescendent à O au temps t'4 ;
    • - la tension VX3 est constamment nulle ;
    • - la tension Vy1 a une partie négative d'amplitude -100 Volts de t'1 à t'2 et t'3 à t'4 et une partie positive d'amplitude + 100 Volts de t's à t's ;
    • - la tension Vy2 a une partie négative d'amplitude-100 Volts de t', à t'2, une partie nulle de t'3 à t'4 et une partie positive d'amplitude + 100 Volts de t'5 à t's.
  • La figure 5(c) représente les signaux de commande appliqués aux différentes cellules. Comme on le voit sur ces dessins, seuls les signaux appliqués sur C11 et C31 permettent l'inscription de ces cellules grâce à la partie croissant jusqu'à 200 Volts entre t'3 et t'4; les autres cellules étant seulement entretenues.
  • La séquence décrite ci-dessus est résumée à la figure 6 sur laquelle on a représenté en pointillé l'amplitude des tensions lorsque la ligne est au niveau logique 1 ainsi que le signal à appliquer sur la colonne à modifier.
  • D'autre part en ce qui concerne le mode surimpression, les signaux à appliquer pour réaliser un effacement ou une inscription sont les mêmes que ceux décrits avec référence aux figures 4 et 5, mais dans ce cas, ces signaux sont appliqués uniquement sur les électrodes sélectionnées, à savoir sur les électrodes au niveau logique 1.
  • Ainsi dans le mode de réalisation décrit ci-dessus, sur les colonnes x on applique une tension de sélection ou de non-sélection en fonction de la validation de la colonne suivant l'ordre à exécuter tandis que sur les lignes y on applique une tension fonction de l'ordre à exécuter à savoir entretien ou inscription.
  • D'autre part, il est évident pour l'homme de l'art que de nombreuses modifications peuvent être apportées à la présente invention, en particulier en ce qui concerne le circuit de validation utilisé et la forme des signaux appliqués sur les électrodes. De plus, les colonnes et les lignes peuvent être inversées sans sortir du cadre de la présente invention.

Claims (7)

1. Un procédé de commandé d'un panneau à plasma de type alternatif fonctionnant en mode surimpression et/ou remplacement, ledit procédé permettant l'application de signaux de commande spécifiques entre deux électrodes appartenant à deux réseaux d'électrodes orthogonaux et l'espace gazeux situé à l'intersection de deux électrodes appartenant à des réseaux différents constituant une cellule du panneau caractérisé en ce qu'il consiste :
- à sélectionner une électrode sur l'un des réseaux ;
- à adresser sur l'autre réseau au moins un groupe d'électrodes avec au moins une électrode à activer;
- à sélectionner les électrodes adressées en fonction du mode de fonctionnement et d'un ordre d'effacement ou d'inscription de sorte que dans le mode surimpression les électrodes à activer soient sélectionnées quel que soit l'ordre et dans le mode remplacement les électrodes à activer soient sélectionnées lors d'un ordre d'inscription et les électrodes complémentaires des électrodes à .activer soient sélectionnées lors d'un ordre d'effacement ;
- à appliquer sur les électrodes des tensions telles qu'une inscription ou un effacement selon l'ordre donné soit réalisé sur les cellules se trouvant à l'intersection de deux électrodes sélectionnées, les autres cellules étant entretenues dans leur état initial.
2. Un procédé selon la revendication 1 caractérisé en ce que, en mode remplacement ;
- on sélectionne sur l'un des réseaux une électrode ;
- on adresse sur l'autre réseau au moins un groupe d'électrodes avec au moins une électrode à activer ;
- on sélectionne sur le deuxième réseau les électrodes complémentaires des électrodes à activer ;
- on applique sur les électrodes des tensions permettant de réaliser un effacement des seules électrodes sélectionnées ;
- on sélectionne sur le deuxième réseau les électrodes à activer ;
- on applique sur les électrodes des tensions permettant de réaliser une inscription des seules électrodes sélectionnées.
3. Un procédé selon l'une quelconque des revendications 1 et 2 caractérisé en ce que l'adressage des deux réseaux d'électrodes est effectué simultanément.
4. Un procédé selon l'une quelconque des revendications 1 et 2 caractérisé en ce que :
- on applique en fonction de l'ordre une tension d'inscription ou d'effacement sur l'électrode sélectionnée du premier réseau et une tension d'entretien sur les autres électrodes de ce réseau ;
- on applique simultanément sur les électrodes sélectionnées du deuxième réseau une tension dite de sélection et sur les autres électrodes de ce réseau une tension dite de non-sélection.

La forme, l'amplitude et la durée de ces diverses tensions étant telles que seules les cellules recevant sur une électrode la tension de sélection et sur l'autre électrode la tension d'inscription ou d'effacement soient inscrites ou effacées, les autres cellules étant entretenues dans leur état initial.
5. Un procédé selon la revendication 4 caractérisé en ce que :
- la tension de sélection croît linéairement en fonction du temps de O à V, puis se stabilise à V, avant de revenir à 0 ;
- la tension de non-sélection est nulle,
- la tension d'inscription est négative d'amplitude V, ;
- la tension d'effacement est nulle ;
- la tension d'entretien est positive d'amplitude V, ou nulle en fonction de l'ordre inscription ou effacement.
6. Un dispositif pour la mise oeuvre du procédé selon la revendication 1 caractérisé en ce qu'il comporte un circuit d'adressage des électrodes d'un réseau (10) donnant en sortie les électrodes à activer une interface basse tension/haute tension (13) et entre le circuit d'adressage (10) et l'interface (13) un circuit de validation validant en sortie soit les électrodes à activer soit les électrodes complémentaires des électrodes à activer en fonction de l'ordre d'inscription ou d'effacement à exécuter et du mode de fonctionnement choisi.
7. Un dispositif selon la revendication 6 caractérisé en ce qu'il comporte de plus des moyens (121, à 12132 et 123, à 1234) permettant l'adressage d'un ou plusieurs groupes d'électrodes parmi les électrodes d'un réseau.
EP84401031A 1983-06-03 1984-05-18 Procédé de commande d'un panneau à plasma de type alternatif, et dispositif pour sa mise en oeuvre Expired EP0131479B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8309289 1983-06-03
FR8309289A FR2547091B1 (fr) 1983-06-03 1983-06-03 Procede de commande d'un panneau a plasma de type alternatif et dispositif pour sa mise en oeuvre

Publications (2)

Publication Number Publication Date
EP0131479A1 EP0131479A1 (fr) 1985-01-16
EP0131479B1 true EP0131479B1 (fr) 1988-07-06

Family

ID=9289479

Family Applications (1)

Application Number Title Priority Date Filing Date
EP84401031A Expired EP0131479B1 (fr) 1983-06-03 1984-05-18 Procédé de commande d'un panneau à plasma de type alternatif, et dispositif pour sa mise en oeuvre

Country Status (5)

Country Link
US (1) US4636784A (fr)
EP (1) EP0131479B1 (fr)
JP (1) JPS607487A (fr)
DE (1) DE3472599D1 (fr)
FR (1) FR2547091B1 (fr)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2578671B1 (fr) * 1985-03-05 1987-05-15 Thomson Csf Circuit de commande d'un panneau a plasma de type alternatif
EP0595792B1 (fr) * 1988-06-07 1997-08-27 Sharp Kabushiki Kaisha Méthode et dispositif pour la commande d'un appareil d'affichage capacitif
JP3078114B2 (ja) * 1992-06-26 2000-08-21 日本放送協会 気体放電表示パネルの駆動方法および駆動装置
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
US5572211A (en) * 1994-01-18 1996-11-05 Vivid Semiconductor, Inc. Integrated circuit for driving liquid crystal display using multi-level D/A converter
US5465054A (en) * 1994-04-08 1995-11-07 Vivid Semiconductor, Inc. High voltage CMOS logic using low voltage CMOS process
US5604449A (en) * 1996-01-29 1997-02-18 Vivid Semiconductor, Inc. Dual I/O logic for high voltage CMOS circuit using low voltage CMOS processes
US7515147B2 (en) * 2004-08-27 2009-04-07 Idc, Llc Staggered column drive circuit systems and methods
US7499208B2 (en) * 2004-08-27 2009-03-03 Udc, Llc Current mode display driver circuit realization feature

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1414340A (en) * 1973-10-22 1975-11-19 Mullard Ltd Electrical display devices
FR2489994B1 (fr) * 1980-09-09 1987-09-11 Thomson Csf Procede d'elaboration des signaux de commande d'un panneau a plasma de type alternatif et panneau a plasma commande par des signaux elabores selon ce procede
US4415892A (en) * 1981-06-12 1983-11-15 Interstate Electronics Corporation Advanced waveform techniques for plasma display panels
FR2515402B1 (fr) * 1981-10-23 1987-12-24 Thomson Csf

Also Published As

Publication number Publication date
US4636784A (en) 1987-01-13
FR2547091B1 (fr) 1985-07-05
FR2547091A1 (fr) 1984-12-07
EP0131479A1 (fr) 1985-01-16
JPS607487A (ja) 1985-01-16
DE3472599D1 (en) 1988-08-11

Similar Documents

Publication Publication Date Title
US5652600A (en) Time multiplexed gray scale approach
JP2833546B2 (ja) 液晶表示装置
EP0131479B1 (fr) Procédé de commande d'un panneau à plasma de type alternatif, et dispositif pour sa mise en oeuvre
KR100798167B1 (ko) 표시제어장치 및 휴대용 전자기기
US6495968B2 (en) Method for driving plasma display panel
US7113195B2 (en) Generating pulse width modulated waveforms to digitally drive pixels
FR2633426A1 (fr) Procede et dispositif de commande de visualisation en couleur
US4622590A (en) Method of driving a display device
EP0236198A1 (fr) Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris
FR2543721A1 (fr) Dispositif de generation d'images sur un ecran dans un systeme de visualisation commande par ordinateur
EP0178219B1 (fr) Procédé d'élaboration d'images vidéo synthétiques en vue d'une visualisation en temps réel, et à haute densité d'information, et dispositif utilisant ce procédé
EP0197809B1 (fr) Circuit de commande d'un panneau à plasma de type alternatif
EP0047692B1 (fr) Procédé d'élaboration des signaux de commande d'un panneau à plasma de type alternatif, et panneau à plasma commandé par des signaux élaborés selon ce procédé
JP3162746B2 (ja) マトリクス表示装置のデータドライバ
FR2477745A1 (fr) Dispositif d'affichage graphique en couleurs
EP2084698A1 (fr) Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite
JPS58129475A (ja) 電気発色デイスプレイマトリツクスの作動方法
EP0139804A1 (fr) Dispositif permettant l'emmagasinage d'un bit d'information et sa lecture
EP0793212B1 (fr) Procédé de commande d'un écran de visualisation d'image affichant des demi-teintes, et dispositif de visualisation mettant en oeuvre le procédé
JP2576951B2 (ja) 画像表示装置
EP2008263B1 (fr) Procede de commande d'un dispositif de visualisation matriciel a source d'electrons
JPS61121086A (ja) 相転移型液晶表示装置の駆動方法
FR2644001A1 (fr) Systeme de visualisation d'images
FR2836588A1 (fr) Procede d'affichage numerique d'image et dispositif d'affichage numerique
EP0447274B1 (fr) Procédé et dispositif d'affichage sur écran à matrice de points

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE GB NL

17P Request for examination filed

Effective date: 19850131

17Q First examination report despatched

Effective date: 19870330

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE GB NL

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
REF Corresponds to:

Ref document number: 3472599

Country of ref document: DE

Date of ref document: 19880811

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

RAP4 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: THOMSON-CSF

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19890531

Year of fee payment: 6

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19901201

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19910419

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19910423

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19920518

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19920518

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19930202