DE966906C - Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer - Google Patents

Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer

Info

Publication number
DE966906C
DE966906C DES32974A DES0032974A DE966906C DE 966906 C DE966906 C DE 966906C DE S32974 A DES32974 A DE S32974A DE S0032974 A DES0032974 A DE S0032974A DE 966906 C DE966906 C DE 966906C
Authority
DE
Germany
Prior art keywords
semiconductor
contact metal
layer
crystal
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DES32974A
Other languages
German (de)
Inventor
Dr Arnulf Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES32974A priority Critical patent/DE966906C/en
Application granted granted Critical
Publication of DE966906C publication Critical patent/DE966906C/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Verfahren zur sperrfreien Kontaktierung von Flächengleichrichtern oder -transistoren mit einem eine p-n-Schichtung aufweisenden Halbleitereinkristall Die Erfindung bezieht sich auf ein Verfahren zur sperrfreien Kontaktierung von Flächengleichrichtern oder -transistoren mit einem eine p-n-Schichtung (nur p-n- bzw. p-n-p- oder n-p-n-Schichtung) aufweisendem Halbleitereinkristall, bei welchem auf der n-Seite ein Donator-Störstellen enthaltendes Kontaktmetall, auf der p-Seite ein Akzeptor-Störstellen enthaltendes Kontaktmetall verwendet wird. Hierunter werden bekanntlich solche Halbleiterkristalle verstanden, die aus einem einheitlichen Kristallgefüge einer einzigen Halbleitersubstanz bestehen, also insbesondere Einkristalle, und bei denen in einer der drei Richtungen des Raumes der Leitfähigkeitstyp von Überschußleitung (n-Leitung) auf der einen Seite des Kristalls in Defektleitung (p-Leitung) auf der anderen Seite des Kristalls übergeht bzw. n-Leitung und p-Leitung in wiederholter Folge wechseln. Es hat sich gezeigt, daß derartige p-n-Schichten unter geeigneten Bedingungen ein besonders gutes Gleichrichtungsverhältnis aufweisen können. Werden die Grenzflächen derartiger p-n-Kristalle mit metallischen Elektroden versehen, so ist im allgemeinen damit zu rechnen, daß an der Grenze zwischen dem Halbleiter und dem Kontaktmetall Randschichteffekte auftreten. Sperrende Randschichten an den vorerwähnten Grenzen sind jedoch unerwünscht, weil ihr Vorzeichen dem Vorzeichen der inneren p-n-Inversionsschicht gerade entgegengesetzt ist; denn die Randschichten weisen Sperrung auf, wenn die innere p-n-Schicht in Flußrichtung gepolt ist, und umgekehrt. Die Randschichten verschlechtern also das mit der p-n-Schicht erzielte Gleichrichtungsverhältnis. Für die Ausnutzung der guten Eigenschaften der p-n-Gleichrichtung ist daher eine vollkommen sperrfreie Kontaktierung des p-n-Kristalls eine notwendige Voraussetzung.Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer The invention relates to a method for block-free contacting of surface rectifiers or transistors with a p-n layering (only p-n or p-n-p or n-p-n layering) comprising semiconductor single crystal, in which a donor impurity on the n-side containing contact metal, on the p-side containing an acceptor impurity Contact metal is used. Such semiconductor crystals are known to be included here understood that consists of a uniform crystal structure of a single semiconductor substance exist, so in particular single crystals, and those in one of the three directions of the space the conductivity type of excess conduction (n-conduction) on the one hand Side of the crystal in the defect line (p-line) on the other side of the crystal skips or alternate n-line and p-line in repeated succession. It has showed that such p-n layers under suitable conditions a particularly can have good rectification ratio. The interfaces become more like this When p-n crystals are provided with metallic electrodes, this is generally the case It is to be expected that edge layer effects at the boundary between the semiconductor and the contact metal appear. However, barrier edge layers at the aforementioned borders are undesirable, because its sign is exactly the opposite of the sign of the inner p-n inversion layer is; because the edge layers have blocking, if the inner p-n-layer is polarized in the forward direction, and vice versa. The edge layers deteriorate that is, the rectification ratio achieved with the p-n layer. For exploitation the good properties of the p-n rectification is therefore a completely lock-free Contacting the p-n crystal is a necessary requirement.

Das Problem der sperrfreien. Kontaktierung ließe sich verhältnismäßig einfach durch solche Metalle lösen, die im Kontakt mit dem betreffenden Halbleiterstoff eine elektronische Anreicherungsschicht ergeben würden. Im allgemeinen läßt sich jedoch beispielsweise für Germanium und Silizium kein Kontaktierungsmetall mit den gewünschten Eigenschaften angeben.The problem of lock-free. Contacting could be proportionate simply by dissolving those metals that are in contact with the semiconductor in question would result in an electronic enhancement layer. In general you can however, for germanium and silicon, for example, no contacting metal with the specify desired properties.

Ein anderer Weg besteht darin, daß an der Grenze zwischen Kontaktmetall und Halbleiter eine extrem hohe Störstellenkonzentration hervorgerufen wird, d. h. daß eine Störstellenanreicherungsschicht vorgesehen wird, damit dadurch gegebenenfalls auftretende Raumladungsschichten extrem dünn und damit unwirksam gemacht werden. Derartige Störstellenanreicherungen an der Grenze zwischen Metall und Halbleiter lassen sich. bekanntlich beispielsweise dadurch schaffen, daß man die Störstellen von der Oberfläche her eindiffundieren läßt. Es ist bekannt, zu diesem Zweck auf der n-Seite des Halbleiterkristalls ein Donator-Störstellen enthaltendes Kontaktmetall und auf der. p-Seite ein Akezptor-Störstellen enthaltendes Kontaktmetall zu verwenden. Die maximal erreichbare-Störstellenkonzentration ist jedoch durch die Aufnahmefähigkeit des Kristallgitters beschränkt.Another way is that at the boundary between contact metal and semiconductors, an extremely high concentration of impurities is caused, d. H. that an impurity enrichment layer is provided, thereby possibly thereby occurring space charge layers are made extremely thin and thus ineffective. Such accumulation of impurities at the boundary between metal and semiconductor can be. as is known, for example, by creating the imperfections can diffuse in from the surface. It is known to be based on this purpose the n-side of the semiconductor crystal a contact metal containing donor impurities and on the. p-side to use a contact metal containing Akezptor impurities. The maximum impurity concentration that can be achieved is, however, determined by the absorption capacity of the crystal lattice limited.

Durch die Erfindung wird das vorerwähnte Verfahren zur sperrfreien Kontaktierung einkristalliner Halbleiter so verbessert, daß dadurch eine sehr viel höhere Störstellenkonzentration erreicht werden kann. Die Erfindung besteht darin, daß vor dem Aufbringen des Kontaktmetalls eine dünne. und aus der Grundsubstanz des Halbleiters bestehende polykristalline Zwischenschicht auf die Kontaktflächen des Halbleitereinkristalls durch Bedampfung oder Kathodenzerstäubung aufgebracht wird. Die Halbleiterschicht gemäß der Erfindung mit extrem starken Gitterstörungen begünstigt einerseits die Diffusion der im Kontaktmetall enthaltenen Fremdstörstellen und ist andererseits wesentlich aufnahmefähiger als der ungestörte Kristall, so daß sich eine sehr viel bessere Störstellenanreicherungsschichterzielenläßt. Außerdem wird auch die Abtrennarbeit der Störstellen durch die gemäß der Erfindung verstärkten Gitterstörungen herabgesetzt und, damit die Störleitung in der Grenzschicht noch mehr begünstigt.The invention makes the aforementioned method lock-free Contacting monocrystalline semiconductors so improved that it results in a great deal higher impurity concentration can be achieved. The invention consists in that before applying the contact metal a thin. and from the basic substance of the semiconductor existing polycrystalline intermediate layer on the contact surfaces of the semiconductor single crystal is applied by vapor deposition or cathode sputtering will. The semiconductor layer according to the invention with extremely strong lattice disturbances On the one hand, it favors the diffusion of the foreign impurities contained in the contact metal and on the other hand is much more receptive than the undisturbed crystal, see above that a much better impurity enrichment layer can be obtained. aside from that the work of separating the impurities is also increased by the according to the invention Lattice interference is reduced and thus the interference conduction in the boundary layer is still more favored.

Das Aufbringen einer Halbleiterschicht durch Bedampfung oder Kathodenzerstäubung ist an sich bekannt. Es hat den Vorzug, daß die Dicke einer so aufgebrachten Schicht leicht eingestellt werden kann.The application of a semiconductor layer by vapor deposition or cathode sputtering is known per se. It has the advantage that the thickness of such an applied layer can be easily adjusted.

Nach einer weiteren Ausbildung der Erfindung kann durch Beeinflussung der Temperatur der Auffangfläche der Grad der Störungen beeinflußt werden, indem der p-n-Kristall während des Aufbringungsprozesses mehr oder weniger stark gekühlt wird.According to a further embodiment of the invention, by influencing the temperature of the collecting surface the degree of interference can be influenced by the p-n crystal is cooled to a greater or lesser extent during the application process will.

Gleichzeitig mit dem Halbleiterstoff kann ferner Donatarmaterial auf der n-Seite bzw. Akzeptormaterial auf der p-Seite des Halbleiterkristalls mit aufgebracht werden. Es ist auch möglich, gleichzeitig mit dem Halbleiterstoff Kontaktmetall oder mehrere Zusatzstoffe, nämlich sowohl Kontaktmetall als auch Störstellen bildendes Material mit aufzubringen. Das Mengenverhältnis zwischen Halbleitermaterial und Zusatzstoff kann während des Prozesses laufend in der Weise geändert werden, daß gegen Ende des Aufdampfungsvorgangs nur noch der Zusatzstoff allein aufgedampft wird. Das gleichzeitige Aufdampfen von Halbleiterstoff und störstellenbildendem Zusatzstoff auf einer festen Unterlage unter Regelung des Mischungsverhältnisses ist an sich bekannt. -In der Zeichnung ist als Ausführungsbeispiel der Erfindung ein Halbleiterkörper mit einer nach dem beschriebenen Verfahren hergestellten Kontaktierung schematisch dargestellt. p und n bezeichnen die beiden Seiten eines Einkristalls I, die durch die Inversionszone 6 voneinander getrennt sind. An seine Grenzflächen schließen sich die Zwischenschichten 2 und 3 an. Diese bestehen aus den als helle Körperchen dargestellten Halbleiterteilchen von der gleichen Substanz wie der Körper I und einem als dunkle Körperchen dargestellten Zusatzstoff, der bei der Schicht 2 aus Akzeptormaterial und bei der Schicht 3 aus Donatormaterial besteht. Die dem Einkristall zugekehrte Seite der Schichten 2 und 3 besteht im wesentlichen aus Halbleitersubstanz. Nach außen hin nimmt der Gehalt an Halbleitersubstanz ab und dafür der Gehalt an Störstellenmaterial zu. Außerdem enthalten die Schichten in nach außen zunehmendem Maße Kontaktmetall. Auf der Außenseite der Schichten 2 und 3 befindet sich das Kontaktlot in Form von weiteren Schichten 4 und 5.At the same time as the semiconductor material, donor material can also be applied the n-side or acceptor material is also applied to the p-side of the semiconductor crystal will. It is also possible to use contact metal at the same time as the semiconductor material or more additives, namely both contact metal and impurity-forming To apply material. The quantity ratio between semiconductor material and Additive can be changed continuously during the process in such a way that towards the end of the evaporation process, only the additive is evaporated will. The simultaneous evaporation of semiconductors and those that create defects Additive on a firm base with regulation of the mixing ratio is known per se. -In the drawing is an embodiment of the invention a semiconductor body with a contact made according to the method described shown schematically. p and n designate the two sides of a single crystal I, which are separated from one another by the inversion zone 6. At its interfaces are followed by the intermediate layers 2 and 3. These consist of the as bright Corpuscles represented semiconductor particles of the same substance as the body I and an additive shown as dark corpuscles that was added to the layer 2 consists of acceptor material and layer 3 consists of donor material. The dem The side of the layers 2 and 3 facing the single crystal consists essentially of semiconductor substance. Outwardly, the content of semiconductor substance decreases and the content increases Defect material too. Also contain the layers in increasing outward Contact metal dimensions. The contact solder is on the outside of layers 2 and 3 in the form of further layers 4 and 5.

Nach der Kontaktierung wird der p-n-Kristall vorteilhaft einer Temperaturbehandlung zur Beschleunigung der Diffusion unterzogen.After the contacting, the p-n crystal is advantageously subjected to a temperature treatment subjected to acceleration of diffusion.

Claims (6)

PATENTANSPRÜCHE: I. Verfahren zur sperrfreien Kontaktierung von Flächengleichrichtern oder -transistoren mit einem eine p-n-Schichtung aufweisenden Halbleitereinkristall, bei welchem auf der n-Seite ein Donator-Störstellen enthaltendes Kontaktmetall, auf der p-Seite ein Akzeptor-Störstellen enthaltendes Kontaktmetall verwendet wird, dadurch gekennzeichnet, daß vor dein Aufbringen des Kontaktmetalls eine dünne und aus der Grundsubstanz des Halbleiters bestehende polykristalline Zwischenschicht auf die Kontaktfläche des Halbleitereinkristalls durch Bedampfung oder Kathodenzerstäubung aufgebracht wird. PATENT CLAIMS: I. Method for blocking-free contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer, in which on the n-side a contact metal containing donor impurities, a contact metal containing acceptor impurities is used on the p-side, characterized in that before your application of the contact metal a thin and Polycrystalline intermediate layer consisting of the basic substance of the semiconductor onto the contact surface of the semiconductor single crystal by vapor deposition or cathode sputtering is applied. 2. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß der p-n-Kristall während des Aufbringungsprazesses gekühlt wird. 2. The method according to claim i, characterized in that the p-n crystal is cooled during the deposition process. 3. Verfahren nach Anspruch I, dadurch gekennzeichnet, daß gleichzeitig mit dem Halbleiterstoff Donatormaterial auf der n-Seite bzw. Akzeptormaterial auf der p-Seite mit aufgebracht wird. 3. Method according to Claim I, characterized in that simultaneously with the semiconductor material Donor material on the n-side or acceptor material on the p-side will. 4. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß gleichzeitig mit dem Halbleiterstoff auch Kontaktmetall aufgebracht wird. 4. The method according to claim i, characterized in that simultaneously with Contact metal is also applied to the semiconductor material. 5. Verfahren nach Anspruch i und 3 oder i und 4, dadurch gekennzeichnet, daß das Mengenverhältnis zwischen Halbleitermaterial und Zusatzstoff laufend in der Weise geändert wird, daß gegen Ende des Aufdampfvorgangs nur noch der Zusatzstoff allein aufgedampft wird. 5. The method according to claim i and 3 or i and 4, characterized in that the quantitative ratio between Semiconductor material and additive is continuously changed in such a way that against At the end of the evaporation process, only the additive is evaporated. 6. Verfahren nach Anspruch i, dadurch gekennzeichnet, daß der kontaktierte p-n-Kristall einer Temperaturhehündlung unterzogen wird. In Betracht gezogene Druckschriften: Deutsche Patentanmeldung p 3909o VIII c/ 2I g D ; britische Patentschrift Nr. 482 239; USA.-Patentschrift Nr. 2 603 693; Naturforschung und Medizin in Deutschland I939-I946, Bd. I5, Teil 1, 1948, S. 282; Phys. Rer, Bd. 82, 195 i, S. 762 und 763, D i.6. The method according to claim i, characterized in that the contacted pn-crystal is subjected to a temperature heating. Considered publications: German patent application p 3909o VIII c / 2I g D; British Patent No. 482,239; U.S. Patent No. 2,603,693; Nature research and medicine in Germany 1939-1946, Vol. I5, Part 1, 1948, p. 282; Phys. Rer, Vol. 82, 195 i, pp. 762 and 763, D i.
DES32974A 1953-04-09 1953-04-09 Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer Expired DE966906C (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DES32974A DE966906C (en) 1953-04-09 1953-04-09 Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES32974A DE966906C (en) 1953-04-09 1953-04-09 Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer

Publications (1)

Publication Number Publication Date
DE966906C true DE966906C (en) 1957-09-19

Family

ID=7481026

Family Applications (1)

Application Number Title Priority Date Filing Date
DES32974A Expired DE966906C (en) 1953-04-09 1953-04-09 Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer

Country Status (1)

Country Link
DE (1) DE966906C (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1262388B (en) * 1960-09-20 1968-03-07 Gen Dynamics Corp Method for generating a non-rectifying transition between an electrode and a doped thermo-electrical semiconductor for a thermoelectric device
DE1276824B (en) * 1963-02-08 1968-09-05 Itt Ind Ges Mit Beschraenkter Method for producing an ohmic contact on a semiconductor body
DE1283398B (en) * 1967-01-13 1968-11-21 Itt Ind Gmbh Deutsche Diffusion process for the production of a semiconductor component with a semiconductor body made of gallium arsenide
DE2846671A1 (en) * 1977-10-26 1979-05-03 Tokyo Shibaura Electric Co METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB482239A (en) * 1935-06-22 1938-03-25 British Thomson Houston Co Ltd Improvements in and relating to dry plate rectifiers
US2603693A (en) * 1950-10-10 1952-07-15 Bell Telephone Labor Inc Semiconductor signal translating device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB482239A (en) * 1935-06-22 1938-03-25 British Thomson Houston Co Ltd Improvements in and relating to dry plate rectifiers
US2603693A (en) * 1950-10-10 1952-07-15 Bell Telephone Labor Inc Semiconductor signal translating device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1262388B (en) * 1960-09-20 1968-03-07 Gen Dynamics Corp Method for generating a non-rectifying transition between an electrode and a doped thermo-electrical semiconductor for a thermoelectric device
DE1276824B (en) * 1963-02-08 1968-09-05 Itt Ind Ges Mit Beschraenkter Method for producing an ohmic contact on a semiconductor body
DE1283398B (en) * 1967-01-13 1968-11-21 Itt Ind Gmbh Deutsche Diffusion process for the production of a semiconductor component with a semiconductor body made of gallium arsenide
DE2846671A1 (en) * 1977-10-26 1979-05-03 Tokyo Shibaura Electric Co METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE

Similar Documents

Publication Publication Date Title
DE68909090T2 (en) Diffusion barrier structure for a semiconductor device.
DE2006189A1 (en) Process for applying successive epitaxial layers of crystalline semiconductor material to a substrate from the liquid phase
DE2040911A1 (en) Method for manufacturing a semiconductor component
DE2422621A1 (en) III-V TYPE SEMI-CONDUCTOR ARRANGEMENT WITH OHMSCH CONTACTS AND METHOD FOR MAKING THESE CONTACTS
DE1036393B (en) Process for the production of two p-n junctions in semiconductor bodies, e.g. B. area transistors
DE966906C (en) Method for non-blocking contacting of surface rectifiers or transistors with a semiconductor single crystal having a p-n layer
DE2062041A1 (en) Process for the production of semiconductors transited in solid solutions by epitaxy in the liquid phase, as well as light detectors and light-emitting devices containing these transitions
DE974364C (en) Process for the production of P-N layers in semiconductor bodies by immersion in a melt
DE2014797B2 (en) Method for producing semiconductor switching elements in an integrated semiconductor circuit
DE1274243C2 (en) METHOD OF MANUFACTURING A TUNNEL DIODE
DE1210084B (en) Mesa unipolar transistor with a pn transition in the mesa-shaped part of the semiconductor body
DE2607911A1 (en) METHOD OF CLEANING A GERMANIUM BODY
DE2163075A1 (en)
DE1174910B (en) Method of manufacturing a transistor
DE1251440C2 (en) SEMICONDUCTOR COMPONENT
DE2060476C2 (en) Process for the production of semiconductor and thin-film components
DE1282614B (en) Method for changing the concentration of a foreign substance in a semiconductor body
DE1061906B (en) Process for the production of surface semiconductor crystal lodes with at least two fused semiconductor parts of opposite conductivity type
DE1439480C3 (en) Transistor and process for its manufacture
DE1260031B (en) Process for reworking pn junctions produced by alloying
DE2825299C2 (en) Method for changing the conductivity-determining portion of a component in binary or pseudo-binary semiconductors
DE1008088B (en) Method for producing a solder connection between two bodies, in particular on a surface rectifier or transistor between a system electrode and a pick-up electrode or a connection line
DE1189657B (en) Process for the production of semiconductor devices with alloyed electrodes
DE1166936B (en) Method for manufacturing a semiconductor device
DE908770C (en) Electrically asymmetrically conductive system, especially dry rectifier