DE9203000U1 - Halbleiteranordnung mit mehreren Halbleiterkörpern - Google Patents

Halbleiteranordnung mit mehreren Halbleiterkörpern

Info

Publication number
DE9203000U1
DE9203000U1 DE9203000U DE9203000U DE9203000U1 DE 9203000 U1 DE9203000 U1 DE 9203000U1 DE 9203000 U DE9203000 U DE 9203000U DE 9203000 U DE9203000 U DE 9203000U DE 9203000 U1 DE9203000 U1 DE 9203000U1
Authority
DE
Germany
Prior art keywords
conductor tracks
semiconductor
connecting conductors
width
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9203000U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
EUPEC GmbH
Original Assignee
Siemens AG
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, EUPEC GmbH filed Critical Siemens AG
Priority to DE9203000U priority Critical patent/DE9203000U1/de
Publication of DE9203000U1 publication Critical patent/DE9203000U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Description

92 G 8 O 2 5 DE
eupec GmbH + Co.KG
Siemens Aktiengesellschaft
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit den Merkmalen:
a) - einem elektrisch isolierenden Substrat,
b) - auf dem Substrat sind Leiterbahnen angeordnet,
c) - mit mehreren Halbleiterkörpern, von denen je ein Hauptkontakt elektrisch mit einer der Leiterbahnen verbunden ist, d) - mit den Leiterbahnen sind mindestens zwei bandförmige Anschlußleiter für den Laststrom verbunden, die an der von den Leiterbahnen abgewandten Seite je eine Anschlußlasche tragen,
e) - die Anschlußleiter sind bezüglich ihrer Hauptfläche nahe beieinander und mindestens teilweise parallel zueinander angeordnet.
Eine solche Halbleiteranordnung ist z. B. in der EP 0 277 546 und der EP 0 427 143 beschrieben worden. Die eng benachbarte Anordnung der den Laststrom führenden bandförmigen Anschlußleiter vermindert die interne Induktivität der Halbleiteranordnung.
Ziel der Erfindung ist eine weitere Verminderung der internen Induktivität des Laststromkreises.
25
Dieses Ziel wird dadurch erreicht, daß die Breite der Hauptflächen der Anschlußleiter annähernd so groß ist wie die innere Weite eines die Anschlußleiter umschließenden Gehäuses.
Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird anhand von Ausführungsbeispielen in Verbindung mit den Figuren 1 bis 6 näher erläutert. Es zeigen: 35
Figur 1 - eine perspektivische Ansicht einer Halbleiteranordnung mit bandförmigen Anschlußleitern
92G8 0 25DE
2].&Ggr;: -1 &igr;.\ - '■■-: , ' Figur 2 - einen Schnitt durch ein Ausführungsbeispiel Figur 3 - die Aufsicht auf ein weiteres Ausführungsbeispiel Figur 4 - die in der Anordnung nach Figur 3 verwirklichte Schaltung
Figur 5 - ein anderes Ausführungsbeispiel und
Figur 6 - die im Ausführungsbeispiel nach Figur 5 enthaltene Schaltung
Die Halbleiteranordnung nach Figur 1 enthält eine metallene Grundplatte 1, auf der ein isolierendes Substrat 2 aufgebracht ist. Dieses besteht üblicherweise aus Aluminiumoxid Al2 O^ oder Aluminiumnitrid AlN. Auf dem Substrat 2 sind Leiterbahnen 3, 4, 5, 6, 7 angeordnet. Auf den Leiterbahnen, 3, 6 sind Halbleiterkörper 8 befestigt. Es kann sich hierbei um MOSFET, bipolare Transistoren oder auch um IGBT (Isolated Gate Bipolar Transistors) handeln. Einer ihrer Hauptkontakte, nämlich die Drain-Kontakt bzw. Kollektor-Kontakte sind elektrisch und mechanisch mit den Leiterbahnen 3, 6 verbunden. Die anderen Hauptkontakte, nämlich die Source-Kontakte bzw. Emitter-Kontakte, sind mit den Leiterbahnen 4 bzw. 7 über Bonddrähte 10 verbunden. Die Leiterbahn 5 dient zur Kontaktierung der Gate-Kontakte über Bonddrähte 9.
Die Leiterbahnen 3, 4, 6, 7 führen den Laststrom der Halbleiteranordnung. Mit den Leiterbahnen 4, 7 und 3, 6 sind band- oder plattenförmige Anschlußleiter 11 bzw. 12 elektrisch und mechanisch verbunden. Die Anschlußleiter bestehen z. B. aus Kupferblech, ihre sichtbaren Hauptflächen sind mit 16 bzw. bezeichnet. Am oberen Ende tragen die Anschlußleiter 11, 12 Anschlußlaschen 13 bzw. 14.
Die Anschlußleiter 11, 12, sind in bekannter Weise dicht beieinander angeordnet, um die Induktivität des Laststromkreises gering zu halten. Ihr Abstand a ihrer Hauptflächen ist so gewählt, daß die Isolationsfestigkeit (Spannungsfestigkeit) noch gewährleistet ist. Ihre Breite b ist sehr viel größer, als dies aus Gründen der Stromtragfähigkeit erforderlich ist.
92 G 8 O 2 5 DE „__„ ._ ,.
Insbesondere 1st sie annähernd so groß wie die lichte Weite w des die Halbleiteranordnung einschließenden Gehäuses 18. Dies ist in Figur 2 gezeigt. Annähernd so groß heißt, daß die Breite b nur so viel kleiner gewählt wird als die Weite w, daß der Zusammenbau des Gehäuses nicht erschwert wird.
Die Anschlußleiter 11, 12 sind, wie in Figur 1 angedeutet, in der Mitte der Bodenplatte 1 angeordnet. Sie können entweder über die ganze Länge oder nur über einen Teil ihrer Länge in der angegebenen Breite dimensioniert sein. Unter "Länge" ist dabei die Richtung von den Leiterbahnen zu den Anschlußlaschen gemeint. Die Laschen sind zweckmäßigerweise schmaler als die Anschlußleiter und können auf der Oberseite eines Gehäuses in der gleichen Richtung abgebogen sein und in Längsrichtung der Anordnung gesehen nebeneinanderliegen.
In der Anordnung nach Figur 1 sind gleichartige Halbleiterkörper vorgesehen, sie sind alle parallel geschaltet.
Ein weiteres Ausführungsbeispiel ist in Figur 3 dargestellt. Auf den Leiterbahnen 3, 6 ist wieder je ein Halbleiterkörper 8, das heißt ein MOSFET, ein Bipolartransistor oder ein IGBT angeordnet. Auf den gleichen Leiterbahnen sitzt auch jeweils der Halbleiterkörper 15 einer Diode. Der Kollektor-Kontakt bzw. Drain-Kontakt des Halbleiterkörpers 8 ist mit den Leiterbahnen 3 bzw. 6 verbunden. Ebenso ist der Kathodenkontakt der Dioden 15 mit den Leiterbahnen 3 bzw. 6 verbunden. Ihr Anoden-Kontakt ist über Bonddrähte mit den Leiterbahnen 4 bzw. 7 verbunden, ebenso ist der Emitter-Kontakt bzw. Source-Kontakt der Halbleiterkörper 8 über Bonddrähte mit den Leiterbahnen 4 bzw. 7 verbunden. Die Gate-Kontakte der Halbleiterkörper 8 sind elektrisch mit der Leiterbahn 5 verbunden. Die Anschlußleiter 13, 14 sind entsprechend der Anordnung nach Figur 1 und 2 ausgebildet, d.h. ihre Breite ist von den Leiterbahnen zu den Anschlußlaschen gesehen größer als die Summe der von ihnen jeweils kontaktierten Leiterbahnen und annähernd so breit wie die lichte Weite eines die Anordnung einschließenden Gehäuses.
92G80 25.DE _, „
Die Anordnung stellt eine Parallelschaltung von IGBT mit jeweils einer antiparallel geschalteten Diode 15 dar. Auf der Metallplatte 1 können mehrere der in Figuren 3 gezeigten Anordnungen vorhanden sein.
Ein weiteres Ausführungsbeispiel ist in Figur 5 dargestellt. Hier sind auf einer Metallplatte 1 zwei voneinander getrennte isolierende Substrate 20, 30 angeordnet. Das Substrat 20 trägt Leiterbahnen 21, 22, 23 und 24. Das Substrat 30 trägt Leiterbahnen 31, 32, 33 und 34. Auf den Leiterbahnen 23, 33 sind Halbleiterkörper 25 bzw. 35 angeordnet und mit ihrem Drain-Kontakt bzw. Kollektor-Kontakt elektrisch mit diesen verbunden. Auf den Leiterbahnen 23, 33 sitzen Dioden 27, 37; sie sind mit ihren Kathoden-Kontakte mit den entsprechenden Leiterbahnen verbunden. Auf den Leiterbahnen 21, 31 sitzen weitere Dioden 26, 36; ihre Anoden-Kontakte sind mit diesen Leiterbahnen elektrisch und mechanisch verbunden. Die Kathoden-Kontakte der Dioden 26, 36 sind über Bonddrähte mit den Leiterbahnen 23, 33 verbunden, die Anoden-Kontakte der Dioden 27, 37 über Bonddrähte mit den Leiterbahnen 22, 32 und die Emitter-Kontakte bzw. Source-Kontakte der IGBT bzw. MOSFET 25, 35 über Bonddrähte mit den Leiterbahnen 22 und 32. Die Gate-Anschlüsse der Halbleiterkörper 25, 35 sind mit den Leiterbahnen 24, 34 kontaktiert.
Die Leiterbahnen 21, 31 sind mit einem Anschlußleiter 39 verbunden, die Leiterbahnen 22, 32 mit einem Anschlußleiter 38 und die Leiterbahnen 23, 33 mit einem Anschlußleiter 40. Die Hauptflächen der Anschlußleiter 38, 39 und 40 sind wie in den vorausgehenden Ausführungsbeispielen dicht beieinander angeordnet. Die Breite der Anschlußleiter ist ebenso wie in den vorangehenden Ausführungsbeispielen größer als die Summe der von ihnen kontaktierten Leiterbahnen und annähernd so breit wie die lichte Weite eines die Anordnung einschließenden Gehäuses.
Im Ausführungsbeispiel nach Figur 5 reichen die Anschlußleiter
92 G 8 O 2 5 DE
38 und 40 nicht bis an den Rand der Metallplatte 1. Sie können jedoch ohne weiteres gleich breit ausgeführt werden.
Die mit der Anordnung nach Figur 5 verwirklichte Schaltung ist in Figur 6 dargestellt. Es handelt sich hier um einen Brückenzweig, bei dem der untere Teil aus einer Parallelschaltung zweier IGBT 25, 35 besteht. Der obere Teil der Brückenschaltung besteht aus parallel geschalteten Dioden 26, 36. Diese dienen als Freilaufdioden in einem Umrichter. Die Anoden der Dioden und die Kollektor-Anschlüsse der IGBT sind mit einem Wechselstromanschluß verbunden. Dabei entspricht der Plus-Anschluß den Leiterbahnen 21, 31, der Minus-Anschluß den Leiterbahnen 22, 32 und der Wechselspannungsanschluß den Leiterbahnen 23, 33. Auch die Anordnung nach Figur 5 kann mehrfach auf einer Metallplatte 1 angeordnet werden.

Claims (3)

92 G 8 O 2 5 DE Schutzansprüche
1. Halbleiteranordnung mit den Merkmalen:
a) - einem elektrisch isolierenden Substrat (2) b) - auf dem Substrat sind Leiterbahnen (3, A, 5, 7, 6) angeordnet,
c) - mehreren Halbleiterkörpern (8), von denen je ein Hauptkontakt elektrisch mit einer der Leiterbahnen (3,6) verbunden ist,
d) - mit den Leiterbahnen sind mindestens zwei bandförmige Anschlußleiter (11, 12) für den Laststrom verbunden, die an der von den Leiterbahnen abgewandten Seite je eine Anschlußlasche (13, IA) tragen,
e) - die Anschlußleiter sind bezüglich ihrer Hauptflächen (16, 17) nahe beieinander und mindestens teilweise parallel zueinander angeordnet,
dadurch gekennzeichnet, daß die Breite (b) der Hauptflächen (16, 17) der Anschlußleiter annähernd so groß ist wie die innere Weite (w) eines die Anschlußleiter (11, 12) umschließenden Gehäuses (18).
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Breite der Anschlußlaschen (13, IA) kleiner ist als die Breite der Hauptflächen (16, 17) der Anschlußleiter (11, 12)
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Anschlußlaschen (13, IA) in die gleiche Richtung weisen und auf dem Gehäuse nebeneinander angeordnet sind.
A. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Abstand (a) der Anschlußleiter voneinander derart gewählt ist, daß die elektrische Isolation gewährleistet ist.
DE9203000U 1992-03-06 1992-03-06 Halbleiteranordnung mit mehreren Halbleiterkörpern Expired - Lifetime DE9203000U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE9203000U DE9203000U1 (de) 1992-03-06 1992-03-06 Halbleiteranordnung mit mehreren Halbleiterkörpern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE9203000U DE9203000U1 (de) 1992-03-06 1992-03-06 Halbleiteranordnung mit mehreren Halbleiterkörpern

Publications (1)

Publication Number Publication Date
DE9203000U1 true DE9203000U1 (de) 1992-06-17

Family

ID=6876943

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9203000U Expired - Lifetime DE9203000U1 (de) 1992-03-06 1992-03-06 Halbleiteranordnung mit mehreren Halbleiterkörpern

Country Status (1)

Country Link
DE (1) DE9203000U1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4300516A1 (de) * 1993-01-12 1994-07-14 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
EP0621635A1 (de) * 1993-04-23 1994-10-26 Fuji Electric Co. Ltd. Leistungstransistormodul
US5459356A (en) * 1992-08-26 1995-10-17 Eupec Europeische Gesellsch F. Leistungshalbleiter Mbh & Co., Kg. Power semiconductor module having a plurality of semiconductor arrangements
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
DE10102359A1 (de) * 2001-01-19 2002-08-01 Siemens Ag Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen
DE10333315A1 (de) * 2003-07-22 2005-03-10 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE102005007373A1 (de) * 2005-02-17 2006-08-24 Infineon Technologies Ag Leistungshalbleiterbaugruppe
EP2071626A1 (de) * 2007-12-11 2009-06-17 ABB Research Ltd. Halbleitermodul und Anschlußeinheit

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459356A (en) * 1992-08-26 1995-10-17 Eupec Europeische Gesellsch F. Leistungshalbleiter Mbh & Co., Kg. Power semiconductor module having a plurality of semiconductor arrangements
DE4300516A1 (de) * 1993-01-12 1994-07-14 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
DE4300516C2 (de) * 1993-01-12 2001-05-17 Ixys Semiconductor Gmbh Leistungshalbleitermodul
US5616955A (en) * 1993-04-23 1997-04-01 Fuji Electric Co., Ltd. Power transistor module wiring structure
EP0809292A2 (de) * 1993-04-23 1997-11-26 Fuji Electric Co. Ltd. Leistungstransistormodul
EP0809292A3 (de) * 1993-04-23 1998-01-28 Fuji Electric Co. Ltd. Leistungstransistormodul
EP0621635A1 (de) * 1993-04-23 1994-10-26 Fuji Electric Co. Ltd. Leistungstransistormodul
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
US5753971A (en) * 1995-06-19 1998-05-19 Siemens Aktiengesellschaft Power semiconductor module with terminal pins
EP0750344A3 (de) * 1995-06-19 1999-04-21 Siemens Aktiengesellschaft Leistungs-Halbleitermodul mit Anschlussstiften
EP0750344A2 (de) * 1995-06-19 1996-12-27 Siemens Aktiengesellschaft Leistungs-Halbleitermodul mit Anschlussstiften
US6940136B2 (en) 2001-01-19 2005-09-06 Siemens Aktiengesellschaft Circuit arrangement with semiconductor elements arranged in chips
DE10102359A1 (de) * 2001-01-19 2002-08-01 Siemens Ag Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen
DE10333315A1 (de) * 2003-07-22 2005-03-10 Eupec Gmbh & Co Kg Leistungshalbleitermodul
DE10333315B4 (de) * 2003-07-22 2007-09-27 Infineon Technologies Ag Leistungshalbleitermodul
DE102005007373A1 (de) * 2005-02-17 2006-08-24 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
EP2071626A1 (de) * 2007-12-11 2009-06-17 ABB Research Ltd. Halbleitermodul und Anschlußeinheit
WO2009074454A2 (en) * 2007-12-11 2009-06-18 Abb Research Ltd Semiconductor module and connection terminal device
WO2009074454A3 (en) * 2007-12-11 2009-08-06 Abb Research Ltd Semiconductor module and connection terminal device

Similar Documents

Publication Publication Date Title
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
EP0277546B1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper
EP0841843B1 (de) Leistungsmodul zur Ansteuerung von Elektromotoren
EP1318547B1 (de) Leistungshalbleiter-Modul
EP0427143B1 (de) Leistungshalbleitermodul
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
EP1178595B1 (de) Induktivitätsarme Schaltungsanordnung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE212021000214U1 (de) Halbleiterbauteil
EP1318545A1 (de) Leistungshalbleiter-Submodul und Leistungshalbleiter-Modul
EP0750345A2 (de) Leistungs-Halbleitermodul
DE102015103555B4 (de) Elektronisches Bauteil
DE102021209589A1 (de) Halbleitervorrichtung
DE9203000U1 (de) Halbleiteranordnung mit mehreren Halbleiterkörpern
DE102016117248B4 (de) Schaltungseinrichtung mt einem ersten und einem zweiten Leistungshalbleitermodul und mit einer Zwischenkreisverschienung
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
EP0710983B1 (de) Brücken-Modul
DE102004027185B4 (de) Niederinduktives Halbleiterbauelement mit Halbbrückenkonfiguration
DE3903615C2 (de)
DE102020204358A1 (de) Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs
DE19902462A1 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau
WO2000038306A1 (de) Matrixumrichter
DE10200372A1 (de) Leistungshalbleitermodul
DE102010000908A1 (de) Leistungshalbleitermodul mit niederinduktiven Hochstromkontakten
DE8700978U1 (de) Halbleiteranordnung mit mindestens einem Halbleiterkörper