DE753942T1 - Wortweise Verarbeitung für Reed-Solomon-Codes - Google Patents

Wortweise Verarbeitung für Reed-Solomon-Codes

Info

Publication number
DE753942T1
DE753942T1 DE0753942T DE96304379T DE753942T1 DE 753942 T1 DE753942 T1 DE 753942T1 DE 0753942 T DE0753942 T DE 0753942T DE 96304379 T DE96304379 T DE 96304379T DE 753942 T1 DE753942 T1 DE 753942T1
Authority
DE
Germany
Prior art keywords
data
summing circuit
galois field
encoder
circuit output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0753942T
Other languages
English (en)
Inventor
Lisa Fredrickson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Corp
Original Assignee
Quantum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Corp filed Critical Quantum Corp
Publication of DE753942T1 publication Critical patent/DE753942T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Claims (17)

EP O 753 942 QUANTUM CORPORATION Patentansprüche
1. Verfahren zum Codieren von Datenblöcken, um Redundanzinformation gemäß einem Symbollängencode zu erzeugen, mit den Schritten:
(a) Empfangen von Datenblöcken mit einer Vielzahl von Datenwörtern in einem Codierer,
(b) Bereitstellen von ersten und zweiten Paralleleingangspfaden, wobei die ersten und zweiten Pfade entsprechende erste und zweite Symbole eines empfangenen Datenworts während einer Einzelworttaktperiode empfangen,
(c) Schicken der ersten und zweiten Symbole durch die entsprechenden ersten und zweiten parallelen Schaltungspfade des Codierers während einer Einzelworttaktperiode, und
(d) Erzeugen von Redundanzinformation von dem Codierer, welche die Datenblöcke verkörpert, gemäß dem Symbollängencode, nachdem die Serie von Datenwörtern durch den Codierer geschickt worden ist.
2. Verfahren nach Anspruch 1, wobei der Symbollängencode ein Reed-Solomon-Code ist.
3. Verfahren nach Anspruch 2, wobei die Symbollänge 8 Bit beträgt, und wobei die Vielzahl von Datenwörtern jeweils 16 Bit an Daten enthalten.
4. Verfahren nach. Anspruch 3, wobei der Reed-Solomon-Code gekennzeichnet ist durch ein Generator-Polynom g(x) = z2
- &zgr; + &agr;206, und über (mit) einem Galois-Feld mit 256 Elementen arbeitet, wobei das Galois-Feld durch ein Galois-Feld-Generator-Polynom P(x) = x8 + x4 + x3 + x2 + 1 und ein primitives Alpha-Element gleich 02x (hexadezimal) definiert ist.
5. Verfahren nach Anspruch 3, wobei der Reed-Solomon-Code gekennzeichnet ist durch ein Generator-Polynom g(x) = z2
- &agr;152 &zgr; + 1 und über (mit) einem Galois-Feld mit 256 Elementen arbeitet, wobei das Galois-Feld durch ein Galois-Feld-Generator-Polynom P(x) = x8 + x4 + x3 + x2 + 1 und ein primitives Alpha-Element gleich 02x (hexadezimal) definiert ist.
6. Verfahren nach Anspruch 1, wobei der Symbollängencode ein Datenintegritätscode ist, der die in einem Blockpufferspeicher in einem Datenkanal gespeicherten Datenblöcke schützt.
7. Verfahren nach Anspruch 6, wobei der Datenkanal eine Plattenlaufwerksspeichervorrichtung ist.
8. Verfahren nach Anspruch 7, wobei der Datenblock Byte umfaßt.
9. Verfahren zum Codieren von blockformatierten Daten, die von einem Codierer empfangen sind, als Serie von Datenwörtern gemäß einem Symbollängen-Reed-Solomon-Code mit den Schritten:
(a) Senden bzw. Übertragen von Datenwörtern eines Datenblocks zum Eingang einer Codiererschaltung,
(b) Bereitstellen eines Taktsignals für den Codierer, so daß die Codiererschaltung mit der halben Geschwindigkeit bzw.
Frequenz verbunden bzw. verglichen mit einer Symbolfrequenz des Symbollängencodes arbeitet bzw. betrieben wird,
(c) Aufspalten der übertragenen Datenwörter in erste und zweite Datensymbole,
(d) Übertragen bzw. Senden der ersten und zweiten Datensymbole über erste und zweite parallele Pfade innerhalb der Codiererschaltung, wobei die ersten und zweiten Pfade einen Datenpfad zu einem Speicherregister gewährleisten, und jedes Speicherregister mit einem neuen Speicherwert direkt vom entsprechenden Datenpfad während jeder Worttaktperiode aktualisiert wird, und
(e) Ausgeben von erzeugter Redundanzinformation aus den Speicherregistern, nachdem die Serie von Datenwörtern durch den Codierer geschickt worden ist, wobei die erzeugte Redundanz gemäß dem Symbollängencode gebildet wird.
10. Verfahren nach Anspruch 9, wobei die Symbollänge 8 Bit beträgt, und wobei die Datenwörter jeweils 16 Bit an Daten enthalten.
11. Verfahren nach Anspruch 10, wobei der Reed-Solomon-Code gekennzeichnet ist durch ein Generator-Polynom g(x) = z2
- &zgr; + &agr;20&dgr;, und über (mit) einem Galois-Feld mit 256 Elementen arbeitet, wobei das Galois-Feld durch ein Galois-Feld-Generator-Polynom P(x) = x8 + x^ + x3 + x2 + l und ein primitives Alpha-Element gleich 02x (hexadezimal) definiert ist.
12. Verfahren nach Anspruch 10, wobei der Reed-Solomon-Code gekennzeichnet ist durch ein Generator-Polynom g(x) = z2
- &agr;152 &zgr; + 1 und über (mit) einem Galois-Feld mit 256
Elementen arbeitet, wobei das Galois-Feld durch ein Galois-Feld-Generator-Polynom P(x) = x8 + x^ + x^ + x2 + 1 und ein.
primitives Alpha-Element gleich 02x (hexadezimal) definiert ist.
13. Verfahren nach Anspruch 9, wobei der Symbollängencode ein Datenintegritätscode ist, der die in einem Blockpufferspeicher in einem Datenkanal gespeicherten Datenblöcke schützt.
14. Verfahren nach Anspruch 13, wobei der Datenkanal eine Plattenlaufwerksspeichervorrichtung ist.
15. Verfahren nach Anspruch 14, wobei der Datenblock 512 Byte umfaßt.
16. Wortweiser Codierer mit
einem ersten Eingang und einem zweiten Eingang, wobei der erste Eingang ein erstes Daten-Byte und der zweite Eingang ein zweites Daten-Byte empfängt, und wobei die ersten und zweiten Daten-Bytes zusammen die entsprechenden Hälften eines Einzeldatenworts enthalten,
einer ersten Summierschaltung, die an den ersten Eingang angeschlossen ist, wobei die erste Summierschaltung ein erstes Daten-Byte zu einem ersten Rückkopplungs-Byte addiert, um einen ersten Summierschaltungs-Ausgang zu erzeugen,
einer zweiten Summierschaltung, die an den zweiten Eingang angeschlossen ist, wobei die zweite Summierschaltung das zweite Daten-Byte zu einem zweiten Rückkopplungs-Byte addiert, um einen zweiten Summierschaltungs-Ausgang zu erzeugen,
einer dritten Summierschaltung, die an den ersten Summierschaltungs-Ausgang und den zweiten Summierschaltungs-Ausgang angeschlossen ist, wobei die dritte Summierschaltung den ersten Summierschaltungs-Ausgang und den zweiten
Summierschaltungs-Ausgang zusammenaddiert, um einen dritten Summierschaltungs-Ausgang zu erzeugen,
einem ersten Multiplizierer, der an den dritten Summierschaltungs-Ausgang angeschlossen ist, zum Muliplizieren des dritten Summierschaltungs-Ausgangs mit einem festen Wert, um einen ersten Produkt-Ausgang zu erzielen,
einem ersten Speicherregister, das an den ersten Produktausgang angeschlossen ist,
einem zweiten Multiplizierer, der an den zweiten Summierschaltungs-Ausgang angeschlossen ist, zum Multiplizieren des zweiten Summierschaltungs-Ausgangs mit dem festen Wert, um einen zweiten Produkt-Ausgang zu erzielen,
einer vierten Summierschaltung, die an den zweiten Produkt-Ausgang und an den dritten Summierschaltungs-Ausgang angeschlossen ist, zum Aufsummieren dieser Ausgänge, um einen vierten Summierschaltungs-Ausgang zu erzeugen, und
einem zweiten Speicherregister, das an den vierten Summierschaltungs-Ausgang angeschlossen ist. 25
17. Gerät nach Anspruch 10, wobei die ersten und zweiten Multiplizierer Galois-Feld-Multiplizierer sind.
DE0753942T 1995-07-12 1996-06-12 Wortweise Verarbeitung für Reed-Solomon-Codes Pending DE753942T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/501,329 US5757826A (en) 1995-07-12 1995-07-12 Word-wise processing for reed-solomon codes

Publications (1)

Publication Number Publication Date
DE753942T1 true DE753942T1 (de) 1997-08-28

Family

ID=23993084

Family Applications (1)

Application Number Title Priority Date Filing Date
DE0753942T Pending DE753942T1 (de) 1995-07-12 1996-06-12 Wortweise Verarbeitung für Reed-Solomon-Codes

Country Status (6)

Country Link
US (1) US5757826A (de)
EP (1) EP0753942A2 (de)
JP (1) JPH0936753A (de)
KR (1) KR970007623A (de)
DE (1) DE753942T1 (de)
SG (1) SG44962A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019088A (en) * 1989-11-07 1991-05-28 Interventional Technologies Inc. Ovoid atherectomy cutter
US6098192A (en) * 1997-09-17 2000-08-01 Cirrus Logic, Inc. Cost reduced finite field processor for error correction in computer storage devices
JPH11136136A (ja) 1997-10-29 1999-05-21 Nec Corp リードソロモン符号化装置及び方法
US6493845B1 (en) * 1999-06-21 2002-12-10 Maxtor Corporation Parallel input output combined system for producing error correction code redundancy symbols and error syndromes
US7353368B2 (en) * 2000-02-15 2008-04-01 Intel Corporation Method and apparatus for achieving architectural correctness in a multi-mode processor providing floating-point support
US6738942B1 (en) 2000-06-02 2004-05-18 Vitesse Semiconductor Corporation Product code based forward error correction system
US6694476B1 (en) 2000-06-02 2004-02-17 Vitesse Semiconductor Corporation Reed-solomon encoder and decoder
US6732317B1 (en) * 2000-10-23 2004-05-04 Sun Microsystems, Inc. Apparatus and method for applying multiple CRC generators to CRC calculation
JP3431136B2 (ja) * 2001-03-02 2003-07-28 日本電気株式会社 送信データ消失検出システム
ITMI20011309A1 (it) * 2001-06-21 2002-12-21 St Microelectronics Srl Metodo di memorizzazione di un file dati in particolare in formato cosiddetto mpeg
JP4112849B2 (ja) * 2001-11-21 2008-07-02 株式会社東芝 半導体記憶装置
US6978415B1 (en) 2001-11-27 2005-12-20 Maxtor Corporation Variable redundancy cyclic code encoders
JP4364012B2 (ja) * 2003-05-14 2009-11-11 株式会社東芝 紙葉類の重送検知装置、および重送検知方法
DE102005028221B4 (de) * 2005-06-17 2007-10-11 Infineon Technologies Ag Vorrichtung und Verfahren zum Schutz der Integrität von Daten
US7904789B1 (en) * 2006-03-31 2011-03-08 Guillermo Rozas Techniques for detecting and correcting errors in a memory device
US8176397B2 (en) * 2008-09-17 2012-05-08 Lsi Corporation Variable redundancy reed-solomon encoder
US8683296B2 (en) 2011-12-30 2014-03-25 Streamscale, Inc. Accelerated erasure coding system and method
US8914706B2 (en) 2011-12-30 2014-12-16 Streamscale, Inc. Using parity data for concurrent data authentication, correction, compression, and encryption

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
US4777635A (en) * 1986-08-08 1988-10-11 Data Systems Technology Corp. Reed-Solomon code encoder and syndrome generator circuit
US5140596A (en) * 1990-02-20 1992-08-18 Eastman Kodak Company High speed encoder for non-systematic codes
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5471485A (en) * 1992-11-24 1995-11-28 Lsi Logic Corporation Reed-solomon decoder using discrete time delay in power sum computation
US5383204A (en) * 1993-06-29 1995-01-17 Mitsubishi Semiconductor America, Inc. Parallel encoding apparatus and method implementing cyclic redundancy check and Reed-Solomon codes

Also Published As

Publication number Publication date
US5757826A (en) 1998-05-26
JPH0936753A (ja) 1997-02-07
EP0753942A2 (de) 1997-01-15
KR970007623A (ko) 1997-02-21
SG44962A1 (en) 1997-12-19

Similar Documents

Publication Publication Date Title
DE753942T1 (de) Wortweise Verarbeitung für Reed-Solomon-Codes
DE19509728B4 (de) Verfahren zum Codieren von Informationssymbolen, fehlerkorrigierender Decodierer, fehlerkorrigierende Vorrichtung zum Codieren und Decodieren sowie Decodierverfahren
DE69119468T2 (de) Kodier- und Dekodiervorrichtung für Daten variabler Länge
DE3852423T2 (de) Kodierverfahren und Kodierer mit Reed-Solomon Fehlerkorrekturcode.
DE1537062C3 (de) Schlüsselgenerator
DE69029194T2 (de) Verfahren und Gerät zur Kontrolle des Übertrags in einer arithmetischen Entropie-Kodierung
DE69724347T2 (de) Parallele Datenkomprimierung und -dekomprimierung
DE3784942T2 (de) Duplex-datenuebertragung.
DE3225058C2 (de)
DE3039726A1 (de) Verfahren und vorrichtung zum codieren eines digitalsignals mit niedriger gleichkomponente
DE2508706A1 (de) Codieren und decodieren mit einem code variierbarer wortlaenge und gegebenem bitzahlverhaeltnis
EP0545498B1 (de) Verfahren und Schaltungsanordnung zum Decodieren von RS-codierten Datensignalen
DE3750526T2 (de) Dekodierer.
DE69125424T2 (de) Vorrichtung zur variablen Längenkodierung und Vorrichtung zur variablen Längendekodierung
DE3852648T2 (de) Hypersystolischer reed-solomon-encoder.
DE3404417A1 (de) Codierer-pruefschaltungsanordnung
DE2340250C2 (de) Verfahren und Vorrichtung zur redundanzreduzierenden Codierung eines aus Blöcken zu je N Bits bestehenden Nachrichtenstromes
DE60218931T2 (de) Verfahren zur lauflängenbegrenzten Kodierung mit DSV Kontrolle
DE2430685A1 (de) Verfahren und vorrichtung zur schnellen digitalen modulation
US5264847A (en) Data decoder
EP0666650A2 (de) Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren
DE3232558A1 (de) Digitaler dpcm-kodierer mit hoher verarbeitungsgeschwindigkeit
DE3752367T2 (de) Fehlerkorrekturgerät
DE3856035T2 (de) Schaltung mit grosser bandbreite und verfahren zur reed-solomon-kodierung, dekodierung und fehlerkorrektur
DE69126409T2 (de) Einrichtung zur Wiedergabe von Sprachsignalen