DE69936864T2

DE69936864T2 - Cmos-treiberschaltung

Info

Publication number: DE69936864T2
Application number: DE69936864T
Authority: DE
Inventors: Jed D. Forest Grove GRIFFIN
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1998-07-01
Filing date: 1999-06-24
Publication date: 2008-04-30
Anticipated expiration: 2019-06-25
Also published as: EP1095452A4; US6137317A; AU4720799A; HK1034822A1; US6515503B2; GB0031491D0; DE69936864D1; EP1095452B1; US20020140452A1; US6400176B1; EP1095452A1; WO2000002313A1

Description

Gebiet der Erfindung
Ausführungsbeispiele der vorliegenden Erfindung betreffen Steuer- bzw. Treiberschaltungen und im Besonderen komplementäre Metalloxid-Halbleitersteuerschaltungen zur Steuerung von Übertragungsleitungen.
Stand der Technik
Die Abbildung aus 1 veranschaulicht eine einfache Ausführung einer E/A-Steuerschaltung (Ein-Ausgabe-Steuerschaltung (Puffer, Sender) 102, die über eine Übertragungsleitung 106 mit einem Empfänger 104 kommuniziert. Bei der Übertragungsleitung 106 kann es sich um die physikalische Schicht eines Busses handeln, und sie weist einen Kennwiderstand Z₀ auf.
Es wird angenommen, dass das Steuerglied 102 eine elektromagnetische Welle übertragen hat oder überträgt, die in sich eine durch den Pfeil 108 angezeigt Richtung bewegt. Wenn die Eingangsimpedanz des Empfängers 104 nicht gleich Z₀ ist, so breitet sich eine reflektierte Welle in die durch den Pfeil 110 angezeigte Richtung aus. Wenn die Impedanz des Steuerglieds nicht auf den Kennwiderstand Z₀ abgestimmt ist, so wird eine weitere reflektierte Welle erneut erzeugt, die diesmal jedoch in Richtung des Pfeils 108 verläuft. Es gibt mehrere Reflexionen, wobei ein Feldvektor an einem beliebigen Punkt entlang der Übertragungsleitung 106 gleich der Vektorsumme (Superposition bzw. Überlagerung) des übertragenen Feldvektors und aller reflektierten Feldvektoren an diesem Punkt ist. Diese Superposition der übertragenen Welle und der reflektierten Wellen kann einen Signalabbau bewirken, wie zum Beispiel Nachschwingen, was die Geschwindigkeit beschränken kann, mit der digitale Daten zuverlässig von dem Steuerglied 102 zu dem Empfänger 104 übertragen werden.
Die erste reflektierte Welle kann reduziert werden, in dem das empfangende Ende der Übertragungsleitung 106 mit einem Empfänger oder einem Stub abgeschlossen werden, mit einer auf Z₀ abgestimmten Impedanz. Dies kann jedoch den Einsatz von einem Widerstand außerhalb des Chips erfordern und ferner kann Leistung durch ohmsche Verluste in dem Widerstand verschwendet werden.
Das U.S. Patent US-A-5.391.939A offenbart ein dem Stand der Technik entsprechendes bekanntes Leitungssteuerglied, das formal dem hier offenbarten Steuerglied ähnlich ist.
Zusammenfassung der Erfindung
Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung ein Steuerglied gemäß dem gegenständlichen Anspruch 1.
Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung ein Verfahren gemäß dem gegenständlichen Anspruch 16.
Kurze Beschreibung der Zeichnungen
Es zeigen:
1 eine dem Stand der Technik entsprechende Darstellung eines Steuerglieds, dass sich über eine Übertragungsleitung in Übertragungsverbindung mit einem Empfänger befindet, wobei der Empfänger nicht auf die Übertragungsleitung abgestimmt ist;
2 ein Ausführungsbeispiel der vorliegenden Erfindung; die 3a und 3b Annäherungen an das Ausführungsbeispiel aus 2 für zwei bestimmte Anordnungen von Zuständen bzw. Bedingungen;
4 ein Ausführungsbeispiel der vorliegenden Erfindung mit einer programmierbaren Ausgangsimpedanz;
5 eine Annäherung an das Ausführungsbeispiel aus 4 für eine bestimmte Anordnung von Zuständen bzw. Bedingungen; und
6 ein weiteres Ausführungsbeispiel der vorliegenden Erfindung.
Genaue Beschreibung der Ausführungsbeispiele
Ausführungsbeispiele werden für E/A-Steuerglieder beschrieben, die eine Ausgangsimpedanz aufweisen, die näherungsweise unabhängig von der Ausgangsspannung ist und die auf der Basis der Schienenspannung und den Eigenschaften (Kanallänge, Breite, etc.) der verschiedenen Transistoren angepasst werden können. Dies ermöglicht eine Abstimmung der Ausgangsimpedanz des Steuerglieds mit dem Kennwiderstand einer Übertragungsleitung, die durch das E/A-Steuerglied angesteuert wird. Wenn die Ausgangsimpedanz mit der Übertragungsleitung abgestimmt wird, so wird eine elektromagnetische Welle, die in Richtung des Steuerglieds reflektiert wird, nicht erneut reflektiert, und somit reduziert sich der Signalabbau bzw. die Signalverschlechterung, was eine schnellere, zuverlässigere digitale Datenübertragung ermöglicht.
Bevor Ausführungsbeispiele beschrieben werden, wird zuerst ein Teil der Terminologie vorgestellt. Eine boolesche Algebra mit zwei Elementen ist für das Schalten von Schaltungen relevant. Für jede Stelle in einer Schaltung bezeichnet der Begriff NIEDRIG (LOW) eine Reihe von Spannungen, die in eines der beiden booleschen Elemente abgebildet werden, und der Begriff HOCH (HIGH) bezeichnet eine Reihe von Spannungen, die in das andere der beiden booleschen Elemente abgebildet werden. Die spezielle Abbildung in die booleschen Elemente ist von der verwendeten Technologie abhängig und kann sich für unterschiedliche Elemente einer einzelnen Schaltung unterscheiden. Um die Behandlung der festgelegten Terminologie zu verhindern, wird darauf hingewiesen, dass eine Spannung NIEDRIG (HOCH) ist, wenn sie zu der Anordnung NIEDRIG (HOCH) gehört. Ferner wird hierin der Konvention gefolgt, dass für jeden gegebenen Knoten in einer Schaltung NIEDRIGE Spannungen niedriger sind als HOHE Spannungen.
Das Ausführungsbeispiel 200 aus 2 ist Teil eines E/A-Steuerglieds oder eines Puffers zur Steuerung einer Übertragungsleitung, die mit 202 (nicht abgebildet) gekoppelt ist, und stellt eine ungefähr konstante Ausgangsimpedanz bereit, wenn die Übertragungsleitung gesteuert bzw. angesteuert wird. Das heißt, die Impedanz des Ausführungsbeispiels 200 bei einer „Betrachtung" eines durch den Anschluss 202 definierten Ports und der Erdung ist ungefähr konstant, wenn die Übertragungsleitung durch das Ausführungsbeispiel 200 gesteuert wird.
Die Transistoren 208 und 210 werden komplementär im Verhältnis zueinander geschaltet, um die Übertragungsleitung zu steuern. Wenn das Ausführungsbeispiel 200 für gewöhnlich die Übertragungsleitung steuert (z.B. keinen Dreistufenaufbau aufweist), sind die Spannungen V_p und V_n so gegeben, dass sie ungefähr synchron und übereinstimmend sind, und sie können von einer gemeinsamen Eingangsspannung abgeleitet werden. In bestimmten Ausführungsbeispielen sind V_p und V_n jedoch so gegeben, dass V_p von HOCH in NIEDRIG übergeht, bevor V_n von HOCH in NIEDRIG übergeht, und V_p geht von NIEDRIG in HOCH über, nachdem V_n von NIEDRIG in HOCH übergegangen ist, so dass der pMOSFET 208 und der nMOSFET 210 nicht gleichzeitig eingeschaltet sind. Das Ausführungsbeispiel 200 kann in drei Stufen vorgesehen werden, wenn V_p NIEDRIG ist, während V_n auf HOCH gesetzt ist.
Die Kombination aus den Invertern 212 und 214, den Übertragungsgattern 216 und 218, dem pMOSFET 220 und dem nMOSFET 222 ist so gegeben, dass für den Fall, dass V_p und V_n beide HOCH sind, der Gate-Anschluss des pMOSFET 224 ungefähr der Ausgangsspannung V₀ entspricht (d.h. von dem Gate-Anschluss zu dem Drain-Anschluss des pMOSFET 224 ist ein niedriger Impedanzpfad gegeben), und der nMOSFET 226 ist ausgeschaltet, und wenn V_p und V_n beide NIEDRIG sind, weist der Gate-Anschluss des nMOSFET 226 ungefähr die Ausgangsspannung V₀ auf (d.h. es existiert ein niedriger Impedanzpfad von dem Gate-Anschluss des nMOSFET 226 zu dessen Drain-Anschluss) und der pMOSFET 224 ist ausgeschaltet.
Die Eigenschaft der ungefähr konstanten Ausgangsimpedanz des Ausführungsbeispiels 200 wird in Bezug auf die Abbildungen der 3a und 3b verständlich, welche Annäherungen an die Abbildung aus 2 vorsehen, für den Fall, dass V_p und V_n beide NIEDRIG sind sowie entsprechend wenn V_p und V_n beide HOCH sind. Die Schaltungen aus den Abbildungen der 3a und 3b führen jedoch nicht das Ausführungsbeispiel 200 während logischen Übergängen der Spannungen V_p und V_n aus. In der Abbildung aus 3a handelt es sich bei der Spannung an den Gate-Anschluss des nMOSFET 210 um V_dd, die Schienenspannung, die ebenfalls die Spannung an die Source-Anschlüsse der pMOSFETs aus 3b darstellt. In der Abbildung aus 3b weist die Eingangsspannung an den Gate-Anschluss des pMOSFET 208 Erdungspotenzial auf.
Zum Zwecke der Ermittlung des ungefähren Ausdrucks für die Ausgangsimpedanz der Schaltung aus 3a, wenn die Transistoren 210 und 226 eingeschaltet sind, bezeichnet I_ds1 den Drain-Source-Strom des nMOSFET 210, und I_ds2 bezeichnet den Drain-Source-Strom des nMOSFET 226. Z_out bezeichnet die Ausgangsimpedanz der Schaltung aus 3a. Somit ist die Ausgangsimpedanz wie folgt gegeben: V0 = Zout (Ids1 + Ids2).
Hiermit wird festgestellt, dass die Drain-Source-Spannung (V_DS) des nMOSFET 210 gleich V₀ ist, und es wird angenommen, dass die Schwellenspannung des nMOSFET 210 deutlich niedriger ist als V_dd, wobei in diesem Fall der ungefähre Ausdruck für den Drain-Source-Strom des nMOSFET 210 wie folgt gegeben ist:
wobei β₁ das Beta für den nMOSFET 210 ist, und wobei angenommen wird, dass sich der nMOSFET 210 in dessen linearen oder ungesättigten Bereich befindet. Der Transistor nMOSFET 226 ist so konfiguriert, dass er sich im eingeschalteten Zustand in dessen gesättigten Bereich befindet, und vorausgesetzt, dass die Schwellenspannung V_τ deutlich kleiner ist V₀, ist ein ungefährer Ausdruck für den Drain-Source-Strom des nMOSFET 226 wie folgt gegeben:
wobei β₂ das Beta von nMOSFET 226 ist. Durch Substitution der oben genannten beiden Ausdrücke in den Ausdruck für die Ausgangsimpedanz ergibt:
Wenn die Betas der Transistoren 210 und 226 ausreichend abgestimmt und durch β bezeichnet sind, so ergibt der oben genannte Ausdruck:
Wie dies aus der vorstehenden Gleichung deutlich wird, ist die Ausgangsimpedanz der Schaltung aus 3a (wenn die Transistoren 210 und 226 eingeschaltet sind) ungefähr konstant (d.h. unabhängig von V₀). Eine ähnliche Analyse zeigt, dass die Ausgangsimpedanz der Schaltung aus 3b ferner (ungefähr) gegeben ist durch die oben angezeigte Gleichung, vorausgesetzt, dass die Betas abgestimmt sind.
In einer anderen Kategorie von Ausführungsbeispielen können die Steuertransistoren 208 und 210 entsprechend durch eine erste und zweite Mehrzahl von Steuertransistoren ersetzt werden, so dass Untergruppen bzw. Teilmengen der ersten und zweiten Mehrzahl von Steuertransistoren ausgewählt werden können, um eine programmierbare Ausgangsimpedanz bereitzustellen. In diesem Fall würden zur Abstimmung der Betas die Transistoren 224 und 226 entsprechend durch eine dritte und eine vierte Mehrzahl von Transistoren ersetzt werden, so dass die entsprechende Untergruppe der dritten und vierten Mehrzahl von Transistoren abhängig von der ausgewählten Untergruppe der ersten und zweiten Mehrzahl von Steuertransistoren so ausgewählt werden kann, dass die Ausgangsimpedanz programmierbar und ungefähr unabhängig ist von der Ausgangsspannung V₀.
Ein der vorstehend beschriebenen Kategorie der Ausführungsbeispiele zugehöriges Ausführungsbeispiel ist in der Abbildung aus 4 dargestellt, wobei sich entsprechende Komponenten aus den Abbildungen der 2 und 4 die gleiche numerische Bezeichnung aufweisen. In der Abbildung aus 4 sind die Signale sp0, sp0nn, sn0 und sn0nn auf den Leitungen 404, 402, 408 und 406 entsprechende Auswahlsignale, wobei sp0 das logische (boolesche) Komplement von sp0nn ist, und wobei sn0 das logische Komplement von sn0nn ist. Wenn sp0 und sn0 NIEDRIG sind, so sind die Transistoren 410, 412, 414 und 416 ausgeschaltet, und die Schaltung aus 4 verhält sich wie das Ausführungsbeispiel 200 aus 2. Wenn jedoch sp0 und sn0 jeweils HOCH sind, so beeinflussen die Transistoren 410, 412, 414 und 416 die Ausgangsimpedanz.
Zur Bestimmung der Ausgangsimpedanz, wenn sp0 und sn0 jeweils HOCH sind, wird die Situation berücksichtigt, wenn die Spannungen V_p und V_n jeweils NIEDRIG sind, so dass die Schaltung aus 4 durch die Schaltung aus 5 dargestellt werden kann. Die Betas der Transistoren 210 und 226 sind angepasst und mit β₁ bezeichnet und die Betas der Transistoren 412 und 416 sind angepasst und mit β₂ bezeichnet. Dabei ergibt eine ähnliche Analyse, wie sie vorstehend beschrieben worden ist, den ungefähren Ausdruck für die Ausgangsimpedanz:
Unter Verwendung einer Mehrzahl von Übertragungsgattern, Auswahlleitungen und abgestimmten Transistorpaaren kann die Ausgangsimpedanz eindeutig nach Wunsch programmiert und ungefähr unabhängig von der Ausgangsspannung gestaltet werden.
Die Abbildung aus 6 zeigt ein alternatives Ausführungsbeispiel, das der Abbildung aus 2 ähnlich ist, mit der Ausnahme, dass ein Inverter weniger eingesetzt wird, wobei die Spannungen an den Gate-Anschlüssen der Steuertransistoren 208 und 210 jetzt jedoch im Wesentlichen identisch und nicht einzeln steuerbar sind. Hiermit wird festgestellt, dass die Übergangseigenschaften der Schaltung aus 6 während logischen Übergängen sich von denen aus 2 unterscheiden können.
In bestimmten Ausführungsbeispielen können die Drain-Anschlüsse der nMOSFETs, die auf die Ausgangsspannung V₀ ansprechen, zuerst mit elektrostatischen Entladungswiderständen (ESD-Widerständen) verbunden werden, um eine Verringerung der Beschädigungen durch elektrostatische Entladung durch den Ausgangsanschluss 202 zu unterstützen. In der Abbildung aus 2 kann ein ESD-Widerstand zum Beispiel zwischen den Drain-Anschluss des nMOSFET 210 und des Knoten 228 geschaltet werden, und ein ESD-Widerstand kann zwischen, den Drain-Anschluss des nMOSFET 226 und den Knoten 230 geschaltet werden. Die Widerstandswerte der ESD-Widerstände werden jedoch so ausgewählt, dass die Spannungsabfälle an den ESD-Widerständen bei normalem Betrieb ausreichend niedrig sind, so dass die Spannungen an den entsprechenden Drain-Anschlüssen der nMOSFETs im Wesentlichen der Ausgangsspannung V₀ entsprechen.
Verschiedene Modifikationen können hinsichtlich der vorstehend beschriebenen Ausführungsbeispiele vorgenommen werden, ohne dabei vom Umfang der nachstehend beanspruchten Erfindung abzuweichen. Zum Beispiel können zusätzliche Bausteine bzw. Vorrichtungen eingefügt werden zwischen verschiedenen Knoten, Anschlüssen und Vorrichtungen in den oben genannten Ausführungsbeispielen, ohne dabei deren Funktionsweise insgesamt wesentlich zu verändern. Zum Beispiel können Spannungsabfälle eingeführt werden durch Widerstände, Dioden oder Transistoren, die als Dioden konfiguriert sind, um verschiedene Spannungswerte zu verändern, oder es können Puffer eingefügt werden zwischen verschiedene Knoten, Anschlüsse und Vorrichtungen.
Aus diesem Grund wird eine präzise Definition für die Verbindung bereitgestellt. Für alle Objekte A und B, für welche die Spannung eindeutig definiert ist, ist ein Objekt A mit einem Objekt B verbunden, wenn diese durch eine Übertragungsleitung oder auch einen Wellenleiter miteinander verbunden sind. Eine Übertragungsleitung oder ein Wellenleiter ist jede Struktur zum Leiten bzw. Führen von elektromagnetischen Wellen. Ein Teil der Übertragungsleitung oder des Wellenleiters oder die ganze Übertragungsleitung bzw. der ganze Wellenleiter kann nicht metallisch sein, wie zum Beispiel Polysilizium.
Wenn die Objekte A und B miteinander gekoppelt werden, so können sie gemäß der vorstehenden Beschreibung miteinander verbunden werden, wobei aber auch andere Mittel bzw. Einrichtungen eingesetzt werden können, um die Spannungen der Objekte A und B ins Verhältnis zu setzen, wie etwa Dioden, Puffer oder andere aktive oder passive Schaltungen. Für das vorliegende Patent ist eine Beziehung zwischen Spannungen wie folgt definiert. Hiermit wird festgestellt, dass die Spannung eines Objekts A durch eine streng ansteigende Funktion im Verhältnis zu der Spannung eines Objekts B steht, wenn die folgenden Bedingungen erfüllt sind: Es existiert ein Spannungsintervall (a, b) von ungleich Null, und eine Funktion f, die streng ansteigt bei (a, b), mit V_A(t₂) = f(V_B(t₁)), wobei V_A(t₂) die Spannung des Objekts A zum Zeitpunkt t₂ ist, und wobei V_B(t₁) die Spannung des Objekts B zum Zeitpunkt t₁ ist, wobei t₂ > t¹ ist, und mit V_B(t₁) ∊ (a, b). Die zeitliche Differenz t₂ – t₁ kann eine Funktion von V_B(t₁) darstellen. In der Praxis ist f tatsächlich eine Funktion mehr als einer Variable, wobei jedoch angenommen wird, dass diese anderen Variablen in der oben genannten Definition konstant gehalten werden können.

Claims

Steuerglied, das folgendes umfasst: Ausgangsknoten (202); einen Steuer-pMOSFET (208) mit einem Drain-Anschluss, der mit dem Ausgangsknoten verbunden ist, um den Ausgangsknoten in den Zustand HOCH zu versetzen; und einen pMOSFET (224) mit einem Drain-Anschluss, der mit dem Ausgangsknoten verbunden ist, wobei die Source-Anschlüsse des Steuer-pMOSFET und des pMOSFET alle im Wesentlichen die gleiche Spannung aufweisen, und wobei der pMOSFET so regelbar ist, dass er dessen Gate-Anschluss mit dem Ausgangsknoten koppelt, so dass dessen Gate-Spannung im Wesentlichen der Spannung des Ausgangsknotens entspricht, wobei der Steuer-pMOSFET und der pMOSFET abgestimmte Betas aufweisen.
Steuerglied nach Anspruch 1, wobei dieses ferner folgendes umfasst: einen Steuer-nMOSFET (210) mit einem Drain-Anschluss, der mit dem Ausgangsknoten verbunden ist, um den Ausgangsknoten in den Zustand NIEDRIG zu versetzen; einen nMOSFET (226) mit einem Drain-Anschluss, der mit dem Ausgangsknoten verbunden ist, wobei die Source-Anschlüsse des Steuer-nMOSFET und des nMOSFET alle im Wesentlichen die gleiche Spannung aufweisen, und wobei der nMOSFET so regelbar ist, dass er dessen Gate-Anschluss mit dem Ausgangsknoten koppelt, so dass dessen Gate-Spannung im Wesentlichen der Spannung des Ausgangsknotens entspricht; wobei der Steuer-nMOSFET, der Steuer-pMOSFET, der pMOSFET und der nMOSFET übereinstimmende Betas aufweisen.
Steuerglied nach Anspruch 1, wobei dieses ferner folgendes umfasst: einen ersten Widerstand, der mit dem Ausgangsknoten verbunden ist; einen Steuer-nMOSFET (210) mit einem Drain-Anschluss, der mit dem ersten Widerstand verbunden ist; einen zweiten Widerstand, der mit dem Ausgangsknoten verbunden ist; und einen nMOSFET (226) mit einem Drain-Anschluss, der mit dem zweiten Widerstand verbunden ist, wobei die Source-Anschlüsse des Steuer-nMOSFET und des nMOSFET im Wesentlichen die gleiche Spannung aufweisen, und wobei der nMOSFET so geregelt werden kann, dass dessen Gate-Anschluss mit dem Ausgangsknoten gekoppelt wird, so dass dessen Gate-Spannung im Wesentlichen der Spannung des Ausgangsknotens entspricht; wobei der Steuer-nMOSFET, der Steuer-pMOSFET, der pMOSFET und der nMOSFET übereinstimmende Betas aufweisen.
Steuerglied nach Anspruch 2, wobei wenn der Steuer-pMOSFET eingeschaltet ist, dessen Drain-Spannung im Wesentlichen der Spannung des Ausgangsknotens entspricht; und wenn der Steuer-nMOSFET eingeschaltet ist, dessen Drain-Spannung im Wesentlichen der Spannung des Ausgangsknotens entspricht; und wobei der Steuer-pMOSFET und der pMOSFET in Kombination einen Stromleitungspfad von ihren Source-Anschlüssen zu dem Ausgangsknoten bereitstellen, wobei die Drain-Source-Spannungen des Steuer-pMOSFET und des pMOSFET im Wesentlichen identisch sind, und wobei die Gate- und Drain-Spannungen des pMOSFET im Wesentlichen identisch sind, nur wenn sowohl der Steuer-pMOSFET als auch der pMOSFET eingeschaltet sind; und wobei der Steuer-nMOSFET und der nMOSFET in Kombination einen Stromleitungspfad von ihren Source-Anschlüssen zu dem Ausgangsknoten bereitstellen, wobei die Drain-Source-Spannungen des Steuer-nMOSFET und des nMOSFET im Wesentlichen identisch sind, und wobei die Gate- und Drain-Spannungen des nMOSFET im Wesentlichen identisch sind, nur wenn sowohl der Steuer-nMOSFET als auch der nMOSFET eingeschaltet sind.
Steuerglied nach Anspruch 4, wobei der Drain-Anschluss des pMOSFET im Wesentlichen der Spannung des Ausgangsknoten entspricht, wenn der pMOSFET eingeschaltet ist; und wobei der Drain-Anschluss des nMOSFET im Wesentlichen der Spannung des Ausgangsknoten entspricht, wenn der nMOSFET eingeschaltet ist.
Steuerglied nach Anspruch 4, wobei die Drain-Spannung des pMOSFET (224) durch eine streng ansteigende Funktion im Verhältnis zu der Spannung des Ausgangsknotens steht, wenn der pMOSFET eingeschaltet ist; und wobei die Drain-Spannung des nMOSFET (226) durch eine streng ansteigende Funktion im Verhältnis zu der Spannung des Ausgangsknotens steht, wenn der nMOSFET eingeschaltet ist.
Steuerglied nach Anspruch 2, wobei der pMOSFET einen Stromleitungspfad zwischen dem Ausgangsknoten und einem Knoten der hohen Seite nur im eingeschalteten Zustand bereitstellt, wobei der pMOSFET und der Steuer-pMOSFET so regelbar sind, dass ein erstes Zeitintervall von ungleich Null gegeben ist, wobei diesbezüglich: der pMOSFET und der Steuer-pMOSFET beide eingeschaltet sind, wobei die Drain-Source-Spannungen des pMOSFET und des Steuer-pMOSFET im Wesentlichen identisch sind, und wobei die Gate- und Drain-Spannungen des pMOSFET im Wesentlichen identisch sind; wobei der nMOSFET einen Stromleitungspfad zwischen dem Ausgangsknoten und einem Knoten der hohen Seite nur im eingeschalteten Zustand bereitstellt, wobei der nMOSFET und der Steuer-nMOSFET so regelbar sind, dass ein erstes Zeitintervall von ungleich Null gegeben ist, wobei diesbezüglich: der nMOSFET und der Steuer-nMOSFET beide eingeschaltet sind, wobei die Drain-Source-Spannungen des nMOSFET und des Steuer-nMOSFET im Wesentlichen identisch sind, und wobei die Gate- und Drain-Spannungen des nMOSFET im Wesentlichen identisch sind.
Steuerglied nach Anspruch 7, wobei die ersten und zweiten Zeitintervalle disjunkt sind.
Steuerglied nach Anspruch 7, wobei das Steuerglied einen Stromleitungspfad zwischen dem Ausgangsknoten und dem Knoten der hohen Seite mit einer Impedanz von Z_out(p) bereitstellt, im Wesentlichen gegeben durch:
wenn der Steuer-pMOSFET und der pMOSFET beide eingeschaltet sind, und wenn der Steuer-nMOSFET und der nMOSFET beide ausgeschaltet sind, wobei Z₁ und Z_p die entsprechenden Impedanzen des Steuer-pMOSFET und des pMOSFET darstellen; und wobei das Steuerglied einen Stromleitungspfad zwischen dem Ausgangsknoten und dem Knoten der niedrigen Seite mit einer Impedanz von Z_out(n) bereitstellt, im Wesentlichen gegeben durch:
wenn der Steuer-nMOSFET und der nMOSFET beide eingeschaltet sind, und wenn der Steuer-pMOSFET und der pMOSFET beide ausgeschaltet sind, wobei Z₂ und Z_n die entsprechenden Impedanzen des Steuer-npMOSFET und des nMOSFET darstellen.
Steuerglied nach Anspruch 2, wobei der Steuer-pMOSFET und der pMOSFET so mit einem ersten Eingangsknoten gekoppelt sind, dass beide eingeschaltet sind, und wobei sie Drain-Source-Spannungen aufweisen, die im Wesentlichen identisch sind, wobei die Gate- und Drain-Spannungen des pMOSFET im Wesentlichen identisch sind, wenn der erste Eingangsknoten einen Spannungswert aufweist, der ein boolesches Element X darstellt, das zu einer booleschen Algebra mit zwei Elementen gehört; und wobei der Steuer-nMOSFET und der nMOSFET so mit einem zweiten Eingangsknoten gekoppelt sind, dass beide eingeschaltet sind, und wobei sie Drain-Source-Spannungen aufweisen, die im Wesentlichen identisch sind, wobei die Gate- und Drain-Spannungen des nMOSFET im Wesentlichen identisch sind, wenn der zweite Eingangsknoten einen Spannungswert aufweist, der ein boolesches Element Y darstellt, das zu einer booleschen Algebra mit zwei Elementen gehört
Steuerglied nach Anspruch 10, wobei es sich bei dem ersten und dem zweiten Eingangsknoten um den gleichen Knoten handelt.
Steuerglied nach Anspruch 10, wobei das Element X das boolesche Komplement des Elements Y ist.
Steuerglied nach Anspruch 10, wobei: die Drain-Spannung des pMOSFET im eingeschalteten Zustand im Wesentlichen der Spannung des Ausgangsknotens entspricht; und wobei die Drain-Spannung des nMOSFET im eingeschalteten Zustand im Wesentlichen der Spannung des Ausgangsknotens entspricht.
Steuerglied nach Anspruch 10, wobei: die Drain-Spannung des pMOSFET durch eine streng ansteigende Funktion im Verhältnis zu der Spannung des Ausgangsknotens steht, wenn der pMOSFET eingeschaltet ist; und wobei die Drain-Spannung des nMOSFET durch eine streng ansteigende Funktion im Verhältnis zu der Spannung des Ausgangsknotens steht, wenn der nMOSFET eingeschaltet ist
Steuerglied nach Anspruch 13, wobei das Steuerglied einen Stromleitungspfad zwischen dem Ausgangsknoten und dem Knoten der hohen Seite mit einer Impedanz von Z_out(p) bereitstellt, im Wesentlichen gegeben durch:
wenn der Steuer-pMOSFET und der pMOSFET beide eingeschaltet sind, und wenn der Steuer-nMOSFET und der nMOSFET beide ausgeschaltet sind, wobei Z₁ und Z_p die entsprechenden Impedanzen des Steuer-pMOSFET und des pMOSFET darstellen; und wobei das Steuerglied einen Stromleitungspfad zwischen dem Ausgangsknoten und dem Knoten der niedrigen Seite mit einer Impedanz von Z_out(n) bereitstellt, im Wesentlichen gegeben durch:
wenn der Steuer-pMOSFET und der nMOSFET beide eingeschaltet sind, und wenn der Steuer-pMOSFET und der pMOSFET beide ausgeschaltet sind, wobei Z₂ und Z_n die entsprechenden Impedanzen des Steuer-npMOSFET und des nMOSFET darstellen.
Verfahren zum Steuern einer Übertragungsleitung mit einem abgestimmten Steuerglied, wobei das Verfahren folgendes umfasst: das Einschalten eines Steuer-pMOSFET (208), um eine elektromagnetische Welle zu erregen, die sich entlang der Übertragungsleitung ausbreitet; und das Koppeln eines pMOSFET (224) mit der Übertragungsleitung, so dass sich diese in ihrem Sättigungsbereich befindet, so dass die Kombination aus Steuer-pMOSFET und pMOSFET, wenn der Steuer-pMOSFET eingeschaltet ist, eine ungefähr an die Übertragungsleitung angepasste Impedanz bereitstellt, wobei der Steuer-pMOSFET und der pMOSFET abgestimmte Betas aufweisen.
Verfahren nach Anspruch 16, wobei das Verfahren ferner folgendes umfasst: das Einschalten eines Steuer-nMOSFET (210), um eine elektromagnetische Welle zu erregen, die sich entlang der Übertragungsleitung ausbreitet; und das Koppeln eines nMOSFET (226) mit der Übertragungsleitung, so dass sich diese in ihrem Sättigungsbereich befindet, so dass die Kombination aus Steuer-nMOSFET und nMOSFET, wenn der Steuer-nMOSFET eingeschaltet ist, eine ungefähr an die Übertragungsleitung angepasste Impedanz bereitstellt, wobei der Steuer-nMOSFET, der nMOSFET, der Steuer-pMOSFET und der pMOSFET abgestimmte Betas aufweisen.