DE69936481T2

DE69936481T2 - Selbsttätiges gemeinsames Ausrichten von Lineariserung, Entzerrung und der Verzögerung in einem Breitbandleistungsverstärker

Info

Publication number: DE69936481T2
Application number: DE69936481T
Authority: DE
Inventors: Jiunn-Tsair New Brunswick Chen; Huan-Shang Whippany Tsai; Young-Kai Berkeley Heights Chen
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1998-03-13
Filing date: 1999-03-09
Publication date: 2008-03-13
Anticipated expiration: 2019-03-10
Also published as: EP0942525A1; JP3443536B2; JPH11330868A; DE69936481D1; US6172565B1; EP0942525B1

Description

Technisches Gebiet
Die vorliegende Erfindung, die in den unabhängigen Ansprüchen definiert wird, betrifft einen Breitband-Leistungsverstärker und insbesondere einen Verstärker mit einer Vorwärtskopplungs-Linearisiereranordnung, die digitale Signalverarbeitungstechniken zur Durchführung einer kombinierten Linearisierung, Entzerrung und Verzögerungsausrichtung verwendet.
Allgemeiner Stand der Technik
Bei vielen Hochfrequenz-(HF-)Anwendungen werden Leistungsverstärker verwendet, um hochfrequente Signale zu verstärken. Da die HF-Verstärker vorgespannt werden, um sehr hohe Ausgangsleistung bereitzustellen, können sie zu einem gewissen Grad nichtlineare Ansprechverhalten aufweisen. Als Reaktion auf eine Zunahme der Ausgangssignalleistung erzeugen solche HF-Verstärker folglich Intermodulations-(IM-)Komponenten, die Frequenzen aufweisen können, die außerhalb eines gewünschten Frequenzbands liegen.
Eine Lösung zur Beseitigung der Konsequenzen des nichtlinearen Ansprechverhaltens des Verstärkers ist die Verwendung mehrerer Verstärker, die jeweils dafür konfiguriert werden, ein vorbestimmtes Trägersignal zu verstärken. Zum Beispiel sendet in einer Mobilkommunikationsumgebung die Basisstation gemäß einem TDMA-Verfahren (time division multiple access) oder gemäß einem CDMA-Verfahren (code division multiple access) mehrere Trägersignale. Jede Trägerfrequenz bei dem TDMA-Verfahren entspricht einem der Benutzer in einer spezifizierbaren Zelle. Ferner entspricht jeder Pseudocode bei dem CDMA-Verfahren einem der Benutzer in einer spezifizierbaren Zelle. Da die Basisstation mit vielen Benutzern in der entsprechenden Zelle kommunizieren muß, nehmen die Intermodulations-(IM-) Komponenten mit der Anzahl der Benutzer zu. Die Verwendung eines separaten Verstärkers für jedes Trägersignal eliminiert somit im wesentlichen die Erzeugung von Intermodulations-(IM-)Komponenten. Dieser Ansatz ist jedoch kostspielig und kann in vielen Anwendungen nicht kommerziell durchführbar sein.
Ein anderer Ansatz ist die Verwendung eines analogen Linearisierers, wie zum Beispiel 10 in 1a. Zur Veranschaulichung der Funktionsweise des Linearisierers 10 wird angenommen, daß dem Linearisierer ein Zweitonsignal zugeführt wird. Im Prinzip wird ein durch Frequenzkomponenten 22 repräsentiertes Hochfrequenzsignal einem Leistungsverstärker 12 zugeführt. Der Verstärker 12 erzeugt aufgrund seiner nichtlinearen Ansprecheigenschaften zusätzliche Intermodulations-(IM-)Frequenzkomponenten 24. Die Signalkomponenten 22' entsprechen einer verstärkten Version der Signalkomponenten 22. Die Funktion des Linearisierers 10 ist, die Frequenzkomponenten 24 im wesentlichen zu beseitigen, wie später ausführlicher erläutert werden wird.
Der Linearisierer 10 enthält eine Signallöschschaltung 26, die an eine Fehlerlöschschaltung 28 angekoppelt ist. Die Signallöschschaltung 26 besitzt einen oberen Zweig, der einen Leistungsverstärker 12 enthält, und einen unteren Zweig, der das Eingangssignal des Linearisierers über ein Verzögerungselement 15 einem Eingangsport eines Addierers 16 zuführt. Der andere Eingangsport des Addierers 16 ist dafür konfiguriert, das von dem Leistungsverstärker 12 erzeugte Ausgangssignal über ein Dämpfungsglied 14 zu empfangen. Folglich liefert der Ausgangsport des Addierers 16 Signalkomponenten 24', die der gedämpften Version der Intermodulations-(IM-)Frequenzkomponenten 24 entsprechen. Der Zweck des Verzögerungselements 15 besteht darin, sicherzustellen, daß das dem Addierer 16 durch den unteren Zweig zugeführte Eingangssignal mit dem durch den oberen Zweig bereitgestellten Eingangssignal synchronisiert ist.
Die Fehlerlöschschaltung 28 enthält auch einen oberen Zweig, der dafür konfiguriert ist, das durch den Verstärker 12 erzeugte Ausgangssignal über ein Verzögerungselement 17 einem Addierer 20 zuzuführen. Der untere Zweig der Fehlerlöschschaltung 28 enthält einen Verstärker 18, der dafür konfiguriert ist, die gedämpften Intermodulationskomponenten 24' zu empfangen. Der Verstärker 18 erzeugt eine verstärkte Version des Signals 24', die im wesentlichen gleich der Intermodulationskomponente 24 ist. Folglich liefert der Ausgangsport des Addierers 20 Signalkomponenten 22' ohne die durch Verstärker verursachte Verzerrung. Der Zweck des Verzögerungselements 17 besteht darin, sicherzustellen, daß das durch den unteren Zweig bereitgestellte Signal mit dem in dem oberen Zweig bereitgestellten direkten Signal synchronisiert ist.
Der in 1a beschriebene Vorwärtskopplungs-Linearisierer hat einige Nachteile. Zum Beispiel kann er sich nicht an Signaländerungen anpassen. Für breitbandige Eingangssignale im Mikrowellenfrequenzbereich ist ferner die Einstellung der Verzögerung in den Verzögerungselementen 15 und 17 schwierig. Eine kleine Verzögerung-Fehlausrichtung kann zu starken Signalverzerrungen führen. Um eine Verzögerungsausrichtung zwischen dem oberen und unteren Zweig der beiden Löschschaltungen bereitzustellen, wurden bestimmte Linearisierer vorgeschlagen, die versuchen, das Signal während des Betriebs durch Versuch und Irrtum zu synchronisieren. Diese Linearisierer verwenden eine Verzögerungseinstellvorrichtung zur Erzielung der beabsichtigten Verzögerungsausrichtung. Der Versuch- und- Irrtum-Ansatz ergibt jedoch nur begrenzte Genauigkeit und kann zu einem unannehmbaren Ausgangssignalansprechverhalten führen.
Für Signale oder den Mikrowellenfrequenzbereich ist die von dem Leistungsverstärker 12 untergebrachte Bandbreite relativ klein. Verstärker, die eine große Bandbreite unterbringen, sind kostspielig. Somit ist Entzerrung für den Leistungsverstärker erforderlich, um die Betriebsbandbreite zu vergrößern, so daß der Frequenzgang des Leistungsverstärkers im wesentlichen flach ist. Die vorbekannten Vorwärtskopplungs-Linearisierer lenken alle durch Verzögerungsfehlausrichtung verursachten linearen Verzerrungen und die durch den Leistungsverstärker verursachten nichtlinearen Verzerrungen zu dem Hilfsverstärker in der Fehlerlöschschleife. Der Hilfsverstärker wird als Verstärker der Klasse A ausgelegt. Die durch den Hilfsverstärker selbst erzeugten Verzerrungen sind nicht behebbar. Somit ist ein hochgenauer Verstärker der Klasse A, der mit Hochleistungseingangssignalen fertig wird, in der Fehlerlöschschleife erforderlich, was kostspielig und schwierig zu entwerfen ist.
Somit wird ein Vorwärtskopplungs-Linearisierer benötigt, der eine effektive digitale Signalverarbeitungstechnik verwendet, die Verzögerungsausrichtung und Entzerrung zur Unterdrückung von Intermodulationskomponenten durch eine Anordnung bereitstellt, die sowohl effektiv als auch wirtschaftlich ist.
Im allgemeinen beschreibt die europäische Patentanmeldung EP-A-0675594 einen Vorwärtskopplungs-Verstärker mit verringerten Verzerrungen in Breitband. Genauer gesagt wird ein erstes Pilotsignal auf einem Eingangssignal überlagert, um dadurch das Signal als ein erstes Signal und ein zweites Signal an zwei Ziele zu verteilen. Das erste Signal wird über einen Entzerrer einem Hauptverstärker zu seiner Verstärkung zugeführt, dergestalt, daß ein zweites Pilotsignal mit dem verstärkten Signal gemischt wird, um ein Hauptverstärkungssignal zu erreichen. Zwischen dem zweiten Signal und dem Hauptverstärkungssignal wird eine Subtraktion ausgeführt, um ein Verzerrungssignal zu extrahieren, das einem Entzerrer für einen Hilfsverstärker zuzuführen ist, um so ein Hilfsverstärkungssignal zu produzieren. Zwischen dem Haupt- und dem Hilfsverstärkungssignal wird eine Subtraktion bewirkt, um ein Differenzsignal zu erhalten. Die Pilotsignale werden gemäß den Differenz-Ausgangssignalen detektiert. Die Entzerrer werden so gesteuert, daß die Pilotsignale auf einen Minimalwert gesetzt werden. Folglich wird ein linearer Verstärker erzielt, der ein stabiles Verstärkungssignal mit verringerten Verzerrungen in einem großen Band erzielt.
Kurzfassung der Erfindung
Gemäß einer Ausführungsform der Erfindung enthält ein Vorwärtskopplungs-Linearisierer eine Signallöschschaltung und eine Fehlerlöschschaltung. Die Signallöschschaltung enthält eine Abgriffsverzögerungsleitung, die das Eingangssignal um eine vorbestimmte Zeitverzögerung verzögern, um so mehrere verzögerte Versionen des Eingangssignals bereitzustellen. Jede verzögerte Version des Eingangssignals wird durch einen Abgriffskoeffizienten gewichtet. Die gewichteten Signale werden dann miteinander addiert und dem Leistungsverstärker zugeführt. Die Abgriffskoeffizienten werden so abgeleitet, daß die Signale, die sich durch den oberen und unteren Zweig der Signallöschschleife ausbreiten, synchronisiert sind und daß das Ausgangssignal des Leistungsverstärkers entzerrt ist.
Die Fehlerlöschschaltung enthält außerdem eine Abgriffsverzögerungsleitung, die das Fehlersignal für die Fehlerlöschschaltung um eine vorbestimmte Zeitverzögerung verzögert, um so mehrere verzögerte Versionen des Fehlerlösch-Eingangssignals bereitzustellen. Jede verzögerte Version des Fehlerlösch-Eingangssignals wird durch einen Abgriffskoeffizienten gewichtet. Die gewichteten Signale werden dann miteinander addiert und einem Hilfsverstärker zugeführt. Die Abgriffskoeffizienten in der Fehlerlöschschaltung werden so abgeleitet, daß die sich durch den oberen und unteren Zweig der Fehlerlöschschaltung ausbreitenden Signale synchronisiert sind.
Gemäß einer Ausführungsform der Erfindung werden die Abgriffskoeffizienten so abgeleitet, daß im wesentlichen keine Entzerrung für den Hilfsverstärker erzielt wird.
Kurze Beschreibung der Zeichnungen
Der als die Erfindung betrachtete Gegenstand wird insbesondere im Schlußteil der Beschreibung herausgestellt und distinkt beansprucht. Sowohl in bezug auf Organisation als auch in bezug auf Betriebsverfahren wird die Erfindung jedoch zusammen mit Merkmalen, Aufgaben und Vorteilen dieser am besten durch Bezugnahme auf die folgende ausführliche Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlich. Es zeigen:
1 einen vorbekannten analogen Vorwärtskopplungs-Linearisierer.
2 einen Vorwärtskopplungs-Linearisierer gemäß einer Ausführungsform der Erfindung.
3 ein Flußdiagramm der Schritte, die von einem digitalen Signalprozessor unternommen werden, der von dem in 2 dargestellten Vorwärtskopplungs-Linearisierer gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird.
4a-4d die Simulationsergebnisse der durch den Signalprozessor gemäß der vorliegenden Erfindung durchgeführten Berechnungen.
5a-5b die Simulationsergebnisse mit linearen Verzerrungen, aber ohne Verzögerungsfehlanpassungen.
6a-6b die Simulationsergebnisse ohne lineare Verzerrungen, aber mit Verzögerungsfehlanpassungen.
Ausführliche Beschreibung der Zeichnungen
2 zeigt einen Breitband-Leistungsverstärker-Vorwärtskopplungs-Linearisierer 60 gemäß einer Ausführungsform der Erfindung, obwohl der Schutzumfang der Erfindung in dieser Hinsicht nicht begrenzt ist.
Der Linearisierer 60 enthält eine Signallöschschaltung oder -schleife 86 und eine Fehlerlöschschleife oder -schaltung 88. Jede der Löschschaltungen 86 und 88 besitzt zwei Zweige. Somit enthält die Signallöschschaltung 86 einen ersten Signallöschzweig, der einen Verstärker 62 enthält, der dafür konfiguriert ist, über eine Abgriffsverzögerungsschaltung 120 ein Eingangssignal V_m zu empfangen. Das Eingangssignal V_m wird außerdem über den Signalverzweiger 122 und ein Verzögerungselement 124 zu einem zweiten Signallöschzweig umgelenkt.
Der Ausgangsport des Leistungsverstärkers 62 liefert ein Ausgangssignal V_a und ist über einen Verzweiger 90 an ein Dämpfungsglied 64 mit einem Dämpfungsfaktor r angekoppelt. Der Ausgangsport des Dämpfungsglieds 64 ist an einen Addierer 68 angekoppelt. Der andere Eingangsport des Addierers 68 ist dafür konfiguriert, über das Verzögerungselement 124 in dem zweiten Signallöschzweig das Eingangssignal V_m zu empfangen. Der Ausgangsport des Addierers 68 liefert ein Fehlersignal V_d an die Fehlerlöschschaltung 88.
Wie bereits in dem Abschnitt über den Stand der Technik erwähnt wurde, kann eine kleine Verzögerungsfehlanpassung zwischen dem Zeitpunkt, wenn das Signal V_m durch den ersten und den zweiten Zweig der Signallöschschleife dem Addierer 68 zugeführt wird, eine wesentliche Verschlechterung der Leistung des Linearisierers verursachen. Zu diesem Zweck wird die Abgriffsverzögerungsschaltung 120 verwendet, um gemäß einer Ausführungsform der Erfindung Verzögerungsausrichtung und Entzerrung bereitzustellen.
Die Verzögerungsschaltung 120 enthält mehrere Abgriffsverzögerungselemente 112, die dafür konfiguriert sind, eine vorbestimmte Verzögerung τ des Signals V_m bereitzustellen. Somit ist ein Eingangsport des Abgriffsverzögerungselements 112a dafür konfiguriert, das Eingangssignal V_m zu empfangen. Ein Ausgangsport des Abgriffsverzögerungselements 112a ist an einen Eingangsport des folgenden Abgriffsverzögerungselements 112b angekoppelt und so weiter. Wie später ausführlicher erläutert werden wird, hängt die Anzahl der Abgriffsverzögerungselemente u.a. von der Verzögerungsfehlanpassung τ_α ab, das heißt der Verzögerungsdifferenz zwischen dem oberen und dem unteren Zweig der Signallöschschaltung.
Die Verzögerungsschaltung 120 enthält außerdem mehrere Multiplizierer, wie zum Beispiel 92, 94 und 96, die dafür konfiguriert sind, das Signal V_m, eine erste verzögerte Version des Eingangssignals V_m, nachdem es durch das Verzögerungselement 112a verzögert wurde, und eine zweite verzögerte Version des Eingangssignals V_m, nachdem es durch das Verzögerungselement 112b verzögert wurde, und so weiter, zu empfangen. Jeder Multiplizierer ist dafür konfiguriert, Abgriffskoeffizienten α_i zu empfangen, wobei i der Index ist, der die Nummer des Abkürzverzögerungselements betrifft, das dem Multiplizierer eine verzögerte Version von V_m zuführt. Ein Ausgangsport der Multiplizierer 92, 94 und 96 ist an einen Addierer 130 angekoppelt. Der Ausgangsport des Addierers 130 ist seinerseits an einen Eingangsport des Leistungsverstärkers 62 angekoppelt.
Der Ausgangsport des Leistungsverstärkers 62 ist auch über den Signalverzweiger 90 an einen ersten Fehlerlöschzweig des Linearisierers 60 angekoppelt. Der erste Fehlerlöschzweig enthält ein Verzögerungselement 132 und einen Fehlerlöschaddierer 74, der dafür ausgelegt ist, an einem seiner Eingangsports eine verzögerte Version des Signals V_a zu empfangen. Der zweite Fehlerlöschzweig des Linearisierers 60 enthält eine Abgriffsverzögerungsschaltung 134, die dafür konfiguriert ist, an ihrem Eingangsport das Fehlersignal V_d zu empfangen. Der Ausgangsport der Abgriffsverzögerungsschaltung 134 ist an einen Eingangsport eines Hilfsverstärkers 72 angekoppelt. Der Ausgangsport des Hilfsverstärkers 72 ist an den anderen Eingangsport des Addierers 74 angekoppelt. Gemäß einer Ausführungsform der Erfindung liefert der Ausgangsport des Addierers 74 das Ausgangssignal des Linearisierers 60.
Die Verzögerungsschaltung 134 enthält außerdem mehrere Multiplizierer, wie zum Beispiel 98, 102 und 104, die dafür konfiguriert sind, das Fehlersignal V_d, eine erste verzögerte Version des Eingangssignals V_d, nachdem es durch das Verzögerungselement 108a verzögert wurde, und eine zweite verzögerte Version des Eingangssignals V_d, nachdem es durch das Verzögerungselement 108b verzögert wurde, zu empfangen. Jeder Multiplizierer ist dafür konfiguriert, einen Abgriffskoeffizienten β_i zu empfangen, wobei i der Index ist, der die Nummer des Abgriffsverzögerungselements betrifft, das dem Multiplizierer eine verzögerte Version von V_d zuführt. Ein Ausgangsport der Multiplizierer 98, 102 und 104 ist an einen Addierer 70 angekoppelt. Der Ausgangsport des Addierers 70 ist seinerseits an den Eingangsport des Hilfsverstärkers 72 angekoppelt.
Ein digitaler Signalprozessor 76 ist dafür konfiguriert, das Eingangssignal, V_m, das Fehlersignal, V_d, und das Ausgangssignal V_o zu empfangen. Der in 2b dargestellte digitale Signalprozessor enthält gemäß einer Ausführungsform der Erfindung eine Abwärtsumsetzerschaltung 84, die dafür konfiguriert ist, den Frequenzbereich der Signale V_m, V_d und V_o in den Basisband-Frequenzbereich umzusetzen, obwohl der Schutzumfang der Erfindung in dieser Hinsicht nicht begrenzt ist. Zum Beispiel versetzt eine separate Abwärtsumsetzerschaltung gemäß einer weiteren Ausführungsform der Erfindung zuerst die Frequenzen in den Basisbandbereich und führt das abwärtsumgesetzte Signal dann dem digitalen Signalprozessor 76 zu.
Der Ausgangsport der Abwärtsumsetzerschaltung 84 ist über einen Analog/Digital-Umsetzer 92 an eine digitale Signalverarbeitungsschaltung 80 angekoppelt. Die Signalverarbeitungsschaltung 80 ist dafür konfiguriert, die notwendigen Berechnungen zur Erzeugung der Abgriffskoeffizienten α_i und β_i durchzuführen und diese über Multiplexer 140 und 142 jeweils den Abgriffsverzögerungsschaltungen 120 und 134 zuzuführen.
Wie später ausführlicher erläutert werden wird, gewährt die Anordnung der Abgriffsverzögerungsschaltung 120 gleichzeitig eine Verzögerungsausrichtung und Entzerrung in der Signallöschschaltung. Weiterhin gewährt die Anordnung der Abgriffsverzögerungsschaltung 134 eine Verzögerungsausrichtung in der Fehlerlöschschaltung.
Das Ausgangssignal des Addierers 130 kann folgendermaßen geschrieben werden:
dabei ist L die Anzahl der Abgriffsverzögerungselemente 112, α_i sind Abgriffskoeffizienten, 1/T ist die durch die Fähigkeiten des digitalen Signalprozessors 76 bestimmte Abtastrate, τ ist die Abgriffsverzögerung für jedes Abgriffsverzögerungselement 112. Gemäß einer Ausführungsform der Erfindung wird die Abgriffsverzögerung so gewählt, daß sie umgekehrt proportional zu der Eingangssignalbandbreite ist, um Entzerrung zu erzielen. Es wird angemerkt, daß T für breitbandige Eingangssignale V_m wesentlich größer als τ ist. Gemäß einer Ausführungsform der Erfindung empfängt der digitale Signalprozessor 76 somit L + 1 Abtastwerte von V_m zu den Zeitpunkten t = kT – iτ, mit i = 0, 1, .... , L bei jeder Abtastung. Die digitale Signalverarbeitungsschaltung 80 verwendet einen LMS-Algorithmus (least mean square) zur Berechnung der Abgriffskoeffizienten α_i auf der Basis der folgenden rekursiven Gleichung: αi(k·l) = αi(k) – μα(kT)V.m (kT – iτ), i = 0, 1, ... L, (2)dabei ist μ_α die Schrittgröße für den Algorithmus und V^. _m ist das komplexe Konjugat des Eingangssignals V_m. Es wird angemerkt, daß die Koeffizienten α_i so abgeleitet werden, daß das Fehlersignal V_d(kT) im wesentlichen keine Korrelation mit Eingangssignal und seinen verzögerten Versionen, V_m(kT – iτ) für I = 0, 1, ... , L aufweist. Wie später ausführlicher erläutert werden wird, gewährt die Lösung von Gleichung (2) gemäß einem Least-Mean-Square-Algorithmus gleichzeitig sowohl Verzögerungsausrichtung als auch Entzerrung.
Somit kann die konvergierte Lösung α_i von Gleichung (2) in zwei Komponenten entfaltet werden, wobei die erste als α_d,i und die zweite als Komponenten α_e,i bezeichnet wird, wobei α_d,i die gewünschten Abgriffskoeffizienten sind, wenn der Leistungsverstärker 62 keine Entzerrung erfordert, und die Komponenten α_e,i die gewünschten Abgriffskoeffizienten sind, wenn keine Verzögerungsfehlausrichtung zwischen den beiden Zweigen der Signallöschschaltung 86 besteht. Außerdem wird angenommen, daß die Verzögerungsdifferenz zwischen den beiden Zweigen τ_α beträgt, wenn Verzögerungsausrichtung erforderlich ist.
Deshalb ist die Absicht, die Abgriffskoeffizienten α_d,i einzustellen, um in einem Zweig, der von dem verschieden ist, der eine zusätzliche Verzögerung τ_α erzeugt, eine Verzögerung τ_α einzuführen, wodurch die existierende Verzögerung zwischen den beiden Zweigen kompensiert wird. Deshalb wird gewünscht, daß die Impulsantwort des Verzögerungsabgriffselements δ(t + τ_α) ist, wobei δ(.) eine Impulsfunktion ist. Der Frequenzgang von δ(t + τ_α) ist e^-j2πfrα, wobei f die Frequenz bedeutet. Da alle betrachteten Signale bandbegrenzte Signale sind, kann der Frequenzgang durch ein Fenster abgeschnitten werden, ohne die Leistungsfähigkeit der Abgriffsverzögerungsleitung zu beeinflussen. Der abgeschnittene Frequenzgang kann als e^-j2πfrαΠ(f/f_c) geschrieben werden, wobei f_c die Bandbreite der Signale und Π(.) eine rechteckige Kastenfunktion ist, definiert als Π(x) = 1 für |x|<1/2 und Π(x) = 0 andernfalls. Die inverse Fouriertransformation von Π(f/f_c) ist gleich (1/τ)Sinc(1/τ), wobei τ als τ = 1/f_c definiert ist, wobei es sich um den Abgriffsverzögerungsbetrag in jedem Abgriffsverzögerungselement 112 handelt, und sinc(x) = (sinπx)/πx. Deshalb ist die inverse Fouriertransformation von e^-j2πfrαΠ(f/f_c) gleich (1/τ)Sinc((t + τ_α)/τ), was nach Abtastung proportional zu Sinc((i + τ_α/τ) ist. Unter der Voraussetzung, daß der Leistungsverstärker 62 keine Entzerrung erfordert, werden die optimalen Abgriffskoeffizienten für eine Verzögerungsausrichtung somit gegeben durch αd>i = Sinc(i + τα/τ), i = –∞, ... , ∞, (3)wobei τ_α die Verzögerungsdifferenz zwischen dem oberen und unteren Zweig der Signallöschschaltung ist. Die optimalen Abgriffskoeffizienten α_e,i für Entzerrung ohne Verzögerungsfehlausrichtung wird durch die Kenngrößen und den Betriebsbereich des Leistungsverstärkers 62 bestimmt. Die insgesamten Abgriffskoeffizienten für die Verzögerungsschaltung 120 werden als Faltung von α_d,i und α_e,i erhalten.
Die Anzahl der Abgriffsverzögerungselemente 112 richtet sich u.a. nach dem Verhältnis von τ_α/τ. Wenn diese Verhältnis einer ganzen Zahl nahe kommt, konvergiert somit α_d,i schnell auf null mit zunehmendem |i|. Somit kann α_i durch ein kleines Fenster abgeschnitten werden und nur eine kleine Anzahl von Abgriffen verwenden.
Die Lösung für die Fehlerlöschschaltung 88 wird im folgenden beschrieben. Das von der Abgriffsverzögerungsschaltung 134 in der Fehlerlöschschaltung 88 bereitgestellte Signal V_d kann folgendermaßen geschrieben werden:
wobei M Verzögerungselemente 108 in der Abgriffsverzögerungsschaltung verwendet werden und β_i der entsprechende Abgriffskoeffizient ist, der mit jedem Verzögerungselement 108 assoziiert ist. Bei jeder Abtastung werden M + 1 Abtastwerte von V_d bei t = kT – iτ, i = 0, 1, ... M genommen.
Gemäß einer Ausführungsform der Erfindung leitet wie oben in bezug auf die Signallöschschleife leitet der digitale Signalprozessor Abgriffskoeffizienten β_i dergestalt ab, daß das Fehlersignal V_d(kT) mit dem Eingangssignal V_m(kT) unkorreliert bleibt. Damit das Ausgangssignal V_o(kT) des Linearisierers 60 voll mit dem Eingangssignal V_m(kT) korreliert wird, steuert der digitale Signalprozessor 76 die Abgriffskoeffizienten β_i in der Fehlerlöschschaltung 88 so, daß das Ausgangssignal V_o(kT) im wesentlichen mit dem Fehlersignal V_d(kT) unkorreliert ist. Zu diesem Zweck bewirkt ein herkömmlicher Least-Mean-Square-Algorithmus für die Fehlerlöschschaltung 88, daß das Ausgangssignal V_o(kT) nicht nur mit V_d(kT) unkorreliert ist, sondern auch mit jedem Fehlerabtastwert V_d(kT), V_d(kT + τ), ... , V_d(kT + Mτ). Diese Lösung ist möglicherweise jedoch für bestimmte Entwurfsspezifikationen nicht akzeptabel, weil nicht nur das Fehlersignal im wesentlichen gelöscht wird, sondern auch ein Teil des unverzerrten Signals gelöscht wird. Es wird angemerkt, daß der für die Signallöschschleife verwendete Least-Mean-Square-Algorithmus auch bewirkt, daß das Fehlersignal V_d(kT) mit V_m(kT – iτ) für i = 0, 1, ... L unkorreliert wird. Diese Lösung verschlechtert die Leistungsfähigkeit des Linearisierers 60 jedoch nicht.
Damit V_o(kT) nur mit V_d(kT) unkorreliert und die Verzögerungsfehlausrichtung zwischen dem oberen und unteren Zweig der Fehlerlöschschaltung immer noch ausgerichtet wird, verwendet der digitale Signalprozessor 76 gemäß einer Ausführungsform der Erfindung eine Version eines Least-Mean-Square-Algorithmus mit Nebenbedingungen, obwohl der Schutzumfang in dieser Hinsicht nicht eingeschränkt ist. Somit verwendet der Least-Mean-Square-Algorithmus eine Nebenbedingung dergestalt, daß die Abgriffskoeffizienten β_i nur in der Teilmenge aktualisiert werden können, in der β_i die Form als
annimmt, wobei die Variable t die Verzögerungseinstellung repräsentiert und c eine komplexe Variable ist. Gemäß einer Ausführungsform der Erfindung gewährt Gleichung (5) somit Verzögerungsausrichtung zwischen den beiden Zweigen der Fehlerlöschschaltung, ohne unverzerrte Signale zu löschen. Es wird angemerkt, daß ein Least-Mean-Sauare-Algorithmus, der eine in Gleichung (5) spezifizierte Nebenbedingung verwendet, keine Entzerrung gewährt. Im Gegensatz zu dem Leistungsverstärker 62 ist der Hilfsverstärker 72 jedoch dafür ausgelegt, wegen der relativ niedrigen Leistung von V_d ohne die Notwendigkeit von Entzerrung akzeptabel arbeiten zu können.
Außerdem wird angemerkt, daß Gleichung (5) nahelegt, daß drei Freiheitgrade in bezug auf die Variable C_r, c_p t, existieren, die verwendet werden können, um die Koeffizienten β_i zu aktualisieren, wobei C_r, c_i der Real- bzw. der Imaginärteil der komplexen Variablen c in Gleichung (5) sind. Die durch einen Least-Mean-Square-Algorithmus gemessenen Koeffizientenaktualisierungen lauten p(k) = μβVo(kT)[Vd(kT)Vd(kT – τ) ... Vd(kT – Mτ)]. (6)wobei p(k) eine Vektoraktualisierung und μ_β die von dem Least-Mean-Square-Algorithmus verwendete Schrittgröße ist. Gemäß einer Ausführungsform der Erfindung werden somit, um die Lösungen auf der Basis der in Gleichung (5) spezifizierten Nebenbedingung zu bestimmen die Least-Mean-Square-Koeffizientenaktualisierungen in Gleichung (6) vor dem Aktualisieren der Abgriffskoeffizienten β_i in Gleichung (5) definierte Teilmenge projiziert. Die Lösung mit Nebenbedingung kann folgendermaßen ausgedrückt werden:
Man nehme an, daß Δw(k) für eine Variable w als [Δc_r (k), Δc _i(k), Δt(k)]^T definiert ist und gegeben wird durch
wobei (·)⁺ die Pseudoinverse bedeutet,
Somit ist die Pseudoinverse anwendende Matrix in Gleichung (9) [∂β(k)/∂w] eine (2M + 2) × 8-Matrix und kann folgendermaßen expandiert werden:
3 zeigt ein Flußdiagramm der durch die digitale Signalverarbeitungsschaltung 80 gemäß einer Ausführungsform der Erfindung ausgeführten Schritte, obwohl der Schutzumfang der Erfindung in dieser Hinsicht nicht begrenzt ist. Im Schritt 200 initialisiert die Verarbeitungsschaltung 80 die Werte von α_i(0), β_i(0), c(0) und t(0). Im Schritt 210 erhält die Verarbeitungschaltung 80 die nächsten verfügbaren Basisband-Eingangssignale V_m und das Fehlersignal V_d.
Im Schritt 212 verwendet die Verarbeitungsschaltung 80 einen Least-Mean-Square-Algorithmus zum Verfolgen der Abgriffskoeffizienten α_i wie gemäß Gleichung (2) erläutert. Im Schritt 214 werden die Aktualisierungswerte der Abgriffskoeffiziente α_i an die Verzögerungsschaltung 120 angelegt. Der Least-Mean-Square-Algorithmus setzt seine Schätzung durch eine unendliche Schleife von Schritten 210, 212 und 214 fort, um die Variation der Eingangssignalstatistiken und andere Umgebungsfaktoren zu verfolgen.
Gleichzeitig bestimmt die Verarbeitungsschaltung 80 im Schritt 216, ob der Wert der Abgriffskoeffizienten α stabilisiert wurde. Im Schritt 218 erhält die Verarbeitungsschaltung 80 dann Abgriffskoeffizienten β_i für die Verzögerungsschaltung 134 durch Erhalten des nächsten verfügbaren Basisbandwerts von V_d bzw. V_o. Im Schritt 220 berechnet die Verarbeitungsschaltung 80 die aktualisierten Werte p(k) gemäß Gleichung (6). Im Schritt 222 bestimmt die Verarbeitungsschaltung, ob die Verzögerungseinstellvariable, die die Verzögerungsdifferenz zwischen dem oberen und unteren Zweig der Fehlerlöschschaltung 88 repräsentiert, stabilisiert worden ist. Wenn nicht, geht die digitale Signalverarbeitungsschaltung 80 zum Schritt 224 über und berechnet Δw in Gleichung (9). Danach geht die Verarbeitungsschaltung 80 zum Schritt 228 über, um β in Gleichung (8) zu aktualisieren und die aktualisierten Abgriffskoeffizienten an die Verzögerungsschaltung 134 anzulegen. Wenn im Schritt 222 die Verarbeitungsschaltung 80 jedoch bestimmt, daß der Parameter t stabilisiert wurde, geht die Verarbeitungsschaltung 80 zum Schritt 226 über und berechnet Δw in Gleichung (9) mit der Bedingung Δt = 0. Es wird angemerkt, daß die dritte Spalte der Matrix 10 auf null gesetzt wird, was zu einer einfachen Berechnung führt. Danach geht die Verarbeitungsschaltung wie oben beschrieben zum Schritt 228 über. Wieder bilden die Schritte 218 bis 228 eine unendliche Schleife zum Verfolgen der Variation der Eingangssignalstatistiken und anderer Umgebungsfaktoren.
Gemäß einer Ausführungsform der Erfindung gewährt die Verarbeitungsschaltung 80 somit sowohl Entzerrung als auch Verzögerungseinstellung in der Signallöschschaltung und gewährt Verzögerungseinstellung in der Fehlerlöschschaltung. Wie mit Bezug auf in 4 bis 6 dargestellte Simulationsergebnisse besprochen, gewährt der Linearisierer 60 ein bemerkenswertes Ansprechverhalten.
4(a) bis 4(d) zeigen Simulationsergebnisse des Linearisierers 60 gemäß einer Ausführungsform der Erfindung wie oben beschrieben. Für diese Simulation besteht das Eingangssignal aus acht Tönen mit der Amplitude eins, die in einem Abstand von 300 kHz nacheinander liegen. Die Mittenfrequenz beträgt 900 MHz. Es wird angenommen, daß Temperatur und andere Umgebungsfaktoren konstant sind. Das in der Simulation verwendete Leistungsverstärkermodell enthält sowohl lineare als auch nicht lineare Verzerrungen und kann durch ein Polynom beschrieben werden,
wobei τ auf den Kehrwert der Signalbandbreite gesetzt wird. Für beide Löschschaltungen wird eine Verzögerungsfehlausrichtung von τ/3 angenommen. Ferner verwendet jede Verzögerungsschaltung 120 und 134 sieben Abgriffsverzögerungselemente.
4(a)-4(d) zeigen die Leistungsfähigkeit des Systems gemäß einer Ausführungsform der Erfindung. 5(a)-5(b) zeigen die Leistungsfähigkeit eines äquivalenten Algorithmus, bei dem die Abgriffsverzögerungsschaltung durch einen Einzelabgriffs-Vektormodulator ersetzt wird, und mit der Annahme, daß keine Verzögerungsfehlanpassungen zwischen dem oberen und unteren Zweig beider Löschschaltungen bestehen. 6(a) und 6(d) zeigen die Leistungsfähigkeit eines äquivalenten Algorithmus, bei dem die Abgriffsverzögerungsschaltung durch einen Einzelabgriffs-Vektormodulator ersetzt wird, und mit der Annahme, daß keine Verzerrungen bestehen aber Verzögerungsfehlanpassungen zwischen dem oberen und unteren Zweig beider Löschschaltungen bestehen.
Es wird angemerkt, daß es gemäß den Prinzipien der vorliegenden Erfindung möglich ist, die Leistung von durch den Hilfsverstärker geleiteten Verzerrungssignalen zu verringern und Verzögerungsfehlausrichtungen zu korregieren.
Obwohl nur bestimmte Merkmale der Erfindung hier dargestellt und beschrieben wurden, werden nun Fachleuten viele Modifikationen, Änderungen oder Äquivalente einfallen. Es versteht sich deshalb, daß die angefügten Ansprüche alle solchen Modifikationen und Änderungen, die in den Schutzumfang der Erfindung fallen, der in den Ansprüchen definiert wird, abdecken.

Claims

Vorwärtskopplungs-Linearisierer (60) zum Verstärken eines Eingangssignals mit einer Signallöschschaltung (86) mit einem ersten Signallöschzweig und einem zweiten Signallöschzweig, gekennzeichnet durch: eine Signallöschverzögerungsschaltung (120) in dem ersten Signallöschzweig, die dafür konfiguriert ist, das Eingangssignal zu empfangen, wobei die Verzögerungsschaltung mehrere in Reihe geschaltete Abgriffverzögerungselemente aufweist, wobei jedes der Abgriffsverzögerungselemente eine verzögerte Version des Eingangssignals bereitstellt, wobei die Verzögerungsschaltung ferner mehrere Abgriffskoeffizientenmultiplizierer umfaßt, die jeweils an ein entsprechendes Abgriffsverzögerungselement angekoppelt sind, um so eine entsprechende der verzögerten Versionen des Eingangssignals zu empfangen und jede der verzögerten Versionen des Eingangssignals mit einem entsprechenden Abgriffskoeffizienten zu multiplizieren, wobei die Verzögerungsschaltung ferner einen an einen Ausgangsport jedes der Multiplizierer angekoppelten Verzögerungsschaltungsaddierer umfaßt, um so durch die Multiplizierer bereitgestellte Ausgangssignale zu addieren; einen in dem ersten Signallöschzweig bereitgestellten ersten Verstärker (62), wobei der Verstärker dafür konfiguriert ist, ein für Verstärkung bestimmtes Ausgangssignal des Verzögerungsschaltungsaddierers zu empfangen; einen Signallöschaddierer (68) der über ein Dämpfungsglied (64) an einen Ausgangsport des ersten Verstärkers (62) angekoppelt ist und über den zweiten Signallöschzweig an das Eingangssignal angekoppelt ist, um so ein Fehlersignal zu liefern; eine Fehlerlöschschaltung (88) mit einem ersten Fehlerlöschzweig und einem zweiten Fehlerlöschzweig; eine Fehlerlöschverzögerungsschaltung (134) mit mehreren in Reihe geschalteten Abgriffsverzögerungselementen, wobei jedes der Abgriffsverzögerungselemente eine verzögerte Version des Fehlersignals bereitstellt, wobei die Verzögerungsschaltung ferner mehrere Abgriffskoeffizientenmultiplizierer umfaßt, die jeweils an ein entsprechendes Abgriffsverzögerungselement angekoppelt sind, um so jede der verzögerten Versionen des Fehlersignals mit einem Abgriffskoeffizienten zu multiplizieren, wobei die Verzögerungsschaltung ferner einen an einen Ausgangsport jedes der Multiplizierer angekoppelten Verzögerungsschaltungsaddierer (70) umfaßt; einen in dem ersten Fehlerlöschzweig vorgesehenen zweiten Verstärker (72), wobei der Verstärker dafür konfiguriert ist, ein durch den Verzögerungsschaltungsaddierer bereitgestelltes Ausgangssignal zu empfangen; einen Fehlerlöschaddierer (74) in dem ersten Fehlerlöschzweig, wobei der Fehlerlöschaddierer (74) dafür konfiguriert ist, das durch den zweiten Verstärker (72) bereitgestellte Ausgangssignal zu empfangen; und außerdem zum Empfangen des Ausgangssignals des Signallöschaddierers (68); Bereitstellen des letztendlichen Linearisierungsausgangssignals; und einen digitalen Signalprozessor (76), der dafür konfiguriert ist, die Signallöschverzögerungseinstellkoeffizienten α_i den Abgriffskoeffizientenmultiplizierern und Fehlersignallöschverzögerungseinstellkoeffizienten β_i den Abgriffskoeffizientenmultiplizierern zuzuführen, dergestalt, daß die Verzögerung in dem oberen und dem unteren Zweig beider Löschschaltungen im wesentlichen ausge richtet ist und das Ausgangssignal des ersten Verstärkers im wesentlichen entzerrt wird.
Vorwärtskopplungs-Linearisierer nach Anspruch 1, wobei der digitale Signalprozessor einen Least-Mean-Square-Kalkulator umfaßt, der die Verzögerungseinstellkoeffizienten für die Signallöschverzögerungsschaltung durch Verwendung eines Least-Mean-Square-Algorithmus berechnet.
Vorwärtskopplungs-Linearisierer nach Anspruch 2, wobei die Verzögerungselemente in der Signallöschverzögerungsschaltung eine Verzögerung bereitstellen, die im wesentlichen gleich dem Kehrwert der Bandbreite des Eingangssignals ist.
Vorwärtskopplungs-Linearisierer nach Anspruch 3, ferner mit einem Dämpfungsglied, das an den ersten Verstärker angekoppelt ist und dafür konfiguriert ist, die durch den ersten Verstärker bereitgestellten verstärkten Signale zu empfangen und die Signale zu dämpfen, um so dem Signallöschaddierer eine gedämpfte Version der verstärkten Signale zuzuführen.
Vorwärtskopplungs-Linearisierer nach Anspruch 1, wobei der digitale Signalprozessor einen Least-Mean-Square-Kalkulator umfaßt, der die Einstellungskoeffizientensignale β_i für die Fehlerlöschverzögerungsschaltung durch Verwendung eines eingeschränkten Least-Mean-Square-Algorithmus berechnet.
Vorwärtskopplungs-Linearisierer nach Anspruch 5, wobei der Least-Mean-Square-Kalkulator einen eingeschränkten Least-Mean-Square-Algorithmus verwendet, indem Least-Mean-Square-Koeffizientenaktualisierungen p(k) = μβVo(kT)[Vd(kT)Vd(kT – τ)...Vd(kT – Mτ)]* auf eine Teilmenge von β_i projiziert werden, die als eine sinc-Funktion der Form
definiert ist, wobei p(k) eine Vektoraktualisierung ist, μ_β die von dem Least-Mean-Square-Kalkulator verwendete Schrittgröße ist, V_o ein das Ausgangssignal des Linearisierers repräsentieren der Signalabtastwert ist, V_d ein das Fehlersignal repräsentierender Signalabtastwert ist, M die Anzahl der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, τ eine Verzögerung jedes der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, 1/T die Abtastrate der Signale ist, die Variable t eine Verzögerungseinstellung in der Fehlerlöschschaltung repräsentiert und c eine komplexe Skalierungsvariable ist.
Integrierte Schaltung mit einem Vorwärtskopplungs-Linearisierer nach Anspruch 1.
Vorwärtskopplungs-Linearisierer (60) zum Verstärken eines Eingangssignals durch einen Leistungsverstärker, wobei der Linearisierer eine Signallöschschaltung aufweist, mit einer Signallöschverzögerungsschaltung (120) in der Signallöschschaltung (86), gekennzeichnet durch: mehrere Abgriffsverzögerungselemente (112a, 112b), die an das Eingangssignal angekoppelt und in Reihe geschaltet sind, dergestalt, daß jedes der Abgriffsverzögerungselemente eine verzögerte Version des Eingangssignals bereitstellt; mehrere Abgriffskoeffizientenmultiplizierer (92, 94, 96), die jeweils an ein entsprechendes Abgriffsverzögerungselement angekoppelt sind, um so eine entsprechende der verzögerten Versionen des Eingangssignals zu empfangen und jede der verzögerten Versionen des Eingangssignals mit einem entsprechenden Abgriffskoeffizienten zu multiplizieren; einen Verzögerungsschaltungsaddierer (130), der an einen Ausgangsport jedes der Multiplizierer angekoppelt ist, um so durch jeden der Multiplizierer bereitgestellte Ausgangssignale zu addieren und dem Leistungsverstärker ein summiertes Signal zuzuführen.
Vorwärtskopplungs-Linearisierer (60) zum Verstärken eines Eingangssignals durch einen Leistungsverstärker, wobei der Linearisierer eine Signallöschschaltung, die ein Fehlersignal erzeugt, und eine Fehlerlöschschaltung mit einem auf das Fehlersignal ansprechenden Hilfsverstärker aufweist, mit einer Fehlerlöschverzögerungsschaltung (134) in der Fehlerlöschschaltung (88), gekennzeichnet durch: mehrere Abgriffsverzögerungselemente (108a, 108b), die an das Fehlersignal angekoppelt und in Reihe geschaltet sind, dergestalt, daß jedes der Abgriffsverzögerungselemente eine verzögerte Version des Fehlersignals bereitstellt; mehrere Abgriffskoeffizientenmultiplizierer (98, 102, 104), die jeweils an ein entsprechendes Abgriffsverzögerungselement angekoppelt sind, um so jede der verzögerten Versionen des Fehlersignals mit einem Abgriffskoeffizienten zu multiplizieren; einen Verzögerungsschaltungsaddierer (70), der an einen Ausgangsport jedes der Multiplizierer angekoppelt ist, um dem Hilfsverstärker ein summiertes Signal zuzuführen.
Fehlerlöschverzögerungsschaltung nach Anspruch 9, wobei die Abgriffskoeffizienten β_i gemäß einem eingeschränkten Least-Square-Algorithmus berechnet werden, dergestalt, daß die Least-Mean-Square-Koeffizientenaktualisierungen p(k) = μβVo(kT)[Vd(kT)Vd(kT – τ)...Vd(kT – Mτ)]* auf eine Teilmenge von β_i projiziert werden, die als eine sinc-Funktion der Form
definiert ist, wobei p(k) eine Vektoraktualisierung ist, μ_β die von dem Least-Mean-Square-Kalkulator verwendete Schrittgröße ist, V_o ein das Ausgangssignal des Linearisierers repräsentieren der Signalabtastwert ist, V_d ein das Fehlersignal repräsentierender Signalabtastwert ist, M die Anzahl der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, τ eine Verzögerung jedes der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, 1/T die Abtastrate der Signale ist, die Variable t eine Verzögerungseinstellung in der Fehlerlöschschaltung repräsentiert und c eine komplexe Variable ist.
Schaltung nach Anspruch 8 oder 9, wobei die Verzögerung der Abgriffsverzögerungselemente umgekehrt proportional zu der Bandbreite des Eingangssignals ist.
Schaltung nach Anspruch 11, wobei die Signallöschschleife einen oberen Zweig zum Führen des Eingangssignals durch die Verzögerungsschaltung und den Leistungsverstärker zu einem Signallöschaddierer und einen unteren Zweig zum Führen des Eingangssignals zu dem Signallöschaddierer umfaßt, wobei das Eingangssignal innerhalb einer Verzögerungsperiode, die als Verzögerungsfehlausrichtung definiert wird, an dem Signallöschaddierer ankommt.
Schaltung nach Anspruch 8 oder 9, wobei die Abgriffskoeffizienten durch einen digitalen Signalprozessor erzeugt werden.
Schaltung nach Anspruch 13, wobei der digitale Signalprozessor die Abgriffskoeffizienten gemäß einem Least-Square-Algorithmus berechnet.
Verfahren zur Verwendung in einem Vorwärtskopplungs-Linearisierer (60) zum Verstärken eines Eingangssignals durch einen Leistungsverstärker, wobei der Linearisierer eine Signallöschschaltung, die ein Fehlersignal erzeugt, und eine Fehlerlöschschaltung mit einem auf das Fehlersignal ansprechenden Hilfsverstärker aufweist, wobei das Verfahren zum Linearisieren des Verstärkers durch die folgenden Schritte gekennzeichnet ist: Bereitstellen (120) mehrerer verzögerter Versionen des Eingangssignals; Multiplizieren (92, 94, 96) jeder der verzögerten Versionen des Eingangssignals mit einem entsprechenden Signallösch-Abgriffskoeffizienten; Addieren (130), der aus dem Multiplikationsschritt erzeugten Signale, um so dem Leistungsverstärker ein summiertes Signal zuzuführen; Bereitstellen (134) mehrerer verzögerter Versionen des Fehlersignals; Multiplizieren (98, 102, 104) jeder der verzögerten Versionen des Fehlersignals mit einem Abgriffskoeffizienten; und Addieren (70) der multiplizierten Fehlersignale, um so dem Hilfsverstärker ein summiertes Signal zuzuführen.
Verfahren nach Anspruch 15, ferner mit den folgenden Schritten: Führen des Fehlersignals zu einem Fehlerlöschaddierer durch einen unteren Zweig der Fehlerlöschschaltung und Führen eines Ausgangssignals des Leistungsverstärkers zu dem Fehlerlöschaddierer durch einen oberen Zweig der Fehlerlöschschaltung, wobei die Signale innerhalb einer Verzögerungsperiode, die als Verzögerungsfehlausrichtung definiert wird, an dem Fehlerlöschaddierer ankommen.
Verfahren nach Anspruch 15, wobei die Verzögerung der Abgriffsverzögerungselemente umgekehrt proportional zu der Bandbreite des Eingangssignals ist.
Verfahren nach Anspruch 15, ferner mit dem Schritt des Erzeugens der Abgriffskoeffizienten durch einen digitalen Signalprozessor.
Verfahren nach Anspruch 18, wobei der digitale Signalprozessor die Abgriffskoeffizienten gemäß einem Least-Square-Algorithmus berechnet.
Verfahren nach Anspruch 19, ferner mit dem Schritt des Berechnens der Abgriffskoeffizienten β_i gemäß einem eingeschränkten Least-Square-Algorithmus dergestalt, daß Least-Mean-Square-Koeffizientenaktualisierungen p(k) = μβVo(kT)[Vd(kT)Vd(kT – τ)...Vd(kT – Mτ)]* auf eine Teilmenge von β_i projiziert werden, die als sinc-Funktion in der Form
definiert ist, wobei p(k) eine Vektoraktualisierung ist, μ_β die von dem Least-Mean-Square-Kalkulator verwendete Schrittgröße ist, V_o ein das Ausgangssignal des Linearisierers repräsentieren der Signalabtastwert ist, V_d ein das Fehlersignal repräsentierender Signalabtastwert ist, M die Anzahl der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, τ eine Verzögerung jedes der Abgriffsverzögerungselemente in der Fehlerlöschverzögerungsschaltung ist, 1/T die Abtastrate der Signale ist, die Variable t eine Verzögerungseinstellung in der Fehlerlöschschaltung repräsentiert und c eine komplexe Variable ist.