DE69900463T2 - Gesicherte integrierte schaltungsanordnung durch verringerung der elektrischen charakeristiken - Google Patents

Gesicherte integrierte schaltungsanordnung durch verringerung der elektrischen charakeristiken

Info

Publication number
DE69900463T2
DE69900463T2 DE69900463T DE69900463T DE69900463T2 DE 69900463 T2 DE69900463 T2 DE 69900463T2 DE 69900463 T DE69900463 T DE 69900463T DE 69900463 T DE69900463 T DE 69900463T DE 69900463 T2 DE69900463 T2 DE 69900463T2
Authority
DE
Germany
Prior art keywords
integrated circuit
zone
connection
inductance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69900463T
Other languages
English (en)
Other versions
DE69900463D1 (de
Inventor
Beatrice Bonvalot
Robert Leydier
Eric Servel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales DIS France SA
Original Assignee
Schlumberger Systemes SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9522595&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69900463(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Schlumberger Systemes SA filed Critical Schlumberger Systemes SA
Application granted granted Critical
Publication of DE69900463D1 publication Critical patent/DE69900463D1/de
Publication of DE69900463T2 publication Critical patent/DE69900463T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Description

  • Die Erfindung betrifft Vorrichtungen mit integriertem Schaltkreis, die dazu bestimmt sind, in tragbare Objekte mit Speicher der Art Chipkarte eingebaut zu werden, und insbesondere in derartige Objekte im Kartenformat.
  • Karten mit Speicher werden im allgemeinen in Anwendungen eingesetzt, bei denen die Sicherheit der Speicherung und der Verarbeitung von vertraulichen Informationen wesentlich ist. Diese Karten sind insbesondere für Anwendungen im Bereich der Gesundheit, für Anwendungen für gebührenpflichtige Fernsehkanäle oder auch für Anwendungen des sogenannten elektronischen Geldbeutels bestimmt.
  • Sie bestehen aus einem Kartenkörper aus Plastik, in den eine Vorrichtung mit integriertem Schaltkreis eingebaut ist. Es handelt sich um ein elektronisches Modul, umfassend einen Chip mit integriertem Schaltkreis, oder auch um den Chip mit integriertem Schaltkreis selbst.
  • Die Verfolgung der Intensität Idd des Stroms, der von einer Vorrichtung mit integriertem Schaltkreis in Abhängigkeit von der Zeit verbraucht wird, stellt eine Unterschrift aller von besagter Vorrichtung verrichteten Aufgaben dar. Die Analyse dieser elektrischen Unterschrift, genauer gesagt, ihrer Form, ist bezeichnend für die Aktivität der Vorrichtung und erlaubt den Zugang zu in besagter Vorrichtung enthaltenen vertraulichen Informationen.
  • Zur Verhinderung einer derartigen Analyse der Unterschrift bieten einige Verfahren der Vorveröffentlichungen in einem ersten Beispiel die Verwendung von Programmieralgorithmen an, die insbesondere die Auslösung von Operationen zu pseudo-zufälligen Momenten bewirken, in einem zweiten Beispiel anbieten, ein an zufälligen Informationen reiches Geräusch oder auch fehlerhafte Operationen zu erzeugen.
  • Diese Verfahren der Vorveröffentlichungen enthalten zahlreiche Nachteile. Sie belegen bestimmte Ressourcen der Vorrichtung, die bei der Realisierung anderer Operationen genutzt werden könnten, und halten einer tiefgreifenden Analyse der Unterschriften nicht stand.
  • In Anbetracht des Vorhergehenden ist eines der gestellten technischen Probleme: die Zugangssicherung zu vertraulichen Daten dadurch, daß die Analyse der elektrischen Unterschriften der Vorrichtungen mit integriertem Schaltkreis komplexer gemacht wird.
  • Die Lösung dieses erfindungsgegenständlichen Problems ist: eine Vorrichtung mit integriertem Schaltkreis, der dazu bestimmt ist, in ein tragbares Objekt mit Speicher der Art Chipkarte eingebaut zu werden, dadurch gekennzeichnet, daß sie wenigstens eine Kapazität umfaßt, die geeignet ist, die Spitzenamplitude des vom Schaltkreis der besagten Vorrichtung verbrauchten Stroms zu dämpfen.
  • Die Kapazität hat vorteilhaft einen Wert oberhalb von ungefähr 0,1 Nanofarad, insbesondere in der Größenordnung von Nanofarad; die Vorrichtung umfaßt darüber hinaus wenigstens einen elektrisch Widerstand; der elektrische Widerstand ist gekennzeichnet durch einen Wert von oberhalb ungefähr 1 Ohm, insbesondere in der Größenordnung von 10 Ohm; der Widerstand ist eine Selbst-Induktivität; die Selbst-Induktivität ist gekennzeichnet durch einen Wert oberhalb von ungefähr 50 Nanohenry, insbesondere 500 Nanohenry; die Kapazität ist elektrisch, einerseits, an eine erste Steckstelle oder an eine erste Zone der Vorrichtung mit integriertem Schaltkreis angeschlossen, und andererseits an eine zweite Steckstelle oder an eine zweite Zone der Vorrichtung mit integriertem Schaltkreis, wobei die ersten und zweiten Steckstellen oder die ersten und zweiten Zonen geeignet sind, von einem Versorgungsstrom des integrierten Schaltkreises durchquert zu werden; die erste Steckstelle ist die Anschlußsteckstelle Vss, oder die erste Zone ist die Anschlußzone Vss und die zweite Steckstelle ist die Anschlußsteckstelle Vdd, oder die zweite Zone ist die Anschlußzone Vdd; die Selbst-Induktivität wird elektrisch an die zweite Steckstelle oder an die zweite Zone der Vorrichtung mit integriertem Schaltkreis angeschlossen und mit der Kapazität in Serie geschaltet; die Kapazität ist in eine zusätzliche Schicht eines Chips integriert; Unterschichten, die Elektroden der Kapazität bilden, werden elektrisch an die Steckstellen der Vorrichtung mit integriertem Schaltkreis angeschlossen; die Selbst- Induktivität weist die Form einer Spirale auf, die in eine aktive Seite einer Basisschicht der Vorrichtung mit integriertem Schaltkreis integriert ist.
  • Die Erfindung wird beim Lesen der nicht einschränkenden nachfolgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen besser verstanden, in denen:
  • - Fig. 1 in einer Draufsicht einen Teil einer mit einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis ausgestatteten Karte zeigt;
  • - Fig. 2 schematisch eine erfindungsgemäße Vorrichtung mit integriertem Schaltkreis zeigt;
  • Fig. 3 eine schematische elektrische Darstellung einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis ist;
  • - Fig. 4 eine Draufsicht einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis darstellt;
  • - Fig. 5 im Querschnitt einen erfindungsgemäßen integrierten Schaltkreis darstellt;
  • - Fig. 6 eine Draufsicht einer aktiven Seite einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis ist;
  • - Fig. 7 eine logische elementare komplementäre Halbleiter-Zelle einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis darstellt;
  • - Fig. 8 kennzeichnende Zeichen Vin und idd der elementaren logischen komplementäre Halbleiter-Zelle der Fig. 7 darstellt; und.
  • - Fig. 9 Chronogramme von drei Unterschriften zeigt.
  • Die vorliegende Beschreibung der Erfindung bezieht sich auf das Beispiel von Chipkarten. Es versteht sich jedoch von selbst, daß die Erfindung allgemein auf jede Vorrichtung mit integrierter Schaltung Anwendung findet, die dazu bestimmt ist, in ein tragbares Objekt mit Speicher, wie zum Beispiel einem Teilnehmerkennzeichnmodul (SIM) im Format einer Marke oder eines elektronische Etiketts eingebaut zu werden.
  • Chipkarten sind tragbare Standardobjekte, die mit und /oder ohne Anschluß funktionieren und die insbesondere in den Normen ISO 78-10 und 78-16 definiert werden, deren Inhalt durch Bezugnahme auf Referenzen in die vorliegende Beschreibung der Erfindung aufgenommen worden ist.
  • Wie ganz besonders in den Fig. 1 und 2 dargestellt, umfassen die Karten 1 mit einem Funktionsmodus mit Anschlüssen einen Chip 2 mit integriertem Schaltkreis, von denen wenigstens fünf Anschlußsteckstellen 100, 101, 102, 103 und 104 elektrisch durch nicht dargestellte leitende Drähte an jeweils fünf Anschlußzonen 200, 201, 202, 203 und 204 angeschlossen sind, die an der Oberfläche des Körpers 3 der Karte bündig eingelassen sind. Eine Anschlußsteckstelle Reset 100 ist an eine Anschlußzone Reset 200 angeschlossen, eine Anschlußsteckstelle Clock 101 ist an eine Anschlußzone Clock 201 angeschlossen, eine Anschlußsteckstelle Vss 102 ist an eine Anschlußzone Vss 202 angeschlossen, eine Anschlußsteckstelle I/O 103 ist an eine Anschlußzone I/O 203 angeschlossen, und eine Anschlußsteckstelle Idd 104 ist an eine Anschlußzone Vdd 204 angeschlossen.
  • Die Anschlußsteckstellen 100, 101, 102, 103 und 104, ebenso wie die Kontaktzonen 200, 201, 202, 203 und 204 sind geeignet, von Strömen jeweils mit der Intensität von IReset, Iclock, Iss, II/O und Idd durchquert zu werden.
  • Der Aufbau Chip 2, leitender Draht und Anschlußzonen 200, 201, 202, 203 und 204 ist im allgemeinen in einem elektronischen Modul 4 inbegriffen, das in den Körper 3 der Karte eingebaut ist.
  • Die erfindungsgemäße Vorrichtung mit integriertem Schaltkreis ist insbesondere das Modul 4 mit den Zonen 200, 201, 202, 203 und 204, das einen Chip oder aber den Chip 2 selbst umfaßt.
  • Wie besonders in Fig. 3 dargestellt, geht daraus hervor, daß erfindungsgemäß die Vorrichtung mit integriertem Schaltkreis eine Kapazität 8 umfaßt. Diese Kapazität 8 ist durch einen Wert oberhalb von ungefähr 0,1 Nanofarad, insbesondere in der Größenordnung des Nanofarad, gekennzeichnet. Sie ist geeignet, die Spitzenamplitude des Stroms zu dämpfen, die vom integrierten Schaltkreis der erfindungsgemäßen Vorrichtung verbraucht wird.
  • Darüber hinaus umfaßt die erfindungsgemäße Vorrichtung mit integriertem Schaltkreis vorteilhaft einen elektrischen Widerstand. Dieser elektrische Widerstand ist gekennzeichnet durch einen Wert oberhalb von ungefähr 1 Ohm, insbesondere in der Größenordnung von 10 Ohm. Er wird bevorzugt durch eine Selbst-Induktivität 9 gebildet. Diese Selbst-Induktivität 9 ist selbst durch einen Wert oberhalb von ungefähr 50 Nanohenry, insbesondere 500 Nanohenry, gekennzeichnet.
  • Die Kapazität 8 ist elektrisch einerseits an die Steckstelle 102 des Chips 2 oder an die Zone 202 des elektronischen Moduls angeschlossen, das besagten Chip2 umfaßt, und andererseits an die Steckstelle 104 des Chips 2 oder an die Zone 204 des elektronischen Moduls 4. In dem vorteilhaften Fall, in dem die Vorrichtung darüber hinaus einen elektrischen Widerstand umfaßt, der bevorzugt durch die Selbst-Induktivität 9 gebildet wird, ist diese Selbst- Induktivität 9 elektrisch an die Steckstelle 104 des Chips 2 oder an die Zone 204 des elektronischen Moduls 4 angeschlossen, das besagten Chip 2 umfaßt und mit der Kapazität 8 in Serie geschaltet ist.
  • Im Endeffekt bildet der Aufbau Kapazität 8 und Selbst-Induktivität 9 eine Zelle zur Tiefpaßfiltration, wobei diese Zelle wenigstens aus einer Kapazität 8 gebildet wird, bevorzugt aus einer Kapazität 8 und einem Widerstand, wobei der Widerstand bevorzugt eine Selbst- Induktivität 9 ist, wobei besagte Zelle zur Filtration sich vorteilhaft in der unmittelbaren Umgebung des integrierten Schaltkreises im elektronischen Modul 4 befindet.
  • In der nachstehend unter Bezugnahme auf die Fig. 4, 5 und 6 dargestellten Ausbildungsart umfaßt der Chip 2 die Kapazität 8 und die Selbst-Induktivität 9.
  • Wenn man sich zunächst auf Fig. 5 bezieht, wird deutlich, daß der Chip 2 drei Hauptschichten umfaßt. Es handelt sich um eine erste Basisschicht 105, eine zusätzliche Schicht 106, wobei besagte erste und zweite Schichten durch eine mittlere Versiegelungsschicht 107 miteinander verbunden sind.
  • Die Schicht 105 besteht aus drei Unterschichten, einer Unterschicht 108 aus Silizium, einer Unterschicht 109 zur Integration des Schaltkreises, wobei besagte Unterschichten 108 und 109 durch eine Unterschicht 110 zur Passivierung überdeckt werden.
  • Die Schicht 106 besteht aus sechs Unterschichten, einer isolierenden Unterschicht 111, einer leitenden Unterschicht 112, zum Beispiel auf Tantalbasis, die eine erste Elektrode der Kapazität 8 bildet, eine isolierende und dielektrische Unterschicht 113, zum Beispiel Tantaloxid, eine leitende Unterschicht 114, zum Beispiel auf Tantalbasis, die eine zweite Elektrode der Kapazität 8 bildet, eine isolierende Unterschicht 115 und eine Unterschicht 116 aus Silizium oder einem anderen Material.
  • Die Versiegelungsschicht 107 wird nicht in Unterschichten unterteilt. Sie besteht aus einem Versiegelungswirkstoff, zum Beispiel einem Polymer. Es handelt sich insbesondere um ein Polyimid.
  • In einem Beispiel liegt die Dicke der Unterschichten 110, 111, 112, 113, 114 und 115 in der Größenordnung von einigen Tausendstel Angström, die Dicke der Unterschicht 109 und der Schicht 107 liegt in der Größenordnung von 5 um, die Dicke der Unterschicht 108 liegt in der Größenordnung von 50 um, und die Dicke der Schicht 116 liegt in der Größenordnung von 150 um.
  • Somit wird die Kapazität in die zusätzliche Schicht 106 integriert. Die Unterschichten 112 und 114, die Elektroden bilden, sind elektrisch über Übergänge oder leitende Höcker 119 an die Zwischenverbindungs- Steckstellen 117, 118 des integrierten Schaltkreises angeschlossen.
  • Wie ganz besonders in Fig. 6 dargestellt, weist die Selbst-Induktivität 9 eine Spiralform auf, die in die aktive Seite der Basisschicht 105 integriert ist. Ihre zwei Verbindungsanschlüsse sind angeschlossen, und zwar eine an die Anschlußsteckstelle Idd 104, die andere an die Zwischenverbindungs-Steckstelle 118.
  • Die Zwischenverbindungs-Steckstelle 117 ist durch einen Verbindungsschaltkreis 120, der vorteilhaft so wenig resistiv wie möglich ist, an die Anschlußsteckstelle Vss 102 angeschlossen.
  • Wie aus Fig. 4 klar und deutlich hervorgeht, sind die Schichten 106 und 107 mittels Mikrobehandlungstechniken mit Löchern durchbohrt. Diese Löcher erlauben die Herstellung von Verbindungen durch Thermoschallverkabelung zwischen den Steckstellen 100, 101, 102, 103 und 104, die in die aktive Seite der Basisschicht 105 und die Anschlußzonen 200, 201, 202, 203 und 204 des elektronischen Moduls 4 bündig eingelassen sind.
  • In einer Vorrichtung mit integriertem Schaltkreis bildet der integrierte Schaltkreis eine komplexe Aufbaustruktur der logischen Zellen, in denen eine Zentraleinheit (CPU) mittels eines Datenbusses und eines Adreßbusses in den Speichern RAM, ROM oder EEPROM des besagten Schaltkreises gespeicherte Informationen verteilt und verwaltet. Der integrierte Schaltkreis bildet darüber hinaus eventuell einen der CPU zugeordneten Mikrocontroller, wobei besagter Mikrocontroller ganz besonders zur kryptographischen Codierung von Daten bestimmt ist, die spezialisierte Berechnungsstrukturen benötigen. Dieser Mikrocontroller wird Kryptoprozessor genannt.
  • In Fig. 7 wird eine elementare logische Zelle 5 einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis dargestellt. Diese Zelle 5 ist vom Typ komplementärer Halbleiter. Sie besteht aus einem ersten Metalloxid-Halbleiter-Transistor 6 vom Typ P und einem zweiten Metalloxid-Halbleiter-Transistor 7 vom Typ N, wobei besagte Transistoren in Serie geschaltet sind. Jede Zelle 5 wird durch ein logisches Steuersignal Vin gesteuert, das den zwei Transistoren 6, 7 gemeinsam ist.
  • Idd, die Intensität des von der Zelle 5 verbrauchten Stroms.
  • In den zwei stabilen Zuständen, das heißt in den logischen Zuständen 0 und 1, ist nur einer 6 oder 7 der zwei Transistoren Leiter oder Durchlauf, der andere Transistor 7 oder 6 ist blockiert oder Nicht-Durchlauf. Dann ist die Intensität des von der Zelle 5 verbrauchten Stroms idd gleich einem Wert Ifuture des Ableitstroms, wobei dieser Wert im Verlauf der Zeit deutlich konstant ist und insbesondere von der Temperatur abhängt. In der Praxi ist ifuture in der Größenordnung von Nanoampere.
  • Wenn man jedoch eine Steuerspannung Vin auf die Eingangsklemmen der Zelle 5 anwendet und wenn Vin höher ist als ein Schwellenwert, der die Umschaltung der Transistoren 6, 7 der besagten Zelle 5 von einem stabilen Zustand in einen anderen stabilen Zustand erlaubt, ist diese Zelle 5, während eines zeitlichen Intervalls tc in einem instabilen Übergangszustand zwischen den logischen Zuständen o und 1. Dann sind die Transistoren 6 und 7 leitend und idd ist gleich icomm, obwohl höher als Ifuture, der in einem Intensitätswert ipic gipfelt, dessen Wert in der Erfindung einige Dutzend Mikroampere beträgt.
  • Bei der Analyse der Intensitätsabweichungen der Stroms Idd wäre es möglich, einerseits daraus die Zustandsänderungen der elementaren logischen Zellen 5 abzuleiten, die am Informationsfluß zwischen den verschiedenen Unteraufbauten des integrierten Schaltkreises RAM, EEPROM, ROM und dem Kryptoprozessor beteiligt sind, und andererseits die Funktionsweise des integrierten Schaltkreises zu deuten.
  • In Fig. 9 stellt eine Kurve 300 die Intensität des Stroms Idd dar, der in einer erfindungsgemäßen Vorrichtung mit integriertem Schaltkreis in Abhängigkeit von der Zeit verbraucht wird, eine Kurve 301 stellt die Intensität des Stroms Idd dar, der in einer Vorrichtung gemäß der Vorveröffentlichungen in Abhängigkeit von der Zeit verbraucht wird, wobei die Kurven 300 und 301 einer Kurve 302 angenähert werden, die das Zeitgebersignal darstellt, das besagte Vorrichtung mit integriertem Schaltkreis steuert.
  • Die erfindungsgemäßen Vorrichtungen mit integriertem Schaltkreis und die der Vorveröffentlichungen, die jeweils die Grundlage der Kurven 300 und 301 bilden, verbrauchen Strom sowohl auf der aufsteigenden Seite als auch auf der absteigenden Seite des Zeitgebers. Anzumerken ist, daß dies jedoch nicht immer der Fall ist. Einige Vorrichtungen mit integriertem Schaltkreis verbrauchen nämlich Strom auf einer einzigen der zwei Seiten des Zeitgebers und andere besitzen Mittel zur Frequenzmultiplikation, und dann ist die Anzahl der Stromspitzen pro Zeitgeberperiode höher als zwei.
  • Die Kurve 301 zeigt Intensitätsspitzen des verbrauchten Stroms Idd, deren Höhe oder Amplitude in der Größenordnung von 27 mA liegt. Diese Spitzen stellen eine Unterschrift aller vom integrierten Schaltkreis erledigter Aufgaben dar. Durch Feinanalyse der Kurve 301 in Verbindung mit einer Transaktion ist es dann möglich, die Funktionsweise des integrierten Schaltkreises zu verstehen und daraus die vertraulichen Informationen zu ziehen. Das ist eine nicht destruktive Untersuchungsmethode, die die Sicherheit der Daten und Transaktionen gefährdet.
  • Die Kurve 300 zeigt im Gegensatz dazu Intensitätsspitzen des verbrauchten Stroms Idd, deren Höhe in der Größenordnung von 8 mA liegt. Daher wurde dank des Vorhandenseins der Kapazität 8 und der Selbst-Induktivität 9 die Höhe der Spitzen um mehr als 50% reduziert. Die Feinanalyse der Kurve 300 in Verbindung mit einer Transaktion erweist sich somit als besonders komplex. Es ist nicht mehr möglich, vertrauliche Informationen durch eine nicht destruktive Untersuchungsmethode auf einfache Weise zu ziehen.
  • In Anbetracht der Tatsache, daß im übrigen plötzliche Spannungsabfälle aufgrund von bedeutenden Intensitätsschwankungen des Versorgungsstroms Idd geeignet sind, im Verlauf der Funktion einer Vorrichtung mit integriertem Schaltkreis gemäß der Vorveröffentlichungen, und in dem Falle, in denen besagte Abfälle die Spannung auf unterhalb eines sogenannten Grenzwertes der nominalen Funktionsfeststellung bringen, eine neue Initialisierung beziehungsweise einen Datenverlust und zu Integrationsfehlern der Daten führende Schreibfehler nach sich zu ziehen, bringen die Schwächung der elektrischen Unterschriften und in dessen Folge das Fehlen von Spannungsabfällen in einer erfindungsgemäßen Vorrichtung also einen zusätzlichen Vorteil mit sich.
  • Anzumerken ist, daß die Struktur der integrierten Schaltkreise mit komplementärem Halbleiter derart ist, daß eine Vorrichtung mit integriertem Schaltkreis durch ihre Anschlußsteckstellen 100, I/O 103 beziehungsweise Clock 101 derart abgestuft versorgt werden kann. Diese Steckstellen, anders als die Versorgungssteckstellen Vss und Vdd, sind durch nicht lineare Vorrichtungen gegen elektrostatische Stromschläge geschützt. Diese Vorrichtungen werden im wesentlichen durch zwei Dioden gebildet, die an die Versorgungsbusse des integrierten Schaltkreises angeschlossen sind. Somit erfolgt jede Versorgung des integrierten Schaltkreises durch die Steckstellen Reset, I/O und Clock im abgestuften Modus durch eine Diode zur Versorgung Vdd. Diese nicht lineare Vorrichtung, die der auf dem Vdd vorhandenen Kapazität zugeordnet ist, filtert den Versorgungsstrom des integrierten Schaltkreises. Dennoch kann man sich vorstellen, daß die in der vorliegenden Beschreibung dargelegte Ausbildungsart hinsichtlich der Steckstellen Vss und Vdd zur Schwächung der Unterschriften des Stromverbrauchs des auf diesen Steckstellen integrierten integrierten Schaltkreises auf die Steckstellen 100, 101 oder 103 angewendet werden kann.
  • Anzumerken ist weiterhin, daß, wenn man die Kapazität der Vorrichtung zum Beispiel durch den Versuch der Abnahme der Schicht 106 entfernt, die Selbst-Induktivität 9 sich in Serie in dem integrierten Schaltkreis befindet, der dann nicht mehr funktionieren kann.
  • Schließlich ist anzumerken, daß die Chips mit erfindungsgemäßem integriertem Schaltkreis nach Losen in Form von Wafer genannten Siliziumscheiben realisiert werden können. Was die Herstellung von Chips nach Losen anbelangt, so wird auf den in Frankreich unter der Nummer 97/10764 eingetragenen Patentantrag verwiesen, der der Öffentlichkeit nicht zugänglich gemacht wurde und dessen Inhalt durch Bezugnahme auf Referenzen in diesen Antrag eingegliedert ist.
  • Selbstverständlich ist die vorliegende Erfindung geeignet, die Wirksamkeit der Programmierroutine durch Filtern der Stromschwankungen, die alle Aufgaben eines integrierten Schaltkreises für Chipkarten begleiten, mittels einer analogen Zelle zu vervollständigen.

Claims (12)

1. Vorrichtung mit integriertem Schaltkreis, der dazu bestimmt ist, in ein tragbares Objekt mit Speicher der Art Chipkarte eingebaut zu werden, dadurch gekennzeichnet, daß sie wenigstens eine Kapazität (8) umfaßt, die geeignet ist, die Spitzenamplitude des vom Schaltkreis der besagten Vorrichtung verbrauchten Stroms zu dämpfen.
2. Vorrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Kapazität (8) einen Wert oberhalb von ungefähr 0,1 Nanofarad, insbesondere in der Größenordnung des Nanofarad, hat.
3. Vorrichtung gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß sie darüber hinaus wenigstens einen elektrischen Widerstand umfaßt.
4. Vorrichtung gemäß Anspruch 3, dadurch gekennzeichnet, daß der elektrische Widerstand durch einen Wert von oberhalb ungefähr 1 Ohm, insbesondere in der Größenordnung von 10 Ohm gekennzeichnet ist.
5. Vorrichtung gemäß Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Widerstand eine Selbst- Induktivität (9) ist.
6. Vorrichtung gemäß Anspruch 5, dadurch gekennzeichnet, daß die Selbst-Induktivität (9) sich durch einen Wert oberhalb von ungefähr 50 Nanohenry, insbesondere 500 Nanohenry, auszeichnet.
7. Vorrichtung gemäß einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Kapazität (8) elektrisch einerseits an einer ersten Steckstelle ou einer ersten Zone der Vorrichtung mit integriertem Schaltkreis und andererseits mit einer zweiten Steckstelle oder einer zweiten Zone der Vorrichtung mit integriertem Schaltkreis angeschlossen ist, wobei die ersten und zweiten Steckstellen oder die ersten und zweiten Zonen geeignet sind, von einem Versorgungsstrom des integrierten Schaltkreises durchquert zu werden.
8. Vorrichtung gemäß Anspruch 7, dadurch gekennzeichnet, daß die erste Steckstelle die Anschlußsteckstelle Vss (102) oder die erste Zone die Anschlußzone Vss (202) ist und daß die zweite Steckstelle die Anschlußsteckstelle Vdd (104) oder die zweite Zone die Anschlußzone (204) ist.
9. Vorrichtung gemäß Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Selbst-Induktivität (9) elektrisch an die zweite Steckstelle oder die zweite Zone der Vorrichtung mit integriertem Schaltkreis angeschlossen und mit der Kapazität (8) in Serie geschaltet ist.
10. Vorrichtung gemäß einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Kapazität (8) in eine zusätzliche Schicht (106) eines Chips (2) integriert ist.
11. Vorrichtung gemäß Anspruch 10, dadurch gekennzeichnet, daß Unterschichten (112) und (114), die Elektroden der Kapazität (8) bilden, elektrisch an die Steckstellen (117, 118) der Vorrichtung mit integriertem Schaltkreis angeschlossen sind.
12. Vorrichtung gemäß Anspruch 5 bis 11, dadurch gekennzeichnet, daß die Selbst-Induktivität (9) eine Form einer Spirale aufweist, die in eine aktive Seite einer Basisschicht (105) der Vorrichtung mit integriertem Schaltkreis integriert ist.
DE69900463T 1998-02-04 1999-02-04 Gesicherte integrierte schaltungsanordnung durch verringerung der elektrischen charakeristiken Expired - Lifetime DE69900463T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9801305A FR2774492A1 (fr) 1998-02-04 1998-02-04 Dispositif a circuit integre securise par attenuation des signatures electriques
PCT/FR1999/000246 WO1999040538A1 (fr) 1998-02-04 1999-02-04 Dispositif a circuit integre securise par attenuation de signatures electriques

Publications (2)

Publication Number Publication Date
DE69900463D1 DE69900463D1 (de) 2001-12-20
DE69900463T2 true DE69900463T2 (de) 2002-09-05

Family

ID=9522595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69900463T Expired - Lifetime DE69900463T2 (de) 1998-02-04 1999-02-04 Gesicherte integrierte schaltungsanordnung durch verringerung der elektrischen charakeristiken

Country Status (7)

Country Link
US (1) US6695214B1 (de)
EP (1) EP1053531B2 (de)
JP (2) JP2002503006A (de)
CN (1) CN1162805C (de)
DE (1) DE69900463T2 (de)
FR (1) FR2774492A1 (de)
WO (1) WO1999040538A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1034509B1 (de) * 1998-07-07 2007-11-28 Nxp B.V. Datenträger ausgestattet mit datenverarbeitungsmöglichkeiten und laufenden spitzenmuster-unterdrückungsmöglichkeiten
FR2800490B1 (fr) * 1999-11-02 2002-01-04 Sagem Procede pour assurer l'inviolabilite d'un micromodule de carte a puce contre une analyse de sa consommation de courant et micromodule agence pour sa mise en oeuvre
FR2801746B1 (fr) * 1999-11-26 2003-08-22 France Telecom Dispositif d'alimentation stabilisee de composants electroniques tele-alimentes
US6507913B1 (en) 1999-12-30 2003-01-14 Yeda Research And Development Co. Ltd. Protecting smart cards from power analysis with detachable power supplies
FR2811790A1 (fr) * 2000-07-11 2002-01-18 Schlumberger Systems & Service Microcontroleur securise contre des attaques dites en courant
DE10054970A1 (de) 2000-11-06 2002-05-23 Infineon Technologies Ag Verfahren zur Steuerung der Lade- und Entladephasen eines Stützkondensators
KR20050089883A (ko) * 2003-01-14 2005-09-08 코닌클리케 필립스 일렉트로닉스 엔.브이. 위조 및/또는 변경된 스마트 카드를 검출하는 방법 및터미널
US8301890B2 (en) * 2006-08-10 2012-10-30 Inside Secure Software execution randomization
US7613907B2 (en) * 2006-08-11 2009-11-03 Atmel Corporation Embedded software camouflage against code reverse engineering
US7554865B2 (en) * 2006-09-21 2009-06-30 Atmel Corporation Randomizing current consumption in memory devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118994A (ja) * 1986-11-07 1988-05-23 Seiko Instr & Electronics Ltd メモリ−カ−ド
GB8627241D0 (en) * 1986-11-14 1986-12-17 Chubb Lips Nederland Bv Identification token
JPS63270194A (ja) * 1987-04-30 1988-11-08 株式会社東芝 携帯可能記憶媒体
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
DE3903454A1 (de) † 1988-12-12 1990-06-13 Raymund H Eisele In edv-einrichtungen einsteckbares element
JPH04116783A (ja) * 1990-09-06 1992-04-17 Mitsubishi Electric Corp Ｉｃカードの電源回路装置及びｉｃカード
JPH04186667A (ja) * 1990-11-16 1992-07-03 Omron Corp 半導体装置
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
DE4230148C2 (de) † 1992-09-09 1994-08-25 Angewandte Digital Elektronik Schaltungsanordnung zum Nachweis einer Unterbrechung der elektrischen Verbindung von kontaktfrei arbeitenden Chipkarten zu ihrem Schreib/Lesegerät
DE4301039C2 (de) † 1993-01-16 1995-06-14 Uwe Dipl Ing Latsch Elektronisches System zur Verwaltung gemeinschaftlich genutzter Kraftfahrzeuge
DE9421565U1 (de) † 1994-12-24 1996-02-29 Orga Kartensysteme GmbH, 33104 Paderborn Gebührenerfassungssystem für die Straßenbenutzung von Fahrzeugen
JP3820600B2 (ja) * 1994-12-28 2006-09-13 ソニー株式会社 Ｉｃカードおよび半導体集積回路
DE19503607A1 (de) † 1995-02-03 1996-08-08 Angewandte Digital Elektronik Chipkarten für die Darstellung unterschiedlicher Karteninformationen
DE19536169A1 (de) † 1995-09-29 1997-04-03 Ibm Multifunktionale Chipkarte
JP3755675B2 (ja) * 1995-11-20 2006-03-15 ソニー株式会社 クランプ回路、ｃｍｏｓチツプｉｃ及び非接触型情報カード
US5986890A (en) * 1995-12-22 1999-11-16 Giesecke & Devrient Gmbh Semifinished product with an electronic module
DE29602609U1 (de) † 1996-02-15 1997-06-12 Robert Bosch Gmbh, 70469 Stuttgart Erweiterte elektronische Chipkarteneinrichtung
US5847447A (en) * 1996-07-09 1998-12-08 Ambient Corporation Capcitively coupled bi-directional data and power transmission system
JPH10193849A (ja) † 1996-12-27 1998-07-28 Rohm Co Ltd 回路チップ搭載カードおよび回路チップモジュール
US6147857A (en) * 1997-10-07 2000-11-14 E. R. W. Optional on chip power supply bypass capacitor
EP1034509B1 (de) * 1998-07-07 2007-11-28 Nxp B.V. Datenträger ausgestattet mit datenverarbeitungsmöglichkeiten und laufenden spitzenmuster-unterdrückungsmöglichkeiten
JP2001000664A (ja) * 1999-06-21 2001-01-09 Ai Narushisu Kk パチンコゲーム機

Also Published As

Publication number Publication date
FR2774492A1 (fr) 1999-07-30
CN1162805C (zh) 2004-08-18
WO1999040538A1 (fr) 1999-08-12
EP1053531B1 (de) 2001-11-14
DE69900463D1 (de) 2001-12-20
JP2002503006A (ja) 2002-01-29
EP1053531A1 (de) 2000-11-22
CN1289427A (zh) 2001-03-28
US6695214B1 (en) 2004-02-24
JP2011060303A (ja) 2011-03-24
EP1053531B2 (de) 2010-09-29

Similar Documents

Publication Publication Date Title
DE3047186C2 (de) Halbleiterplättchen mit redundanten Elementen
DE102013106684B4 (de) Leseverstärkerschaltung für resistive Speicher
EP0891601B1 (de) Chipkarte
DE69732291T2 (de) Verfahren und apparat zum programmieren von anti-sicherungen mittels einer intern generierten programmierspannung
DE68916089T2 (de) Integrierte Schaltung mit einer programmierbaren Zelle.
DE60008544T2 (de) Gegen angriffe über den strom geschützter mikrokontroller
DE102010040665B4 (de) Elektronische Vorrichtung mit einem programmierbaren Widerstandselement, und Verfahren zum Blockieren einer Vorrichtung
DE69900463T2 (de) Gesicherte integrierte schaltungsanordnung durch verringerung der elektrischen charakeristiken
DE2220721A1 (de) Datenkarte
DE68918747T2 (de) IC-Karte mit Sicherungsmitteln gegen fehlerhaften Betrieb.
DE2552644C2 (de) Integrierter Halbleiter-Festspeicher und Verfahren zu seiner Herstellung
DE2010366B2 (de) Verfahren und einrichtung zum einschreiben von informationen in einen nur zum ablesen bestimmten speicher
DE2658655A1 (de) Mosfet-speicher-chip mit wahlfreiem zugriff
DE3911450A1 (de) Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen
DE102006017480B4 (de) Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren
DE19603447A1 (de) Integrierte Halbleiterschaltungsvorrichtung
DE2647892A1 (de) Eingabepufferschaltung
DE69023231T2 (de) IC-Karte mit verbesserter Umschaltung der Stromversorgung.
DE102008048845A1 (de) Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen
DE3046653A1 (de) Personenausweiskarte mit schutzschalter
DE10308323B4 (de) Halbleiterchipanordnung mit ROM
EP1720122B1 (de) Verfahren zur Herstellung eines tragbaren Datenträgers
DE2424858A1 (de) Integrierte treiberschaltung
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
EP0883129A2 (de) Elektronische Speichervorrichtung, insbesondere zur Anwendung bei implantierbaren medizinischen Geräten

Legal Events

Date Code Title Description
8363 Opposition against the patent
8327 Change in the person/name/address of the patent owner

Owner name: AXALTO S.A., MONTROUGE, FR

8327 Change in the person/name/address of the patent owner

Owner name: GEMALTO SA, MEUDON, FR

8366 Restricted maintained after opposition proceedings