DE69839693D1 - Methode zur herstellung einer elektronischen schaltung, wobei eine leitetende schicht auf einer isolierenden schicht hergestellt wird und daraus ein leitungsmuster gemacht wird - Google Patents

Methode zur herstellung einer elektronischen schaltung, wobei eine leitetende schicht auf einer isolierenden schicht hergestellt wird und daraus ein leitungsmuster gemacht wird

Info

Publication number
DE69839693D1
DE69839693D1 DE69839693T DE69839693T DE69839693D1 DE 69839693 D1 DE69839693 D1 DE 69839693D1 DE 69839693 T DE69839693 T DE 69839693T DE 69839693 T DE69839693 T DE 69839693T DE 69839693 D1 DE69839693 D1 DE 69839693D1
Authority
DE
Germany
Prior art keywords
produced
production
electronic circuit
line pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69839693T
Other languages
English (en)
Inventor
Hermanus Leonardus Peek
Daniel Wilhelmus Verbugt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8228365&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69839693(D1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NXP BV filed Critical NXP BV
Application granted granted Critical
Publication of DE69839693D1 publication Critical patent/DE69839693D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
DE69839693T 1997-05-29 1998-04-09 Methode zur herstellung einer elektronischen schaltung, wobei eine leitetende schicht auf einer isolierenden schicht hergestellt wird und daraus ein leitungsmuster gemacht wird Expired - Lifetime DE69839693D1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97201585 1997-05-29
PCT/IB1998/000541 WO1998054755A2 (en) 1997-05-29 1998-04-09 A method of manufacturing an electronic device whereby a conductive layer is provided on an electrically insulating substrate, from which layer a conductor pattern is formed

Publications (1)

Publication Number Publication Date
DE69839693D1 true DE69839693D1 (de) 2008-08-21

Family

ID=8228365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69839693T Expired - Lifetime DE69839693D1 (de) 1997-05-29 1998-04-09 Methode zur herstellung einer elektronischen schaltung, wobei eine leitetende schicht auf einer isolierenden schicht hergestellt wird und daraus ein leitungsmuster gemacht wird

Country Status (6)

Country Link
US (1) US6054336A (de)
EP (1) EP0925604B1 (de)
JP (1) JP2000515330A (de)
KR (1) KR100519834B1 (de)
DE (1) DE69839693D1 (de)
WO (1) WO1998054755A2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048110A (ko) * 1998-12-15 2000-07-25 카네코 히사시 고체촬상장치 및 그 제조방법
WO2002089200A2 (en) * 2001-05-01 2002-11-07 Koninklijke Philips Electronics N.V. Method of manufacturing interconnections in a semiconductor device
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9100094A (nl) * 1991-01-21 1992-08-17 Koninkl Philips Electronics Nv Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
EP0631306B1 (de) * 1993-06-23 2000-04-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
JP3560990B2 (ja) * 1993-06-30 2004-09-02 株式会社東芝 固体撮像装置
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
JPH08204173A (ja) * 1995-01-25 1996-08-09 Sony Corp 電荷転送装置の製造方法
US5589407A (en) * 1995-09-06 1996-12-31 Implanted Material Technology, Inc. Method of treating silicon to obtain thin, buried insulating layer
US5573961A (en) * 1995-11-09 1996-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contact for a MOSFET device fabricated in an SOI layer
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
US5914280A (en) * 1996-12-23 1999-06-22 Harris Corporation Deep trench etch on bonded silicon wafer
US5811315A (en) * 1997-03-13 1998-09-22 National Semiconductor Corporation Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure

Also Published As

Publication number Publication date
US6054336A (en) 2000-04-25
EP0925604B1 (de) 2008-07-09
WO1998054755A2 (en) 1998-12-03
WO1998054755A3 (en) 1999-03-04
JP2000515330A (ja) 2000-11-14
EP0925604A2 (de) 1999-06-30
KR100519834B1 (ko) 2005-10-06
KR20000029590A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
DE19980206T1 (de) Wärmebeständige Isolationsschicht, Grundplatte für eine Leiterplatte unter Verwendung dieser und Verfahren zur Herstellung der Leiterplatte
DE60044990D1 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit Doppeldamaszen-Kontaktstruktur und Metallelektroden-Kondensator
DE69027171T2 (de) Elektrische Inspektionseinheit mit einer anisotropischen elektrisch leitenden Schicht und Verfahren zur Herstellung der anisotropischen elektrisch leitenden Schicht
DE69528409T2 (de) Verfahren zur Herstellung von Löchern in einer dielektrischen Schicht mit niedriger Dielektrizitätskonstante auf einer Halbleitervorrichtung
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
DE69814322D1 (de) Verbinder für eine gedruckte Leiterplatte und Herstellungsverfahren dafür
DE69811361D1 (de) Fingerabdrucksensor mit einer anisotropen dielektrischen schicht und dazugehörige verfahren
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE69122568T2 (de) Hitzebeständiger flammfester leitender Film mit einer elektrischen Isolierschicht und Verfahren zu seiner Herstellung
DE69034139D1 (de) Keramiksubstrat zur Herstellung elektrischer oder elektronischer Schaltungen
DE3750684T2 (de) Verfahren zur Herstellung von keramischen Mehrschichtstrukturen mit interner Anordnung von Kupferleitern.
DE69207520D1 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE59710622D1 (de) Verfahren zur herstellung von mehrschichtlackierungen auf elektrisch leitfähigen substraten
DE3280101D1 (de) Integrierte schaltungsanordnungen mit dielektrischen isolationsmassen und verfahren zur herstellung dieser anordnungen.
DE69402049D1 (de) Leiterplatte mit elektrischem Adaptorstift und dessen Herstellungsverfahren.
DE69734465D1 (de) Verwendung eines lokalen einbauleiters in einer integrierten schaltung zur herstellung von versetzt angeordneten leiterbahnen
DE69535348D1 (de) Verfahren zur Herstellung einer verbesserten dielektrischen Schicht für eine integrierte Schaltung
DE3856450D1 (de) Verfahren zur Herstellung von einer elektrisch programmierbaren integrierten Schaltung mit schmelzbaren Kontaktbrücken
DE3880067D1 (de) Leiterplatten fuer hohe stroeme und verfahren zur herstellung.
DE3869682D1 (de) Verfahren zur herstellung elektrischer isolationszonen fuer cmos-integrierte schaltungen.
DE60216182D1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte
DE69839693D1 (de) Methode zur herstellung einer elektronischen schaltung, wobei eine leitetende schicht auf einer isolierenden schicht hergestellt wird und daraus ein leitungsmuster gemacht wird
DE69708814D1 (de) Dielektrisches Material mit niedrigem Temperaturkoeffizient und mit hoher unbelasteten Qualität, Verfahren zur Herstellung und einzel/mehrschichtige gedruckte Leiterplatte mit diesem Material
DE69739102D1 (de) Elektrische Anordnung mit einer spannungsabhängiger Kapazität und Verfahren zur Herstellung
DE69939300D1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer leitenden Sicherung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 925604

Country of ref document: EP

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

R081 Change of applicant/patentee

Ref document number: 925604

Country of ref document: EP

Owner name: INVENSAS CORP., US

Free format text: FORMER OWNER: NXP B.V., EINDHOVEN, NL

Effective date: 20121121

R082 Change of representative

Ref document number: 925604

Country of ref document: EP

Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, DE

Effective date: 20121121