DE69833478T2 - Verfahren und Vorrichtung zur Synchronworterkennung - Google Patents

Verfahren und Vorrichtung zur Synchronworterkennung Download PDF

Info

Publication number
DE69833478T2
DE69833478T2 DE69833478T DE69833478T DE69833478T2 DE 69833478 T2 DE69833478 T2 DE 69833478T2 DE 69833478 T DE69833478 T DE 69833478T DE 69833478 T DE69833478 T DE 69833478T DE 69833478 T2 DE69833478 T2 DE 69833478T2
Authority
DE
Germany
Prior art keywords
bits
bit
vector
comparisons
bitstream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69833478T
Other languages
English (en)
Other versions
DE69833478D1 (de
Inventor
Sundrarajan Sriram (nmi), Dallas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69833478D1 publication Critical patent/DE69833478D1/de
Publication of DE69833478T2 publication Critical patent/DE69833478T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegenden Ausführungsformen beziehen sich auf die Datenübertragung und sind insbesondere, aber nicht ausschließlich auf Schaltungen, Systeme und Verfahren zur Synchronisationswort-Erfassung in einer Bitstrom-Kommunikationsvorrichtung gerichtet. Als Beispiel werden daher der Hintergrund und die Ausführungsformen nachstehend im Zusammenhang mit einer Zeitmultiplex-Mehrfachzugriff-Vorrichtung ("TDMA"-Vorrichtung) erörtert. Es ist jedoch für den Durchschnittsfachmann leicht ersichtlich, dass die Ausführungsformen der Erfindung auf andere Systeme, beispielsweise FDMA oder CDMA, anwendbar sind.
  • TDMA-Bitstromsysteme werden typischerweise im Zusammenhang mit drahtlosen Datenübertragungen implementiert und können auch in anderen Umgebungen existieren, in denen es erwünscht ist, denselben Bitstrom zu verschiedenen Empfängern zu übertragen, wobei jeder Empfänger die für ihn vorgesehenen Informationen gegenüber Informationen, die für einen anderen Empfänger vorgesehen sind, unterscheiden kann. In dieser Hinsicht und wie später detailliert erläutert, umfasst der TDMA-Bitstrom Informationspakete. Jedes Informationspaket umfasst im Allgemeinen Anwenderdaten, denen in dem Paket das vorangeht, was in diesem Dokument als Synchronisationswort bezeichnet wird. Das Synchronisationswort ist ein Bitmuster, das jedem Empfänger bekannt ist. Folglich kann ein Empfänger das Synchronisationswort als Basis zum Definieren der Grenzen anderer Informationen im Paket erfassen. Insbesondere folgt dem Synchronisationswort typischerweise ein Empfängeridentifikator, dem selbst Anwenderdaten folgen, die für den identifizierten Empfänger vorgesehen sind. Folglich kann der Empfänger dann durch Erfassen des Synchronisationsworts die Grenze des Synchronisationsworts selbst bestimmen. Typische Systeme erfassen das Synchronisationswort, nachdem sie einen Abschnitt, aber nicht alles des Synchronisationsworts empfangen haben. Sobald ein ausreichender Abschnitt des Synchronisa tionsworts empfangen und als Teil des Synchronisationsworts bestimmt wurde, kann der Empfänger somit dann das Ende des Synchronisationsworts bestimmen und dadurch den Beginn und das Ende der anderen Informationen im Paket definieren (z. B. den Empfängeridentifikator und die Anwenderdaten).
  • In Anbetracht des Obigen wird ein Fachmann den Bedarf erkennen, das Synchronisationswort in TDMA-Datenübertragungen und Datenübertragungen mit einem gewissen anderen Format genau und effizient zu identifizieren. Die Genauigkeit bei der Erfassung des Synchronisationsworts ist kritisch, da ein Versagen, das Synchronisationswort zu identifizieren, einen Datenübertragungsfehler bezüglich des Rests des Informationspakets verursacht. Die Effizienz beim Erfassen des Synchronisationsworts zeigt sich in verschiedenen Weisen. Ein Faktor, der sich auf die Fähigkeit auswirkt, das Synchronisationswort zu erfassen, basiert beispielsweise auf der Leistung des übertragenen Signals. In dieser Hinsicht sieht eine Ausgabe mit höherer Leistung eine größere Amplitude im übertragenen Signal vor. Diese erhöhte Amplitude kann verwendet werden, um irgendwelches Rauschen im Signal zu beseitigen, wodurch die Fähigkeit verbessert wird, das Synchronisationswort durch den (die) Empfänger korrekt zu erfassen. Wie es in der Implementierung elektronischer Schaltungen üblich ist, wird jedoch häufig eine erhöhte Leistungsanforderung als ineffizient betrachtet. Folglich schlägt die Effizienz eine Verringerung des Leistungsausgangssignals vor oder kann diese erfordern, während dennoch eine zufriedenstellende Wahrscheinlichkeit für eine korrekte Erfassung des Synchronisationsworts erhalten wird. Ein weiteres Effizienzbeispiel entsteht in der Zeitsteuerung der Synchronisationswort-Erfassung. Es ist insbesondere zu beachten, dass eine Menge an abgelaufener Zeit vom Zeitpunkt, zu dem der Beginn des Synchronisationsworts von einem Empfänger empfangen wird, zum Zeitpunkt, zu dem der Empfänger anschließend feststellt, dass die eingehenden Informationen das Synchronisationswort bilden, gemessen werden kann. Wenn diese abgelaufene Zeit zu groß wird, kann sie als Verzögerung des Betriebs des Empfängers betrachtet werden. Eine solche Verzögerung kann auch bei der Auswertung der Effizienz des Empfängers betrachtet werden. Als noch weiteres Beispiel sehen einige Systeme des Standes der Technik eindrucks volle Genauigkeitsniveaus bei der Synchronisationswort-Erfassung vor, aber dies, indem sie erfordern, dass spezielle Attribute des Signals dem Empfänger bekannt sind. Ein solches System, wie nachstehend beschrieben, erfordert beispielsweise, dass der Empfänger auf die Varianz des Rauschabstandes ("SNR") des eingehenden Signals Zugriff hat, um ein eingehendes Synchronisationswort zu identifizieren. Diese SNR-Varianz kann schwierig und komplex festzustellen sein. Außerdem ist wahrscheinlich eine größere Rechenfähigkeit für den Empfänger erforderlich, um das eingehende Synchronisationswort selbst bei gegebener SNR-Varianz zu erfassen. In einigen Systemen können diese zusätzlichen Anforderungen daher in Anbetracht des Aufbaus oder anderer Kriterien, die für das System betrachtet werden, als ineffizient erachtet werden.
  • Angesichts des Obigen entsteht ein Bedarf, die Nachteile des Standes der Technik zu beseitigen. Folglich ziehen die nachstehenden erfindungsgemäßen Ausführungsformen solche Nachteile in Betracht und streben danach, verbesserte Schaltungen, Systeme und Verfahren zur Synchronisationswort-Erfassung, wie z. B. in einer TDMA-Vorrichtung oder einer Vorrichtung mit irgendeinem anderen Datenübertragungsformat, zu schaffen.
  • Das Dokument "Unique Word Detection in Digital Burst Communications" von W. Schrempp und T. Sekimoto, veröffentlicht in IEEE Transactions on Communications Technology, Band COM-16 Nr. 4, August 1968, beschreibt die Festlegung der Zeitreferenz in empfangenen Satelliten-Zeitmultiplex-Mehrfachzugriffsignalen (TDMA-Signalen). In einem Satelliten-TDMA-System werden die Informationen in Bursts von den teilnehmenden Erdstationen übertragen. Um eine Zeitreferenz in jedem Burst festzulegen und seinen Ursprung festzustellen, sind spezielle Codemuster, die eindeutige Worte genannt werden, in den Bursts enthalten. Eine zuverlässige Erfassung des eindeutigen Worts ist die Basis, um die Stationen synchron zu halten und Datenübertragungsstrecken mit hoher Qualität zu schaffen. Der Einfluss der verfehlten und falschen Erfassung des eindeutigen Worts auf die Erfassung und das Halten einer stabilen Erfassungsbetriebsart sind in dem Dokument untersucht. Der tolerierbare Verlust von Informationsbursts sieht Kriterien für die Detektorparameter und für die Länge und Muster der eindeutigen Wortcodes vor. Praktische Ergebnisse, die während Tests an einem experimentellen System erhalten werden, werden in dem Dokument mit der Theorie verglichen.
  • Das Dokument "Optimum Frame Synchronisation" von James L. Massey, veröffentlicht in IEE Transactions on Communications, Band COM-20, Nr. 2, April 1972 (nachstehend als "Mr. Massey" bezeichnet), beschreibt eine Studie, die das optimale Verfahren zum Auffinden eines Synchronisationsworts, das periodisch in binäre Daten eingebettet ist und über den Kanal für additives weißes Gaußsches Rauschen empfangen wird, betrachtet. In dem Dokument ist gezeigt, dass die optimale Regel darin besteht, den Ort auszuwählen, der die Summe der Korrelation und eines Korrelationsterms maximiert. Von Simulationen ist berichtet, die eine Verbesserung von ungefähr 3 dB in interessierenden Signal-Kenntnis-Verhältnissen im Vergleich zu einer reinen Korrelationsregel zeigen. Erweiterungen werden dem Fall der "Phasenumtast-Synchronisation" (PSK-Synchronisation), in dem der Detektorausgang eine binäre Mehrdeutigkeit aufweist, und dem Fall von Gaußschen Daten gegeben.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • In einer Ausführungsform gibt es ein Kommunikationssystem mit einer Schaltungsanordnung zum Empfangen eines Bitstrom-Pakets. Das Bitstrom-Paket umfasst mindestens drei Gruppen von Bits: (1) eine Vielzahl von Präambelpräfix-Bits mit einem vorbestimmten Bitmuster; (2) eine Vielzahl von Synchronisationswort-Bits, die der Vielzahl von Präambelpräfix-Bits folgen; und (3) eine Vielzahl von Datenbits, die der Vielzahl von Synchronisationswort-Bits folgen. Das System umfasst ferner eine Schaltungsanordnung zum Abschließen einer Träger- und Taktrückgewinnungsoperation in Reaktion auf den Empfang eines ersten Abschnitts der Vielzahl von Präambelpräfix-Bits. Noch ferner umfasst das System eine Schaltungsanordnung zum Bestimmen eines Orts der Vielzahl von Synchronisationsworts-Bits innerhalb des Bitstrom-Pakets. Die Schaltungsanordnung zum Bestimmen umfasst eine Schaltungsanordnung zum Durchführen einer Anzahl von Vergleichen zwischen einem Bit-Testmuster-Vektor und einem Abtastvektor aus Bits vom Bitstrom-Paket. Der Bit-Testmuster-Vektor und der Abtastvektor aus Bits ändern sich beide für jeden der Anzahl von Vergleichen. Für zumindest einen der Anzahl von Vergleichen umfasst der Abtastvektor aus Bits einen zweiten Abschnitt der Vielzahl von Präambelpräfix-Bits, die dem ersten Abschnitt der Vielzahl von Präambelpräfix-Bits folgen. Für zumindest einige der Anzahl von Vergleichen umfasst der Bit-Testmuster-Vektor ferner ein oder mehrere Bits, die mit dem vorbestimmten Bitmuster der Vielzahl von Präambelpräfix-Bits übereinstimmen, und umfasst ferner ein oder mehrere Bits, die mit den Synchronisationswort-Bits übereinstimmen. Andere Schaltungen, Systeme und Verfahren werden auch offenbart und beansprucht.
  • Spezielle und bevorzugte Aspekte und Ausführungsformen sind in den beigefügten Ansprüchen dargelegt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 stellt ein Kommunikationssystem als Beispiel einer Konfiguration dar, in der sowohl der Stand der Technik als auch die Ausführungsformen der vorliegenden Erfindung implementiert werden können;
  • 2 stellt einen Zeitmultiplex-Mehrfachzugriff-Bitstrom ("TDMA"-Bitstrom) dar;
  • 3 stellt die Unterteilung von Informationen in einem einzelnen Paket des Bitstroms von 2 dar;
  • 4a stellt ein Beispiel einer Träger- und Taktrückgewinnung ("CCR"), die während des Empfangs eines Präambelpräfixes, gefolgt von einem Synchronisationswort, stattfindet, dar;
  • 4b stellt ein Verfahren des Standes der Technik zum Definieren eines Bitfensters im Bitstrom von 4b dar, wobei das Bitfenster dem Präambelpräfix-Bit, das die CCR beendet hat, unmittelbar folgend gezeigt ist;
  • 4c stellt das Bitfenster von 4b dar, nachdem es zum nächsten sukzessiven Bit von dem in 4b gezeigten Ort vorrückt;
  • 5 stellt ein System des Standes der Technik zum Vergleichen von Bits in einem bekannten Synchronisationswort mit entsprechenden Bits in einem Bitfenster dar, das sich entlang des eingehenden TDMA-Bitstroms verschiebt;
  • 6 stellt ein Beispiel der Bits, die gemäß dem System von 5 verglichen werden, über insgesamt fünf sukzessive Verschiebungen des Bitfensters dar;
  • 7 stellt eine erste erfindungsgemäße Ausführungsform zum Vergleichen von Bits in einem Testmuster-Vektor mit entsprechenden Bits in einem eingehenden Bitstrom dar, wobei der Testmuster-Vektor nur das Synchronisationswort für einen ersten Vergleich umfasst und der Testmuster-Vektor für jeden sukzessiven Vergleich ein Bit des Präambelpräfixes hinzufügt und ein Bit des Synchronisationsworts entfernt;
  • 8 stellt ein Beispiel der Bits, die gemäß dem System von 7 verglichen werden, über insgesamt sieben sukzessive Vergleiche dar;
  • 9 stellt einen Graphen der Ergebnisse von zwei Methoden des Standes der Technik und zwei der Ausführungsformen der vorliegenden Erfindung dar;
  • 10 stellt eine zweite erfindungsgemäße Ausführungsform zum Vergleichen von Bits in einem Testmuster-Vektor mit entsprechenden Bits in einem eingehenden Bitstrom dar, wobei der Testmuster-Vektor nur das Synchronisationswort für einen ersten Vergleich umfasst und der Testmuster-Vektor für jeden sukzessiven Vergleich ein Bit des Präambelpräfixes hinzufügt; und
  • 11 stellt ein Beispiel der Bits, die gemäß dem System von 10 verglichen werden, über insgesamt sieben sukzessive Vergleiche dar.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Vor dem Fortfahren mit einer ausführlichen Erörterung der bevorzugten erfindungsgemäßen Ausführungsformen und als Darstellung einer umfassenderen Einführung, stellen die 1 bis 3 sowie die folgende Erörterung eine Erläuterung von verschiedenen Zeitmultiplex-Mehrfachzugriff-Konzepten ("TDMA"-Konzepten) dar. Diese Konzepte sind, wie für einen Fachmann zu erkennen ist, bezüglich sowohl des Standes der Technik als auch der später beschriebenen erfindungsgemäßen Ausführungsformen relevant. Als weiterer Hintergrund kommen nach den 1 bis 3 die 4a bis 6, die mit einer entsprechenden Erörterung eine Basis für die Erörterung von verschiedenen Systemen des Standes der Technik darstellen, die derzeit in einem Zusammenhang wie z. B. dem der 1 bis 3 implementiert werden.
  • 1 stellt ein Diagramm eines drahtlosen Systems dar, das im Allgemeinen mit 10 bezeichnet ist. Das System 10 umfasst einen Sender TR sowie eine ganzzahlige Anzahl N von Empfängern, die als RCVR1 bis RCVRN bezeichnet sind. Die ganze Zahl N wird verwendet, um darzustellen, dass ein drahtloses System wie z. B. das System 10 verschiedene unterschiedliche Anzahlen von Empfängern verwenden kann. Das System 10 ist für jenes typisch, das eine TDMA-Kommunikation implementiert. Folglich ist das System 10 üblicherweise eine gewisse Art von drahtlosem System, wie z. B. jenes, das in Mobilfunk- und Satellitensystemen verwendet wird. Beim Zuwenden zu den Komponenten des Systems 10 umfasst der Sender TR in jedem Fall eine ausreichende Verarbeitungs- und Kommunikationshardware und -software, um einen TDMA-Bitstrom zu übertragen, und jeder Empfänger RCVR1 bis RCVRN umfasst eine ausreichende Verarbeitungs- und Kommunikationshardware und -software, um den TDMA-Bitstrom zu empfangen und korrekt zu interpretieren. Die Hardware und Software (z. B. Firmware) für sowohl den Sender TR als auch die Empfänger RCVR1 bis RCVRN können unter Verwendung von verschiedenen Schaltungsanordnungen, einschließlich integrierter Schaltungen, implementiert werden. Solche Implementierungen werden in Anbetracht eines Verständnisses des TDMA-Bitstroms, wie unmittelbar nachstehend detailliert erläutert, weiter erkannt.
  • 2 stellt eine Sequenz von binären Paketen dar, die insgesamt einen TDMA-Bitstrom bilden, wie vom Sender TR zu den Empfängern RCVR1 bis RCVRN übertragen. Jedes Paket in der TDMA-Sequenz ist mit einem Großbuchstaben "P" und ferner mit einem tiefgestellten Index bezeichnet, der mit "1" für das Paket, das am weitesten links liegt, beginnt und für jedes Paket rechts von P1 inkrementiert, aus Gründen, die aus der folgenden Erörterung ersichtlich sind. Die TDMA-Pakete von 2 sind ferner in eine ganzzahlige Anzahl X von Gruppen unterteilt, die mit G1 bis GX bezeichnet sind. Ferner entspricht jedes Paket in einer Gruppe einem der Empfänger RCVR1 bis RCVRN in 1. Um diese Eins-zu-Eins-Entsprechung zu demonstrieren, ist jedes Paket ferner mit dem Großbuchstaben "R", gefolgt von einer ganzen Zahl, bezeichnet, die dieselbe ganze Zahl des Empfängers in 1 identifiziert, an den das Paket gerichtet ist. In der Gruppe G1 ist das Paket P1 beispielsweise mit R1 bezeichnet und folglich ist vorgesehen, dass das Paket P1 durch den Sender TR übertragen wird, um Daten, wie später zu erkennen ist, zum Empfänger RCVR1 zu liefern. Als weiteres Beispiel ist in der Gruppe G1 das Paket PN mit RN bezeichnet und folglich wird es vom Sender TR übertragen, um Daten zum Empfänger RCVRN zu liefern.
  • In Anbetracht der bisher aufgestellten Konventionen kann ein Fachmann die Begriffe "Zeitmultiplex-Mehrfachzugriff" erkennen. Für einen gegebenen Zeitraum, wie er z. B. erforderlich ist, um eine einzelne Gruppe von Paketen zu übertragen, ist dieser Zeitraum insbesondere in Schlitze (d. h. Pakete) unterteilt, so dass mehrere Empfänger jeweils auf eine sinnvolle Information während eines Teils dieses Zeitraums zugreifen können. Mit anderen Worten, für die N Empfänger ist für jeden ein Schlitz im Zeitraum festgelegt, und dieser Schlitz wiederholt sich für jede Gruppe von sukzessiven Paketen, die vom Empfänger übertragen werden. Wiederum als Beispiel wird dem Empfänger RCVR1 der erste Schlitz in der zeitlich unterteilten Sequenz von 2 zugewiesen, so dass das erste Paket in jeder Gruppe an den Empfänger RCVR1 gerichtet ist. Als weiteres Beispiel wird dem Empfänger RCVRN der N-te Schlitz in der zeitlich unterteilten Sequenz zugewiesen, so dass das N-te Paket in jeder Gruppe an den Empfänger RCVRN gerichtet ist. Nachdem die Unterteilung der Zeit in dieser Weise erkannt ist, sollte es ferner verständlich sein, wie dieselben Konventionen für jedes der Pakete in der TDMA-Sequenz von 2 gelten, die mit dem Paket P1 als erstem von N Paketen der erste Gruppe GI beginnt und mit dem Paket PXN als N-tem Paket in der X-ten Gruppe GX abschließt.
  • 3 stellt eine Unterteilung der verschiedenen Abschnitte von seriellen Informationen dar, die in jedem von Paketen P1 bis PXN von 2 implementiert wird. Da die Darstellungen von 3 für beliebige der Pakete von 2 gelten können, ist dann das Paket von 3 im Allgemeinen nur mit einem P bezeichnet und kein tiefgestellter Index ist enthalten. Beim Zuwenden zum Paket P von 3 umfasst das Paket P als Einführung von links nach rechts in der Fig. die folgenden drei Abschnitte: (1) eine Präambel; (2) einen Empfängeridentifikator; und (3) Anwenderdaten. Jeder von diesen drei Abschnitten wird nachstehend erörtert.
  • Die Präambel kann auf dem Fachgebiet in anderen Weisen bezeichnet werden, wie z. B. als Kopfzeile, aber für Konsistenzzwecke wird sie für den Rest dieses Dokuments als Präambel bezeichnet. Die Präambel umfasst zwei Abschnitte von binären Informationen, die in 3 weiter dargestellt sind. Der erste (d. h. linke) Präambelabschnitt ist ein Präfix und der zweite Präambelabschnitt ist ein Synchronisationswort. Jeder von diesen Abschnitten wird nachstehend separat erörtert.
  • Das Präambelpräfix besteht typischerweise aus einer abwechselnden Bitsequenz, wie z. B. einer 1, gefolgt von einer 0, gefolgt von einer 1, und so weiter, wie in 3 beispielhaft gezeigt. Das Präambelpräfix kann in der Länge für verschiedene Systeme variieren, ist jedoch für ein gegebenes System fest und liegt üblicherweise in der Größenordnung von 16 bis 64 Bits. Es ist zu beachten, dass das abwechselnde Muster auch mehr als einzelne Bits umfassen kann, so dass eine erste Gruppe einer ganzzahligen Anzahl F von 1-en von einer zweiten Gruppe der ganzzahligen Anzahl F von 0-en gefolgt wird, der selbst die ganzzahlige Anzahl F von 1-en folgt, und so weiter. Das Präambelpräfix sieht ein Mittel für die Träger- und Taktrückgewinnung ("CCR") vor, wie auf dem Fachgebiet bekannt. Im Allgemeinen ist die CCR eine Takterfassungsprozedur. Mit anderen Worten, es ist zu beachten, dass jeder Empfänger, der einen TDMA-Bitstrom empfängt, zuerst das Präambelpräfix aufgrund seines Orts am Beginn eines Pakets empfängt. Folglich verwendet ein Empfänger diese anfänglichen Bits, um seine interne Zeitsteuerung einzustellen, um die korrekte Grenze zwischen sukzessiven Bits im Präambelpräfix festzustellen. Diese Zeitsteuerung kann beispielsweise verwendet werden, um einen Phasenregelkreis oder eine vergleichbare Schaltungsanordnung zu synchronisieren. Der Empfänger hat in jedem Fall durch Feststellen der Bitgrenzen eine Zeitsteuerungsbasis hergestellt, so dass sukzessive Bits, die dem Präambelpräfix folgen, korrekt voneinander unterschieden werden.
  • Das Synchronisationswort besteht aus einer binären Sequenz, die vom Präambelpräfix unterscheidbar ist und ferner vom Rest der Paketbits unterscheidbar ist, wie später untersucht. Das Synchronisationswort kann in der Länge für verschiedene Systeme variieren, ist jedoch für ein gegebenes System fest und liegt üblicherweise in der Größenordnung von 16 bis 80 Bits. Das System des Digital European Cordless Telephone ("DECT") implementiert beispielsweise ein Synchronisationswort mit 16 Bits, während der MIL-STD-188-183-Standard ein Synchronisationswort mit 74 Bits implementiert. In jedem Fall ist zu beachten, dass das Synchronisationswort ein beliebiger Satz von Bits sein kann, der dem Zweck der Unterscheidung von sich von sowohl dem Präambelpräfix als auch den Informationen, die dem Synchronisationswort folgen, dient. Sobald die CCR-Funktion von einem Empfänger in Verbindung mit einem ersten Teil der Präfixbits durchgeführt ist, folgt folglich der Beginn des Synchronisationsworts in einer gewissen Anzahl von null oder mehr Bits danach und sieht ein Trennelement vor, das das Ende der Sequenz von Präfixbits definiert. Folglich und wie später zu erkennen, arbeitet jeder Empfänger von 1 zum Erfassen des Synchronisationsworts und kann dabei schlussfolgern, dass das Präambelpräfix vollständig ist. Durch Bestimmen des Orts des letzten Bits (d. h. des Endes) des Synchronisationsworts wird jeder Empfänger überdies daher per Definition benachrichtigt, dass die Präambel vollständig ist und dass die restlichen zwei Abschnitte (d. h. der Empfängeridentifikator und die Anwenderdaten) des Pakets die nächsten dargestellten Bits im Paket sind. Vor dem Weitergehen ist ferner zu beachten, dass die später erörterten bevorzugten Ausführungsformen speziell auf die Erfassung des Synchronisationsworts gerichtet sind. Als Beispiel ist folglich ein zufälliges Muster von Bits in 3 für das Synchronisationswort gezeigt, wobei dieses Muster für den Rest des Dokuments verwendet wird, um die Aspekte von bevorzugten Ausführungsformen zum Erfassen eines Synchronisationsworts zu demonstrieren. Andere Muster von Bits können jedoch natürlich für das Synchronisationswort verwendet werden.
  • Der Empfängeridentifikator des Pakets P in 3 führt die einfache Funktion, auf die sein Name hindeutet, durch, d. h., er identifiziert, an welchen der Empfänger das spezielle Paket gerichtet ist. Als Beispiel und mit Rückkehr zu 1 würde, wenn das Paket P1 detailliert dargestellt werden würde, es einen Empfängeridentifikator zeigen, der den Empfänger RCVR1 identifizieren würde. Als weiteres Beispiel würde, wenn das Paket PN+2 detailliert dargestellt werden würde, es einen Empfängeridentifikator zeigen, der den Empfänger RCVR2 identifizieren würde. Es ist zu beachten, dass die Art und Weise, in der diese Identifikation codiert wird, in verschiedenen Verfahren durchgeführt werden kann. Ungeachtet der Implementierung sollte erkannt werden, dass jeder Empfänger den Empfängeridentifikator für jedes Paket im TDMA-Bitstrom auswerten kann und dabei dann informiert wird, ob ein gegebenes Paket an ihn oder irgendeinen anderen Empfänger gerichtet ist.
  • Die Anwenderdaten des Pakets P in 3 stellen nur eine beliebige Art von Daten dar, die unter Verwendung eines seriellen Datenstroms übertragen werden können. Folglich können solche Daten eine Art eines Signals darstellen, bei der eine vollständige binäre Genauigkeit nicht erforderlich ist. Beispiele dieser Systeme können Audio- oder Videosignale umfassen. Andererseits können die Anwenderdaten exakte binäre Darstellungen von digitalen Zeichen oder dergleichen sein, wobei natürlich ein höheres Integritätsmaß für die Daten erforderlich ist. Sobald ein Empfänger seine CCR durchgeführt hat, das Synchronisationswort aufgefunden hat und festgestellt hat, dass er im Empfängeridentifikator eines Pakets identifiziert ist, kann der Empfänger in jedem Fall dann die Anwenderdaten in einer beliebigen Weise verarbeiten, welche auch immer mit der Funktion solcher Daten konsistent ist.
  • Nachdem die verschiedenen Abschnitte von jedem TDMA-Paket erläutert wurden, wird daran erinnert, dass früher eingeführt wurde, dass die vorliegenden Ausführungsformen auf die Erfassung des Synchronisationsworts in jedem solchen Paket gerichtet sind. In dieser Hinsicht und als weitere Einführung ist zu beachten, dass das Format der Präambel darauf hindeutet, dass an einem gewissen Punkt, während das Präambelpräfix empfangen wird, die CCR-Funktion vollständig ist. Um eine korrekte CCR-Operation sicherzustellen, ist es jedoch wahrscheinlich der Fall, dass zusätzliche Präambelpräfix-Bits nach diesem Punkt empfangen werden. Mit anderen Worten, es wird erwartet, dass die Anzahl von Präambelpräfix-Bits ausreichend groß ist, so dass die CCR abschließt, bevor der Beginn des Synchronisationsworts angetroffen wird. In Anbetracht dieser Erwartung ist es dann erforderlich, dass der Empfänger feststellt, welche der Bits im eingehenden Paket noch ein Teil des letzteren Abschnitts des Präambelpräfixes sind, oder mit anderen Worten den Ort des Beginnabschnitts des Synchronisationsworts bestimmt. Um diese Prinzipien weiter zu demonstrieren, stellt 4a die Präambelpräfix-Bits von 3, gefolgt von einem Synchronisationswort, das einen Vektor C mit einer ganzzahligen Anzahl L von Bits definiert, dar. Jedes Bit ist durch Kombinieren des Buchstaben "c" mit einem tiefgestellten Index, der den Ort des Bits innerhalb des Synchronisationsworts festlegt, bezeichnet. Es wird daran erinnert, dass an einem gewissen Punkt, während das Präambelpräfix empfangen wird, ein Empfänger seine CCR-Funktion abschließt. Als Beispiel umfasst 4a eine Legende, die dieses Bit identifiziert, welche annimmt, dass für das Beispiel die CCR nach dem zwölften Präambelpräfix-Bit abgeschlossen wurde. Überdies wird für den Rest dieses Dokuments diese An von Präambelpräfix-Bit als Präambelpräfix-Bit bezeichnet, das die CCR beendet hat. Es sollte natürlich selbstverständlich sein, dass das Bit selbst eigentlich nicht die CCR beendet. Statt dessen führt der Empfänger die CCR durch, welcher dieses Bit sowie die vorangehenden Präambelpräfix-Bits empfangen hat. In jedem Fall besteht die nächste Operation durch den Empfänger darin, den Beginn des Synchronisationsworts zu bestimmen. Alternativ ausgedrückt, der Empfänger muss für die restliche eingehende Bitsequenz bestimmen, wie viele zusätzliche Bits der eingehenden Sequenz noch Präambelpräfix-Bits sind, selbst wenn die CCR vollständig ist. Für den Rest dieses Dokuments wird diese variable Anzahl von Bits als "m" restliche Präambelpräfix-Bits bezeichnet. Überdies ist in dem Beispiel von 4a klar, dass m=4. Die Verfahren zum Bestimmen dieser Zahl sind der Gegenstand der bevorzugten Ausführungsformen, die später nach einer zusätzlichen Einführung hinsichtlich TDMA und des Standes der Technik beschrieben werden.
  • 4b stellt dieselbe Bitstromsequenz von 4a dar, führt jedoch ferner das Konzept eines Bitfensters W ein, wie von verschiedenen Verfahren des Standes der Technik zur Synchronisationswort-Erfassung verwendet. Insbesondere sobald die CCR vollständig ist, wird angenommen, dass der Beginn des Synchronisationsworts innerhalb einer gewissen maximalen Anzahl von Bits angetroffen wird. Für den Rest dieses Dokuments wird dieses Maximum als "M" Bits bezeichnet. In Anbetracht dieser Annahme ist es üblich, dass die Synchronisationswort-Erfassungsverfahren bis zu M sukzessive Auswertungen von Gruppen von Bits im Paket durchführen, wobei jede Auswertung L Bits umfasst, wodurch die Länge des Bitfensters W definiert wird. Für die erste derartige Auswertung beginnt die Sequenz von Bits, die innerhalb des Fensters W enthalten ist, mit dem nächsten Bit nach dem Bit, das die CCR beendet hat, wie durch den Ort des Bitfensters W in 4b gezeigt. Unter Verwendung von einem der nachstehend beschriebenen verschiedenen Verfahren werden folglich die im Bitfenster W enthaltenen Bits mit dem bekannten Synchronisationswort verglichen und eine Feststellung wird durchgeführt, die die Wahrscheinlichkeit widerspiegelt, dass die Bits im Bitfenster W das Synchronisationswort sind. Schließlich ist als Beispiel zu beachten, dass 4b ein Bitfenster W zeigt, das zwölf Bits umfasst; mit anderen Worten L=12.
  • Als weiteres Beispiel stellt 4c wiederum dieselbe Sequenz von 4a und 4b dar, aber in 4c ist das Bitfenster W um ein Bit in der Sequenz von Bits vorgerückt. In Anbetracht dieser Verschiebung bestimmt der Stand der Technik wieder die Wahrscheinlichkeit, dass das Fenster das Synchronisationswort um fasst. In Anbetracht dieser Darstellungen sollte ein Fachmann somit erkennen, dass das Bitfenster W weiterhin in dieser Weise vorrücken kann, bis das anwendbare Verfahren eine Position des Bitfensters W schlussfolgert, das gemäß den Kriterien des Verfahrens das Synchronisationswort umfasst. Da das Bitfenster W L Bits breit ist (z. B. L=12), kann dann eine vollständige Auswertung bis zu L Vorrückungen des Fensters W entlang des Bitstroms annehmen. Die tatsächliche Anzahl von Vorrückungen kann jedoch auf der Basis des zusätzlichen Verfahrens variieren, das implementiert wird, um die Bits innerhalb des Fensters zu analysieren, wobei einige der Verfahren des Standes der Technik unmittelbar nachstehend beschrieben werden.
  • 5 stellt ein System 20 des Standes der Technik dar, das in einer Kombination von Hardware und Software implementiert ist, um ein Synchronisationswort zu erfassen, während es ferner das vorstehend beschriebene Bitfensterverfahren verwendet. Somit wird das System 20 in jedem der Empfänger RCVR1 bis RCVRN des Systems 10 von 1 implementiert, wodurch eine TDMA-Kommunikation ermöglicht wird und insbesondere die Erfassung von Synchronisationsworten im TDMA-Bitstrom ermöglicht wird.
  • Das System 20 umfasst zwei Speicherregister 22 und 24. Die Speicherregister 22 und 24 stellen eine Hardware dar, die in der Lage ist, die nachstehend beschriebenen Darstellungen der binären Signale zu speichern. Folglich können die Register 22 und 24 als verschiedene unterschiedliche Arten von Schaltungsspeichervorrichtungen wie z. B. ein Speicher- oder Registerplatz in einer integrierten Schaltung, implementiert werden. In jedem Fall wird jedes dieser Register nachstehend erörtert.
  • Das Speicherregister 22 speichert eine Darstellung des Synchronisationsworts, wie es für ein gegebenes System bekannt ist. Durch die Konvention der 4a-c ist daher das Speicherregister 22 als die Bits c1 bis cL entsprechend den sukzessiven Bits des Synchronisationsworts speichernd gezeigt, wobei daran erinnert wird, dass L als Länge (d. h. Anzahl von Bits) des Synchronisationsworts definiert ist. Es ist ferner zu beachten, dass angegeben ist, dass die gespeicherte Menge eine "Darstellung" des Synchronisationsworts ist. Insbesondere und aus nachstehend gezeigten Rechengründen ist die Darstellung derart, dass für jede binäre "0" des Synchronisationsworts ein Wert von -1 im Register 22 gespeichert wird, während für jede binäre "1" des Synchronisationsworts ein Wert von +1 im Register 22 gespeichert wird. In dieser Hinsicht zeigt die nachstehende Tabelle 1 das Synchronisationswort von 3 sowie die Darstellung von diesem, wie im Register 22 gespeichert:
    Figure 00150001
    Tabelle 1
  • Das Speicherregister 24 speichert eine Darstellung der ganzzahligen Anzahl L von Bitgruppen, die vom eingehenden TDMA-Bitstrom genommen werden, wobei zu einem beliebigen Zeitpunkt die Gesamtheit dieser Bitgruppen ein Fenster in Form des vorstehend eingeführten Bitfensters W vorsieht. Insbesondere werden die Bits im Speicherregister 24 von rechts eingeschoben und sind auch eine Darstellung der Bits in einem Paket, die dem Präambelpräfix-Bit folgen, das die CCR beendet hat. Um eine Konvention für die zukünftige Erörterung zu schaffen, ist zu beachten, dass innerhalb des Registers 24 die Variablen y1 bis yL für die Bitbezeichnung verwendet werden. In dieser Hinsicht ist zu beachten, dass jeder Eintrag y1 bis yL eine Bitgruppe darstellen soll, wobei die Bitgruppe für jede Variable y (d. h. y1, y2 und so weiter) dieselbe ganzzahlige Anzahl von Bits umfasst, wobei jedoch diese ganze Zahl Eins oder eine Zahl größer als Eins auf der Basis der Decodieroperation des Empfängers, der den TDMA-Bitstrom empfängt, sein kann. Der Grund für diese Gruppenbezeichnung entsteht daraus, ob der Empfänger eines TDMA-Bitstroms entweder auf einer "harten" oder "weichen" Entscheidung basiert, wie unmittelbar nachstehend beschrieben.
  • Auf dem TDMA-Fachgebiet ist bekannt, dass ein TDMA-Bitstrom unter Verwendung von Impulsformung übertragen wird, wobei jedes übertragene Bit über einen analogen Synchronisationsimpuls gesandt wird. Typischerweise weist ein solcher Synchronisationsimpuls eine beträchtliche Amplitudenspitze (entweder positiv oder negativ für jeweils entweder eine binäre 1 oder 0) auf, ihm gehen jedoch Variationen mit geringerer Amplitude voran und folgen diesem. Ein Empfänger, der jeden derartigen Impuls empfängt, tastet das analoge Signal ab und misst auf der Basis seiner Taktrückgewinnung einen Abtastwert am erwarteten Ort der Spitze des Impulses. Überdies erzeugt eben dieser durch Filtern und Analog-Digital-Umsetzung eine ganzzahlige Anzahl K von Bits. Für ein Beispiel, in dem K gleich acht ist, wird folglich dann ein gegebener Synchronisationsimpuls durch eine Zahl mit acht Bits mit einem Wert zwischen -128 und 127 dargestellt. Für bekannte "auf einer weichen Entscheidung basierende Empfänger" verarbeiten sie weiterhin jede Gruppe mit K Bits, wodurch die Komplexität erhöht wird, aber typischerweise auch die Genauigkeit erhöht wird. Für die vorstehend verwendete Bitgruppenkonvention yN umfasst folglich jede Bitgruppe yN in einem auf einer weichen Entscheidung basierenden Empfänger K Bits. Im Gegensatz dazu verringern sie für bekannte "auf einer harten Entscheidung basierende Empfänger" jede Gruppe von K Bits auf ein einzelnes Bit. Eine typische Methode besteht beispielsweise darin, dass von einem Wert von K, der größer ist als 0, angenommen wird, dass er eine eingehende binäre 1 darstellt und folglich eine zusätzliche Analyse durch den Empfänger unter Verwendung eines einzelnen Bits in der Gruppe yN gleich 1 durchgeführt wird, während, wenn der Wert von K geringer als oder gleich 0 ist, angenommen wird, dass er eine eingehende binäre 0 darstellt und folglich eine zusätzliche Analyse durch den Empfänger unter Verwendung eines einzelnen Bits in der Gruppe yN gleich 0 durchgeführt wird.
  • In Anbetracht des Vorangehenden ist zu beachten, dass die vorliegenden Ausführungsformen gleiche Anwendbarkeit auf Empfänger sowohl mit harter als auch weicher Entscheidung haben und tatsächlich für andere Arten von Empfängern gelten können, wie für einen Fachmann feststellbar ist. In jedem Fall sollte nun, wie vorstehend eingeführt, erkannt werden, dass eine Bitgruppe für beide Metho den in diesem Dokument durch yN dargestellt ist und diese Gruppe ein oder mehrere Bits aufweisen kann. Um die restliche Erörterung und die restlichen Beispiele zu vereinfachen, jedoch ohne den Schutzbereich der vorliegenden Erfindung zu begrenzen, wird trotzdem eine Methode eines auf einer harten Entscheidung basierenden Empfängers angenommen, wodurch ein einzelnes Bit für jeden Wert yN bereitgestellt wird. In Anbetracht dieses Beispiels bezieht sich die nachstehende Erörterung auf L Bits, wie es der Fall ist, wenn jede Bitgruppe nur ein einzelnes Bit aufweist, es sollte jedoch aus dem Vorangehenden verständlich sein, dass ein auf einer weichen Entscheidung basierender Empfänger L*K Bits in Betracht zieht. Wenn dann zu y1 bis yL zurückgekehrt wird, und in Anbetracht der Konvention dieser tiefgestellten Indizes ist dann zu beachten, dass jedes Mal, wenn sich die Bits im Speicherregister 24 einmal nach links verschieben, dann jeder tiefgestellte Index inkrementiert wird. Nach einer ersten solchen Verschiebung speichert dann das Speicherregister 24 beispielsweise die Bits y2 bis yL+i. Dieser Punkt wird hier gemacht, um ein Verständnis der nachstehend dargelegten Gleichung zu erleichtern, die die Operation des Systems 20 demonstriert. Es ist wiederum zu beachten, dass die Bits im Speicherregister 24 eine Darstellung in derselben Hinsicht wie vorstehend mit Bezug auf das Speicherregister 22 beschrieben sind. Mit anderen Worten, wiederum wird eine Substitution durchgeführt, wobei ein tatsächliches logisches Bit von "0" durch eine -1 dargestellt wird, während ein logisches Bit von "1" durch eine +1 dargestellt wird. Wiederum als Beispiel zeigt die nachstehende Tabelle 2 folglich die ganzzahlige Anzahl L (d. h. 16) von tatsächlichen Bits aus 4a–c, die folgen, nachdem die CCR vollständig ist, sowie die Darstellung dieser Bits, wie im Register 24 gespeichert:
    Figure 00170001
    Tabelle 2
  • Das System 20 umfasst ferner eine Rechenschaltung 26, die eine ausreichende Schaltungsanordnung umfasst, um Multiplikations- und Vergleichsoperationen durchzuführen, wie aus der folgenden Erörterung zu erkennen. Ein Fachmann sollte erkennen, dass eine solche Funktionalität und daher eine solche Schaltungsanordnung durch verschiedene Schaltungen bewerkstelligt werden kann. In Anbetracht der in den Registern 22 und 24 gespeicherten Bitsequenzen ermöglicht die zusätzliche Funktionalität der Rechenschaltung 26 in jedem Fall sukzessive Vergleichsoperationen, wobei ein Bitfenster W während jeder Operation festgelegt wird und wobei das Fenster für jede solche Operation L Bits umschließt. Zwei Verfahren, die beide solche Operationen verwenden, werden unmittelbar nachstehend beschrieben.
  • Ein erstes Verfahren, das durch das System 20 erreicht werden kann, erfasst ein Synchronisationswort, sobald ein Schwellenwert auf der Basis des Vergleichs des Systems 20 erreicht ist. Insbesondere kann dieses Verfahren gemäß der folgenden Gleichung 1 angegeben werden:
    Figure 00180001
    wobei die noch nicht definierten Variablen sind:
    • m ^
    ist der vorhergesagte Wert der m restlichen Präambelpräfix-Bits, die dem Präambelpräfix-Bit folgen, das die CCR beendet hat, und wobei 0 ≤ m ^ ≤ M; und
    τ
    ein wie nachstehend erörtert festgelegter Schwellenwert ist.
  • Die Einzelheiten der Anwendung von Gleichung 1 werden nachstehend beispielhaft gezeigt. An diesem Punkt ist jedoch als vorherige Beobachtung zu beachten, dass sich die Gleichung 1 für jeden Wert von m ^ wiederholt, bis der Schwellenwert τ entweder erreicht oder überschritten wird. Jede Wiederholung entspricht einer Verschiebung der Bits im Speicherregister 24 um ein Bit nach links, d. h., das am weitesten links liegende Bit wird aus dem Speicherregister 24 herausgeschoben, während das nächste Bit im eingehenden TDMA-Bitstrom in die am weitesten rechts liegende Stelle des Speicherregisters 24 eingeschoben wird. Folglich erreicht diese Operation eine Verschiebung eines Bitfensters W von links nach rechts über die Bits im TDMA-Bitstrom, die dem Bit folgen, das die CCR-Operation beendet hat. Um ein Verständnis dieser Operationen weiter zu erleichtern, ist eine alternative Darstellung in 6 gezeigt, wie nachstehend beschrieben.
  • 6 stellt eine alternative Darstellung der zur Debatte stehenden Bits sowie die iterative Operation für sukzessive Inkremente von m ^ bereit. Die obere Zeile von 6 stellt aus der Information der 3 und 4a den tatsächlichen Bitstrom dar, der dem Präambelpräfix-Bit folgt, das die CCR beendet hat. Im aktuellen Beispiel umfasst der Bitstrom folglich die letzten vier Bits des Präambelpräfixes, gefolgt als nächstes von den zwölf Synchronisationswort-Bits. Bei Fortsetzung nach unten in 6 stellt die zweite Zeile die Darstellung der Bits der oberen Zeile gemäß dem vorstehend eingeführten Verfahren dar. Die restlichen fünf Zeilen in 6 stellen jeweils einen Fall der Operation des Bitfensters W dar, wenn es sich entlang der Werte der oberen Zeile von 6 bewegt. Jeder von diesen Fällen wird nachstehend beschrieben.
  • Bei Betrachtung der dritten Zeile von 6 stellt diese den Ort des Fensters W für eine erste Analyse von Gleichung 1 dar, d. h. wobei m ^=0. Es ist daran zu erinnern, dass m ^ der vorhergesagte Wert der m restlichen Präambelpräfix-Bits ist, die dem Präambelpräfix-Bit folgen, das die CCR beendet hat. Folglich basiert der Ort des Fensters in der dritten Zeile von 6 auf einer Vorhersage, dass keine restlichen Präambelbits nach dem Bit vorhanden sind, das die CCR beendet hat (d. h. m ^=0). In diesem Fall besteht die Vorhersage darin, dass das nächste Bit nach dem Bit, das die CCR beendet hat, das erste Bit im Synchronisationswort ist. Die Anwendung von Gleichung 1 wirkt, um ein Maß für diese Vorhersage abzuleiten. Insbesondere liest sich die Gleichung 1 in diesem Fall, wie nachstehend in Gleichung 1.1 gezeigt:
    Figure 00200001
  • Gemäß Gleichung 1.1 wird jede Bitdarstellung des eingehenden Bitstroms yi mit einer entsprechenden Bitdarstellung ci im Synchronisationswort für alle L Bits im Synchronisationswort multipliziert und das Ergebnis wird summiert und mit τ verglichen. Um diese Multiplikation weiter zu erkennen, ist unter dem Bitfenster W in der dritten Zeile von 6 das Synchronisationswort gezeigt, das durch eine Darstellung im Speicherregister 22 von 5 gespeichert wird. Aus der dritten Zeile von 6 ist daher zu beachten, dass jedes Produkt von yici entweder -1 oder +1 ergibt. Insbesondere wenn ein gegebenes Paar von yi und ci gleich ist, ist das Produkt für dieses Paar +1, wohingegen, wenn das gegebene Paar von yi und ci unterschiedlich ist, das Produkt für dieses Paar -1 ist. Folglich führt Gleichung 1 (oder 1.1 im aktuellen Beispiel) tatsächlich einen Vergleich von jedem Bitpaar yi und ci durch, wie durch das Produkt des Paars bestimmt. Durch Summieren von jedem dieser Produkte liegt überdies das Endergebnis zwischen -L und +L. In dieser Hinsicht tendiert für eine relativ große Anzahl von Übereinstimmungen zwischen yi und ci das Ergebnis von Gleichung 1 zu +L. Für eine relativ große Anzahl von Nicht-Übereinstimmungen zwischen jedem yi und ci tendiert das Ergebnis von Gleichung 1 dagegen zu -L. Daher wird geschlussfolgert, dass, je größer das Ergebnis von Gleichung 1 ist, desto wahrscheinlicher yi bis yL jeweils mit ci bis cL übereinstimmen. An diesem Punkt soll angenommen werden, dass τ=L und daher τ=12. In Anbetracht der in der dritten Zeile von 6 gezeigten aktuellen Werte kann ein Fachmann folglich bestätigen, dass Gleichung 1.1 folgendes ergibt:
    Figure 00200002
  • Folglich ist das Ergebnis von 0 geringer als τ=12. Ferner ist zu beachten, dass das niedrige Ergebnis von Gleichung 1.1 darauf hindeutet, dass die Vorhersage m ^=0 ungenau war, d. h., das nächste Bit, das dem Bit folgt, das die CCR beendet hat, wurde nicht als erstes Bit des Synchronisationsworts bestimmt. Folglich wiederholt sich der Prozess für die nächste Iteration von m ^, wie unmittelbar nachstehend erörtert.
  • Bei Betrachtung der vierten Zeile von 6 stellt sie den Ort des Bitfensters W für eine zweite Analyse von Gleichung 1 dar, d. h., wobei m ^=1. Folglich basiert die vierte Zeile von 6 auf einer Vorhersage, dass ein Präambelpräfix-Bit nach dem Bit vorhanden ist, das die CCR beendet hat; mit anderen Worten, für m ^=1 wird vorhergesagt, dass ein zusätzliches Präambelpräfix-Bit vorhanden ist und nach diesem zusätzlichen Bit das erste Bit im Synchronisationswort liegt. Die Anwendung von Gleichung 1 wirkt wiederum, um ein Maß für diese Vorhersage abzuleiten und liest sich, wie nachstehend als Gleichung 1.2 gezeigt:
    Figure 00210001
  • Aus dem tiefgestellten Index y in Gleichung 1.2 sollte ein Fachmann nun ihre Wirkung beim Verschieben der Vergleichsanalyse der Werte in den Speicherregistern 22 und 24 erkennen. Insbesondere wird Gleichung 1.2 durch Verschieben der Bits im Speicherregister 24 nach links durchgeführt, wodurch das am weitesten links liegende Bit (d. h. das älteste Bit im Strom) verworfen wird und ein neues Bit von rechts eingeschoben wird. Anschließend werden entsprechende Bits der Register 22 und 24 multipliziert und die resultierenden Produkte werden summiert, wobei das Ergebnis wieder mit τ verglichen wird. In Anbetracht der in der vierten Zeile von 6 gezeigten aktuellen Werte kann ein Fachmann folglich bestätigen, dass Gleichung 1.2 folgendes ergibt:
    Figure 00210002
  • Wiederum ist das Ergebnis von -2 geringer als τ=12 und das niedrige Ergebnis von Gleichung 1.2 deutet darauf hin, dass die Vorhersage m ^=1 ungenau war. Mit anderen Worten, die Annahme, dass ein Bit im Präambelpräfix übrig war, bevor das Synchronisationswort erreicht wurde, war nicht der Fall. Folglich wiederholt sich der Prozess noch einmal für die nächste Iteration von m ^, wie unmittelbar nachstehend erörtert.
  • Beim Betrachten der fünften und der sechsten Zeile von 6 sollte ein Fachmann nun aus den vorherigen Beispielen erkennen, wie diese zusätzlichen Zeilen den Ort des Bitfensters W für eine dritte und eine vierte Analyse von Gleichung 1 darstellen, d. h., wobei m ^=2 bzw. m ^=3. Für die fünfte Zeile liest sich Gleichung 1 folglich, wie in der nachstehenden Gleichung 1.3 gezeigt, und für die sechste Zeile liest sich Gleichung 1, wie in der nachstehenden Gleichung 1.4 gezeigt:
    Figure 00220001
  • Aus den tiefgestellten Indizes von y in Gleichungen 1.3 und 1.4 sollte wiederum erkannt werden, wie sich das Bitfenster W verschiebt, um verschiedene Bits im Speicherregister 24 aufzunehmen, und wie sie dann mit entsprechenden Bits im Speicherregister 22 verglichen werden. In dieser Hinsicht ergeben die Gleichungen 1.3 und 1.4:
    Figure 00220002
  • Für beide Gleichungen 1.3 und 1.4 sind die entsprechenden Ergebnisse geringer als τ=12, wodurch darauf hingedeutet wird, dass die Vorhersagen von m ^=2 oder m ^=3 ungenau sind. Bei noch einer weiteren Iteration wiederholt sich der Prozess daher für einen Wert von m ^=4, der, wie nachstehend gezeigt, die Analyse von Gleichung 1 für das aktuelle Beispiel beendet.
  • Beim Betrachten der siebten Zeile von 6 stellt ihr Ort des Bitfensters W den Fall dar, in dem m ^=4. Vor dem Erreichen der Wirkungen von Gleichung 1 in diesem Zusammenhang ist zu beachten, dass jedes Bit yi im Bitfenster W nun mit jedem entsprechenden Bit ci des Synchronisationsworts übereinstimmt (wie durch den Vergleich des oberen und unteren Eintrags der siebten Zeile zu sehen). Aus einer mathematischen Perspektive ergibt die Anwendung von Gleichung 1, um das Bitfenster W anzuordnen, wie in der siebten Zeile gezeigt, nun die folgende Gleichung 1.5:
    Figure 00230001
  • Folglich ergibt Gleichung 1.5:
    Figure 00230002
  • Wie aus der siebten Zeile erwartet, erzeugt Gleichung 1.5, da jeder Eintrag im Bitfenster W mit einem entsprechenden Bit der Darstellung des Synchronisationsworts übereinstimmt, ein Ergebnis gleich τ, d. h. gleich 12. Mit anderen Worten, nun wird festgestellt, dass die Vorhersage von m ^=4 genau ist. Folglich waren vier Bits (d. h. m ^=4) im Präambelpräfix übrig, sobald die CCR vollständig war, wonach das Synchronisationswort aufgefunden wurde. Sobald die Iteration von Gleichung 1.5 vollständig ist, hat der Prozess des Standes der Technik dann somit das Synchronisationswort identifiziert. Folglich kann er den Ort des Endes dieses Worts bestimmen, wodurch der Beginn und das Ende der restlichen Abschnitte des TDMA-Pakets weiter definiert werden.
  • Nachdem ein Verfahren des Standes der Technik zur Synchronisationswort-Erfassung dargestellt wurde, wird der Leser nun auf eine Erörterung des Schwellenwerts von Gleichung 1, wie durch τ dargestellt, gelenkt. Insbesondere stellt das vorangehende Beispiel dar, dass Gleichung 1 an dem Punkt einen Maximalwert erreicht, an dem das Bitfenster W Bits einschließt, die mit dem Synchronisationswort übereinstimmen. Überdies demonstriert das Obige, dass das maximale Ergebnis von Gleichung 1 gleich L (d. h. der Anzahl von Bits im Synchronisationswort) ist. Mit anderen Worten, an diesem maximierten Punkt ist jedes Produkt yici gleich Eins und die Summe von allen L Produkten ist daher notwendigerweise gleich L. In Anbetracht dieser Schlussfolgerung ist zu beachten, dass in einer idealen Situation τ gleich L gesetzt werden würde und das Synchronisationswort unter jedem Umstand genau erfasst werden würde. Wie nachstehend erörtert, verhindert jedoch die Wirkung von Rauschen ein solches ideales Ergebnis in derzeitigen praktischen Implementierungen.
  • Wenn jedes Bit im eingehenden TDMA-Datenstrom empfangen wird, ist zu beachten, dass seine Amplitude durch ein zusätzliches Rauschsignal beeinträchtigt werden kann. Folglich kann dieses Rauschen verursachen, dass der binäre Wert von jedem derartigen Bit fehlinterpretiert wird. Im Fall des vorstehend erwähnten Darstellungsverfahrens kann daher eine binäre 0, die durch Rauschen verschmutzt ist, fälschlich vielmehr als +1 anstatt als -1 dargestellt werden. Ebenso kann eine binäre 1, die durch Rauschen verschmutzt ist, fälschlich vielmehr als -1 anstatt als +1 dargestellt werden. Wenn eine solche fälschliche Darstellung stattfindet, dann erreicht das Ergebnis von Gleichung 1 nicht L. Folglich erhöht das Hinzufügen von Rauschen die Komplexität der Betrachtungen für die Synchronisationswort-Erfassung. Eine Methode, um diesem Rauscheffekt gerecht zu werden, besteht darin, das vorstehend mit Bezug auf Gleichung 1 beschriebene System zu verwenden, aber τ auf ein gewisses Niveau zu setzen, das niedriger ist als L, wobei die Differenz daher diesen Rauschbeitrag berücksichtigt. Durch Verringern von τ wird jedoch die Genauigkeit der Methode der Gleichung 1 verringert. Andere Methoden, um diesen Rauscheffekt zu kompensieren, werden auch nachstehend dargestellt. Solche Methoden können bessere Ergebnisse liefern, aber schaffen aus verschiedenen Gründen ebenso Nachteile.
  • Eine Methode, um den vorstehend beschriebenen Rauscheffekt zu kompensieren, besteht darin, die Leistungsanforderungen des Senders TR zu erhöhen. Mit anderen Worten, durch Verstärken des Sendesignals wird der Rauschabstand ("SNR") des empfangenen Signals verringert, wobei angenommen wird, dass das Rauschen nicht auf ein vergleichbares Niveau verstärkt wird. Unter einer solchen Methode wird die Amplitude von jedem übertragenen Bit Idealerweise auf einen Pegel erhöht, um jeglichen Beitrag eines zusätzlichen Rauschsignals ausreichend zu überwältigen. Folglich interpretiert irgendein Empfänger des Signals jedes eingehende Bit während der Synchronisationswort-Erfassung korrekt. Somit kann τ auf oder nahe L mit einer ansehnlichen Menge an Vertrauen in der Genauigkeit der Fähigkeit, ein eingehendes Synchronisationswort zu erfassen, gesetzt werden. Obwohl dieses Verfahren die Wirksamkeit von Gleichung 1 weiter verbessern kann, schafft es auch Nachteile. Es ist beispielsweise häufig der Fall, dass die Leistungsanforderungen aus verschiedenen Gründen begrenzt sind. Folglich kann ein Verfahren, das danach strebt, diese Leistungsanforderungen zu erhöhen, nicht annehmbar sein. Selbst wenn es als annehmbar erachtet wird, kann ein solches Verfahren nicht als effizient betrachtet werden. Die zusätzlichen Leistungsanforderungen können sich beispielsweise auf andere Erwägungen in der Konstruktion auswirken. Noch weitere Beispiele sind für einen Fachmann feststellbar.
  • Eine weitere Methode, um den vorstehend beschriebenen Rauscheffekt zu kompensieren, besteht darin, die Gleichung 1 in einer Weise zu modifizieren, die den Schwellenwert τ beseitigt. Diese alternative Methode wiederholt Iterationen der Berechnungen von Gleichung 1 und bestimmt, nachdem alle Berechnungen vollständig sind, dass das Synchronisationswort innerhalb eines Fensters W für die Iteration der Gleichung eingeschlossen war, die das maximale Ergebnis lieferte. Mathematisch ausgedrückt wird diese Alternative durch die folgende Gleichung 2 dargestellt:
    Figure 00260001
  • Gleichung 2 gibt an, dass für jeden Wert von m ^ zwischen 0 und M (d. h. für M+1 Iterationen) die Summierung durchgeführt wird, wobei jede Summierung von L Produkten von y(i+m ^)ci stattfindet. Überdies ist die vorangehende "max"-Angabe enthalten, um anzuzeigen, dass die Gleichung 2 durch Auswählen derjenigen der M+1 Summierungen, die das maximale Ergebnis liefert, gelöst wird. Ein Beispiel von Gleichung 2 kann erkannt werden, indem wiederum die Darstellung von 6 betrachtet wird und indem angenommen wird, dass M=4. In diesem Fall wird ein Fachmann erkennen, dass die M+1 Iterationen von Gleichung 2 dieselben Ergebnisse erzeugen, die aus Gleichungen 1.1 bis 1.5 gezeigt sind (d. h. 0, -2, -4, 4 bzw. 12). Als nächstes sieht der Maximierungsaspekt von Gleichung 2 dann vor, dass das Ergebnis von 12 ausgewählt wird, d. h., das Synchronisationswort wird für den Wert von m ^=4 erfasst. Es ist jedoch zu beachten, dass tatsächlich die Implementierung von Gleichung 2 wahrscheinlich erfordert, dass M größer ist als vier. In einem solchen Fall wird ein Fachmann erkennen, dass zusätzliche Iterationen von Gleichung 2 über M=4 hinaus Ergebnisse erzeugen, die niedriger sind als 12. Mit anderen Worten, mit solchen zusätzlichen Iterationen ist das Ergebnis von 12 immer noch das maximale Ergebnis und folglich besteht die letzte Operation bezüglich Gleichung 2 darin, denjenigen Wert von m zu wählen, der dieses maximale Ergebnis erzeugt hat (d. h. m ^=4).
  • Obwohl die Methode von Gleichung 2 ein Synchronisationswort in einer Weise erfasst, um die vorstehend beschriebenen Rauscheffekte zu mildern, ist zu beachten, dass sie auch bestimmte Nachteile schafft. Die Methode von Gleichung 2 erfordert beispielsweise Iterationen über den gesamten Bereich von Null bis M. Im Gegensatz dazu wird daran erinnert, dass die Methode von Gleichung 1 stoppt, sobald der Schwellenwert τ erreicht ist, und daher ihr Ergebnis früher erreichen kann. Mit anderen Worten, das Verfahren von Gleichung 2 erfordert eine größere Verzögerung, bevor es sein Ziel erreicht. Um die gesamte Analyse über alle Itera tionen für Gleichung 2 durchzuführen, muss außerdem ein gewisses Verfahren vorhanden sein, das sich auf die Speicherung der Geschichte über alle Iterationen richtet, so dass die dem maximalen Ergebnis entsprechende Iteration aus dieser Geschichte identifiziert werden kann. Die Geschichtsanforderung kann in einigen Situationen als Nachteil betrachtet werden, da sie die Schaltungs- und Verarbeitungsanforderungen steigern kann.
  • Als letzte Methode des Standes der Technik leitete Mr. Massey die folgende Gleichung 3 als Verfahren zur Synchronisationswort-Erfassung ab, die dieselbe vorstehend beschriebene Methode zur Verschiebung des Bitfensters, aber weitere Kompensationen der Rauscheffekte verwendet, wie nachstehend beschrieben:
    Figure 00270001
    wobei
    y, c und L dieselben, wie für die früheren Methoden definiert, sind; und
    σ die normierte Varianz des additiven Gaußschen Rauschsignals im eingehenden TDMA-Strom ist. Intuitiv gilt, je größer der SNR ist, desto kleiner ist der Wert von σ.
  • Auf dem Fachgebiet wurde gezeigt, dass die Gleichung 3 verbesserte Ergebnisse gegenüber den Methoden von Gleichungen 1 und 2 schafft. Sie weist jedoch auch Nachteile auf. Es ist beispielsweise zu beachten, dass Gleichung 3 einen zusätzlichen Wert der Varianz (d. h. σ) erfordert und ferner eine Hyperbelcosinusauswertung in Anbetracht des Effekts dieser Varianz erfordert. Aus praktischen Gründen muss diese Varianz daher bestimmt werden und wird Idealerweise ständig aktualisiert, wenn TDMA-Kommunikationen stattfinden. Daher und wie auf dem Fachgebiet bekannt, ist natürlich eine beträchtliche zusätzliche Komplexität aufgrund dieser Anforderungen beteiligt. In Anbetracht dieser Nachteile sowie der vorstehend dargelegten verschiedenen Betrachtungen stellt der vorliegende Erfin der nachstehend verbesserte Ausführungsformen bereit, die Ergebnisse erreichen, die hinsichtlich der Effizienz diejenigen des vorstehend erörterten Standes der Technik entweder übersteigen oder sich diesen nähern, und die in Weisen implementiert werden können, die im Vergleich zum entsprechenden Verfahren des Standes der Technik, das vergleichbare oder noch weniger effiziente Ergebnisse erreicht, weniger komplex sind.
  • Nachdem der Stand der Technik detailliert dargestellt wurde, wendet sich die Erörterung nun den bevorzugten Ausführungsformen zu. In dieser Hinsicht stellt 7 ein System 30 dar, das auch in einer Kombination aus Hardware und Software implementiert wird, um ein Synchronisationswort zu erfassen. Auf den ersten Blick kann das System 30 in gewisser Hinsicht zum System 20 des Standes der Technik vergleichbar erscheinen. Der Rest dieses Dokuments demonstriert jedoch beträchtliche Unterschiede sowohl in der Methodologie als auch den Ergebnissen. Beim Zuwenden zum System 30 wird es vorzugsweise in jedem der Empfänger RCVR1 bis RCVRN des Systems 10 von 1 implementiert, wodurch eine TDMA-Kommunikation ermöglicht wird und insbesondere die Erfassung von Synchronisationsworten im binären TDMA-Informationsstrom ermöglicht wird. Die Einzelheiten seiner Vorrichtung und Methodologie werden nachstehend dargestellt. Aus diesen Einzelheiten wird ein Fachmann überdies erkennen, dass das System 30 unter Verwendung von verschiedenen Schaltungen konstruiert werden kann, einschließlich integrierter Schaltungen, wie z. B. einer anwendungsspezifischen integrierten Schaltung ("ASIC"), eines Digitalsignalprozessors ("DSP") oder dergleichen.
  • Das System 30 umfasst zwei Speicherregister 32 und 34. Die Speicherregister 32 und 34 stellen eine Hardware dar, die in der Lage ist, Darstellungen der nachstehend beschriebenen binären Signale zu speichern, und kann folglich unter Verwendung von verschiedenen Arten von Schaltungsspeichervorrichtungen, wie z. B. eines Speicher- oder Registerplatzes in einer integrierten Schaltung, implementiert werden. Jedes von diesen Registern wird nachstehend erörtert.
  • Das Speicherregister 32 speichert eine Darstellung eines Testmuster-Vektors S, der mit Bits im eingehenden TDMA-Bitstrom verglichen wird, wie nachstehend zu erkennen. Es ist zu beachten, dass wiederum angegeben wird, dass das Register eine Darstellung speichert und diese Terminologie soll angeben, dass dasselbe Format mit +1 und -1 verwendet wird, wie für eine binäre 1 bzw. 0 eingesetzt, wie vorher eingeführt. Es ist auch zu beachten, dass zum Erfassen eines Synchronisationsworts das System 30 M+1 Vergleiche unter Verwendung eines Testmusters im Speicherregister 32 durchführt und dass sich das Testmuster für jeden dieser Vergleiche ändert. Wie nachstehend zu erkennen, geschieht jeder Vergleich mit der im Speicherregister 34 gespeicherten Darstellung. Wie in einer vorstehend beschriebenen Methode des Standes der Technik entsprechen diese Vergleiche folglich den Fällen von 0 ≤ m ^ ≤ M. Als Einführung ist für den ersten dieser wiederholten Vergleiche der Testmuster-Vektor S derselbe wie der Vektor C, d. h. für jeden Wert von i von 1 bis L, si=ci. In dieser Hinsicht ist zu beachten, dass in 7 das Speicherregister 32 L Bits speichert. Außerdem ändert sich jedoch für zusätzliche Wiederholungen der Testmuster-Vektor S und ist nicht mehr gleich dem Synchronisationswort-Vektor C. Diese Einstellung auf den Vektor S stellt eine Verbesserung dar, die vom vorliegenden Erfinder entwickelt wird, und stellt auch eine Unterscheidung zwischen den bevorzugten Ausführungsformen und dem vorstehend beschriebenen Stand der Technik bereit.
  • Nachdem das Präambelpräfix-Bit, das die CCR beendet, angetroffen wird, besteht dann das Ziel der bevorzugten Ausführungsformen darin, das Synchronisationswort zu erfassen. Bei dieser Bemühung verbleiben jedoch zwischen 0 und M Bits des Präambelpräfixes, bevor das Synchronisationswort (d. h. der Vektor C) angetroffen wird. Diese Präambelpräfix-Bits sollen durch den Vektor B wie in nachstehender Gleichung 4 definiert sein: B = {bM, bM-1,bM-2, ..., b2, b1} Gleichung 4
  • Es ist daran zu erinnern, dass die Präambelpräfix-Bits eine Sequenz von Bits sind, die für ein gegebenes System in einer gewissen bekannten Weise abwech seln. Wie vom vorliegenden Erfinder erkannt, verwerfen jedoch die vorstehend beschriebenen Verfahren des Standes der Technik die von diesen Bits bereitgestellte bekannte Information, wenn ein Synchronisationswort erfasst wird. In scharfem Kontrast und wie nachstehend detailliert dargestellt, verwenden die in diesem Dokument dargestellten erfindungsgemäßen Ausführungsformen diese Information, um eine effiziente und verbesserte Synchronisationswort-Erfassung zu erreichen. In dieser Hinsicht und mit Rückkehr zur Definition des Testmuster-Vektors S, der im Speicherregister 32 gespeichert ist, wird der Vektor S nun als Muster definiert, das sich für sukzessive Iterationen des vom System 30 durchgeführten Verfahrens ändert. Insbesondere wenn ein eingehendes Synchronisationswort erfasst wird, wird der Vektor S für jede Iteration so geändert, dass er einen Abschnitt des Vektors B, verkettet mit entweder einem Abschnitt oder alles des Synchronisationswort-Vektors C, umfasst. Die Verkettung mit einem Abschnitt des Synchronisationswort-Vektors C wird hier beschrieben, wobei eine Erläuterung der letzteren Verkettung bis später verschoben wird. An diesem Punkt werden folglich die sukzessiven Vektoren für S als S0 bis SM definiert (wobei die Ausdrücke der hochgestellten Indizes lediglich einen Vektor S vom anderen unterscheiden sollen, aber nicht eine Exponenterifunktion demonstrieren sollen). Insbesondere werden S0 bis SM durch die folgenden Gleichungen 5.1 bis 5.5 definiert: S0 = (s01 , s02 , ..., s0L ) = (c1, c2, ..., cL-1, cL) Gleichung 5.1 S1 = (s11 , s12 , ..., s1L ) = (b1, c1, ..., cL-2, cL-1) Gleichung 5.2 S2 = (s21 , s22 , ..., s2L ) = (b2, b1, c1, ..., cL-3, cL-2) Gleichung 5.3 SM-1 = (SM-11 , sM-12 , ..., SM-1L ) = (bM-1, bM-2, ..., b1, C1, ..., cL-(M-1)-1, cL-(M-1)) Gleichung 5.4 SM = (sM1 ,sM2 , ..., sML ) = (bM, bM-1, ... b1, C1, ..., CL-(M)-1, CL-(M)) Gleichung 5.5
  • In Anbetracht der Gleichungen 5.1 bis 5.5 sowie der Darstellung von 7 sollte ein Fachmann nun erkennen, dass das Speicherregister 32 für den ersten Vergleich von m ^=0 den Synchronisationswort-Vektor C speichert. Für jeden anschließenden Vergleich verschiebt das Speicherregister 32 ein Bit des Synchronisationsworts-Vektors C nach rechts heraus und schiebt das nächste Bit b des Präambelpräfix-Vektors B von links hinein. Wie nachstehend zu erkennen und im Gegensatz zum Stand der Technik, werden somit in den bevorzugten erfindungsgemäßen Ausführungsformen die Präambelpräfix-Bits, die demjenigen Bit folgen, das die CCR beendet hat, zum Erfassen des Synchronisationsworts verwendet.
  • Beim Zuwenden nun zum Speicherregister 34 speichert es eine Darstellung der L Bits, die aus dem eingehenden TDMA-Bitstrom abgetastet werden, die dem Präambelpräfix-Bit folgen, das die CCR beendet hat. Zuerst ist noch einmal zu beachten, dass die gespeicherten Informationen eine Darstellung sind, was bedeutet, dass sie das Format von +1 und -1 für eine binäre 1 bzw. 0 implementieren. Zweitens ist zu beachten, dass diese Bits im Gegensatz zu den vorstehend beschriebenen Verfahren des Standes der Technik nicht verschoben werden. In dem Ausmaß, in dem ein Fenster definiert ist, so dass sein am weitesten links liegendes Bit dasjenige Bit ist, das dem Bit folgt, das die CCR beendet hat, bleiben folglich für eine vollständige Synchronisationswort-Erfassung dieses Bit sowie diejenigen rechts von ihm unverändert. Mit anderen Worten, im Gegensatz zum Stand der Technik wird das am weitesten links liegende Bit im Speicherregister 34 nicht nach links und aus dem Register verschoben. Folglich ist weit links im Speicherregister das Bit y1 gezeigt und es verschiebt sich nicht, wie es im Stand der Technik der Fall war. Weit rechts im Speicherregister befindet sich das Bit yL und es verschiebt sich auch nicht. Es ist zu beachten, dass die Anzahl von Bits im Speicherregister 34 für eine später beschriebene Ausführungsform über yL hinaus erhöht ist, aber sowohl in der gerade beschriebenen Ausführungsform sowie der später beschriebenen findet keine Verschiebung von Bits nach links aus dem Speicherregister 34 hinaus statt.
  • Das System 30 umfasst ferner eine Rechenschaltung 36, die eine ausreichende Schaltungsanordnung umfasst, um Multiplikations- und Vergleichsoperationen durchzuführen, wie aus der folgenden Erörterung erkennbar. Noch einmal sollte ein Fachmann erkennen, dass eine solche Funktionalität und daher eine solche Schaltungsanordnung durch verschiedene Schaltungen, wie z. B. eine ASIC oder einen DSP, bewerkstelligt werden kann. In Anbetracht der in den Registern 32 und 34 gespeicherten Bitsequenzen ermöglicht die zusätzliche Funktionalität der Rechenschaltung 36 in jedem Fall sukzessive Vergleichsoperationen, wobei die Bits im Speicherregister 34 effektiv mit einem Testmuster-Vektor S im Speicherregister 32, der sich für jeden Vergleich ändert, verglichen werden. Insbesondere kann dieses Verfahren gemäß der folgenden Gleichung 6 angegeben werden:
    Figure 00320001
  • Die Details der Anwendung von Gleichung 6 werden nachstehend beispielhaft gezeigt. An diesem Punkt ist zu beachten, dass sich Gleichung 6 für alle Werte von m ^ wiederholt und die Lösung diejenige Iteration ist, die das maximale Ergebnis aufweist. Jede Wiederholung nach der ersten entspricht einer Verschiebung des Testmuster-Vektors S im Speicherregister 32. In Anbetracht dessen, wie der Vektor S vorstehend definiert ist, ist jede solche Verschiebung ein Bit nach rechts, d. h., das am weitesten rechts liegende Bit des Synchronisationswort-Vektors C wird aus dem Speicherregister 32 herausgeschoben, während das nächste Bit im Präfixpräambel-Vektor B in den am weitesten links liegenden Ort des Speicherregisters 32 hinein geschoben wird. Um ein Verständnis dieser Operationen weiter zu erleichtern, ist eine alternative Darstellung in 8 gezeigt, wie nachstehend beschrieben.
  • 8 stellt eine Darstellung der sukzessiven Operationen für sukzessive Schritte des Inkrementierens von m ^ dar, um die Gleichung 6 unter Verwendung des Systems 30 zu implementieren. Die oberen zwei Zeilen von 8 sind dieselben Informationen wie 6 und stellen folglich den Bitstrom, der der CCR-Bestimmung folgt, bzw. seine Darstellung mit +1 oder -1 dar. Die restlichen sieben Zeilen in 8 sehen Fälle der Verschiebung der Bits des Vektors S durch das Speicherregister 32 vor. Jeder von diesen Fällen wird nachstehend beschrieben.
  • Beim Betrachten der dritten Zeile von 8 stellt sie zuerst die festen Bits im Speicherregister 34 dar, und unter diesen Bits ist der Testmuster-Vektor S im Speicherregister 32 gezeigt, beide, wie sie für die erste Iteration von Gleichung 6 existieren (d. h. m ^=0). Da m ^=0, entspricht dann dieser erste Fall einer Vorhersage, dass keine restlichen Präambel-Bits nach dem Bit vorhanden sind, das die CCR beendet hat. Die Anwendung von Gleichung 6 wirkt, um ein Maß für diese Vorhersage abzuleiten, wobei das Ergebnis wie in nachstehender Gleichung 6.1 gezeigt ist:
    Figure 00330001
  • Gemäß Gleichung 6.1 wird für die Länge L (z. B. 12) des Synchronisationsworts jede Bitdarstellung des eingehenden Stroms yi mit entsprechenden Bitdarstellungen si im Testmuster-Vektor S multipliziert, wobei für m ^=0 dieser Vektor derselbe ist wie der Synchronisationswort-Vektor C. In Anbetracht der in der dritten Zeile von 8 gezeigten tatsächlichen Werte kann ein Fachmann somit das in Gleichung 6.1 gezeigte Ergebnis bestätigen.
  • Da sich Gleichung 6 wiederholt, um ein Maximum über M+1 Ergebnisse zu bestimmen, stellen dann die restlichen Darstellungen von 8 (d. h. die Zeilen 4q bis 9) jeden dieser Fälle dar. Für die Zwecke des vorliegenden Beispiels ist zu beachten, dass angenommen wird, dass M sechs ist, wodurch die insgesamt sieben verschiedenen Szenarios, die in 8 dargestellt sind, verursacht werden. Trotz dieses Beispielwerts ist jedoch zu beachten, dass der Wert von M typischerweise als eine Hälfte der oder weniger als die Länge des Synchronisationsworts genommen wird und sich auf der Basis von verschiedenen Erwägungen unterscheiden kann. Beim Betrachten der Zeilen 4 bis 9 von 8 kann ein Fachmann in jedem Fall bestätigen, dass die Gleichung 6 sich dann für m ^=1 bis m ^=6 wiederholt. Ein solcher Fachmann kann überdies bestätigen, dass die Ergebnisse solcher Operationen wie in der folgenden Tabelle 3 gezeigt sind:
    Figure 00340001
    Tabelle 3
  • Nachdem die Werte in Tabelle 3 bestimmt sind, wird die Lösung für Gleichung 6 durch Identifizieren desjenigen Werts von m ^, der das höchste Ergebnis erzeugt hat, vollendet. In Anbetracht der Ergebnisse von Tabelle 3 erzeugt der m ^=4 entsprechende Eintrag diese Lösung und folglich bestimmt das System 30, dass das Synchronisationswort nach dem Empfang von vier Präambelpräfix-Bits, die dem Präambelpräfix-Bit folgten, das die CCR beendet hat, empfangen wurde.
  • Nachdem die Operation von einer der Ausführungsformen der vorliegenden Erfindung demonstriert wurde, stellt 9 einen Graphen 40 dar, der die Effizienz ihrer Operation im Vergleich zu anderen Alternativen demonstriert. Insbesondere demonstriert der Graph 40 die Ergebnisse von Monte-Carlo-Simulatio nen, um die Fehlerleistung für einen TDMA-Bitstrom unter Verwendung eines Synchronisationsworts und von Präambel-Bits auszuwerten, wie es im DECT-Standard angetroffen werden würde. Das zum Erhalten des Graphen 40 verwendete Beispiel implementierte ein Synchronisationswort mit 16 Bits (d. h. L=16) wie folgt: 11101001100010101. Folglich ergibt die Darstellung für dieses Synchronisationswort unter Verwendung des vorstehend beschriebenen -1/+1-Austauschverfahrens die folgende Sequenz: 1, 1, 1, -1, 1, -1, -1, 1, 1, -1, -1, -1, 1, -1, 1, -1 Ferner ist das Präambelpräfix-Muster {1, -1} und der implementierte Wert von M war für M=8. In Anbetracht dieser Testkriterien werden die Ergebnisse des Graphen 40 nachstehend erörtert.
  • Vor dem Erörtern der speziellen Kurven des Graphen 40 sind auch seine Achsen zu beachten. In der vertikalen Dimension des Graphen 40 befindet sich der Logarithmus der Wahrscheinlichkeit, dass ein Synchronisationsfehler aufgetreten ist. In der horizontalen Dimension des Graphen 40 befindet sich ein Maß für den Rauschabstand ("SNR"), d. h. Eb stellt die Energie jedes Bits dar, während NO die Rauschenergie im Signal darstellt. Folglich stellt das Verhältnis eine Leistungsmessung dar. Beim Zuwenden zu den speziellen Ergebnissen des Graphen 40 stellt die Kurve 42 die Ergebnisse der Simulation unter Verwendung des durch vorstehende Gleichung 1 des Standes der Technik charakterisierten Verfahrens dar. Die Kurve 46 des Graphen 40 stellt die Ergebnisse des vorstehend beschriebenen Massey-Kriteriums des Standes der Technik, wie durch Gleichung 3 charakterisiert, dar. Folglich wird ein Fachmann die verbesserten Ergebnisse der Kurve 46 gegenüber der Kurve 42 erkennen, d. h., bei einem SNR von 4 dB erzeugt das Massey-Kriterium einen Abfall von ungefähr 3,5 im Logarithmus der Wahrscheinlichkeit des Synchronisationsfehlers (d. h. von -2,5 auf -6). Es ist jedoch zusätzlich zu beachten, dass die Kurve 44 des Graphen 40 die Ergebnisse der vorstehend mit Bezug auf die 7 und 8 beschriebenen erfindungsgemäßen Ausführungsform, die durch Gleichung 6 charakterisiert ist, darstellt. Folglich demonstriert der Graph 40, dass die erfindungsgemäße Ausführungsform eine theoretisch identische Kurve zur Massey-Methode erzeugt, wobei die erfindungsgemäße Ausführungsform vom Einschluss einer Analyse von einigen der Präam belpräfix-Bits in ihrer Methodologie profitiert. Außerdem werden die Ergebnisse der erfindungsgemäßen Ausführungsform ohne verschiedene der zusätzlichen Komplexitäten, die aus der Massey-Methode entstehen, erreicht, wobei diese Komplexitäten vorstehend beschrieben wurden. In der gesamten Effizienz kann daher die bisher beschriebene Ausführungsform sich als weitaus geeigneter für verschiedene praktische Implementierungen erweisen.
  • Zusätzlich zu den vorstehend beschriebenen Kurven ist zu beachten, dass der Graph 40 eine vierte Kurve 48 umfasst. In dieser Hinsicht ist zu beachten, dass die Methodologie der Verwendung von einigen der Präambelpräfix-Bits bei der Synchronisationswort-Erfassung, wie durch die vorstehend dargelegte erfindungsgemäße Ausführungsform demonstriert, auch alternative erfindungsgemäße Ausführungsformen bereitstellt. In diesem Zusammenhang demonstriert die Kurve 48 die Ergebnisse von noch einer weiteren Ausführungsform, die innerhalb des aktuellen erfindungsgemäßen Schutzbereichs in Betracht gezogen wird. Diese weitere Ausführungsform kann sowohl im bereits bereitgestellten Zusammenhang als auch ferner durch eine mathematische Demonstration, wie nachstehend bereitgestellt wird, erkannt werden. Vor dem Erreichen dieser Erörterung ist am Beginn zu beachten, dass diese weitere Ausführungsform ein weiter verbessertes Ergebnis gegenüber der Methode von Massey (und des anderen Standes der Technik) vorsieht. Durch Verfolgen der Kurve 48 kann ein Fachmann tatsächlich erkennen, dass die Verbesserung ungefähr 1 dB über den gesamten Bereich von Abtastwerten, der im Graphen 40 gezeigt ist, misst. Diese Alternative kann daher in verschiedenen Zusammenhängen bevorzugt sein, obwohl sie zusätzliche Komplexitäten aufweist, wie aus der folgenden Erörterung zu erkennen ist.
  • Mit Einführung einer Unterscheidung zwischen der folgenden erfindungsgemäßen Ausführungsform und der vorstehend beschriebenen wollen wir nun eine alternative Definition des Vektors S betrachten, der, es wird daran erinnert, das Testabtastmuster ist, das zum Vergleich mit dem eingehenden TDMA-Bitstrom verwendet wird. Insbesondere soll in Verbindung mit der Einführung für die Gleichungen 5.1 bis 5.5 daran erinnert werden, dass angegeben wurde, dass der Vek tor S für jede Iteration geändert wird, damit er einen Abschnitt des Vektors B, verkettet mit entweder einem Abschnitt oder alles des Synchronisationswort-Vektors C, einschließt. Die frühere Erörterung stellte den ersteren Fall dar, in dem die Verkettung nur mit einem Abschnitt des Synchronisationswort-Vektors bestand. Nun ist jedoch zu beachten, dass eine alternative erfindungsgemäße Ausführungsform erhalten wird, indem derselbe Abschnitt von B (d. h. diejenigen Bits, die dem Präambelpräfix-Bit folgen, das die CCR beendet hat) mit dem gesamten Synchronisationswort-Vektor C verkettet wird. Für diese alternative Ausführungsform werden folglich die sukzessiven Vektoren S0 bis SM für den Vektor S durch die folgenden Gleichungen 6.1 bis 6.5 definiert: S0 = (s01 , s02 , ..., s0L ) = (c1, c2, ..., cL-1, cL) Gleichung 6.1 S1 = (s11 , s12 , ..., s1L , s1L+1 ) = (b1, c1, ..., cL-1, cL) Gleichung 6.2 S2 = (s21 , s22 , ..., s2L-1 , s2L+2 ) = (b2, b1, c1, ..., cL-1, cL) Gleichung 6.3 SM-1 = (sM-11 , sM-12 , ..., sM-1L+M-2 , sM-1L+M-1 ) = (bM-1, bM-2, ... b1, c1, ..., cL-1, cL) Gleichung 6.4 SM = (sM1 , sM2 , ..., sML+M-1 , sML+M ) = (bM, bM-1, ... b1, c1, ..., CL-1, cL) Gleichung 6.5
  • Somit ist Si ein Vektor mit der Dimension L+i, d. h. jeder Vektor S umfasst die gesamte Darstellung des Synchronisationswort-Vektors C und umfasst ferner i Bits der Präambelpräfix-Bits. Diese erweiterte Definition entsteht, da zum Zeitpunkt, zu dem CCR gerade vollständig ist, die Empfangseinheit als nächstes irgendeinen von S0 bis SM empfangen könnte. Da M als Anzahl von Bits definiert ist, in denen das Synchronisationswort erfassbar ist, sammelt dann die optimale bevorzugte Lösung hinsichtlich der Genauigkeit L+M Datenabtastwerte vor dem Bestimmen, wo das Synchronisationswort ausgerichtet war, das dem Präambelpräfix-Bit folgt, das die CCR beendet hat. Überdies sind die Bits, die den ersten L+M Abtastwerten folgen, zufällig und sind somit beim Erfassen des Synchronisationsworts nicht hilfreich.
  • Di soll durch die folgende Gleichung 7 definiert sein: Di = (di1 ,di2 , ..., dii ) Gleichung7 wobei
    D ein Vektor mit der Dimension i ist, der aus zufälligen Daten besteht, wobei P(dj=1)=P(dj=0)=1/2.
  • Wenn A = (a1, a2, ..., an) und B = (b1, b2, ..., bm), dann soll der Vektor (A, B) ihre elementweise Verkettung darstellen. Mit anderen Worten (A, B) = (a1, a2, ..., an, b1, b2, ..., bm). Dann werden die ersten L+M Werte am Empfänger durch einen Bitabtastvektor Y = (y1, y2, .., yL+M) dargestellt, der durch die folgende Gleichung 8 definiert ist: Ym = (Sm, DM-m) + N Gleichung 8 wobei
    m die unbekannte Anzahl von Präambelpräfix-Bits vor dem Synchronisationswort ist; und
    N das additive weiße Gaußsche Rauschen modellhaft darstellt, d. h. N = (n1, n2, ... nL+M);
    ni~n(0, σ), wobei n(0, σ) eine Gaußsche Zufallsvariable ist.
  • Beim Empfangen des zufälligen Abtastvektors Y besteht die Aufgabe des Empfängers darin, festzustellen, wo das Synchronisationswort liegt, oder äquivalent m abzuschätzen. Ein optimaler Empfänger schätzt Y als Y m ^ ab, so dass eine Wahrscheinlichkeit P(Y = Y m ^|Y) im nachhinein maximiert wird. Wenn wir annehmen, dass m über {0, 1, ..., M} gleichmäßig ist, greift dann der optimale Empfänger äquivalent Y m ^ heraus, das P(Y|Ym Y m ^) maximiert. Dies ist äquivalent zu einem Kriterium maximaler Wahrscheinlichkeit. Folglich stellt die folgende Ausführungsform eine Empfängermethodologie bereit, die die folgende Gleichung 9 bestimmt:
    Figure 00390001
  • Angesichts von Gleichung 8 ist dann Gleichung 9 dieselbe wie die folgende Gleichung 10:
    Figure 00390002
  • Da die Zufallsvariablen n1, n2, ... nL+M unabhängig sind, kann Gleichung 10 als folgende Gleichung 11 geschrieben werden:
    Figure 00390003
  • Nun folgt, wenn daran erinnert wird, dass
    Figure 00390004
    zufällige Darstellungsdatenwerte von entweder +1 oder -1 mit gleicher Wahrscheinlichkeit sind, dann Gleichung 12:
    Figure 00390005
  • Da n (0, σ) Gaußsche Zufallsvariablen sind, ist P(n=η) die Gaußsche Wahrscheinlichkeitsdichtefunktion f(η) von Gleichung 13:
    Figure 00400001
  • Das Einsetzen von Gleichung 12 in Gleichung 13 ergibt Gleichung 14:
    Figure 00400002
  • Ebenso ergibt das Beachten, dass
    Figure 00400003
    , die folgende Gleichung 15:
    Figure 00400004
  • Das Einsetzen der Gleichungen 14 und 15 in Gleichung 11 ergibt die folgende Gleichung 16:
    Figure 00400005
  • Durch Beseitigen von Termen, die von m ^ unabhängig sind, und Nehmen des Logarithmus wird das Kriterium maximaler Wahrscheinlichkeit von Gleichung 8 zu
    Figure 00410001
  • Da
    Figure 00410002
    von m ^ unabhängig ist, kann es von der Maximierung auf der rechten Seite subtrahiert werden, ohne das Ergebnis zu ändern, und stellt dadurch die optimale Lösung für die bevorzugte Ausführungsform dar, wie in der folgenden Gleichung 18 gezeigt:
    Figure 00410003
  • In Anbetracht der obigen Darstellung durch den vorliegenden Erfinder wird nun eine Ausführungsform einer optimalen Lösung für die Synchronisationswort-Erfassung dargestellt, um die Gleichung 18 gemäß dem Schutzbereich der vorliegenden Erfindung zu implementieren. Vor dem Fortfahren mit einem und als Einführung für ein Beispiel einer solchen Ausführungsform sind einige Beobachtungen hinsichtlich der Operation von Gleichung 18 zu beachten. Zuerst ist der Gegensatz von Gleichung 18 zu jener von Massey, wie durch Gleichung 3 gezeigt, zu beachten. Eine Ausführungsform, die Gleichung 18 implementiert, berücksichtigt durch ihre Definition des Vektors S beispielsweise die m ^ bekannten Präambelpräfix-Bits, die dem Synchronisationswort vorangehen. Andererseits ignoriert Massey die Präambelpräfix-Bits. Als weiteres Beispiel führt eine Ausführungsform, die Gleichung 18 implementiert, eine Korrelation mit L+ m ^ empfangenen Werten vom TDMA-Bitstrom durch. Im Gegensatz dazu berücksichtigt das Kriterium von Massey nur die L Bits des Synchronisationsworts und implementiert ferner ein sich verschiebendes Fenster über dem eingehenden TDMA-Bitstrom. Zweitens ist ein gemeinsamer Aspekt von Gleichungen 18 und 3 zu beachten, in dem beide Verfahren das nicht-lineare Hyperbelcosinuselement implementieren und dieser kann für jede als Normierungsfaktor betrachtet werden, der zufällige Daten und Rauschen, das das Synchronisationswort umgibt, berücksichtigt.
  • 10 stellt ein System 30a dar, das eine Modifikation am System 30 darstellt, das als frühere erfindungsgemäße Ausführungsform in Bezug auf 7 beschrieben wurde und die Ergebnisse erreicht, die durch die Kurve 48 des Graphen 40 von 9 gezeigt sind. In 10 ist der Buchstabe "a" zu jedem Bezugsidentifikator hinzugefügt, der vorher in 7 verwendet wurde. Diese Änderung jedes Identifikators ist so durchgeführt, dass ein Element in 10 vom entsprechenden Element, das in 7 gezeigt ist, unterscheidbar ist, aber auch so, dass das Element von 10 in gewisser Hinsicht ebenso als vergleichbar zum Element von 7 erkannt wird. In Anbetracht der vergleichbaren Art der Systeme 30a und 30 sollte ein Fachmann wieder erkennen, dass das System 30a in einer Vielzahl von Konfigurationen implementiert werden kann, die wahrscheinlich eine Kombination von Hardware und Software umfassen, um ein Synchronisationswort zu erfassen. Überdies wird ein solches System vorzugsweise in jedem der Empfänger RCVR1 bis RCVRN des Systems 10 von 1 implementiert, wodurch eine TDMA-Kommunikation ermöglicht wird und insbesondere die Erfassung von Synchronisationsworten im binären TDMA-Informationsstrom ermöglicht wird.
  • Beim Betrachten des Systems 30a umfasst es ein Speicherregister 32a zum Speichern einer Darstellung (d. h. +1 oder -1 pro Bit) des Testmuster-Vektors S, der zum Vergleich mit Bits im eingehenden binären TDMA-Bitstrom verwendet werden soll. Bezüglich des Speicherregisters 32a ist wiederum zuerst zu beachten, dass die vorliegenden Ausführungsformen die Verwendung der Präambelpräfix-Bits, die der CCR folgen, als Teil der Methodologie zur Synchronisationswort-Erfassung in Betracht ziehen. Zweitens soll daran erinnert werden, dass das Speicherregister 32 von 7 derart arbeitet, dass es für einen ersten Vergleich jedes der L Bits im Synchronisationswort-Vektor C speichert und nach diesem ersten Vergleich jeder sukzessive Vergleich eines der Präambelpräfix-Bits nach links in das Register einschiebt. Daher ist ebenso zu beachten, dass das Speicherregister 32a in dieser gleichen Hinsicht arbeitet, das heißt derart, dass der Synchronisationswort-Vektor C innerhalb des Speicherregisters 32a für den ersten Vergleich ausgerichtet belassen wird und sich anschließend nach rechts für jeden sukzessiven Vergleich verschiebt, während auch ein zusätzliches Bit vom Präambelpräfix (d. h. Vektor B) von links eingeschoben wird. In Anbetracht dieser Gemeinsamkeit zwischen den Registern 32a und 32 ist nun der Unterschied zwischen den beiden zu beachten. Insbesondere soll daran erinnert werden, dass das Speicherregister 32, wenn der Vektor B nach links in das Register eingeschoben wird, auch gleichzeitig eines der Synchronisationswort-Bits aus dem rechten Ende des Registers herausschiebt. Mit anderen Worten, das Speicherregister 32 hält nur L Bits für jeden Vergleich im Speicher. Im Gegensatz dazu ist nun zu beachten, dass jedes der L Bits des Synchronisationswort-Vektors C zur rechten Seite im Speicherregister 32a verschoben wird und in diesem Register für alle L+M Iterationen der Gleichung 18 bleiben. Mit anderen Worten, für die erste Iteration (d. h. m ^=0) speichert das Speicherregister 32a dann nur L Bits und diese sind der Synchronisationswort-Vektor C; für jede restliche Iteration bis zu den L+M Iterationen wird jedoch ein zusätzliches Bit vom Präambelpräfix von links und folglich zum Ende der bereits gespeicherten Bits hinzugefügt. Somit speichert das Speicherregister 32a für die letzte Iteration von Gleichung 18 den Vektor SM, der, wie in obiger Gleichung 6.5 definiert, den gesamten Synchronisationswort-Vektor C sowie M der Präambelpräfix-Bits, die mit der rechten Seite dieses Vektors C verkettet sind, umfasst.
  • Beim Betrachten des Registers 34a ist zu beachten, dass es bis zu L+M Bits im Gegensatz zu den L Bits speichern kann, die vom Register 34 gespeichert werden. Diese zusätzlichen Bits sollten in Anbetracht der Funktion erkannt werden, dass sie mit der erweiterten Definition des Vektors S verglichen werden, der im Register 32a gespeichert wird, wie vorstehend erörtert. Folglich ändert sich wie beim Register 32a die tatsächliche Anzahl von Bits im Speicherregister 34a für jede der Iterationen von Gleichung 18. Für die erste Iteration (d. h. m ^=0) speichert das Speicherregister 34a folglich nur L Bits des eingehenden TDMA-Bitstroms, wobei das am weitesten links liegende Bit das erste Bit darstellt, das dem Präambelpräfix-Bit folgt, das die CCR beendet hat. Für jede restliche Iteration bis zu den L+M Iterationen wird ein zusätzliches Bit vom eingehenden TDMA-Bitstrom von rechts zum Ende der bereits gespeicherten Bits hinzugefügt.
  • Schließlich ist mit Bezug auf das System 30a zu beachten, dass es eine Rechenschaltung 36a umfasst, die eine ausreichende Schaltungsanordnung umfasst, um Multiplikations- und Vergleichsoperationen durchzuführen, wie aus Gleichung 18 sowie der folgenden Erörterung zu erkennen. Wiederum kann eine solche Funktionalität und daher eine solche Schaltungsanordnung durch eine ASIC, einen DSP oder dergleichen bewerkstelligt werden. In Anbetracht der in den Registern 32a und 34a gespeicherten Bitsequenzen ermöglicht die zusätzliche Funktionalität der Rechenschaltung 36a in jedem Fall sukzessive Vergleichsoperationen durch Multiplizieren und Summieren der Bits in den Speicherregistern 32a und 34a, einschließlich der Funktionalität zu verstehen, dass diese Registerwerte für jeden sukzessiven Vergleich um ein Bit zunehmen. Außerdem wird in Erwägung gezogen, dass die Rechenschaltung 36a eine ausreichende Speicherfähigkeit aufweist, um die Berechnungen durchzuführen, die σ beinhalten, wie in Gleichung 18 dargelegt, um die Ergebnisse von jeder der L+M Iterationen zu speichern und aus diesen Ergebnissen das Maximum auszuwählen. Beim Beenden dieses Prozesses entspricht wiederum dieses Maximum demjenigen Wert von m ^, der daher die Erfassung des Synchronisationsworts im eingehenden TDMA-Bitstrom anzeigt.
  • 11 stellt eine Darstellung der sukzessiven Operationen für sukzessive Schritte des Inkrementierens von m ^ bereit, um die Gleichung 18 unter Verwendung des Systems 30a zu implementieren. Die oberen zwei Zeilen von 11 umfassen dieselben Informationen wie dieselben Zeilen von 8 und stellen folglich den tatsächlichen Bitstrom, der der CCR-Bestimmung folgt, bzw. seine Darstellung von +1 oder -1 dar. Außerdem ist jedoch zu beachten, dass zwei zufällige Datenbits, die dem Synchronisationswort folgen, auch in diesen oberen zwei Zeilen gezeigt sind, um das nachstehend gezeigte Beispiel zu erleichtern. Die restlichen sieben Zeilen in 11 stellen Fälle der Verschiebung von zusätzlichen Bits in die Speicherregister 32a und 34a bereit. Jeder von diesen Fällen wird nachstehend beschrieben.
  • Beim Betrachten der dritten Zeile (von oben) von 11 stellt sie zuerst die festen L+M Bits im Speicherregister 34a dar. Unter diesen Bits befinden sich die entsprechenden Testmuster-Bits vom Vektor S im Speicherregister 32a. Folglich demonstrieren die Darstellungen dieser dritten Zeile den Ort der Bits, die für die erste Iteration von Gleichung 18 (d. h. m ^=0) verglichen werden sollen. Da m ^=0, entspricht dann dieser erste Fall wieder einer Vorhersage, dass keine restlichen Präambel-Bits nach dem Bit vorhanden sind, das die CCR beendet hat. Die Anwendung von Gleichung 18 wirkt, um ein Maß für diese Vorhersage abzuleiten, und kann in Anbetracht von m ^=0 durch Durchführen der folgenden Gleichung 18.1 gelöst werden.:
    Figure 00450001
  • Gemäß der ersten Summierung von Gleichung 18.1 wird jedes der L Bits in den Speicherregistern 32a und 34a miteinander multipliziert und die Produkte werden summiert. Überdies subtrahiert die zweite Summierung von Gleichung 1 eine Normierung von der ersten Summierung, wobei die Normierung auf jedem der Bits im Speicherregister 34a sowie dem vorstehend definierten σ basiert. Folglich kann die Gleichung 18.1 in Anbetracht dieser zusätzlichen Werte gelöst werden, wobei ihr Ergebnis dann für die Zwecke der späteren Feststellung, ob es sich um das Maximum über alle L+M Abtastwerte handelt, wie nachstehend weiter zu erkennen, gespeichert wird.
  • Da sich die Gleichung 18 wiederholt, um ein Maximum über L+M Ergebnisse zu bestimmen, stellen dann die restlichen Darstellungen von 11 (d. h. die Zeilen 4 bis 9) jeden dieser Fälle dar. Für die Zwecke des vorliegenden Beispiels wird wieder angenommen, dass M sechs ist, wodurch die insgesamt sieben verschiedenen Szenarios, die in 11 dargestellt sind, verursacht werden. Bei Betrachten der Zeilen 4 bis 9 von 11 wird ein Fachmann folglich erkennen, dass jede Zeile einen entsprechenden Fall des Anstiegs von m ^=0 bis m ^=6 darstellt. In jedem Fall wird daher ein zusätzliches Präambelpräfix-Bit zum Vektor S hinzugefügt, wie durch eine Verschiebung nach links in das Speicherregister 32a durchgeführt. Sobald diese Verschiebung stattfindet, werden die Bits in den Speicherregistern 32a und 34a wieder gemäß Gleichung 18 multipliziert und das Ergebnis wird durch die zweite Summierung bezüglich σ korrigiert. Beim Abschluss der Analyse wird, sobald das Ergebnis für jede der L+M Iterationen von Gleichung 18 vollständig und gespeichert ist, das Synchronisationswort durch Auswählen des Werts von m ^, der dem maximalen gespeicherten Wert entspricht (der in diesem Beispiel m ^=4 ist), erfasst.
  • In Anbetracht des Obigen wird ein Fachmann erkennen, dass das System 30 von 7 und das System 30a von 10 eine alternative Vorrichtung und Methodologie zur Synchronisationswort-Erfassung vorsehen. Nachdem beide Alternativen untersucht wurden, sind nun einige Beobachtungen bezüglich der beiden zu beachten. Als erste Beobachtung, wie in den Kurven 44 und 48 des Graphen 40 von 9 gezeigt, sehen beide Ausführungsformen Ergebnisse vor, die gegenüber dem Stand der Technik vorteilhaft abschneiden. Beide Ausführungsformen überschreiten beispielsweise das Schwellenwertverfahren des Standes der Technik, das durch die Kurve 42 gezeigt ist. Überdies nähert sich das System 30 der Effizienz des Massey-Systems des Standes der Technik, während das System 30a die Effizienz dieses Systems des Standes der Technik überschreitet. Als zweite Beobachtung ist zu beachten, dass das System 30 effektiv eine weniger komplexe Methode als die vom System 30a ereichte darstellt. Dieser Gegensatz ist durch Vergleichen der vorstehend dargelegten Operationsbeschreibungen zu erkennen und kann auch durch Vergleichen von Gleichungen 6 und 18 erkannt werden. In beiden Fällen wird ein Fachmann erkennen, dass das System 30 seine Ergebnisse mit zwei Änderungen gegenüber dem System 30a erreicht. Erstens schneidet das System 30 im Vergleich zum System 30a die Bits des Testmuster-Vektors S so ab, dass nur L Bits verwendet werden. Zweitens führt das System 30 im Vergleich zum System 30a nicht die zusätzlichen Analysen, die σ beinhalten, durch. In Anbetracht dieser Beobachtungen kann ein Fachmann eine Systemart auf der Basis von Implementierungserwägungen auswählen. Mit anderen Worten, die von der Methodologie des Systems 30 erreichten Ergebnisse können annehmbar sein und folglich kann es implementiert werden, ohne die zusätzliche Komplexität der Methodologie des Systems 30a zu erfordern. Wenn im Gegenteil eine ausreichende Hardware und Software entweder bereits existieren oder annehmbar in ein gegebenes System aufgenommen werden können, dann können die verringerten Leistungsanforderungen des Systems 30a in einem solchen System erreicht werden.
  • Aus dem Obigen kann erkannt werden, dass die obigen Ausführungsformen eine verbesserte Vorrichtung und Methodologie zur Synchronisationswort-Erfassung in binären Kommunikationssystemen wie z. B. TDMA-Systemen als Beispiel bereitstellen. Die vorstehend beschriebenen verschiedenen Ausführungsformen demonstrieren ferner die Flexibilität der Lehren der vorliegenden Erfindung und aus diesem sollte ein Fachmann alternative Konfigurationen erkennen können, die verschiedene der erörterten Prinzipien implementieren können. Obwohl die vorstehend beschriebenen Methoden beispielsweise einen bitweisen Vergleich unter Verwendung des Verfahrens einer +1/-1-Bitdarstellung in Kombination mit Multiplikation und Suminieren durchführen, könnten alternative Verfahren verwendet werden, bei denen jedes Paar von Bits miteinander verglichen wird, um festzustellen, ob die Bits miteinander übereinstimmen. In dieser Hinsicht könnten verschiedene logische Operationen (z. B. Summieren der wahren Ergebnisse eines bitweisen logischen UND) verwendet werden, wie sie auf dem Fachgebiet bekannt sind. Als weiteres Beispiel der erfindungsgemäßen Flexibilität können, obwohl das System 10 von 1 in einem Zusammenhang dargestellt ist, in dem die Ausführungsformen implementiert werden können, zahlreiche andere Kommunikationsumgebungen die vorliegenden Lehren ebenso implementieren. In Anbetracht dieser Beispiele sowie anderer, die entweder vorstehend dargestellt sind oder durch einen Fachmann feststellbar sind, sollte nun erkannt werden, dass, obwohl die vorliegenden Ausführungsformen im einzelnen beschrieben wurden, verschiedene Substitutionen, Modifikationen oder Änderungen an den vorstehend dargelegten Beschreibungen durchgeführt werden könnten, ohne vom erfindungsgemäßen Schutzbereich, der durch die folgenden Ansprüche definiert ist, abzuweichen.

Claims (25)

  1. Kommunikationssystem, mit: einer Schaltungsanordnung zum Empfangen eines Bitstrom-Pakets, wobei das Bitstrom-Paket enthält: mehrere Präambelpräfix-Bits mit einem vorgegebenen Bitmuster; mehrere Synchronisationswort-Bits, die den mehreren Präambelpräfix-Bits folgen; und mehrere Datenbits, die den mehreren Synchronisationswort-Bits folgen; eine Schaltungsanordnung zum Abschließen einer Träger- und Taktrückgewinnungs-Operation in Reaktion auf den Empfang eines ersten Abschnitts der mehreren Präambelpräfix-Bits; eine Schaltungsanordnung (30, 30a) zum Bestimmen eines Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket, wobei die Bestimmungsschaltungsanordnung eine Schaltungsanordnung (36, 36a) enthält, um eine Anzahl von Vergleichen zwischen einem Bit-Testmuster-Vektor und einem Abtastvektor aus Bits von dem Bitstrom-Paket auszuführen, wobei sich der Bit-Testmuster-Vektor für jeden der Anzahl von Vergleichen ändert; wobei der Abtastvektor aus Bits für wenigstens einen der Anzahl von Vergleichen einen zweiten Abschnitt der mehreren Präambelpräfix-Bits, der dem ersten Abschnitt der mehreren Präambelpräfix-Bits folgt, enthält; und wobei der Bit-Testmuster-Vektor für wenigstens einige der Anzahl von Vergleichen ein oder mehrere Bits enthält, die mit dem vorgegebenen Bitmuster der mehreren Präambelpräfix-Bits übereinstimmen, und ferner ein oder mehrere Bits enthält, die mit den Synchronisationswort-Bits übereinstimmen.
  2. Kommunikationssystem nach Anspruch 1, bei dem das Bit-Testmuster für jede sukzessive Anzahl von Vergleichen eine wachsende Anzahl von Präambelpräfix-Bits enthält, bis der Bit-Testmuster-Vektor mit dem Abtastvektor übereinstimmt.
  3. Kommunikationssystem nach Anspruch 1, bei dem sich sowohl der Test-Bitmuster-Vektor als auch der Abtastvektor aus Bits bei jedem der Anzahl von Vergleichen ändern.
  4. Kommunikationssystem nach Anspruch 4, bei der der Bit-Testmuster-Vektor für alle der Anzahl von Vergleichen mit Ausnahme eines der Vergleiche ein oder mehrere Bits enthält, die mit dem vorgegebenen Bitmuster der mehreren Präambelpräfix-Bits übereinstimmen, und ferner eine Anzahl von Bits enthält, die mit allen Synchronisationswort-Bits übereinstimmen.
  5. Kommunikationssystem nach Anspruch 4, bei dem in dem die Ausnahme bildenden Vergleich die Bits in dem Bit-Testmuster-Vektor mit den Bits in den Synchronisationswort-Bits übereinstimmen.
  6. Kommunikationssystem nach einem vorhergehenden Anspruch, bei dem die Schaltungsanordnung zum Bestimmen des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket ferner umfasst: eine Schaltungsanordnung, die ein Genauigkeitsmaß für jeden der Anzahl von Vergleichen schafft; und eine Schaltungsanordnung, die das Genauigkeitsmaß für jeden der Anzahl von Vergleichen speichert.
  7. Kommunikationssystem nach Anspruch 6: bei dem der Bit-Testmuster-Vektor für jedes Bit in einem ersten logischen Zustand durch einen positiven Vektor repräsentiert wird und für jedes Bit in einem von dem ersten logischen Zustand verschiedenen zweiten logischen Zustand durch einen negativen Vektor repräsentiert wird; wobei der Abtastvektor aus Bits für jedes Bit des ersten logischen Zustands durch einen positiven Vektor repräsentiert wird und für jedes Bit des zweiten logischen Zustands durch einen negativen Vektor repräsentiert wird; und wobei die Schaltungsanordnung zum Ausführen einer Anzahl von Vergleichen zwischen dem Bit-Testmuster-Vektor und dem Abtastvektor aus Bits umfasst: eine Schaltungsanordnung, die eine bitweise Multiplikation des Bit-Testmuster-Vektors mit dem Abtastvektor aus Bits ausführt; und eine Schaltungsanordnung, die die Produkte jeder der bitweisen Multiplikationsoperationen suminiert.
  8. Kommunikationssystem nach Anspruch 6 oder 7, bei dem die Schaltungsanordnung zum Bestimmen des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket bestimmt, dass sich die Synchronisationswort-Bits an einer Position in dem Bitstrom-Paket, die dem größten der gespeicherten Genauigkeitsmaße entspricht, befinden.
  9. Kommunikationssystem nach einem vorhergehenden Anspruch, bei dem der zweite Abschnitt der mehreren Präambelpräfix-Bits dem ersten Abschnitt der mehreren Präambelpräfix-Bits unmittelbar folgt.
  10. Kommunikationssystem nach einem vorhergehenden Anspruch, bei dem die Schaltungsanordnung zum Bestimmen des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket ferner eine Schaltungsanordnung umfasst, die die Schaltungsanordnung zum Ausführen einer Anzahl von Vergleichen korrigiert, wobei die Korrekturschaltungsanordnung auf eine normierte Varianz eines additiven Gaußschen Rauschsignals in dem Bitstrom-Paket anspricht.
  11. Kommunikationssystem nach einem vorhergehenden Anspruch, bei dem das Bitstrom-Paket ein Zeitmultiplex-Mehrfachzugriff-Bitstrom-Paket enthält.
  12. Kommunikationssystem nach einem vorhergehenden Anspruch, bei der die Empfangs-Schaltungsanordnung und die Bestimmungs-Schaltungsanordnung eine erste Empfängereinheit bilden und bei dem das System ferner eine Sendereinheit umfasst, um das Bitstrom-Paket zu der ersten Empfängereinheit zu senden.
  13. Kommunikationssystem nach Anspruch 12: bei dem das Bitstrom-Paket ein Paket in mehreren Bitstrom-Paketen ist; wobei die erste Empfängereinheit jedes der mehreren Bitstrom-Pakete empfängt; und wobei für jedes der mehreren Bitstrom-Pakete die Bestimmungs-Schaltungsanordnung einen Ort mehrerer Synchronisationswort-Bits in dem entsprechenden der mehreren Bitstrom-Pakete bestimmt.
  14. Kommunikationssystem nach Anspruch 13, bei dem für jedes der mehreren Bitstrom-Pakete die Ausführungs-Schaltungsanordnung eine Anzahl von Vergleichen zwischen dem Testmuster-Vektor und einem Abtastvektor aus Bits von dem Bitstrom-Paket, das dem Bitstrom-Paket entspricht, ausführt; wobei sich sowohl der Bit-Testmuster-Vektor als auch der Abtastvektor von Bits für jedes der mehreren Bitstrom-Pakete bei jedem der Anzahl von Vergleichen, der dem entsprechenden Bitstrom-Paket entspricht, ändern; wobei der Abtastvektor aus Bits für jedes der mehreren Bitstrom-Pakete für wenigstens einen der Anzahl von Vergleichen, der dem Bitstrom-Paket entspricht, einen zweiten Abschnitt der mehreren Präambelpräfix-Bits, die dem ersten Abschnitt der mehreren Präambelpräfix-Bits folgen, enthält; und wobei der Bit-Testmuster-Vektor für jedes der mehreren Bitstrom-Pakete für wenigstens einige der Anzahl von Vergleichen, die dem Bitstrom-Paket entsprechen, ein oder mehrere Bits enthält, die mit dem vorgegebenen Bitmuster der mehreren Präambelpräfix-Bits übereinstimmen, und ferner ein oder mehrere Bits, die mit den Synchronisationswort-Bits übereinstimmen, enthält.
  15. Kommunikationssystem nach Anspruch 13 oder 14: das ferner zusätzlich zu der ersten Empfängereinheit mehrere Empfängereinheiten enthält; wobei jedes der mehreren Bitstrom-Pakete zu einer anderen entweder der ersten Empfängereinheit oder einer der mehreren Empfängereinheiten gerichtet wird.
  16. Kommunikationssystem nach einem der Ansprüche 12 bis 15: wobei das Bitstrom-Paket ferner einen Code zum Identifizieren der ersten Empfängereinheit enthält; wobei der Code den mehreren Synchronisationswort-Bits unmittelbar folgt; und wobei die mehreren Datenbits dem Code unmittelbar folgen.
  17. Verfahren zum Betreiben eines Kommunikationssystems, das umfasst: Empfangen eines Bitstrom-Pakets, das umfasst: mehrere Präambelpräfix-Bits, die ein vorgegebenes Bitmuster haben; mehrere Synchronisationswort-Bits, die den mehreren Präambelpräfix-Bits folgen; und mehrere Datenbits, die den mehreren Synchronisationswort-Bits folgen; Abschließen einer Träger- und Taktrückgewinnungs-Operation in Reaktion auf den Empfang eines ersten Abschnitts der mehreren Präambelpräfix-Bits; Bestimmen eines Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket durch Ausführen einer Anzahl von Vergleichen zwischen einem Bit-Testmuster-Vektor und einem Abtastvektor aus Bits von dem Bitstrom-Paket; wobei sich sowohl der Bit-Testmuster-Vektor als auch der Abtastvektor aus Bits für jeden der Anzahl von Vergleichen ändern; wobei der Abtastvektor aus Bits für wenigstens einen der Anzahl von Vergleichen einen zweiten Abschnitt der mehreren Präambelpräfix-Bits, der dem ersten Abschnitt der mehreren Präambelpräfix-Bits folgt, enthält; und wobei der Bit-Testmuster-Vektor für wenigstens einige der Anzahl von Vergleichen ein oder mehrere Bits, die mit dem vorgegebenen Bitmuster der mehreren Präambelpräfix-Bits übereinstimmen, enthält und ferner ein oder mehrere Bits, die mit den Synchronisationswort-Bits übereinstimmen, enthält.
  18. Verfahren nach Anspruch 17, bei dem der Ausführungsschritt für jeden der Anzahl von Vergleichen mit Ausnahme eines der Vergleiche das Ausführen der Anzahl von Vergleichen in der Weise, dass der Bit-Testmuster-Vektor ein oder mehrere Bits, die mit dem vorgegebenen Bitmuster der mehreren Präambelpräfix-Bits übereinstimmen, enthält und ferner ein oder mehrere Bits, die mit wenigstens einem Abschnitt der Synchronisationswort-Bits übereinstimmen, enthält, umfasst.
  19. Verfahren nach Anspruch 18, bei dem der Ausführungsschritt für den die Ausnahme bildenden Vergleich das Ausführen des Vergleichs in der Weise, dass die Bits in dem Bit-Testmuster-Vektor mit den Bits in den Synchronisationswort-Bits übereinstimmen, umfasst.
  20. Verfahren nach Anspruch 17, bei dem der Schritt des Bestimmens des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket ferner umfasst: Vorsehen eines Genauigkeitsmaßes für jeden der Anzahl von Vergleichen; und Speichern des Genauigkeitsmaßes für jeden der Anzahl von Vergleichen.
  21. Verfahren nach Anspruch 17: bei dem der Bit-Testmuster-Vektor für jedes Bit in einem ersten logischen Zustand durch einen positiven Vektor repräsentiert wird und für jedes Bit in einem von dem ersten logischen Zustand verschiedenen zweiten logischen Zustand durch einen negativen Vektor repräsentiert wird; wobei der Abtastvektor aus Bits für jedes Bit im ersten logischen Zustand durch einen positiven Vektor repräsentiert wird und für jedes Bit im zweiten logischen Zustand durch einen negativen Vektor repräsentiert wird; und wobei der Schritt des Ausführens einer Anzahl von Vergleichen zwischen den Bit-Testmuster-Vektor und dem Abtastvektor aus Bits umfasst: Ausführen einer bitweisen Multiplikation des Bit-Testmuster-Vektors mit dem Abtastvektor aus Bits; und Summieren der Produkte jeder der bitweisen Multiplikationsoperationen.
  22. Verfahren nach Anspruch 21, bei dem in dem Schritt des Bestimmens des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket bestimmt wird, dass sich die Synchronisationswort-Bits an einer Position in dem Bitstrom-Paket, die dem größten der gespeicherten Genauigkeitsmaße entspricht, befinden.
  23. Verfahren nach Anspruch 17, bei dem der zweite Abschnitt der mehreren Präambelpräfix-Bits dem ersten Abschnitt der mehreren Präambelpräfix-Bits unmittelbar folgt.
  24. Verfahren nach Anspruch 17, bei dem der Schritt des Bestimmens des Ortes der mehreren Synchronisationswort-Bits in dem Bitstrom-Paket ferner das Korrigieren der Schaltungsanordnung zum Ausführen einer Anzahl von Vergleichen umfasst, wobei der Korrekturschritt auf eine normierte Varianz eines additiven Gaußschen Rauschsignals in dem Bitstrom-Paket anspricht.
  25. Verfahren nach Anspruch 17, bei dem das Bitstrom-Paket ein Zeitmultiplex-Mehrfachzugriff-Bitstrom-Paket enthält.
DE69833478T 1997-12-10 1998-12-09 Verfahren und Vorrichtung zur Synchronworterkennung Expired - Lifetime DE69833478T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US987992 1997-12-10
US08/987,992 US6331976B1 (en) 1997-12-10 1997-12-10 Circuits system and methods for synchronization word detection in bitstream communications apparatus

Publications (2)

Publication Number Publication Date
DE69833478D1 DE69833478D1 (de) 2006-04-20
DE69833478T2 true DE69833478T2 (de) 2006-09-28

Family

ID=25533762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69833478T Expired - Lifetime DE69833478T2 (de) 1997-12-10 1998-12-09 Verfahren und Vorrichtung zur Synchronworterkennung

Country Status (4)

Country Link
US (1) US6331976B1 (de)
EP (1) EP0923208B1 (de)
CN (1) CN1285181C (de)
DE (1) DE69833478T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625459B1 (en) * 1999-06-04 2003-09-23 Broadcom Corporation Method and apparatus for efficient determination of channel estimate and baud frequency offset estimate
US6456614B1 (en) * 1999-11-19 2002-09-24 Siemens Information And Communication Mobile, Llc Method and system for wireless communication incorporating distinct system identifier bytes to preserve multi-frame synchronizaton for systems with limited control channel bandwidth
US6278742B1 (en) * 1999-11-19 2001-08-21 Siemens Information And Communication Mobile Llc. Method and system for power-conserving interference avoidance in communication between a mobile unit and a base unit in a wireless telecommunication system
DE10015630A1 (de) * 2000-03-29 2001-10-04 Philips Corp Intellectual Pty Netzelement eines analogen, zellularen Netzwerks und ein Verfahren für ein solches Netzelement
GB2366971A (en) * 2000-09-13 2002-03-20 Marconi Comm Ltd Bit and frame synchronisation
US6554703B1 (en) 2000-10-12 2003-04-29 Igt Gaming device having multiple audio, video or audio-video exhibitions associated with related symbols
DE60019773T2 (de) * 2000-12-20 2006-01-19 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Erkennung von Präambeln von Datenpacketen
US6914947B2 (en) * 2001-02-28 2005-07-05 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for handling time-drift
US6738437B2 (en) 2001-03-15 2004-05-18 Qualcomm Incorporated Symbol recovery from an oversampled hard-decision binary stream
FI109311B (fi) 2001-03-16 2002-06-28 Nokia Corp Menetelmä informaatioelementin reunan määrittämiseksi, järjestelmä ja elektroniikkalaite
KR100914353B1 (ko) * 2001-06-18 2009-08-28 엔엑스피 비 브이 피크 탐지 정밀도
CN100393010C (zh) * 2001-12-28 2008-06-04 中兴通讯股份有限公司 一种宽带码分多址***中基站分辨接入前缀的方法
US20030161351A1 (en) * 2002-02-22 2003-08-28 Beverly Harlan T. Synchronizing and converting the size of data frames
US7158542B1 (en) * 2002-05-03 2007-01-02 Atheros Communications, Inc. Dynamic preamble detection
US7369600B2 (en) * 2003-12-22 2008-05-06 Northrop Grumman Corporation Burst communications apparatus and method using tapped delay lines
DE102004018541A1 (de) * 2004-04-14 2005-11-17 Atmel Germany Gmbh Verfahren zum Auswählen eines oder mehrerer Transponder
WO2005114894A1 (en) * 2004-05-18 2005-12-01 Koninklijke Philips Electronics N.V. Signal receiver and mobile communication device
CN1988413B (zh) * 2005-12-19 2010-11-17 大唐移动通信设备有限公司 时分双工通信***的同步方法及装置
US7903756B2 (en) * 2007-10-22 2011-03-08 Harris Corporation System and method for communicating data using waveform with extended preamble
TW201134243A (en) * 2009-11-16 2011-10-01 Silver Spring Networks Inc Detection of start frame delimiters in a wireless digital communication system
JP5842139B2 (ja) * 2012-10-10 2016-01-13 パナソニックＩｐマネジメント株式会社 携帯端末、無線通信システム、およびロケータ位置報知方法
TWI629886B (zh) * 2017-03-08 2018-07-11 安華聯網科技股份有限公司 封包分析裝置、方法及其電腦程式產品
GB2598610A (en) * 2020-09-04 2022-03-09 Nordic Semiconductor Asa Digital radio receivers
CN114584255A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 一种码块识别方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847877A (en) * 1986-11-28 1989-07-11 International Business Machines Corporation Method and apparatus for detecting a predetermined bit pattern within a serial bit stream
US5463627A (en) * 1993-02-23 1995-10-31 Matsushita Electric Industrial Co., Ltd. Frame synchronizing apparatus for quadrature modulation data communication radio receiver
JPH07240742A (ja) * 1994-03-01 1995-09-12 Mitsubishi Denki Semiconductor Software Kk 同期ワード検出装置及び同期ワード検出方法

Also Published As

Publication number Publication date
US6331976B1 (en) 2001-12-18
CN1285181C (zh) 2006-11-15
EP0923208A2 (de) 1999-06-16
CN1258142A (zh) 2000-06-28
EP0923208B1 (de) 2006-02-15
DE69833478D1 (de) 2006-04-20
EP0923208A3 (de) 2003-10-22

Similar Documents

Publication Publication Date Title
DE69833478T2 (de) Verfahren und Vorrichtung zur Synchronworterkennung
DE69219577T2 (de) Verfahren zur Synchronisierung und Kanalschätzung in einem TDMA-Radiokommunikationssystem
DE4293456B4 (de) Elektronische Logikschaltung
EP1173944B1 (de) Verfahren zur bildung bzw. ermittlung einer signalfolge, verfahren zur synchronisation, sendeeinheit und empfangseinheit
EP0412616B1 (de) Empfänger für zeitvariant verzerrte Datensignale
DE60101831T2 (de) Synchronisations- und Trainingsfolgen für ein Funksystem mit Mehreingangs- und Mehrausgangsantennen zur Verwendung in CDMA- oder TDMA- systemen
DE69829088T2 (de) Verfahren und Vorrichtung zur Übertragung von Datenrahmen
DE3687285T2 (de) Verfahren und anordnung zur modifizierung eines lauflaengenbegrenzten codes.
EP0488456B1 (de) Maximalwahrscheinlichkeitsempfänger
DE69625307T2 (de) Pulspositionsdemodulator
DE4039245A1 (de) Empfaenger mit mindestens zwei empfangszweigen
EP0141194A2 (de) Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes
DE102017206248B3 (de) Sender und empfänger und entsprechende verfahren
DE69634466T2 (de) Mehrbenutzerempfang für CDMA
EP0504546B1 (de) Verfahren zur Herstellung einer Anfangssynchronisation und zur Anpassung des Empfangsfilters eines digitalen Empfängers in einem binären Basisbandübertragungssystem
DE60224914T2 (de) Packeterkennung mit dezimierter Korrelation bei niedrigem Leistungsverbrauch
DE69723596T2 (de) Kanalschätzung
DE2529995B2 (de) Synchronisierverfahren für die Anwendung eines Burstes in einem TDMA-Nachrichtenübertragungssystem
DE2634426A1 (de) Bandkompressionseinrichtung
DE2803424C3 (de) Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus
DE102004038850B4 (de) Gleitfenster
DE60318881T2 (de) Verfahren und anordnung zur kanalschätzung in einem funkkommunikationssystem
DE69628357T2 (de) Verfahren zur Bestimmung des Phasenfehlers in einem digitalen Datenempfänger
DE60032906T2 (de) Verfahren und Vorrichtung zur Kanalschätzung, insbesondere für ein Mobiltelefon
DE69317326T2 (de) Verfahren zur Entspreizung beim Empfang eines Breitbandsignals

Legal Events

Date Code Title Description
8364 No opposition during term of opposition