DE69827687T2 - Träger für integrierte Schaltung und seine Herstellung - Google Patents

Träger für integrierte Schaltung und seine Herstellung Download PDF

Info

Publication number
DE69827687T2
DE69827687T2 DE69827687T DE69827687T DE69827687T2 DE 69827687 T2 DE69827687 T2 DE 69827687T2 DE 69827687 T DE69827687 T DE 69827687T DE 69827687 T DE69827687 T DE 69827687T DE 69827687 T2 DE69827687 T2 DE 69827687T2
Authority
DE
Germany
Prior art keywords
integrated circuit
circuit part
holes
substrate
mounting arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69827687T
Other languages
English (en)
Other versions
DE69827687D1 (de
Inventor
Hirokazu Minato-ku Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69827687D1 publication Critical patent/DE69827687D1/de
Publication of DE69827687T2 publication Critical patent/DE69827687T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Montageanordnungen für integrierte Schaltungsteile und Verfahren zum Herstellen derselben gemäß den jeweiligen Oberbegriffen der Ansprüche 1 und 9 und insbesondere eine Montageanordnung eines integrierten Schaltungsteils, in der eine Verbindung zwischen einem integrierten Schaltungsteil und einem Montagesubstrat nicht freigelegt ist, sowie ein Verfahren zur Herstellung desselben.
  • 2. Beschreibung des Standes der Technik
  • Ein Beispiel dieser Art von Montageanordnungen für integrierten Schaltungen des Standes der Technik ist in der Internationalen PCT-Veröffentlichung Nummer 6-504408/94 offenbart.
  • In 13 der obigen Veröffentlichung umfaßt eine Halbleiterchipanordnung ein integriertes Schaltungsteil mit einer Mehrzahl Eingangs-/Ausgangsanschlüsse, die an der Peripherie seiner Oberfläche vorgesehen sind, und ein schichtartiges Zwischenelement, das an dem integrierten Schaltungsteil angebracht ist und eine Mehrzahl Verbindungsanschlüsse aufweist, die an seiner Peripherie vorgesehen und mit der Mehrzahl der Eingangs- bzw. Ausgangsanschlüsse des integrierten Schaltungsteils verbunden sind. Am schichtartigen Zwischenelement ist eine Mehrzahl Anschlüsse zur externen Verbindung vorgesehen, die mit der Mehrzahl Verbindungsanschlüsse jeweils durch Leitungen verbunden sind. Die Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils und die Mehrzahl der Verbindungsanschlüsse des schichtartigen Zwischenelements sind durch jeweilige Verbindungsleitungen verbunden.
  • Der obige Stand der Technik weist insofern ein Problem auf, als daß die Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils und die Mehrzahl der Verbindungsanschlüsse des schichtartigen Zwischenelements durch jeweilige Verbindungsleitungen verbunden sind, wobei die Verbindungsleitungen nach außen freiliegen. Dies führt zu einem weiteren Problem darin, daß die Verbindung dazu neigt, leicht getrennt zu werden, was zu einer verringerten Verläßlichkeit beim Verpacken führt.
  • Zusätzlich ist eine lange Herstellzeitdauer erforderlich, weil die Verbindungsleitungen, die die Mehrzahl der Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils und die Mehrzahl der Verbindungsanschlüsse des schichtartigen Zwischenelements verbinden, getrennt vorgesehen sind.
  • US 5 489 750 und EP 0 482 940 A1 offenbaren Montageanordnungen für integrierte Schaltungen gemäß dem Oberbegriff von Anspruch 1.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist daher die Aufgabe der vorliegenden Erfindung, eine Montageanordnung für ein integriertes Schaltungsteil bereitzustellen, die das Freiliegen einer Verbindung zwischen dem integrierten Schaltungsteil und einem Leitungssubstrat vermeiden kann, auf dem das integrierte Schaltungsteil aufgebracht werden soll.
  • Die Erfindung löst diese Aufgabe mit den Merkmalen von Anspruch 1 und 9.
  • Ein Ergebnis der vorliegenden Erfindung ist die Bereitstellung einer Montageanordnung für ein integriertes Schaltungsteil, in dem Verbindungen zwischen einer Mehrzahl Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils und einer Mehrzahl Verbindungsanschlüsse eines Leitungssubstrats, an dem das integrierte Schaltungsteil angebracht werden soll, gleichzeitig ausgeführt werden können.
  • Ein weiteres Ergebnis der vorliegenden Erfindung ist die Bereitstellung einer Montageanordnung eines integrierten Schaltungsteils, die eine feste Verbindung zwischen dem integrierten Schaltungsteil und einem Leitungssubstrat realisieren kann, an dem ein integriertes Schaltungsteil angebracht werden soll.
  • Ein weiteres Ergebnis der vorliegenden Erfindung ist die Bereitstellung einer Montageanordnung eines integrierten Schaltungsteils, in der Verbindungen zwischen dem integrierten Schaltungsteil und einem Leitungssubstrat, an dem das integrierte Schaltungsteil angebracht werden soll, leicht visuell beobachtet werden können.
  • Die obigen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen deutlich, die ein Beispiel einer bevorzugten Ausführungsform der vorliegenden Erfindung veranschaulichen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht einer Montageanordnung für ein integriertes Schaltungsteil gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 zeigt ein Verfahren zum Herstellen der Montageanordnung der Ausführungsform; und
  • 3 ist eine Querschnittsansicht einer Montageanordnung für ein integriertes Schaltungsteil gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine Montageanordnung für ein integriertes Schaltungsteil und ein Verfahren zu ihrer Herstellung gemäß einer Ausführungsform der vorliegenden Erfindung werden detailliert mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • Unter Bezugnahme zunächst auf 1 ist eine Ausführungsform einer Montageanordnung für ein integriertes Schaltungsteil gemäß der vorliegenden Erfindung gezeigt, die ein integriertes Schaltungsteil 1 und eine Montageanordnung 2 umfaßt.
  • Das integrierte Schaltungsteil 1 ist an seiner Bodenfläche mit einer Mehrzahl Elemente 11 zur Signaleingabe/-ausgabe oder zur Stromversorgung vorsehen. Die Elemente 11 sind in Reihen entlang der Peripherie des integrierten Schaltungsteils 1 angeordnet. Die Elemente 11 sind aus Kupfer oder Nickel hergestellt.
  • Das Montagesubstrat 2 weist darin Leitungen 21, eine Mehrzahl Durchgangslöcher 22 und äußere Anschlüsse 23 auf. Die Außengröße des Montagesubstrats 2 ist kleiner als oder gleich der des integrierten Schaltungsteils 1. Das integrierte Schaltungsteil 1 ist an der Oberfläche des Montagesubstrats 2 angebracht.
  • Das Montagesubstrat 2 umfaßt ein aus einer Mehrzahl isolierender Schichten und einer Mehrzahl Leitungsschichten bestehendes Laminat. Indem diese isolierenden Schichten und Leitungsschichten gestapelt werden, wird im Montagesubstrat 2 eine gewünschte Anordnung von Leitungen 21 gebildet. Die isolierenden Schichten sind vorzugsweise aus Material mit einem thermischen Ausdehnungskoeffizienten hergestellt, der dem des integrierten Schaltungsteils 1 gleich oder ähnlich ist. Insbesondere ist das Material der isolierenden Schichten keramisch, während das Material der Leitungsschichten Kupfer ist.
  • Die Durchgangslöcher 22 sind jeweils so angeordnet, daß sie entsprechenden an dem integrierten Schaltungsteil 1 vorgesehenen Elementen 11 gegenüberliegen. Die Durchgangslöcher 22 sind solchermaßen gebildet, daß sie einen Durchmesser aufweisen, der dem der Elemente 11 des integrierten Schaltungsteils 1 gleich oder ähnlich ist. Insbesondere weisen die Durchgangslöcher 22 jeweils einen Durchmesser von 0,2 mm auf. Eine metallisierte Elektrode 24 ist über der Seitenfläche jedes der Durchgangslöcher 22 gebildet. Die Durchgangslöcher 22 sind jeweils mit Lötmittel 25 gefüllt.
  • Die Elektroden 24 sind mit den Leitungen 21 im Montagesubstrat 2 verbunden. Jede der Elektroden 24, die durch Plattieren der Innenwand der Durchgangslöcher 22 mit Kupfer gebildet wird, weist eine Stärke von 1 Mikrometer auf.
  • Die äußeren Anschlüsse 23 sind auf einem Gittermuster auf der Unterfläche des Montagesubstrats 2 angeordnet. Die äußeren Anschlüsse 23 sind durch die Leitungen 21, Elektroden 24 bzw. Durchgangslöcher 22 elektrisch mit den Elementen 11 des integrierten Schaltungsteils 1 verbunden. Das heißt, von den äußeren Anschlüssen 23 eingegebene Signale werden durch die Leitungen 21, Elektroden 24, Lötmittel 25 und Elemente 11 des integrierten Schaltungsteils 1 an das Schaltungsteil 1 übertragen.
  • Das Lötmittel 25 verbindet die an der Innenfläche des Durchgangslochs 22 vorgesehenen Elektroden 24 und das Element 11 des integrierten Schaltungsteils 1 elektrisch und mechanisch. Das Lötmittel 25 wird soweit in die Durchgangslöcher 22 gefüllt, daß das Lötmittel von der Unterseite des Montagesubstrats 2 visuell geprüft werden kann. Mehr bevorzugt wird das Lötmittel so eingefüllt, daß es von der Unterfläche des Montagesubstrats 2 freigelegt ist, und das Lötmittel 25 ist aus einer Sn/Pb-Legierung hergestellt.
  • Daher ist gemäß der vorliegenden Ausführungsform das Montagesubstrat 2, an dem das integrierte Schaltungsteil 1 angebracht werden soll, an Positionen, die den Elementen 11 des integrierten Schaltungsteils 1 gegenüberliegen, mit den Durchgangslöchern 22 versehen, um die Elemente 11 mit den Durchgangslöchern 22 zu verbinden. Die Verbindung zwischen dem integrierten Schaltungsteil 1 und dem Montagesubstrat 2 ist daher nicht nach außen freigelegt, was dazu führt, daß die Verläßlichkeit der Verbindung verbessert werden kann.
  • Da das in die Durchgangslöcher 22 gefüllte Lötmittel 25 von der Unterseite des Montagesubstrats 2 betrachtet werden kann, kann weiterhin die Verbindung zwischen den Elementen 11 des integrierten Schaltungsteils 1 und den Durchgangslöchern 22 des Montagesubstrats 2 geprüft werden.
  • Als nächstes erfolgt eine detaillierte Erläuterung zum Herstellverfahren der Montageanordnung des integrierten Schaltungsteils der vorliegenden Erfindung, indem auf die Zeichnungen Bezug genommen wird. Das Herstellverfahren der vorliegenden Erfindung umfaßt einen Schritt des gleichzeitigen Verbindens einer Mehrzahl von Elementen 11 des integrierten Schaltungsteils 1 mit Durchgangslöchern 22 des Montagesubstrats 2 durch ein Verbindungselement.
  • Mit Bezug auf einen ersten Schritt in 2(a) ist ein Lötmittel 25 für jedes der an der Unterfläche des integrierten Schaltungsteils 1 vorgesehenen Elemente 11 vorgesehen. Das Lötmittel umfaßt vorzugsweise eine Lötkugel. Die Menge jedes Lötmittels 25 ist so, daß jedes Durchgangsloch 22 des Montagesubstrats 2 ausreichend mit dem Lötmittel gefüllt werden kann.
  • Mit Bezug als nächstes auf einen zweiten Schritt in 2(b) wird eine Ausrichtung zwischen dem integrierten Schaltungsteil 1 und dem Montagesubstrat 2 ausgeführt.
  • Detaillierter wird das integrierte Schaltungsteil 1 so am Montagesubstrat 2 positioniert, daß die Elemente 11 der Unterseite des integrierten Schaltungsteils 1 den im Montagesubstrat 2 vorgesehenen Durchgangslöchern 22 gegenüberliegen.
  • Mit Bezug auf einen dritten Schritt in 2(c) werden sowohl das integrierte Schaltungsteil 1 als auch das Montagesubstrat 2 erwärmt, um die Lötmittel 25 zu schmelzen. Die Lötmittel 25 werden geschmolzen und in die Durchgangslöcher 22 gefüllt, so daß das integrierte Schaltungsteil 1 elektrisch und mechanisch mit dem Montagesubstrat 2 verbunden wird.
  • Gemäß dem Verfahren zum Herstellen der Montageanordnung des integrierten Schaltungsteils der vorhergehenden Ausführungsform kann eine gleichzeitige Verbindung zwischen den Elementen 11 des integrierten Schaltungsteils 1 und den Durchgangslöchern 22 realisiert werden, weil die Lötmittel 25 geschmolzen werden, um das integrierte Schaltungsteil 1 mit dem Montagesubstrat 2 zu verbinden, indem das ganze Montagesubstrat mit dem darauf angeordneten integrierten Schaltungsteil 1 erwärmt wird.
  • Nun erfolgt eine detaillierte Erläuterung zu einer zweiten Ausführungsform der vorliegenden Erfindung, indem auf 3 Bezug genommen wird. Die zweite Ausführungsform der vorliegenden Erfindung weist Elemente 11 auf, die an der Unterseite des integrierten Schaltungsteils 1 vorgesehen und unter Verwendung eines elektrisch leitfähigen Harzes elektrisch und mechanisch mit den Durchgangslöchern 22 des Montagesubstrats 2 verbunden sind. Die weitere Anordnung ist im wesentlichen die gleiche wie die der ersten Ausführungsform.
  • Mit Bezug auf 3 wird in jedes der Durchgangslöcher 22 ein leitfähiges Harz 3 gefüllt. Das leitfähige Harz 3 verbindet das Element 11 des integrierten Schaltungsteils 1 und eine an der Innenwand der Durchgangslöcher 22 vorgesehene Elektrode 24 elektrisch. Das leitfähige Harz 3 ist zum Beispiel Epoxidharz. Die Verwendung des leitfähigen Harzes 3 beschränkt, verglichen mit Lötmittel, die auf das integrierte Schaltungsteil 1 und das Montagesubstrat 2 angewendete Wärmemenge.
  • Ein Verfahren zum Herstellen der Montageanordnung des integrierten Schaltungsteils gemäß der zweiten Ausführungsform der vorliegenden Erfindung wird als nächstes mit Bezug auf 3 erläutert.
  • Das elektrisch leitfähige Harz 3 wird vorab auf die Elemente 11 des integrierten Schaltungsteils 1 aufgetragen. Das leitfähige Harz 3 wird vorab in die Durchgangslöcher 22 des Montagesubstrats 2 gefüllt. Als nächstes werden das integrierte Schaltungsteil 1 und das Montagesubstrat 2 gegenüberliegend positioniert, so daß die Elemente 11 des Montagesubstrats 2 mit Durchgangslöchern 22 ausgerichtet sind, die jeweils mit dem leitfähigen Harz 3 gefüllt sind. Für den Fall, daß das leitfähige Harz 3 ein solches aushärtbares Harz wie Epoxidharz ist, werden die Elemente 11 beim Erwärmen gleichzeitig mit den jeweiligen Durchgangslöchern 22 verbunden.
  • Da die Verbindung zwischen dem integrierten Schaltungsteil 1 und dem Montagesubstrat 2 in der vorliegenden Ausführungsform bei niedriger Temperatur realisiert werden kann, kann folglich jegliche Verzerrung des Montagesubstrats 2 beschränkt, die Verbindungsverläßlichkeit verbessert und die auf das integrierte Schaltungsteil 1 angewendete notwendige Wärmemenge verringert werden.
  • Obwohl in den vorhergehenden Ausführungsformen eine Mehrzahl Isolierschichten und eine Mehrzahl Leitungsschichten auf dem Montagesubstrat 2 gestapelt sind, kann das Substrat aus einer einzigen Isolierschicht und einer einzigen darauf vorgesehenen Leitungsschicht hergestellt sein. In diesem Fall wird eine gewünschte Leitung durch Verwendung einer einzelnen Leitungsschicht gebildet. Mit einer solchen Anordnung kann die Montagehöhe des integrierten Schaltungsteils vorteilhaft verringert werden, weil die Stärke des Montagesubstrats 2 in seiner Stapelrichtung verringert werden kann.
  • Obwohl die Isolierschichten des Montagesubstrats 2 in den vorhergehenden Ausführungsformen aus Keramik hergestellt sind, ist das Material der Isolierschichten nicht auf das obige Beispiel beschränkt, und die Isolierschicht kann ein solch flexibles Material wie einen Polyimidfilm umfassen.
  • In den vorhergehenden Ausführungsformen kann weiterhin ein Lötmittel 25, das an der Unterseite des Montagesubstrats 2 freigelegt ist, als Elektrode verwendet werden. Von den freigelegtes Lötmittel umfassenden Elektroden 25 eingegebene Signale werden durch das gefüllte Lötmittel der Durchgangslöcher 22 an die Elemente 11 des integrierten Schaltungsteils 1 übertragen. Solche Elektroden können mehr bevorzugt als Erdungselektroden verwendet werden, weil die Erdungselektroden eine Breite aufweisen, die größer als die der anderen Leitung 21 ist.
  • Aus der vorangegangenen Erläuterung ist verständlich, daß in der Montageanordnung des integrierten Schaltungsteils der vorliegenden Erfindung die Montageanordnung mit dem darauf montierten integrierten Schaltungsteil an solchen Positionen mit den Durchgangslöchern versehen ist, die den Eingangs-/Ausgangsanschlüssen, die an der Unterseite des integrierten Schaltungsteils vorgesehen sind, gegenüberliegen, um die Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils mit den Durchgangslöchern zu verbinden, wodurch verhindert werden kann, daß die Verbindung zwischen dem integrierten Schaltungsteil und dem Montagesubstrat nach außen freigelegt wird, wodurch die Verbindungsverläßlichkeit verbessert wird.
  • Die Verbindung zwischen den Eingangs-/Ausgangsanschlüssen des integrierten Schaltungsteils und den Durchgangslöchern des Montagesubstrats kann weiterhin durch Betrachten des in die Durchgangslöcher gefüllten Lötmittels oder leitfähigen Harzes von der Unterseite des Montagesubstrats geprüft werden.
  • Gemäß dem Verfahren zum Herstellen der Montageanordnung des integrierten Schaltungsteils der vorliegenden Erfindung können die Verbindungen zwischen Eingangs-/Ausgangsanschlüssen des integrieren Schaltungsteils und den Durchgangslöchern gleichzeitig bewirkt werden, weil das integrierte Schaltungsteil durch Erwärmen des ganzen Montagesubstrats, das das darauf montierte integrierte Schaltungsteil aufweist, um das Lötmittel zu schmelzen oder das Harz auszuhärten, mit dem Montagesubstrat verbunden werden kann.
  • Es versteht sich, daß Fachleuten Veränderungen und Modifikationen von Ausführungsformen der hier offenbarten Erfindung offensichtlich sein werden. Es ist beabsichtigt, daß alle solche Modifikation und Veränderungen vom Umfang der angefügten Ansprüche umfaßt sind.

Claims (10)

  1. Montageanordnung für ein integriertes Schaltungsteil, umfassend: ein integriertes Schaltungsteil (1) mit Eingangs-/Ausgangsanschlüssen (11) an seiner Unterseite, ein Substrat (2) zum Anbringen des integrierten Schaltungsteils, Durchgangslöcher (22), die im Substrat (2) an Positionen vorgesehen sind, die den Eingangs-/Ausgangsanschlüssen (11) des integrierten Schaltungsteils gegenüberliegen, wobei eine Elektrode (24) in jedem der Durchgangslöcher (22) vorgesehen ist, und Verbindungselemente (3, 25) zum Verbinden der Eingangs-/Ausgangsanschlüsse des integrierten Schaltungsteils und der Durchgangslöcher, gekennzeichnet durch Leitungen (21), die in dem Substrat (2) vorgesehen und mit der Elektrode (24) verbunden sind, und äußere Anschlüsse (23), die durch die Leitungen (21), die Elektroden (24) und die Durchgangslöcher (22) elektrisch mit den Anschlüssen (11) verbunden sind.
  2. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei die Anschlüsse (23) auf der Unterseite des Substrats (2) vorgesehen sind, um mit den Leitungen (21) verbunden zu sein.
  3. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 2, wobei die Anschlüsse (23) auf einem Gittermuster angeordnet sind.
  4. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei die Verbindungselemente (25) Lötmittel umfassen.
  5. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei das Verbindungselement (25) elektrisch leitendes Harz ist.
  6. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei das Substrat (2) eine Außengröße kleiner als oder gleich der des integrierten Schaltungsteils (1) aufweist.
  7. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei das Verbindungselement (25) von den Durchgangslöchern (22) nach außen freigelegt ist.
  8. Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 1, wobei das Verbindungselement (25), das von den Durchgangslöchern (22) nach außen freigelegt ist, als Verbindungsanschluss verwendet wird.
  9. Verfahren zum Herstellen einer Montageanordnung für ein integriertes Schaltungsteil umfassend ein integriertes Schaltungsteil (1) mit einer Mehrzahl Eingangs-/Ausgangsanschlüsse (11) an seiner Unterseite und ein Substrat (2) mit Durchgangslöchern (22) darin an Positionen, die den Eingangs-/Ausgangsanschlüssen des integrierten Schaltungsteils gegenüberliegen, wobei in jedem der Durchgangslöcher (22) eine Elektrode (24) vorgesehen ist, umfassend die Schritte: Vorsehen eines Verbindungselements (3, 25) an jedem der Eingangs-/Ausgangsanschlüsse (11) des integrierten Schaltungsteils, Positionieren der Durchgangslöcher (22) des Substrats (2) gegenüber den Eingangs-/Ausgangsanschlüssen (11) des integrierten Schaltungsteils, und Erwärmen des integrierten Schaltungsteils und des Substrats, um das integrierte Schaltungsteil (1) und das Substrat (2) elektrisch und mechanisch zu verbinden, gekennzeichnet durch das Vorsehen von Leitungen (21), die im Substrat (2) vorgesehen und mit der Elektrode (24) verbunden sind, und äußeren Anschlüssen (23), die durch die Leitungen (21), die Elektroden (24) und die Durchgangslöcher (22) elektrisch mit den Anschlüssen (11) verbunden sind.
  10. Verfahren zum Herstellen einer Montageanordnung für ein integriertes Schaltungsteil nach Anspruch 9, gekennzeichnet durch gleichzeitiges Verbinden der Eingangs-/Ausgangsanschlüsse (11) des integrierten Schaltungsteil mit den Durchgangslöchern (22) des Substrats mittels des Verbindungselements.
DE69827687T 1997-03-03 1998-03-03 Träger für integrierte Schaltung und seine Herstellung Expired - Fee Related DE69827687T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4829597 1997-03-03
JP04829597A JP3176307B2 (ja) 1997-03-03 1997-03-03 集積回路装置の実装構造およびその製造方法

Publications (2)

Publication Number Publication Date
DE69827687D1 DE69827687D1 (de) 2004-12-30
DE69827687T2 true DE69827687T2 (de) 2005-12-01

Family

ID=12799458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69827687T Expired - Fee Related DE69827687T2 (de) 1997-03-03 1998-03-03 Träger für integrierte Schaltung und seine Herstellung

Country Status (5)

Country Link
US (2) US6037665A (de)
EP (1) EP0863548B1 (de)
JP (1) JP3176307B2 (de)
CA (1) CA2230903C (de)
DE (1) DE69827687T2 (de)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA46842C2 (uk) * 1996-05-17 2002-06-17 Сіменс Акцієнгезельшафт Носій для напівпровідникового чіпа
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
TW423083B (en) * 1998-06-04 2001-02-21 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
JP3447961B2 (ja) * 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
DE10014379A1 (de) * 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US7271491B1 (en) * 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US6580165B1 (en) * 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
KR100384834B1 (ko) * 2001-03-30 2003-05-23 주식회사 하이닉스반도체 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
US7147141B2 (en) * 2002-11-13 2006-12-12 Intel Corporation Preconditioning via plug material for a via-in-pad ball grid array package
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
US7534722B2 (en) * 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US8456015B2 (en) * 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7521806B2 (en) * 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7884483B2 (en) 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
GB2441265B (en) * 2005-06-16 2012-01-11 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
US7871927B2 (en) * 2006-10-17 2011-01-18 Cufer Asset Ltd. L.L.C. Wafer via formation
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
KR101332861B1 (ko) * 2007-01-03 2013-11-22 삼성전자주식회사 아이씨 패키지 및 그 제조방법
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7747223B2 (en) * 2007-03-29 2010-06-29 Research In Motion Limited Method, system and mobile device for prioritizing a discovered device list
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
WO2011154062A1 (fr) * 2010-06-08 2011-12-15 Johnson Controls Technology Company Raccordement electrique entre un element de support et un element electrique, methode de fabrication d'un raccordement electrique, element de support et element electrique
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9691636B2 (en) 2012-02-02 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer frame and method of manufacturing the same
KR20140059489A (ko) * 2012-11-08 2014-05-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9159652B2 (en) 2013-02-25 2015-10-13 Stmicroelectronics S.R.L. Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
US11335664B2 (en) * 2016-11-30 2022-05-17 SHENZHEN XlUYUAN ELECTRONIC TECHNOLOGY CO., LTD Integrated circuit packaging method and integrated packaging circuit
US10867959B2 (en) * 2016-11-30 2020-12-15 Shenzhen Xiuyuan Electronic Technology Co., Ltd Integrated circuit packaging method and integrated packaged circuit
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US20210358883A1 (en) * 2018-10-11 2021-11-18 Shenzhen Xiuyi Investment Development Partnership (Limited Partnership) Fan-out packaging method employing combined process
JP7102481B2 (ja) * 2020-10-09 2022-07-19 Ｎｉｓｓｈａ株式会社 射出成形品及びその製造方法
US11948807B2 (en) 2021-03-30 2024-04-02 International Business Machines Corporation Feature selection through solder-ball population
US11963307B2 (en) * 2021-03-30 2024-04-16 International Business Machines Corporation Vacuum-assisted BGA joint formation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738401B2 (ja) * 1986-10-13 1995-04-26 株式会社日立製作所 Ｌｓｉチツプ実装構造体
JPH02168662A (ja) 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE69118308T2 (de) * 1990-10-24 1996-08-08 Nippon Electric Co Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
US5489750A (en) * 1993-03-11 1996-02-06 Matsushita Electric Industrial Co., Ltd. Method of mounting an electronic part with bumps on a circuit board
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH088293A (ja) * 1994-06-16 1996-01-12 Casio Comput Co Ltd 電子部品の接続構造およびその接続方法
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
JPH0945805A (ja) 1995-07-31 1997-02-14 Fujitsu Ltd 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
US5971253A (en) * 1995-07-31 1999-10-26 Tessera, Inc. Microelectronic component mounting with deformable shell terminals
US5784262A (en) * 1995-11-06 1998-07-21 Symbios, Inc. Arrangement of pads and through-holes for semiconductor packages
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法

Also Published As

Publication number Publication date
JP3176307B2 (ja) 2001-06-18
EP0863548A2 (de) 1998-09-09
US6297141B1 (en) 2001-10-02
CA2230903C (en) 2002-09-03
JPH10242210A (ja) 1998-09-11
EP0863548A3 (de) 1999-04-14
EP0863548B1 (de) 2004-11-24
DE69827687D1 (de) 2004-12-30
CA2230903A1 (en) 1998-09-03
US6037665A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE3787366T2 (de) Keramische/organische mehrschichtenanschlussplatte.
DE69211821T2 (de) Innere Leiterstruktur einer Halbleiteranordnung
DE60305734T2 (de) Verkapseltes elektronisches Bauelement und Verfahren zu dessen Herstellung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
AT398254B (de) Chipträger sowie anordnung von solchen chipträgern
DE2542518C3 (de)
DE69935051T2 (de) BGA Widerstandsnetzwerk mit geringem Übersprechen
DE3724703A1 (de) Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen
DE69030223T2 (de) Gestapeltes Mehrschichtsubstrat zum Montieren integrierter Schaltungen
DE112006002516T5 (de) Chip-Widertand
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE69034095T2 (de) Verfahren zur Herstellung einer mehrschichtigen hybriden Schaltung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
DE4027072A1 (de) Halbleiteranordnung
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee