DE69818916T2

DE69818916T2 - Verfahren zur Abtastung, Abwärtswandlung, und Digitalisierung eines Bandpass-Signals mit Hilfe eines digitalen Prädiktionscodierers

Info

Publication number: DE69818916T2
Application number: DE69818916T
Authority: DE
Inventors: Hussein S. Carlsbad El-Ghoroury; Matthew Encinitas Millward; Steven D. Encinitas Hall
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1997-06-24
Filing date: 1998-06-04
Publication date: 2004-09-02
Anticipated expiration: 2018-06-05
Also published as: EP0887939A3; CN1192490C; CN1214576A; US6002352A; MY115591A; KR100373791B1; JP3245113B2; SG68669A1; TW432845B; KR19990007275A; HK1021271A1; DE69818916D1; JPH1127171A; EP0887939B1; EP0887939A2

Description

DER ERFINDUNG ZUGRUNDE LIEGENDER ALLGEMEINER STAND DER TECHNIK
1. Bereich der Erfindung
Die vorliegende Erfindung betrifft den Bereich der Gestaltung von Funkempfängern unter Verwendung von digitalen Signalverarbeitungsverfahren.
2. Stand der Technik
Die folgenden in Bezug genommenen Schriften sind für die vorliegende Erfindung von Bedeutung:

[1] F. de Jager: "Delta modulation –– a method of PCM transmission using the one unit code", Philips Res. Repts., Band 7, Seiten 442 bis 466, 1952.
[2] H. S. McDonald: "Pulse code modulation and differential pulse code modulation encoders", 1970, US-Patentschrift Nr. 3 526 855 (eingereicht 1968).
[3] R. Steele: "Delta Modulation Systems", New York; Wiley, 1975.
[4] H. Inose, Y. Yasude und J. Murakami: "A telemetering system code modulation –– Δ – Σ modulation", IRE Trans. Space Elect. Telemetry, Band SET-8, Seiten 204 bis 209, Sept. 1962.
[5] S. K. Tewksbury und R. W. Hallock: "Oversampled, Linear Predictive and Noise-Shaping coders of order N > 1", IEEE Trans. Circuits Sys., Band CAS-25, Seiten 436 bis 447, Juli 1978.
[6] D. B. Ribner: "Multistage bandpass delta sigma modulators", IEEE Trans. Circuits Sys., Band 41, Nr. 6, Seiten 402 bis 405, Juni 1994.
[7] A. M. Thurston: "Sigma delta IF A-D converters for digital radios", GEC Journal of Research Incorporating Marconi Review and Plessey Research Review, Band 12, Nr. 2, Seiten 76 bis 85, 1995.
[8] N. van Bavel u. a.: "An analog/digital interface for cellular telephony", IEEE Custom Integrated Circuits Conference", Seiten 16.5.1 bis 16.5.4, 1994.

Bei der Realisierung von Hochfrequenz(HF-)empfängern hat der Einsatz digitaler Signalverarbeitungs-(DSP-)Verfahren viele Vorteile. Die Nutzung dieser Vorteile hängt jedoch in einem hohem Maße davon ab, ob das Signal wirksam von der analogen in die digitale Ebene umgesetzt werden kann.
Bei Ausführungen herkömmlicher Hochfrequenzempfänger wird das empfangene Signal unter Verwendung von Analogschaltungen mittels einer oder mehrerer Umsetzungen in Gleichtakt-(I-) und Quadratur-(Q-)Basisbandkomponenten auf eine Zwischenfrequenz (ZF) heruntergemischt und dann mit Hilfe von einem Paar Analog-Digital-(A/D-)Umsetzern vom Typ Pulscodemodulator (PCM), die im Basisband arbeiten, in die digitale Ebene umgesetzt. Bei diesem Gestaltungsansatz gibt es mehrere Ursachen, die die erzielbare Leistung einschränken und damit einen Güteverlust darstellen. Jeder Phasenfehler in den Überlagerungsoszillatoren, die verwendet werden, um das Signal in die I- und Q-Komponenten des Basisbands zu mischen, beeinträchtigt die Fähigkeit des Empfängers, zwischen Signalkomponenten oberhalb und unterhalb der ZF-Mittenfrequenz zu unterscheiden. Um beispielweise eine (I-Q-)Unterscheidung von 40 dB zu erzielen, müssen diese Überlagerungsoszillatoren in einem Winkel von 0,5° unter Berücksichtigung aller alterungs- und temperaturbedingter Abweichungen und der Fertigungstoleranzen orthogonal zueinander ausgerichtet werden. Diese Phasengenauigkeit muss dann durchweg auf beiden analogen Pfaden bis einschließlich der A/D-Umsetzfunktion aufrechterhalten werden. Ebenso muss der Amplitudengang der beiden analogen Pfade einschließlich jedweder Verstärkungsabweichung zwischen den beiden A/D-Umsetzern gut aufeinander abgestimmt sein, um das (I-Q-)Unterscheidungsvermögen des Empfängers aufrechtzuerhalten. Um eine Unterscheidung von 40 dB zu erzielen, ist es ebenfalls notwendig, den Amplitudengang der beiden Pfade auf einen besseren Wert als 0,1 dB abzustimmen. Solche Toleranzen sind möglich und können bei Verwendung einer Kalibrierroutine überschritten werden; es ist jedoch in einem Paar digitaler Pfade üblich, dass diese Toleranz erreicht wird, was einen Grund darstellt, ein Zwischenfrequenz-(ZF-)Signal direkt zu digitalisieren und diese Abstimmprobleme dadurch vollkommen zu vermeiden.
Gestaltungsansätze für eine direkte A/D-Umsetzung des empfangenen ZF-Signals mit Hilfe von herkömmlichen Mehrbit-A/D-Umsetzern vom Typ PCM machen ZF-/Basisband-Analogschaltungen überflüssig. Obgleich durch die Positionierung einer beträchtlichen Zahl von digitalen Hochgeschwindigkeitsschaltern auf empfindlichen HF-Schaltungen die Störanfälligkeit zunimmt, ist man der Ansicht, dass die möglichen Vorteile die Schwierigkeiten bei der Neugestaltung überwiegen. Ein anderes Problem, das die Digitalverarbeitung von ZF-Signalen mit sich bringt, besteht in der Notwendigkeit der Durchführung einer sehr schnellen A/D-Umsetzung, ein Problem, das durch die Notwendigkeit einer größeren Linearität in den ersten Stufen des Empfängers verschärft wird. Herkömmliche Mehrbit-A/D-Umsetzer haben die Eigenschaft, dass die verfügbare Signalbandbreite gleich der Hälfte der Abtastfrequenz abzüglich eines Spielraums ist, um eine Anti-Alias-Filterung zu ermöglichen. Das Produkt aus Bandbreite und Auflösung eines Umsetzers (oder sein Dynamikbereich) ist ein Maß für seine Leistungsfähigkeit, und dies schlägt sich gewöhnlich in der Schwierigkeit des Bauelement-Entwurfs und auch in seinem Marktpreis nieder. Da ein typisches ZF-Signal im Vergleich zu seiner Trägerfrequenz schmalbandig ist, stellt die Verwendung von Mehrbit-Breitbandumsetzern keine optimale Codierlösung für ein sehr spezielles Problem dar. Eine gewisse Verringerung des Verarbeitungsaufwands des A/D-Umsetzers lässt sich jedoch erreichen, indem er in einem Unterabtastmodus so betrieben wird, dass die Trägerfrequenz über der Abtastfrequenz liegt. Will man mit diesem Verfahren jedoch die Ziele bei der Auslegung der Bandbreite und des Dynamikbereichs erreichen, setzt dies eine verbesserte Kanalfilterung vor der Umsetzung voraus, um Aliasing-Effekte anderer Kanäle im Durchlassbereich zu verhindern, was zu höheren Kosten und höherem Stromverbrauch führen würde.
A/D-Umsetzer, die nach den Grundsätzen der vorhersagbaren und Interpolationscodierung gestaltet werden (wie zum Beispiel Delta-Umsetzer und Sigma-Delta-Umsetzer), weisen günstige Eigenschaften auf (siehe die vorstehend in Bezug genommenen Schriften), obgleich sie herkömmlicherweise Operationen an Basisbandsignalen, insbesondere an Audiosignalen, durchführen. Erstens stellen sie ein überabgetastetes Codierverfahren dar, das die Codiergenauigkeit durch feine Zeitquantisierung anstelle der feinen Stufenquantisierung erreicht. Bei einer bestimmten Abtastfrequenz wird die nutzbare Bandbreite im Vergleich zu standardmäßigen Pulscodemodulations-(PCM-) Verfahren somit stark verringert, und dieser Kompromiss bei den Erfordernissen spiegelt sich in einem vereinfachten Aufbau wider, der für Komponenten mit geringen Toleranzen geeignet ist. Im Allgemeinen ist die bei solch einem Umsetzer erforderliche Analogfilterung somit vergleichsweise einfach.
Ein zweiter Vorteil dieser Codierungsarten liegt in der ihnen eigenen Linearität. Ein Mehrbit-Umsetzer ist sehr anfällig für Toleranzen von Komponenten, und eine nichtlineare Abbildung zwischen der analogen und der digitalen Ebene lässt sich nur schwer vermeiden.
Ein sehr erfolgreiches Mittel, diesen Effekt zu bekämpfen, ist die Verwendung von additivem Dither mit hohem Pegel, der die Nichtlinearitäten von dem Eingangssignal dekorreliert und den Effekt auf den einer Quelle milden Rauschens herabsetzt. Dieses Verfahren kann verwendet werden, um die nichtlinearen Effekte von dem Codierer zu beseitigen, aber die Grenzleistung ist letztlich die eines PCM-Codes, und dies allein kann eine äußerst korrelierte Verzerrung mit sich bringen, die in einer Anwendung mit in gleichmäßigem Abstand angeordneten Funkkanälen wahrscheinlich Schwierigkeiten darstellt.
Die Verwendung von Codierern vom Interpolationstyp (d. h. Sigma-Delta-Umsetzern) bei der Analog-Digital-Umsetzung einer hochfrequenten ZF wurde von vielen Autoren befürwortet, so zum Beispiel von den Autoren der letzten beiden in Bezug genommenen Schriften, die vorstehend erwähnt wurden. Obgleich die Vorteile dieser Verfahren von diesen Autoren deutlich herausgestellt wurden, bleiben viele Herausforderungen bei der Realisierung bestehen, die ein Entwickler, der sein Augenmerk auf das Erreichen der Ziele in Gestalt von geringen Kosten und geringem Stromverbrauch richtet, überwinden muss. Die bedeutendste dieser Herausforderungen besteht in der Tatsache, dass diese Verfahren letzten Endes zwar eine überabgetastete digitale 1-Bit-Darstellung des ZF-Signals erzeugen, das Signal aber zuerst von seiner zeitkontinuierlichen Analogdarstellung in eine zeitdiskrete Analogdarstellung umgesetzt werden muss, in der es von komplizierten zeitdiskreten Analogschaltungen verarbeitet wird, bevor es in die digitale Ebene abgebildet (d. h. quantisiert oder digitalisiert) wird. Um die Vorteile in Form von einem hohen Dynamikbereich und geringem Quantisierungsrauschen, die diese Verfahren bieten, zu erzielen, müssen außerdem oftmals Codierschleifen höherer Ordnung realisiert werden, wodurch die Komplexität zunimmt.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Diese Erfindung wendet zur Realisierung eines einfachen abwärtswandelnden A/D-Umsetzers vorhersagbare Codiergrundsätze an. Indem der Abtaster in die Vorhersageschleife integriert wird, kann das Vorhersageschleifenfilter mit Hilfe von DSP-Verfahren realisiert werden, wodurch die Schwierigkeiten, die die Verwendung von zeitdiskreten Analogschaltungen mit sich bringt, beseitigt werden. Indem das Ausgangssignal des Vorhersageschleifenfilters mit Hilfe eines D/A-Umsetzers dann wieder in die analoge Ebene abgebildet wird, wird das Ausgangssignal des Vorhersagefilters von dem analogen Eingangssignal subtrahiert, um das Vorhersagefehlersignal zu erzeugen. Durch Direktabtastung des Vorhersagefehlersignals und durch die Umsetzung des Ausgangssignals des Vorhersageschleifenfilters in die Analogdarstellung mit Hilfe eines preisgünstigen Mehrbit-D/A-Umsetzers kommt diese Erfindung daher ohne zeitdiskrete Analogschaltungen aus und macht die Gestaltungsweise des Umsetzers weitaus weniger komplex.
Indem bei der Realisierung der Vorhersageschleife größtenteils DSP-Verfahren zur Anwendung kamen, konnte die von diesen Verfahren gebotene Flexibilität genutzt werden, um die Eigenschaften der digitalen Vorhersageschleife so anzupassen, dass sie denen des Eingangssignals entsprechen. Dadurch lassen sich mit weniger komplexen Vorhersageschleifen niedrigerer Ordnung ein höherer Dynamikbereich und eine geringere Quantisierungsrauschleistung erzielen.
Die Größe des Dynamikbereichs des erfindungsgemäßen digitalen Vorhersagecodierers wird noch erweitert, indem das digitale Ausgangssignal der Schleife zur Erzeugung des Signals verwendet wird, das zur Steuerung eines einstellbaren Verstärkers dient, der vor dem Eingang der Vorhersageschleife angeordnet wird.
Des Weiteren wird das Gleichspannungsoffset-Verhalten des Umsetzers durch die Integration eines Digitalsignal-Verarbeitungselements, mittels dessen der Offset auf Null gesetzt wird, stark verbessert, das dazu dient, einen Schätzwert der von den verschiedenen Schaltungen eingeführten Offsets bereitzustellen. Dieser Offset-Schätzwert wird dann am Eingang des Abtasters angelegt, indem er digital mit dem Ausgangssignal des Vorhersagefilters verknüpft wird.
Diese Erfindung unterscheidet sich vom Stand der Technik, der in den in Bezug genommenen Schriften beschrieben ist, welche im Abschnitt "Stand der Technik" aufgeführt sind, in vier ganz wesentlichen Aspekten. Erstens ermöglicht die Anordnung des Abtasters in der Vorhersageschleife, dass das Vorhersagefilter mit Hilfe von DSP-Verfahren realisiert werden kann, wodurch die Komplexität des gesamten Umsetzers verringert und zusätzliche Flexibilität bei der Neuprogrammierung der Eigenschaften des Vorhersagefilters hinzugewonnen wird, was eine Verbesserung des Dynamikbereichs und der Rauscheigenschaften des Umsetzers zur Folge hat. Zweitens ermöglicht der Betrieb des Vorhersagecodierers in einer Betriebsart mit Subharmonischen, dass die Vorhersageschleife das Signal heruntermischen und die Komplexität der digitalen Logik, die bei der Realisierung des digitalen Vorhersagefilters verwendet wird, weiter verringern kann. Drittens erlaubt die Verwendung des Ausgangssignals der digitalen Vorhersageschleife zur Steuerung der Höhe des Eingangssignals eine weitere Vergrößerung des Dynamikbereichs des Umsetzers. Viertens wird durch die Integration einer eingebauten Offset-Nullsetzungsvorrichtung, die systematische Fehler (biases) beseitigt, welche aufgrund der Unvollkommenheit der Ausführungsschaltungen eingeführt werden, das Gleichspannungsoffset-Verhalten des Analog-Digital-Umsetzungsprozesses enorm verbessert.
KURZE BESCHREIBUNG DER FIGUREN
1 ist ein Blockschaltbild des abwärtswandelnden Digitalisierers der vorliegenden Erfindung.
2 ist ein ausführliches Blockschaltbild des Abtasters von 1.
3 stellt einen verallgemeinerten Aufbau des Vorhersagefilters von 1 dar.
4 ist eine Darstellung einer repräsentativen Filterstufe von 3 in der Z-Ebene, wobei jede Stufe des Vorhersagefilterelements als Filter zweiter Ordnung ausgeführt ist.
5 ist ein Diagramm, das die Verbesserung des Dynamikbereichs und der Erfassungsbandbreite veranschaulicht, die man erzielt, indem man die Ordnung des Vorhersagefilters von eins auf zwei erhöht.
6 ist ein Blockschaltbild der AGC-Schleife.
7 veranschaulicht die bevorzugte Ausführung des digitalen Quadraturmischers von 1.
8 ist ein Blockschaltbild der Offset-Nullsetzungsschleife.
9 ist ein Blockschaltbild, das eine spezielle Ausführung der vorliegenden Erfindung veranschaulicht.
10 ist eine Kurve, die Messwerte des Dynamikbereichs darstellt, der von der integrierten Schaltung des Ausführungsbeispiels von 9 ohne die Wirkung der AGC-Schleife erzielt wird.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
Bei den meisten Empfänger-Bauarten wird das empfangene modulierte Signal auf eine Zwischenfrequenz (ZF) herabgemischt und gefiltert, um das gewünschte Signal auszuwählen und die unerwünschten Nachbarsignale sowie kanalinduziertes Rauschen und kanalinduzierte Störungen zu unterdrücken. Bei modernen Empfängern muss die herabgemischte Zwischenfrequenz noch weiter auf das Basisband herabgemischt sowie digitalisiert und anschließend von einem digitalen Demodulator verarbeitet werden. Die Notwendigkeit, das Signal auf der Frequenz des Basisbands zu verarbeiten, ergibt sich aus der Fülle der technischen Herausforderungen, die sich durch die direkte Abtastung des ZF-Signals und den hohen Verarbeitungsdurchsatz stellen, der notwendig ist, um die resultierende abgetastete Zwischenfrequenz handhaben zu können.
Bei der Bandpass-Abtastung wurden in jüngster Zeit Fortschritte erzielt. Dabei wurden Konzepte zur direkten Abtastung des ZF-Signals vorgestellt. Diese Verfahren verwenden meist Analogschaltungen, um die Umwandlung des ZF-Signals in die digitale Ebene zu erreichen, und als solches stoßen sie bei der Umsetzung des Entwurfs gewöhnlich auf mehrere Schwierigkeiten, deren Vermeidung sich in einer recht kostspieligen Realisierung des Entwurfs niederschlägt.
Diese Erfindung stellt eine Realisierung eines neuartigen Entwurfs für einen Analog-Digital-Umsetzer vor, der in der Lage ist, einen modulierten (ZF-)Träger abzutasten und auf das Basisband abwärtszuwandeln. Der von dieser Erfindung abgedeckte abwärtswandelnde Digitalisierer ist in der Lage, die folgenden drei Prozesse durchzuführen:

1. Umsetzung des modulierten ZF-Signals in die digitale Darstellung (d. h. Digitalisierung).
2. Abwärtswandlung des modulierten ZF-Signals in eine Digitaldarstellung der Gleichtakt-(I-) und Quadratur-(Q-) Komponenten des Basisbands.
3. Automatische Steuerung der verarbeiteten modulierten ZF-Signalamplitude, um den Dynamikbereich des Digitalisierprozesses zu erweitern und das Quantisierungsrauschen auf ein Minimum herabzusetzen.

1 ist ein Blockschaltbild des erfindungsgemäßen abwärtswandelnden Digitalisierers, der aus folgenden Elementen besteht:

1. einem digital gesteuerten einstellbaren Verstärker (200), der die Amplitude des modulierten ZF-Eingangssignals (100) entsprechend dem von der Verstärkungssteuerlogik (300) erzeugten Steuersignal (310) einstellt;
2. einem Verstärkungssteuerungs-Logikelement (300), das das Ausgangssignal (410) des Vorhersagefilters in ein Steuersignal (310) umsetzt, mit dem der Verstärkungswert des einstellbaren Verstärkers (200) gesetzt wird;
3. einem analogen Summierelement (500), das das Fehlersignal (510) erzeugt, indem es das Ausgangssignal (210) des Verstärkers mit dem Ausgangssignal des digitalen Summierelements (1200) verknüpft, nachdem es vom Digital-Analog-Umsetzer (DAC) (700) in die Analogdarstellung umgesetzt wurde;
4. ein Abtastelement (800), das das analoge Fehlersignal (510) in eine Digitaldarstellung (810) umsetzt;
5. ein digitales Vorhersagefilter (400), das eine aliasbehaftete Komponente des abgetasteten Fehlersignals (810) verwendet, um eine digital dargestellte Vorhersage des modulierten ZF-Eingangssignals (100) zu erstellen;
6. ein Offset-Nullsetzungselement (600), das ausführungsbedingte Offset-Werte berechnet und dem digitalen Summierelement (1200) ein Korrektursignal bereitstellt;
7. ein digitales Summierelement (1200), das den Kehrwert des Offset-Korrektursignals (610) zum Ausgangssignal (410) des Vorhersagefilters addiert, um das DAC-Eingangssignal (1210) bereitzustellen;
8. ein Digital-Analog-Umsetzer-(DAC-)Element (700); das das digitale Ausgangssignal (1210) des digitalen Summierelements (1200) in die Analogdarstellung (710) umsetzt;
9. einen digitalen Quadraturmischer (900), der das Ausgangssignal (410) des Vorhersagefilters in digitale Gleichtakt-(I-)Basisbandkomponenten (910) und digitale Quadratur-(Q-)Basisbandkomponenten (920) mischt;
10. zwei Abtastrate-Reduktionsfilter (1000, 1100) für Gleichtakt-(I-)Basisbandausgangssignale (910) und Quadratur-(Q-)Basisbandausgangssignale (920), die verwendet werden, um: (a) die unerwünschten Aliaskomponenten herauszufiltern; und (b) die Abtastrate so zu verringern, dass sie der Bandbreite des modulierten Signals entspricht.

Der gesamte abwärtswandelnde Digitalisierer hat einen Analogteil, einen Digitalteil und einen Mischsignal-Teil. Bei dieser Erfindung wird der Analogteil so klein wie möglich gehalten, um die Flexibilität, die Digitalsignal-Verarbeitungsverfahren bieten, in höchstem Maße ausschöpfen zu können. Der Analogteil des abwärtswandelnden Digitalisierers von 1 besteht aus dem einstellbaren Verstärker (200) und dem analogen Summierknoten (500). Der Rückkopplungs-DAC (700) und der Abtaster (800) sind die Mischsignalelemente, deren Aufgabe darin besteht, das Signal im Rückkopplungspfad von der digitalen in die analoge Ebene beziehungsweise im Vorwärtskopplungspfad von der analogen in die digitale Ebene umzusetzen. Alle restlichen Elemente des abwärtswandelnden Digitalisierers werden mit Hilfe von digitaler Hardware ausgeführt und arbeiten mit der Frequenz des Abtasttakts (50).
Der Betrieb des erfindungsgemäßen abwärtswandelnden Digitalisierers lässt sich am besten in Bezug auf den Betrieb von drei Schleifen beschreiben, von denen jede aus einer Gruppe der vorstehend erwähnten Elemente besteht. Erstens sei die Vorhersageschleife genannt, die aus dem Summierer (500) dem Abtaster (800), dem Vorhersagefilter (400), dem digitalen Summierelement (1200) und dem Rückkopplungs-DAC (700) besteht. Die zweite Schleife ist die Offset-Nullsetzungsschleife, die aus dem Offset-Nullsetzungselement (600), dem digitalen Summierelement (1200), dem DAC (700), dem analogen Summierelement (500) und dem Abtaster (800) besteht. Und schließlich gibt es noch die automatische Verstärkungsregelungs-(AGC-)Schleife, die aus der AGC-Steuerlogik (300), dem einstellbaren Verstärker (200), dem analogen Summierelement (500), dem Abtaster (800) und dem Vorhersagefilter (400) besteht.
Die Ausgangssignale (1010 und 1110) des abwärtswandelnden Digitalisierers sind digitale Mehrbit-Darstellungen der Gleichtakt-(I)- beziehungsweise Quadratur-(Q-)Komponenten des Basisbands der Modulation. Diese Ausgangssignale werden normalerweise an einen digitalen Demodulatorteil des Empfängers zur Erkennung und zum Abruf der modulierten Informationen weitergeleitet.
Das zugrunde liegende Prinzip des erfindungsgemäßen abwärtswandelnden Digitalisierers liegt in der Eigenschaft der Vorhersageschleife. Die vorstehend erwähnte Schleife erzeugt eine Vorhersage (710) des Eingangssignals (100). Wenn die Vorhersage (710) am Summierer (500) subtrahiert wird, wird ein Vorhersagefehlersignal (510) erzeugt. In der stationären Betriebsart hält diese Vorhersageschleife das Vorhersagefehlersignal (510) so klein wie möglich. Wenn dies geschieht, ist das Ausgangssignal des Vorhersagefilters (400) eine Digitaldarstellung des modulierten analogen Eingangssignals (100). Eine Minimierung des Schleifenfehlersignals wird erreicht, indem der höchstmögliche Frequenzgang des Vorhersagefilters auf die Frequenz des modulierten Trägers gesetzt wird, nachdem dieser von dem Abtaster (800) abgetastet worden ist. Auf der Grundlage dieses Prinzips spielt der Abtaster (800) eine entscheidende Rolle beim Betrieb des abwärtswandelnden Digitalisierers.
Da der Betrieb des abwärtswandelnden Digitalisierers auf der Minimierung des Vorhersagefehlersignals (510) im stationären Zustand beruht, wird dieses Fehlersignal nominal auf Null gesetzt. Aufgrund von Unvollkommenheiten der Ausführung werden bestimmte Offsets erzeugt. Diese Offsets bewirken, dass das Fehlersignal von seinem Nominalwert "Null" abweicht. Die Offset-Nullsetzungsschleife ist so ausgelegt, dass sie einen Schätzwert dieser Offsets erzeugt und sie aus dem Fehlersignal entfernt.
Eine erfolgreiche Umsetzung des analogen Eingangssignals (100) in eine Digitaldarstellung ist in entscheidendem Maße vom Dynamikbereich des abwärtswandelnden Digitalisierers abhängig. Da der abwärtswandelnde Digitalisierer nach dem Prinzip arbeitet, dass er über das Rückkopplungspfad-Signal (410) eine digitale Vorhersage des Eingangssignals (100) erzeugt, ist diese Vorhersage am besten für die Erzeugung einer Maßzahl geeignet, die den AGC-Verstärker (200) auf den geeigneten Verstärkungswert setzt. Die AGC-Schleife hat den Zweck, die Amplitude des modulierten Trägers (100) auf einem Pegel innerhalb des Dynamikbereichs der Vorhersageschleife zu halten.
Abtastelement (800)
Da der erfindungsgemäße abwärtswandelnde Digitalisierer nach dem Prinzip der Abtastung des auf ein Minimum herabgesetzten Fehlersignals der Vorhersageschleife arbeitet, kann dieses Fehlersignal durch ein Bit ausreichend dargestellt werden und erlaubt damit eine kostengünstige Ausführung des Abtasters als ein 1-Bit-Analog-Digital-Umsetzer (ADC), der aus einem Begrenzerverstärker (840) und einem 'D'-Flipflop (850), wie in 2 gezeigt ist, besteht. Im Allgemeinen kann jede spezielle Anwendung dieser Erfindung mit einem Mehrbit-Abtaster realisiert werden. Jedoch wird die Beschreibung der Ausführung des abwärtswandelnden Digitalisierers unter Verwendung von einem 1-Bit-Abtaster fortan als Beschreibungsgrundlage der bevorzugten Ausführungsform verwendet, da sie die kostengünstigste Ausführung ergibt.
Im Zusammenhang mit dieser Erfindung setzt das Abtastelement das Schleifenfehlersignal von einer Analog- in eine Digitaldarstellung um. Als Folge dieses Abtastprozesses enthält das Ausgangssignal (810) des Abtasters Aliaskomponenten des Schleifenfehlersignals (510). Die Vorhersagestruktur dieser Erfindung verwendet die kleinste Aliaskomponente, die als f_a bezeichnet wird, des modulierten Trägers (100). Die Beziehung zwischen der Frequenz des modulierten ZF-Trägers (100), f_c, der Frequenz des Abtasttakts (50), f_s, und der Aliaskomponente f_a ist wie folgt: fc = [m + n]fs und (1)Aliaskomponente f_a = n f_s
wobei m eine ganze Zahl und n eine Bruchzahl ist, so dass –1/2 ≤ n ≤ 1/2. Wenn n = ±1/4 werden die Schwierigkeiten bei der Ausführung des Vorhersagefilters (400) und des digitalen Quadraturmischers (900) erheblich verringert.
Der Begrenzerverstärker (840) erzeugt ein zeitkontinuierliches Signal (841) mit zwei Zuständen, das der 'D'-Flipflop an der Taktflanke in einen digitalen Abtastwert umsetzt.
Bei der Gestaltung des in 2 gezeigten Abtasters ist der 1-Bit-ADC (830) als ein Hochleistungsverstärker (840) realisiert, der so ausgelegt ist, dass er die Verstärkung begrenzt, wenn der Betrag des Fehlersignals (510) größer als die Hälfte des Betrags des niedrigstwertigen Bits (LSB) des Rückkopplungs-DAC (700) ist. Das Ausgangssignal (841) des Hochleistungsverstärkers wird dann von einem 'D'-Flipflop (850) an der Taktflanke abgetastet. Dieses Flipflop hat Eingangssignal-Schwellenwerte, so dass das Ausgangssignal (841) des Verstärkers als eine digitale logische "1" interpretiert wird, wenn es sich in der oberen Hälfte seines Spannungsbereichs befindet, und als eine digitale logische "0", wenn es sich in der unteren Hälfte seines Spannungsbereichs befindet.
In Abhängigkeit von den Verstärkungs-Bandbreite-Eigenschaften des Halbleiterprozesses, der zur Realisierung des 1-Bit-ADC zur Anwendung kommt, kann es gegebenenfalls notwendig sein, dem Begrenzerverstärker (840) in 2 eine Abtast- und Halte-Schaltung vorzuschalten. Wenn die Abtast-und-Halte-Schaltung mit der Abtastfrequenz f_s betrieben wird, liefert sie dem Begrenzerverstärker tatsächlich eine Aliaskomponente mit der niedrigeren Frequenz f_a, die innerhalb des Verstärkungs-Bandbreite-Bereichs des Halbleiterprozesses liegt, der zur Realisierung des Begrenzerverstärkers (840) angewendet wird. Der Entwickler des 1-Bit-ADC sollte eine Analyse hinsichtlich einer Kompromissfindung durchführen, um zu ermitteln, ob die Abtast- und Halte-Schaltung notwendig ist, die von der Mittenfrequenz der ZF, der Abtasttaktfrequenz (f_s) und den Verstärkungs-Bandbreite-Eigenschaften des Halbleiterprozesses, der zur Realisierung des 1-Bit-ADC angewendet wird, abhängt.
Vorhersagefilterelement (400)
Das Vorhersagefilter (400) spielt eine zentrale Rolle im Betrieb dieser Erfindung. Nachdem das Fehlersignal (510) mit Hilfe des 1-Bit-Abtasters (800) von seiner zeitkontinuierlichen Analogdarstellung in seine abgetastete Digitaldarstellung umgesetzt wurde, wird das Vorhersagefilterelement der Schleife mit Hilfe von digitalen Signalverarbeitungsverfahren realisiert. Die Aufgabe des Vorhersagefilterelements besteht darin, eine Vorhersage der modulierten ZF (100) in der nächsten Abtastperiode zu erzeugen. Im Zusammenhang mit dieser Erfindung wird dies dadurch erreicht, dass die Pole des Vorhersagefilters (400) so gelegt werden, dass sie im Frequenzbereich mit der Mittenfrequenz der Aliaskomponente (f_a) der modulierten ZF (100) zusammenfallen, nachdem diese vom Abtaster (800) abgetastet worden ist. Die zugrunde liegende Voraussetzung für die Erzeugung einer gültigen Vorhersage der modulierten ZF (210) in der nächsten Abtastperiode besteht darin, dass die Bandbreite der Modulation (W) erkennbar niedriger als die Taktrate (f_s) ist, die wiederum entsprechend der folgenden Gleichung in Beziehung zur Trägerfrequenz steht: w << fc = [m + n]fs (2)wobei m eine ganze Zahl und n eine Bruchzahl ist, so dass –1/2 ≤ n ≤ 1/2. Wenn, wie zuvor erwähnt wurde, n = ±1/4, werden die Schwierigkeiten bei der Ausführung des Vorhersagefilters (400) und des digitalen Quadraturmischers (900) deutlich verringert. Obgleich die Realisierung des, erfindungsgemäßen abwärtswandelnden Digitalisierers für jeden ganzzahligen Wert m gültig ist, kann bei Wahl von m ≥ 2 für die Abtasttaktfrequenz (50) ein Wert unter der ZF-Mittenfrequenz f_c gewählt werden. Eine solche Wahl vereinfacht die Realisierung des Entwurfs des abwärtswandelnden Digitalisierers erheblich und gestattet es, ihn zur Digitalisierung von höherfrequenten ZF-Signalen zu verwenden, was andernfalls nicht möglich wäre. Dies hat den Vorteil, dass der digitale Teil des abwärtswandelnden Digitalisierers mit einer niedrigeren Taktfrequenz f_s (50) arbeiten kann, während gleichzeitig eine hohe ZF-Mittenfrequenz f_c aufrechterhalten wird. Eine niedrigere Taktfrequenz f_s (50) hat einen geringeren Stromverbrauch zur Folge und schlägt sich in geringeren Kosten und einer geringeren Komplexität der digitalen Hardware des abwärtswandelnden Digitalisierers nieder. Eine höhere ZF-Mittenfrequenz f_c verringert die Kosten und die Komplexität der Hochfrequenz-Komponenten, die dem abwärtswandelnden Digitalisierer vorgeschaltet sind. Indem er für die ZF- Mittenfrequenz einen Wert auswählt, der eine besonders kostengünstige Gestaltung der HF-Komponenten zulässt, während er gleichzeitig für die Abtastfrequenz einen Wert auswählt, der eine besonders kostengünstige Gestaltung der digitalen Hardware zulässt, kann der Systementwickler die Gesamtkosten und die Komplexität des Systems auf ein Mindestmaß verringern.
Ein verallgemeinerter Aufbau des Vorhersagefilterelements (400) ist in 3 gezeigt. Das Vorhersagefilterelement ist mit hintereinander geschalteten Filterstufen aufgebaut, deren Übertragungsfunktionen in der Z-Ebene mit A_k(z), k = 0 bis K – 1 bezeichnet sind, wobei K die Ordnung des Vorhersagefilterelements angibt. Das Ausgangssignal einer jeden Stufe wird mit einem Verstärkungsfaktor a_k gewichtet, bevor es zu den anderen addiert wird, um das Ausgangssignal des Vorhersagefilters zu erzeugen.
Wie in der repräsentativen Filterstufe von 3 gezeigt ist, ist jede Stufe des Vorhersagefilterelements als ein Filter zweiter Ordnung realisiert, dessen komplexes Polpaar sich in der Z-Ebene befindet, wie in 4 gezeigt ist.
Durch Anpassung des Filterkoeffizienten (b₁)_k ändert sich der Winkel zwischen der positiven realen Achse und dem Radius zum Pol. Dies bestimmt die Resonanzfrequenz (f₀)_k der Filterstufe. Die Anpassung des Filterkoeffizienten (b₂)_k ändert die radiale Entfernung des Polpaares in Bezug auf den Ursprung der Z-Ebene. Dies bestimmt die 3-dB-Bandbreite (BW_3dB)_k der Filterstufe. Diese Beziehungen werden durch die folgenden Gleichungen (3) angegeben.
Der Q-Wert der k-ten Filterstufe wird ausgedrückt als:
(b1)k = –2rkcos(θk) (b2)k = rk
Die Lage der Pole bestimmt den Frequenzgang des Vorhersagefilters (400). Der höchstmögliche Frequenzgang der Vorhersagefilterstufe wird auf oder nahe der Mittenfrequenz der abgetasteten modulierten ZF (f_a) gesetzt. Die genaue Lage der Pole bestimmt sich nach den Merkmalen des interessierenden Signals.
Da das Vorhersagefilterelement (400) mit Hilfe von digitalen Signalverarbeitungsverfahren realisiert wird, können die Pole so gelegt werden, dass man die beste Leistung erzielt. Eine solche Festlegung der Pole ist bei einer analogen Realisierung gegebenenfalls nicht möglich, da temperatur-, prozess-, alterungsbedingte usw. Abweichungen bei den Komponenten zu einer Instabilität des Filters führen können. Außerdem kann der Frequenzgang des Filters bei der digitalen Realisierung neu programmiert werden, indem man die Filterkoeffizienten ändert, wodurch sich die Eigenschaften des Vorhersagefilters an das Eingangssignal (100) anpassen lassen.
Einer der Hauptvorteile, den diese Erfindung zu erzielen vermag, besteht darin, dass das Vorhersagefilter (400) als digitales Filter realisiert wird. Im Gegensatz zu analogen Filterentwürfen bleibt der Frequenzgang dieses Filters von prozess-, temperatur- und alterungsbedingten Leistungsschwankungen unberührt. Überdies kann der Frequenzgang des Vorhersagefilters neu programmiert werden, damit er mit der modulierten ZF (100) übereinstimmt. Im Zusammenhang mit dieser Erfindung können die folgenden Parameter des verallgemeinerten Aufbaus des Vorhersagefilters von 3 neu programmiert werden:
K = die Anzahl der Filterstufen
a_k = die Gewichtungsverstärkung für jede Stufe
(f₀)_k = die Mittenfrequenz einer jeden Filterstufe
(BW_3dB) = die Bandbreite einer jeden Filterstufe
Indem man diese Parameter neu programmiert, kann der Frequenzgang der erfindungsgemäßen Vorhersageschleife geändert werden. Dies kann nach der Initialisierung oder dynamisch durch Verwendung eines externen Algorithmus geschehen, der die Werte dieser Einstellungen ableitet, indem er die in den Gleichungen (2) angegebene Beziehung realisiert.
Herkömmliche Breitband-Analog-Digital-Umsetzer rufen bei der digitalen Darstellung des Signals zusätzliches Quantisierungsrauschen hervor, das sich über die gesamte Nyquist-Bandbreite des abgetasteten Signals von 0 Hz bis f_s/2 erstreckt. Die erfindungsgemäße digitale Vorhersageschleife hat andererseits den ihr eigenen Vorteil, dass sie das Quantisierungsrauschen auf eine schmalere Bandbreite beschränkt. Dieses Rauschen belegt typischerweise eine Bandbreite, die weit unter der Nyquist-Bandbreite liegt. Eine solche Verringerung des Breitbandrauschens des digitalen Prozesses, der auf die Vorhersageschleife folgt, lockert die Entwurfsbeschränkungen, denen die nachfolgenden digitalen Signalverarbeitungselemente unterworfen sind. Dieses Merkmal in Form des Schmalbandrauschens bleibt während der zuvor erwähnten dynamischen Einstellungen des Frequenzgangs erhalten.
Das erfindungsgemäße Merkmal in Form der dynamischen Einstellung des Frequenzgangs ist in vielen Anwendungen von Nutzen. Indem man beispielsweise die augenblickliche Trägerfrequenz der modulierten ZF (100) mit Hilfe eines externen Algorithmus erfasst, kann der in der Gleichung (3) aufgezeigte Berechnungsalgorithmus zur dynamischen Anpassung der Koeffizienten (b₁)_k und (b₂)_k des Vorhersagefilters verwendet werden, so dass die Mittenfrequenz der Vorhersagefilterstufen (f₀)_k der Trägerfrequenz nachläuft, da sich diese Frequenz aufgrund von Doppler-, Sende-/Empfangsoszillator-Drift usw. ändert. Dadurch kann der abwärtswandelnde Digitalisierer einen hohen Signal-Quantisierungsrausch-Abstand der digitalen Darstellung (410) der modulierten ZF (100) aufrechterhalten.
Eine weitere Anwendungsmöglichkeit des erfindungsgemäßen Merkmals in Form der dynamischen Einstellung des Frequenzgangs besteht darin, dass es zur Verringerung von Verzerrungen verwendet werden kann, die durch Störsignale in einer Mehrkanalempfänger-Anwendung wie zum Beispiel der zellularen Telefonie verursacht werden. Wenn es Störungen gibt, kann ein externer Algorithmus die Parameter des Vorhersagefilters so einstellen, dass es möglich wird, die Störsignale besser vorherzusagen, wodurch diese Signale mittels einer nachfolgenden digitalen Filterung entfernt werden können, ohne dass es zu übermäßigen Verzerrungen an dem interessierenden Signal kommt. Solch ein externer Algorithmus kann eine Maßzahl für den Nachbarkanal-Störpegel ableiten, indem er die Signalleistung am Ausgang der hintereinanderfolgenden Stufen der Vorhersagefilterstruktur (400) vergleicht. Wenn dieser Vergleich auf das Vorhandensein einer starken Nachbarkanalstörung hinweist, werden die Vorhersagefilter-Koeffizienten (b₁)_k und (b₂)_k mit Hilfe des Berechnungsalgorithmus der Gleichung (3) dynamisch angepasst, um die effektive Bandbreite (BW_3dB)_k der Vorhersagefilterstufen zu erhöhen. Indem man die effektive Bandbreite des Vorhersagefilters erhöht, werden unerwünschte Auswirkungen verhindert, die durch das Vorhandensein einer starken Nachbarkanalstörung hervorgerufen werden könnten, wie zum Beispiel Flankenübersteuerung und Intermodulationseffekte. Indem man die Möglichkeit, den Frequenzgang des digitalen Vorhersagefilters dynamisch einzustellen, zulässt, kann der erfindungsgemäße abwärtswandelnde Digitalisierer folglich so ausgelegt werden, dass er auf eine selten auftretende Zunahme der Nachbarkanalstörung dynamisch reagiert, während er einen höheren Dynamikbereich aufrechterhält, wenn sich eine solche Störung innerhalb eines Nominalbereichs bewegt.
Ein zusätzlicher Vorteil der digitalen Realisierung des Vorhersagefilters (400) besteht in der Wortlängenerweiterung. Anders ausgedrückt, die Eingangsabtastwerte (810) des Vorhersagefilters können aus 1 Bit eines quantisierten Signals bestehen, während die Ausgangsabtastwerte (410) des Vorhersagefilters aus mehreren Bits bestehen. Indem sie es möglich macht, dass der Abtaster als ein 1-Bit-Abtaster realisiert wird, erzielt diese Erfindung eine Verringerung der Ausführungskosten, indem sie das Abtastelement vereinfacht, ohne dabei Leistung zu opfern. Darüber hinaus erhöht dieses Merkmal in Form der Wortlängenerweiterung des Vorhersagefilters (400) die Genauigkeit der digitalen Darstellung (410).
Der Dynamikbereich von Signalen in digitalen Signalverarbeitungssystemen bestimmt sich nach der Anzahl der Bits bei der digitalen Darstellung. Jedes zusätzliche Bit stellt ungefähr 6 dB an zusätzlichem Dynamikbereich bereit. Das Vorhersagefilter (400) erzeugt eine Wortlängenerweiterung, die einen hohen Dynamikbereich bei der digitalen Darstellung des Signals (410) ergibt. Der Dynamikbereich der Erfindung bestimmt sich teilweise nach der Anzahl der Bits, die aus dem Vorhersagefilter für das in den DAC (700) eingegebene Rückkopplungssignal (410) verwendet werden. Die Bestimmung dieser Anzahl von Bits beruht auf den folgenden Faktoren: (1) den Ausführungskosten des Rückkopplungs-DAC (700); (2) der Anforderung an den Dynamikbereich; und (3) der Komplexität des Vorhersagefilters (400).
5 veranschaulicht die Verbesserung des Dynamikbereichs und der Erfassungsbandbreite, die man erzielt, indem man die Ordnung des Vorhersagefilters (400) von eins auf zwei erhöht. Diese Verbesserung wird erreicht, indem das Leistungsdichtespektrum des quantisierten Fehlersignals (810) neu geformt wird. Diese Diagramme zeigen das Leistungsdichtespektrum des Ausgangssignals des Abtasters, wenn das Eingangssignal der Vorhersageschleife aus additivem weißen Gaußschen Rauschen (AWGN) besteht, dessen Effektivwert gleich einem LSB (Δ) des Rückkopplungs-DAC (700) ist. Die Leistungsdichtespektrum-Diagramme zeigen, dass das Quantisierungsrauschen bei Verwendung eines Vorhersagefilters zweiter Ordnung über einen breiteren Frequenzbereich bei der Abtastbandbreite einen niedrigeren Pegel aufweist. Das Vorhersagefilter höherer Ordnung ermöglicht es der Schleife, ein höheres Rauschquantum aus der interessierenden Bandbreite zu filtern und dadurch eine Kerbe im Spektrum des quantisierten Fehlersignals zu erzeugen. Das Vorhersagefilter zweiter Ordnung bewirkt die Entstehung einer noch größeren Kerbe. Die Größe und die Form der Kerbe bestimmt den Grad, bis zu dem die Schleife das Quantisierungsrauschen des abgetasteten Signals um die Mittenfrequenz f_a minimiert. Dies ist ein Hinweis darauf, wie gut das Vorhersagefilter (400) das Signal in der nächsten Abtastperiode schätzen kann.
Das Vorhersagefilterelement (400) führt zwei Funktionen in der Schleife aus. Erstens erzeugt es einen Schätzwert des Eingangssignals (100) in der nächsten Abtastperiode. Zweitens filtert das Vorhersagefilterelement (400) das Quantisierungsrauschen heraus, während es die Wortlänge der digitalen Darstellung des Signals (410) erhöht. Es ist diese zweite Funktion der Vorhersageschleife, die die Rauschbandbreite des Ausgangssignals verkleinert. Herkömmliche Analog-Digital-Umsetzer führen Quantisierungsrauschen (σ 2 / e) mit einer Stärke von
ein.
Thermisches Rauschen am Eingang des herkömmlichen ADC wird abgetastet und ausgegeben. Der abwärtswandelnde Digitalisierer erzeugt sein Ausgangssignal, indem er das abgetastete Signal (810) durch das Vorhersagefilter (400) leitet, bei dem es sich um ein schmalbandiges Bandpassfilter handelt, das auf das interessierende Signal zugeschnitten ist. Somit werden Rauschkomponenten außerhalb des Bandes, das das gewünschte Signal enthält, in dem Vorhersagefilter beträchtlich gedämpft. (Eine zusätzliche Außerband-Filterung ermöglichen die Abtastrate-Reduktionsfilter (1000, 1100).) Da das Vorhersagefilter die Wortlänge des abgetasteten Signals erhöht, wird der Betrag des LSB der Signaldarstellung verringert, und folglich wird die Quantisierungsrauschleistung vermindert (von der Gleichung 4). Überdies kann die gesamte Vorhersageschleife bei einer bestimmten Wahl der Pole des Vorhersagefilters so ausgelegt werden, dass sie das thermische Eingangsrauschen und das Quantisierungsrauschen unmittelbar außerhalb der Bandbreite des modulierten Signals weiter vermindert. Diese Rauschformungs-Eigenschaft macht es erforderlich, dass die Pole des Vorhersagefilters an die Innenseite des Einheitskreises der Z-Ebene gelegt werden.
Analog-Digital-Umsetzer verzichten gewöhnlich auf einen höheren Dynamikbereich zugunsten der Erfassungsbandbreite. Der Dynamikbereich des erfindungsgemäßen abwärtswandelnden Digitalisierers bestimmt sich nach der Tiefe der Kerbe oberhalb des Punktes, an dem die Breite der Kerbe gleich der Signalbandbreite ist. Erhöht man die Ordnung des Vorhersagefilters (400), vertieft und verbreitert sich die Kerbe im Spektrum des quantisierten Fehlersignals. Das Vorhersagefilter zweiter Ordnung bietet folglich eine deutliche Leistungssteigerung gegenüber einem Vorhersagefilter erster Ordnung. Die tiefere Kerbe, die das Vorhersagefilter zweiter Ordnung bereitstellt, erzielt einen größeren Dynamikbereich. Die breitere Kerbe ermöglicht die Darstellung von breitbandigeren Signalen mit einer höheren Detailgenauigkeit.
Da das Ausgangssignal (410) dieses erfindungsgemäßen Vorhersagefilters einen hohen Dynamikbereich hat, muss der DAC (700) denselben Dynamikbereich unterstützen. Schnelle DACs mit einem hohen Dynamikbereich lassen sich wesentlich wirtschaftlicher realisieren als ein herkömmlicher Analog-Digital-Umsetzer ähnlicher Größe und Geschwindigkeit. Tatsächlich verwendet diese Erfindung die recht einfach zu realisierenden und kostengünstigen DACs mit hohem Dynamikbereich als ein Element bei der Realisierung von Analog-Digital-Umsetzern mit hohem Dynamikbereich und großer Erfassungsbandbreite.
Wenn man die Größe eines nackten Chip (die) einer Hardware-Ausführung betrachtet, bietet die Verwendung eines digitalen Vorhersagefilters (400) und eines Mehrbit-DAC (700) mehrere Vorteile im Vergleich zu anderen Ausführungen mit Überabtastung. Beispielsweise verwenden typische Ausführungen von überabgetasteten Analog-Digital-Umsetzern geschaltete Kondensatoren, um Filter- sowie Signaladditions- oder -subtraktionsfunktionen auszuführen. Diese Lösungsansätze bedingen, dass zur Realisierung der geschalteten Kondensatoren eine beträchtliche Menge an Chipfläche in Anspruch genommen wird. Im Gegensatz dazu kann der erfindungsgemäße DAC (700) in einem Bruchteil der Chipfläche realisiert werden, die für die geschalteten Kondensatorstrukturen von vergleichbaren überabgetasteten Umsetzern verwendet wird. Überdies können die Vorhersagefilter-Strukturen in digitaler Ausführung unter Verwendung von Transistoren mit kleinstmöglicher Strukturgröße realisiert werden, und folglich kommt die digitale Logik, mit der das Vorhersagefilter (400) realisiert wird, mit sehr wenig Chipfläche aus.
Die Ausführungskosten dieser Erfindung lassen sich weiter verringern, indem die Frequenz des abgetasteten modulierten Trägers (f_a) zu f_s/4 gewählt wird. Die Wahl der Mittenfrequenzen der Vorhersagefilterstufen (f₀)_k mit f_a = f_s/4 vereinfacht die Realisierung sehr, da man geringfügige Verstärkungswerte in dem Vorhersagefilter erzeugt. Dies wird in dem später aufgezeigten Ausführungsbeispiel veranschaulicht.
Digital-Analog-Umsetzer (DAC) 700
Dieses Element setzt die digital dargestellte Summe (1210) des Vorhersagefilter-Ausgangssignals (410) und des Korrektursignals (610) der Offset-Nullsetzungsvorrichtung in eine Analogdarstellung (710) um. Die Anzahl der Bits des DAC (700) wird so gewählt, dass sie ausreicht, um sicherzustellen, dass das von dem DAC (700) eingeführte Quantisierungsrauschen geringer als das Quantisierungsrauschen und das Vorhersagerauschen des dem DAC vorgeschalteten Vorhersagefilters (400) ist.
Digitales Summierelement (1200)
Das digitale Summierelement (1200) addiert das Korrektursignal (610) der Offset-Nullsetzungsvorrichtung zum Ausgangssignal (410) des Vorhersagefilters und stellt so das DAC-Eingangssignal (1210) bereit.
Analoges Summierelement (500)
Das analoge Summierelement erzeugt das Fehlersignal (510), indem es die Analogdarstellung des Vorhersagesignals (710) zu dem verstärkten modulierten ZF-Signal (210) addiert. Die Gesamtverzögerung um die Vorhersageschleife wird bei zwei Taktperioden aufrechterhalten. In Kombination mit der Wahl von f_a = f_s/4 wirkt sich diese Verzögerung dahingehend aus, dass es zu einer Vorzeichenumkehr des Rückkopplungssignals (710) kommt. Dadurch kann die negative Rückkopplung realisiert werden, indem das Signal (710) an dem analogen Summierknoten (500) einfach zu dem Signal (210) addiert wird.
Automatische Verstärkungsregelung-Logik (300)
Die Anforderungen an den Dynamikbereich eines Empfängers sind gewöhnlich viel höher als das, was mit dem Analog-Digital- Umsetzer allein erreicht werden kann. Der Dynamikbereich des empfangenen Signals wird von zwei Faktoren, die hierbei eine Rolle spielen, gesteuert. Erstens einer sich schnell verändernden Komponente, die die modulierten Informationen enthält. Diese Komponente des Dynamikbereichs bezeichnet man als den augenblicklichen Dynamikbereich. Zweitens gibt es eine sich aufgrund von externen Einwirkungen langsam verändernde Komponente, die keine nützlichen Informationen in Bezug auf die modulierten Informationen überträgt. Der Empfänger muss über einen ausreichenden Dynamikbereich verfügen, um diese beiden Komponenten unterstützen zu können. Der von der erfindungsgemäßen Vorhersageschleife bereitgestellte Dynamikbereich kann so ausgelegt werden, dass er gleich dem oder größer als der gesamte Dynamikbereich des empfangenen Signals ist. Ein kostengünstigerer Lösungsansatz lässt sich jedoch erreichen, indem man sich die Tatsache zunutze macht, dass der Dynamikbereich des empfangenen Signals zum Teil aus einer sich langsam verändernden Komponente besteht, die keine Informationen in Bezug auf die Modulation enthält. Diese Komponente kann mit einer automatischen Verstärkungsregelungs-(AGC-)Schleife, die der Vorhersageschleife vorgeschaltet ist, entfernt werden. Da das Ausgangssignal (410) des Vorhersagefilters eine digitale Vorhersage des in den Eingang des abwärtswandelnden Digitalisierers eingegebenen modulierten Trägers (100) ist, eignet sich dieses Signal ideal zur Steuerung der AGC.
Die AGC-Schleife hat den Zweck, den Betrag der modulierten ZF (100) auf einem Niveau innerhalb des Dynamikbereichs der Vorhersageschleife zu halten. Ein Blockschaltbild der AGC-Schleife ist in 6 gezeigt. Die ACG-Schleife besteht aus der AGC-Steuerlogik (300), dem einstellbaren Verstärker (200), dem analogen Summierelement (500), dem Abtastelement (800) und dem Vorhersagefilter (400). Das AGC-Steuerlogikelement (300) besteht aus dem Leistungsdetektor (320), dem Summierknoten (330), dem AGC-Schleifenverstärkungselement (340), dem AGC-Schleifenfilter (350) und dem Verstärkungssteuerungscodierer (360). Der Leistungsdetektor (320) stellt einen Schätzwert der Leistung des Ausgangssignals (410) des Vorhersagefilters bereit. Die AGC-Schleife arbeitet mit jeder beliebigen monotonen Funktion des Signalpegels einschließlich Leistung oder Betrag.
Das Ausgangssignal (321) des Leistungsdetektors wird mit dem extern bereitgestellten AGC-Pegelsollwertsteuersignal (370) verglichen, um ein AGC-Verstärkungsanpassungssignal (331) zu erzeugen. Das AGC-Pegelsollwertsteuersignal (370) passt den Pegel des AGC-Ausgangssignals (210) an. Die AGC-Steuerlogik (300) setzt die Verstärkung der AGC (200) so, dass der Signalpegel am Ausgang (210) des Verstärkers dem des AGC-Pegelsollwertsteuersignals (370) entspricht. Die Eingangssignale der AGC-Steuerlogik (300) sind das Vorhersagefilter-Ausgangssignal (410) und das AGC-Pegelsollwertsteuersignal (370). Das AGC-Verstärkungsanpassungssignal (331) wird vom AGC-Schleifenverstärkungselement (340) verstärkt. Die vom AGC-Schleifenverstärkungselement (340) angelegte Verstärkung bestimmt die Einschwingzeit der Schleife.
Das verstärkte Verstärkungsanpassungssignal wird vom AGC-Schleifenfilter (350) gefiltert. Da die AGC-Schleife so ausgelegt ist, dass sie auf eine langsame Veränderung der Signaldynamik reagiert, verringert das AGC-Schleifenfilter (350) die Änderungsgeschwindigkeit des Ausgangssignals des Leistungsdetektors (320), indem es den Wert dieses Ausgangssignals mittelt. Der Codierer (310) ist ein Element, das das Ausgangssignal (341) des Schleifenfilters in das richtige Format umsetzt, um den einstellbaren Verstärker (200) zu steuern.
Einstellbarer Verstärker (200)
Der einstellbare Verstärker (200) verstärkt das empfangene Signal (100) in Abhängigkeit vom Ausgangssignal (310) der AGC-Steuerlogik. Die Verstärkung des einstellbaren Verstärkers (200) kann ausreichend gesteuert werden, um die sich langsam verändernde Komponente des Dynamikbereichs des empfangenen Signals (100) vollständig zu entfernen.
Offset-Nullsetzungsvorrichtung (600)
Alle Analog-Digital-Umsetzer müssen aufgrund von intern und extern erzeugten Offsets, die zu einer Abweichung des digitalisierten Ausgangssignals vom Idealzustand führen, eine gewisse Leistungseinbuße hinnehmen. Diese Offsets können die Folge von prozess-, temperatur- und alterungsbedingten Abweichungen bei den Komponenten sowie von Aliasing-Effekten der Abtasttakt-Harmonischen sein, die dem Eingangssignal über eine unerwünschte analoge Kopplung zugemischt werden. Diese Offsets lassen sich gewöhnlich nur schwer erkennen und entfernen.
Ein Vorteil des erfindungsgemäßen abwärtswandelnden Digitalisierers ist das integrierte Offset-Nullsetzungselement (600), das Offsets automatisch und dynamisch erkennt und entfernt, die andernfalls die Analog-Digital-Umsetzung beeinträchtigen würden. Herkömmliche Ausführungen von Analog-Digital-Umsetzern können die Auswirkungen von Offset-Fehlern nicht dynamisch entfernen. Typische Analog-Digital-Umsetzer erfordern eine manuelle Kalibrierung oder einen Kalibriermodus, bei der/dem der Umsetzer während der Kalibrierung nicht angeschlossen sein darf. Diese Arten von Kalibrierungen sind nichtdynamisch und als solches anfällig für temperatur- und alterungsbedingte Effekte und können letzten Endes aufgrund des Offsets zu einer gewissen Leistungseinbuße führen.
Das Offset-Nullsetzungselement (600) des abwärtswandelnden Digitalisierers ermittelt in dynamischer Weise den Offset während des Betriebs und erfordert dabei keine manuelle Kalibrierung im nichtangeschlossenen Zustand. Während des Analog-Digital-Umsetzungsprozesses schätzt die Offset-Nullsetzungsvorrichtung fortlaufend die Größe des Offsets und entfernt ihn.
Ein Blockschaltbild der Offset-Nullsetzungsschleife ist in 8 gezeigt. Die Offset-Nullsetzungsschleife besteht aus dem Offset-Nullsetzungselement (600), dem digitalen Summierelement (1200), dem DAC (700), dem analogen Summierelement (500) und dem Abtaster (800).
Da der Betrieb der Vorhersageschleife bei Nichtvorhandensein eines Offsets das Schleifenfehlersignal (510) auf Null setzt, sollte der Mittelwert der vom Abtaster (800) ausgegebenen Werte Null sein. Wenn ein Offset vorhanden ist, ist der Mittelwert der Ausgabe des Abtasters proportional zu diesem Offset. Die Offset-Nullsetzungsvorrichtung (600) mittelt die Ausgabe des Abtasters, um das Offset-Korrektursignal (610) festzulegen. Das Nullsetzungsschleifenfilter (620) berechnet den Mittelwert der Ausgabe des Abtasters (800). Der geschätzte Offset-Wert wird dann mit der digitalen Verstärkung (630) verstärkt und anschließend mit dem Ausgangssignal des Vorhersagefilters verknüpft, um das Rückkopplungssignal (1210) zu erzeugen.
Digitaler Quadraturmischer (DQM) (900)
Der DQM (900) hat die Aufgabe, das Ausgangssignal des Vorhersagefilters (400), das eine Mittenfrequenz f_a hat, auf Gleichtakt-(I-) und Quadratur-(Q-) Komponenten des Basisbands herunterzumischen. Herkömmlicherweise erfordert diese Abwärtswandlung auf das Basisband, dass das um die Frequenz f_a zentrierte Signal mit sin(f_a) und cos(f_a) multipliziert wird, um jeweils die (I-) und die (Q-)Komponenten zu erzeugen. Da f_a bei dieser Erfindung gleich f_s/4 gewählt wird, sind die werte von sin(f_a) und cos(f_a), die in der Periode des Takts f_s berechnet werden, über einen Zyklus von f_a einfach {0, 1, 0, – 1}. Folglich ermöglicht die Wahl von f_a = f_s/4, die diese Erfindung bietet, eine deutliche Verringerung des Aufwands bei der Realisierung des DQM-Elements (900). Wie in 7 gezeigt ist, wird der DQM als eine einfache Schaltung realisiert, die wechselnde Ausgangsabtastwerte des Vorhersagefilters entweder an den Gleichtakt-(I-)Ausgang (910) oder den Quadratur-(Q-)Ausgang (920) leitet. Jeder dieser beiden Ausgänge I und Q wird dann abwechselnd invertiert, um die endgültigen Gleichtakt-(I-) und Quadratur-(Q-)Ausgangsabtastwerte zu erzeugen.
Abtastrate-Reduktionsfilter (1000, 1100)
Die Abtastrate-Reduktionsfilter (1000) und (1100) führen zwei Funktionen aus: die Filterung und die Verringerung der Abtastrate der Gleichtakt-(I-) und Quadratur-(Q-)Komponenten. Die Abtastrate-Reduktionsfilter (1000), (1100) sind so ausgelegt, dass sie den im DQM (900) erzeugten Doppelfrequenzterm (2*f_a) abweisen. Ferner filtern die Operationen des Abtastrate-Reduktionsfilters das Eingangssignal, um Aliasing aufgrund der Verringerung der Abtastrate zu verhindern. Die von den Abtastrate-Reduktionsfiltern durchgeführte Filterung ist wesentlich umfangreicher als notwendig wäre, um Aliasing zu verhindern. Diese digitalen Filter sind so ausgelegt, dass sie die interessierenden Signale ohne Dämpfung durchlassen. Unerwünschte Signale außerhalb des interessierenden Bandes werden gedämpft. Diese Dämpfung gibt dem abwärtswandelnden Digitalisierer die Möglichkeit, ein abgetastetes Signal mit einer geringeren Rauschbandbreite als das Eingangssignal zu erzeugen.
Die Verringerung der Abtastrate wird vorgenommen, um die Verarbeitungsgeschwindigkeit des digitalisierten Signals herabzusetzen. Jedes der Abtastrate-Reduktionsfilter (1000 und 1100) ist genau gleich ausgeführt. Da sie digital realisiert werden, sind das Gleichtakt-(I-)Signal (1010) und das Quadratur-(Q-)Signal (1110) des Ausgangs des abwärtswandelnden Digitalisierers bedingt durch Verstärkungs- und Phasenungleichgewichte nicht verlustbehaftet, wie es bei Analogausführungen gewöhnlich der Fall ist.
Ausführungsbeispiel
Der erfindungsgemäße abwärtswandelnde Digitalisierer wurde als Teil eines drahtlosen Telefonempfängers realisiert und geprüft. Der Halbleiterprozess für diese Ausgestaltung war CMOS, 0,6 μm, 2 Polysiliziumschichten, 3 Metallisierungslagen. Die gesamte Schaltung wurde mit anderen Funktionen in eine integrierte Mischsignal-CMOS-Schaltung eingebunden und geprüft, um die für den Betrieb des drahtlosen Telefonempfängers notwendige Entwurfsspezifikation zu erfüllen. Die Einzelheiten der Ausführung der Schaltung sind in 9 gezeigt.
Bei dem in 9 gezeigten Ausführungsbeispiel ist die modulierte ZF bei f_c = 82,8 MHz mit einer zweiseitigen Bandbreite von 30 kHz zentriert. Für diesen speziellen Entwurf wurde die Abtastrate (f_s) zu 14,4 MHz gewählt. Dies hat eine spektral invertierte f_a von 3,6 MHz zur Folge, was den folgenden Parametern in der Gleichung 1 entspricht.
Das negative Vorzeichen zeigt die spektrale Inversion an.
Bei der Durchführung der Analyse eines Kompromisses zwischen der Verstärkungs-Bandbreite-Eigenschaften des ausgewählten Halbleiterprozesses und der Frequenz der ZF sowie der Abtasttaktfrequenz wurde festgestellt, dass eine Abtast-und-Halte-Schaltung in dem Abtaster erforderlich war. Der Abtaster (2800) ist als Abtast- und Halte-Element, gefolgt von einem Begrenzer und einem 'D'-Flipflop ausgeführt, wie in 9 gezeigt ist. Das Abtast- und Halte-Element wird verwendet, weil die Verstärkungsbandbreite des in einem CMOS-Prozess gefertigten Begrenzers mit f_c = 82,8 MHz nicht ausreichend ist, damit sich der Begrenzer in der nächsten Abtastperiode auf einen Pegel mit zwei Zuständen einschwingen kann. Das Abtast- und Halte-Element erzeugt bei f_a eine Aliasfrequenz, die der Begrenzer auf einen wert mit zwei Zuständen zur Umsetzung in ein digitales Format durch das 'D'-Flipflop setzen kann.
Die Koeffizienten der in 9 gezeigten Vorhersagefilterstruktur (2410) sind: a1 = a2 = 1 (b1)1 = (b1)2 = 0 (b2)1 = (b2)2 = 0
Bei dieser Ausführung beträgt die Verzögerung um die Vorhersageschleife vom Fehlersignal (2510) zur Analogdarstellung des Vorhersagefilter-Ausgangssignals (2710) zwei Taktperioden. Folglich wird das Ausgangssignal (2710) des DAC im Summierelement (2500) zu dem modulierten Träger (2100) addiert und nicht subtrahiert.
Auf der Grundlage der Analyse des erforderlichen Dynamikbereichs des gesamten abwärtswandelnden Digitalisierers wird der DAC (2700) als 9-Bit-DAC ausgelegt. Der 9-Bit-DAC (2700) hat eine maximale Spitze-Spitze-Ausgangsspannung von 250 mV. Der DAC (700) ist so ausgelegt, dass seine Einschwingzeit kurz genug ist, um sicherzustellen, dass das Fehlersignal (2510) rechtzeitig einschwingt, damit es von dem 1-Bit-ADC (2800) präzise umgesetzt werden kann.
Das Ausgangssignal des Offset-Nullsetzungselements (2610) wird digital zum Ausgangssignal des Vorhersagefilters addiert. Das Ausgangssignal des DAC wird dann zu der analogen verstärkten modulierten ZF (2210) addiert. Das verknüpfte Ausgangssignal des Vorhersagefilters und der Offset-Nullsetzungsvorrichtung wird mit Hilfe des 9-Bit-DAC in eine Analogdarstellung umgesetzt. Das Summierelement erzeugt das Fehlersignal (2510), indem die Analogdarstellungen des Nullsetzungssignals und des Vorhersagesignals (2710) zu der verstärkten modulierten ZF (2210) addiert werden.
Die AGC-Steuerlogik (2300) ist so ausgelegt, dass sie einen mehrstufigen Verstärker (2200) steuert. Die von der mehrstufigen Ausführung des einstellbaren Verstärkers (2200) realisierte Gesamtverstärkung beträgt höchstens 71 dB und mindestens –1 dB. Jede Stufe des mehrstufigen Verstärkers wird digital gesteuert und hat zwei Verstärkungssollwerte. Der Verstärkungssollwert einer jeden Stufe wird unter Verwendung von einem Bit des digitalen Steuerlogikausgangssignals (2310) ausgewählt. Die Verstärkungsstufen dieses einstellbaren Verstärkers werden entsprechend den folgenden Beziehungen gesteuert:
Der DQM ist wie in 8 gezeigt ausgeführt. Die Abtastrate-Reduktionsfilter sind als drei in Kaskade geschaltete Kammfilter ausgeführt. Die Ausgangsleistung des Abtastrate-Reduktionsfilters wird auf 160 ksps dezimiert. Nach erfolgter Verringerung der Abtastrate werden diese Abtastwerte jeweils auf 10 Bit gekürzt.
Messwerte des Dynamikbereichs, der von der integrierten Schaltung dieses Ausführungsbeispiels von 9 erreicht wird, sind ohne die Wirkung der AGC-Schleife in 10 gezeigt. wie in dieser Figur gezeigt ist, stellt der realisierte abwärtswandelnde Digitalisierer einen Dynamikbereich von über 52 dB bereit. Dies entspricht der Dynamikbereichsleistung eines 8-Bit-Basisband-Analog-Digital-Doppelumsetzers, während die Abwärtswandlung von der ZF auf das Basisband gleichzeitig mit verringerter Rauschleistung durchgeführt wird. Die entwickelte AGC-Schleife erweitert diesen Dynamikbereich auf über 124 dB.

Claims

Abwärtswandelnder Digitalisierer, der Folgendes umfasst: einen einstellbaren Verstärker (200) zum Anschluss an einen modulierten Träger (100), der eine automatische Verstärkungssteuerschleife enthält, um die Verstärkung des einstellbaren Verstärkers zu steuern (300); eine unterabtastende Vorhersageschleife (400, 500, 600, 700, 800), die mit dem Ausgang des einstellbaren Verstärkers verbunden wird; einen digitalen Quadraturmischer (900), der mit dem Ausgang der unterabtastenden Vorhersageschleife verbunden wird; und ein Abtastrate-Verringerungsfilter (1000, 1100), das mit jedem Ausgang des digitalen Quadraturmischers verbunden wird.
Abwärtswandelnder Digitalisierer nach Anspruch 1, wobei die unterabtastende Vorhersageschleife einen Abtaster innerhalb der unterabtastenden Vorhersageschleife enthält.
Abwärtswandelnder Digitalisierer nach Anspruch 2, wobei die unterabtastende Vorhersageschleife ein Vorhersagefilter umfasst, das mit dem Ausgang des Abtasters verbunden wird, wobei der Ausgang des Vorhersagefilters mit einem Digital-Analog-Umsetzer verbunden wird, wobei das Ausgangssignal des Digital- Analog-Umsetzers vom Ausgangssignal des einstellbaren Verstärkers subtrahiert wird, um das Eingangssignal des Abtasters bereitzustellen.
Abwärtswandelnder Digitalisierer nach Anspruch 3, wobei die automatische Verstärkungssteuerschleife das Ausgangssignal des Vorhersagefilter verwendet, um dem einstellbaren Verstärker ein Signal zur automatischen Verstärkungssteuerung bereitzustellen.
Abwärtswandelnder Digitalisierer nach Anspruch 3, wobei das Ausgangssignal des Vorhersagefilters ein Digitalwort ist, das eine höhere Anzahl von Bits als das Ausgangssignal des Abtasters hat.
Abwärtswandelnder Digitalisierer nach Anspruch 5, wobei der Abtaster ein Ein-Bit-Abtaster ist.
Abwärtswandelnder Digitalisierer nach Anspruch 3, der des weiteren aus einer Offset-Nullsetzungsvorrichtung besteht, die auf das Ausgangssignal des Abtasters anspricht, um ein Offset-Korrektursignal an den Eingang des Abtasters anzulegen.
Abwärtswandelnder Digitalisierer nach Anspruch 7, wobei die Offset-Nullsetzungsvorrichtung ein digitales Ausgangssignal bereitstellt, das auf den Offset im Ausgangssignal des Abtasters anspricht, und das Ausgangssignal der Offset-Nullsetzungsvorrichtung mit dem Ausgangssignal des Vorhersagefilters verknüpft, bevor es an den Digital-Analog-Umsetzer angelegt wird, wobei die Anzahl der Bits des Eingangssignals des Digital-Analog- Umsetzers ausreichend ist, um zu gewährleisten, dass das von dem Digital-Analog-Umsetzer eingeführte Quantisierungsrauschen geringer als das Quantisierungsrauschen und Vorhersagerauschen des Vorhersagefilters ist.
Abwärtswandelnder Digitalisierer nach Anspruch 3, wobei die Gesamtverzögerung um die Vorhersageschleife zwei Abtasttaktzyklen beträgt und die Abtastrate das Vierfache der kleinsten Aliaskomponente des modulierten Trägers ist.
Abwärtswandelnder Digitalisierer nach Anspruch 9, wobei der digitale Quadraturmischer das in ihn mit der Abtastrate eingegebene Eingangssignal mit den Folgen 0, 1, 0, –1 und 1, 0, –1, 0 multipliziert, indem er das Signal abwechselnd an jeden Kanal leitet und das an jeden Kanal geleitete Signal abwechselnd invertiert.
Abwärtswandelnder Digitalisierer nach Anspruch 10, wobei die Abtastrate-Verringerungsfilter so ausgelegt sind, dass sie den Doppelfrequenzterm des Zweifachen des kleinsten Alias, der in dem digitalen Quadraturmischer erzeugt wird, abweisen.
Abwärtswandelnder Digitalisierer nach Anspruch 3, wobei der Abtaster ein Ein-Bit-Abtaster ist.
Abwärtswandelnder Digitalisierer nach Anspruch 12, wobei der Ein-Bit-Abtaster aus einem Begrenzerverstärker und einem Flipflop besteht.
Abwärtswandelnder Digitalisierer nach Anspruch 12, wobei der Abtaster mit einer Frequenz f_s arbeitet, die niedriger als die Mittenfrequenz f_c des modulierten Trägers ist.
Abwärtswandelnder Digitalisierer nach Anspruch 12, wobei der Abtaster mit der Mittenfrequenz f_c des modulierten Trägers arbeitet.
Abwärtswandelnder Digitalisierer nach Anspruch 12, wobei der Abtaster mit der vierfachen Mittenfrequenz des modulierten Trägers arbeitet.
Abwärtswandelnder Digitalisierer nach Anspruch 3, wobei der Abtaster mit einer Frequenz f_s arbeitet, die niedriger als die Mittenfrequenz f_c des modulierten Trägers ist.
Verfahren zur Abwärtswandlung und Digitalisierung, das Folgendes umfasst: Bereitstellen eines Abtasters (800), eines Vorhersagefilters (400), eines Digital-Analog-Umsetzers (700) und eines Summierelements (500), wobei der Abtaster ein in ihn eingegebenes analoges Eingangssignal (510) abtastet und als Antwort darauf ein digitalisiertes Ausgangssignal (810) bereitstellt, wobei das Vorhersagefilter das digitalisierte Ausgangssignal des Abtasters empfängt, wobei das Ausgangssignal des Vorhersagefilters von dem Digital-Analog-Umsetzer in ein analoges Signal umgesetzt und zur Subtraktion durch das analoge Summierelement zurückgeführt wird; Anschließen eines modulierten Trägers (210), der eine Mittenfrequenz f_c hat, an das analoge Summierelement; und Betreiben des Abtasters mit einer Abtasttaktfrequenz, die niedriger als die Frequenz f_c ist.