DE69814250T2

DE69814250T2 - Spannungsregelung mit Lastpolstabilisation

Info

Publication number: DE69814250T2
Application number: DE69814250T
Authority: DE
Inventors: Michael J. Austin Callahan; William E. St Paul Edwards
Original assignee: STMicroelectronics lnc USA
Current assignee: STMicroelectronics lnc USA
Priority date: 1997-07-08
Filing date: 1998-07-07
Publication date: 2004-03-25
Anticipated expiration: 2018-07-08
Also published as: JPH1195847A; DE69814250D1; EP0890895B1; EP0890895A2; EP0890895A3; US5852359A

Description

Diese Erfindung bezieht sich auf die US-Patentanmeldung mit der Serien-Nr. 08/536436 vom 29. September 1995, die mittlerweile angenommen wurde.
Diese Erfindung bezieht sich auf elektronische Schaltkreise, die als Spannungsregler dienen, und insbesondere auf Schaltkreise und Verfahren zum Stabilisieren von einem Spannungsregler.
Das Problem, auf das sich diese Erfindung bezieht, tritt in Spannungsreglerschaltungen auf. Spannungsregler sind von Haus aus Schaltungen mit mittlerer bis hoher Verstärkung, typischerweise mehr als 50 dB bei niedriger Bandbreite. Bei dieser hohen Verstärkung und niedrigen Bandbreite erreicht man Stabilität oft dadurch, dass man einen dominierenden Pol vorgibt, indem man einen Lastkondensator vorgibt. Die Last, die Strom von dem Spannungsregler zieht, kann als Lastwiderstand bezeichnet werden, dessen Widerstandswert sich mit dem Laststrom ändert. Stabilität über einen großen Bereich von Lastströmen mit einem Lastkondensator niedrigen Wertes (~ 0,1 μF) sicherzustellen, ist schwierig, da der Lastpol, der durch den Lastkondensator und Lastwiderstand gebildet wird, sich um mehr als drei Dekaden in der Frequenz ändern kann und bis zu zig Kilohertz (kHz) betragen kann, was es notwendig macht, dass die Schaltung eine sehr große Bandbreite aufweist, die mehr als 3 Megahertz (MHz) betragen kann. Dies ist unvereinbar mit der Leistung, die für Spannungsregler zur Verfügung steht.
1 zeigt eine Lösung des Stabilisierungsproblems nach dem Stand der Technik. Die Spannungsregelung 2 in 1 wandelt eine ungeregelte Spannung V_dd von 12 Volt beispielsweise in eine geregelte Spannung V_reg von in diesem Beispiel 5 Volt um. Der Verstärker 6 und der Kondensator 12 bilden einen Integrator, der den dominierenden Pol des Systems darstellt. Der Widerstand 10 und der Kondensator 12 erzeugen einen Nullwert als Gegenpol zur Last (Lastpol). Der Integrator treibt den Transistor 8. Die Widerstände 14 und 16 bilden eine Spannungsteilerschaltung zum Skalieren der geregelten Spannung V_reg, so dass die geregelte Spannung in den invertierenden Eingang eines Differenz- (Fehler-) Verstärkers 4 zurückgekoppelt werden kann. Der Widerstand 18 und der Kondensator 20 sind nicht Teil des Spannungsreglers 2, sondern sind die schematische Darstellung einer typischen Last der Spannungsreglerschaltung.
Bei diesem Beispiel nach dem Stand der Technik kann der Pol zu den Pull Down-Widerständen und der Last berechnet werden durch:
wobei R_L der Lastwiderstand ist, der der Kombination der Reihenschaltung R14 und R16 parallel zu R18 entspricht, und C_L die Kapazität von C20 ist, die typischerweise etwa 0,1 Mikrofarad beträgt.
Daher hängt der Pol bei der Schaltung nach dem Stand der Technik von der Last ab und kann zwischen 16 Hz und 32 kHz bei R14 + R16 von 100 Kiloohm (kΩ) und R18 zwischen 50 Ohm und 1 Megaohm (MΩ) variieren. Die große Variationsbreite der Pol-Frequenz lässt sich schwer stabilisieren, was dem Fachmann auf diesem Gebiet bekannt ist. Eine Lösung nach dem Stand der Technik dieses Problems besteht darin, die Pull Down-Widerstände R14 + R16 von 500 kΩ auf etwa 500 Ω zu setzen, wodurch die Pol-Frequenz auf einen Bereich zwischen 3,2 kHz und 32 kHz beschränkt wird, was einem Frequenzbereich von einer Dekade anstatt von drei Dekaden entspricht. Jedoch steigt der Leistungsverbrauch in dem Transistor 8 (1) dabei wie folgt: Leistung = (12ν – 5ν)(Iload + Ipulldown) = (7ν)(100mA) + (7ν)(1 0mA) (2)
Daher trägt der 500 Ohm-Widerstand 70 Milliwatt an Leistungsverbrauch in dem Chip bei, was einer Steigerung von etwa 10% beim Leistungsverbrauch für die gewonnene Stabilität bedeutet.
Es kann daher davon ausgegangen werden, dass ein erheblicher Bedarf an Spannungsreglerschaltungen besteht, mit denen sich die Stabilität der Spannungsregelung verbessern lässt, ohne dass der Leistungsverbrauch in der Schaltung zunimmt. Die vorliegende Erfindung bewirkt dieses und weitere Vorteile, die sich aus der Beschreibung von Einzelheiten und beigefügten Figuren ergeben.
Die Erfindung kann zusammengefasst werden als Spannungsregler mit Lastpolstabilisierung. Der Spannungsregler besteht aus einem Verstärker, der einen Schaltkondensator, einen Durchlasstransistor und eine Rückkopplungsschaltung umfasst. Bei einer Ausführungsform beinhaltet die Integratorschaltung einen Verstärker, einen Kondensator und einen Schaltkondensator, der getrieben wird durch einen spannungsgesteuerten Oszillator. Der spannungsgesteuerte Oszillator ändert seine Oszillatorfrequenz in Abhängigkeit von dem Ausgangsstrom des Spannungsreglers. Bei einer weiteren Ausführungsform wird der Schaltkondensator getrieben durch einen stromgesteuerten Oszillator, dessen Oszillatorfrequenz ebenfalls von dem Ausgangsstrom des Spannungsreglers abhängt. Wenn der Bedarf an Ausgangsstrom groß ist, erhöht sich bei den gesteuerten Oszillatoren die Oszillatorfrequenz, wodurch der effektive Widerstand des Schaltkondensators sinkt, so dass dadurch die Frequenz des Nullausgleichs geändert wird und der Änderung an dem Lastpol entspricht. Dagegen steigt der effektive Widerstand bei Abnahme des Strombedarfs und entspricht damit der Abnahme bei dem Lastpol. Folglich sorgt die offenbarte Spannungsregelung für eine hohe Stabilität ohne übergroßen Leistungsverbrauch.
Einige Ausführungsformen der Erfindung werden im Folgenden als Beispiel mit Bezug auf die beigefügten Zeichnungen beschrieben.
1 zeigt schematisch einen Spannungsregler nach dem Stand der Technik.
2 zeigt schematisch einen Spannungsregler mit einem Schaltkondensator, getrieben durch einen spannungsgesteuerten Oszillator, in der Integratorschaltung.
3 zeigt schematisch einen Schaltkondensator nach dem Stand der Technik.
4 zeigt ein Zeitablaufdiagramm des Betriebes eines Schaltkondensators.
5 zeigt schematisch eine Spannungsmessschaltung, die in Verbindung mit einem spannungsgesteuerten Oszillator eingesetzt werden kann.
6 ist eine weitere Ausführungsform des Spannungsreglers mit einem Schaltkondensator, getrieben durch einen spannungsgesteuerten Oszillator.
7 zeigt schematisch eine praktische Implementierung des Spannungsreglers nach 2.
8A ist eine schematische Darstellung von Einzelheiten einer praktischen Implementierung des Spannungsreglers nach 6.
8B zeigt Abtastsignale, die von dem Spannungsregler nach 8A erzeugt wurden.
Im Folgenden wird ein Spannungsregler 22 beschrieben, der gemäß einer Ausführungsform der Erfindung nach 2 aufgebaut ist. Der Differenzverstärker 24 hat einen nichtinvertierenden Eingang, an den eine Referenzspannung V_ref angelegt werden kann. Der Ausgang des Differenzverstärkers 24 ist mit der Integratorschaltung und genauer mit dem Eingang eines Verstärkers 26 und dem ersten Ende eines Schaltkondensators 30 verbunden. Das zweite Ende des Schaltkondensators 30 ist mit dem ersten Ende eines Kondensators 32 verbunden. Das zweite Ende des Kondensators 32 ist mit dem Ausgang des Verstärkers 26, dem Gate eines P-Kanal MOSFET-Durchlasstransistors 28 und dem Eingang eines spannungsgesteuerten Oszillators (VCO) 42 verbunden. Der Ausgang des VCO 42 ist mit dem Eingang des Schaltkondensators 30 verbunden. Die Source des Durchlasstransistors 28 ist mit einer Spannungsquelle V_dd verbunden. Der Drain des Durchlasstransistors 28 bildet den Ausgang des Spannungsreglers 22 und ist mit dem ersten Ende eines Widerstandes 34 verbunden. Das zweite Ende des Widerstands 34 ist mit dem ersten Ende eines Widerstandes 36 verbunden sowie mit dem invertierenden Eingang des Differenzverstärkers 24. Das zweite Ende des Widerstands 36 ist mit Masse verbunden.
Im Betrieb wird durch den Differenzverstärker 24 die Referenzspannung V_ref mit der geregelten Spannung V_reg verglichen, die an den Differenzverstärker über die Rückkopplungsschaltung angelegt wird, die aus dem Widerstand 34 und dem Widerstand 36 besteht. Genauer gesagt, sind die Widerstände 34 und 36 als Spannungsteiler konfiguriert, um die geregelte Spannung V_reg zu skalieren, die dann an den invertierenden Eingang des Differenzverstärkers 24 rückgekoppelt wird.
Der Integrator aus dem Verstärker 26, dem Schaltkondensator 30 und dem Kondensator 32 hat einen Nullwert mit einer Frequenz bei
Damit reguliert der Durchlasstransistor 28 die Spannungsquelle V_DD in Abhängigkeit von dem Differenzverstärker 24 und dem Ausgangssignal des Integrators, so dass sich dadurch die geregelte Spannung V_reg einstellt.
2 zeigt außerdem den Schaltkondensator 30, wie er mit einer Frequenz geschaltet wird, die durch den VCO 42 gesteuert wird. Der Spannungssteuereingang des VCO 42 ist mit dem Ausgang der Integratorschaltung verbunden. Der Betrieb bei diesem Schaltkreis kann durch die folgenden beiden Gleichungen beschrieben werden:
Durch Setzen der Lastpolfrequenz auf einen Wert, der der Reglernullfrequenz entspricht, und Auflösen nach der VCO-Frequenz erhält man:
Daher ist die Frequenz des VCO 42 in diesem Beispiel proportional zu dem Wert des Schaltkondensators C32 und zu dem Ausgangsstrom. Damit folgt der Nullausgleich, der bei dem Integrator hinkommt, dem Lastpol, wenn sich die Last ändert. Beispiele von Spannungsreglern werden unten angegeben. Fachleute sind damit in der Lage, die Lehre der vorliegenden Erfindung anzuwenden, um verschiedenen Ausführungsformen der Spannungsregler zu konstruieren, die ihren Bedürfnissen entsprechen.
Mit der Erfindung wird die Stabilität des Spannungsreglers 22 erhöht, ohne dass die Leistungsaufnahme der Schaltung zunimmt. Dies wird erreicht, indem ein Lastnullausgleich vorgesehen wird, der dem Lastpol folgt, ohne dass Pull Down-Widerstände mit niedrigem Widerstandswert eingesetzt werden müssen, die wie oben beschrieben einen überaus großen Leistungsverbrauch haben.
Der Aufbau eines Schaltkondensators nach 3 wird im Folgenden beschrieben. 3 zeigt einen Schaltkondensator 44 mit einem ersten Ende, das mit dem Drain des MOSFET-Transistors 46 und den Drain des MOSFET-Transistors 48 verbunden ist und dessen zweites Ende mit Masse verbunden ist. Die Source des Transistors 46 bilden den Eingang des Schaltkondensators, und die Source des Transistors 48 bildet den Ausgang des Schaltkondensators. Das Gate des Transistors 46 ist gezeigt mit einem angelegten Signal Φ, während das Gate des Transistors 48 mit dem invertierten Signal Φ. Der Fachmann versteht, dass die Transistoren 46 und 48, obgleich als N-Kanal-Transistoren gezeigt, auch P-Kanal-MOSFETs oder Äquivalente oder Kombinationen davon sein können.
4 zeigt das Zeitdiagramm der Eingangssignale wie auch den effektiven Widerstand der Schaltung in Abhängigkeit von der Frequenz. 4A zeigt das Eingangssignal Φ, das an das Gate von Transistor 46 angelegt wird. 4B zeigt den zeitlichen Verlauf des Signals Φ, das an das Gate von Transistor 48 angelegt wird. Man beachte, dass sich diese Signale nicht überlappen. Daher ist der Transistor 46 niemals zur selben Zeit wie der Transistor 48 eingeschaltet. 4C zeigt, dass der effektive Widerstand R_eff des Schaltkondensators mit steigender Frequenz abnimmt. Dagegen nimmt der effektive Widerstand R_eff mit abnehmender Frequenz zu.
5 zeigt eine Schaltung zur Erzeugung einer Spannung, die proportional zu dem Ausgangsstrom des Spannungsreglers 22 ist. Die Schaltung in 5 stellt eine alternative Ausführungsform in Bezug auf das Verfahren zum Treiben des VCO 42 in 2 dar.
Genauer gesagt zeigt 5 einen Durchlasstransistor 50, der in Reihe geschaltet ist mit einem Messwiderstand R_sense um eine Spannung zu erzeugen, die für den VCO 42 geeignet ist. 5 ist als Alternative zur Verbindung des VCO mit dem Gate des Durchlasstransistors 28 in 2 gezeigt. Darüber hinaus zeigt 5 das erste Ende des Messwiderstandes R_sense, der mit der Source des Durchlasstransistors 50 verbunden ist. Das zweite Ende des Messwiderstandes R_sense bildet den Ausgang des Spannungsreglers 22 und ist mit dem ersten Ende des Widerstandes 54 verbunden. Das zweite Ende des Widerstands 54 ist mit dem ersten Ende des Widerstands 56 verbunden. Das zweite Ende des Widerstands 56 ist mit Masse verbunden. Die Widerstände 54 und 56 sind Teil der Rückkopplungsschaltung, um die geregelte Spannung V_reg an den invertierenden Eingang des Differenzverstärkers 24 (2) anzulegen, wie es oben beschrieben wurde. Dem Fachmann ist klar, dass R_sense so ausgewählt wird, dass der Spannungsabfall über R_sense minimal wird.
Wenn R_sense auf diese Art konfiguriert wird, wird eine Spannung V_sense erzeugt, die proportional zu dem Ausgangsstrom des Spannungsreglers 22 ist. Diese Spannung kann danach verwendet werden, um den VCO 42 zu steuern.
Eine weitere Ausführungsform des Spannungsreglers 62 ist in 6 gezeigt. Die Ausführungsform nach 6 unterscheidet sich von der Ausführungsform nach 2 darin, dass ein geschalteter Kondensator 70 durch einen stromgesteuerten Oszillator (ICO) 80 gesteuert wird, während der Schaltkondensator 30 in 2 durch den VCO 42 gesteuert wird.
Der Spannungsregler 62 in 6 wird aufgebaut, indem eine Referenzspannung V_ref an den nicht-invertierenden Eingang eines Differenzverstärkers 64 angelegt wird. Der Ausgang des Differenzverstärkers 64 ist mit dem Eingang eines Verstärkers 66 und dem ersten Ende des Schaltkondensators 70 verbunden. Der Ausgang des Verstärkers 66 ist mit dem Gate eines P-Kanal-Transistors 82 und dem Gate eines P-Kanal-Transistors 68 sowie dem zweiten Ende des Kondensators 72 verbunden. Das erste Ende des Kondensators 72 ist mit dem zweiten Ende des Schaltkondensators 70 verbunden. Der Frequenzeingang des Schaltkondensators 70 ist mit dem Ausgang des ICO 80 verbunden. Der Steuereingang des ICO 80 ist mit dem Drain des Transistors 82 verbunden. Der Drain des Transistors 68 bildet den Ausgang des Spannungsreglers 62. Die Widerstände 74 und 76 bilden einen Spannungsteiler und ein Rückkopplungsnetz. Der Drain des Durchlasstransistors 68 ist mit dem ersten Ende des Widerstandes 74 verbunden. Das zweite Ende des Widerstandes 74 ist mit dem invertierenden Eingang des Differenzverstärkers 64 sowie dem ersten Ende des Widerstandes 76 verbunden. Das zweite Ende des Widerstands 76 ist mit Masse verbunden.
Die Spannungsreglerschaltung in 6 arbeitet im Wesentlichen genauso wie der Spannungsregler 22 nach 2. Der Unterschied zwischen diesen beiden Schaltungen liegt darin, dass die Schaltung in 6 den Ausgangsstrom misst, indem das Gate und die Source des Transistors 2 mit dem Gate bzw. der Source des Durchlasstransistors 68 verbunden wird. Der Transistor 82 arbeitet als Strommesstransistor. Daher steigt mit dem Ausgangsstrom durch den Durchlasstransistor 68 auch der Strom, der durch den Strommesstransistor 82 in den ICO 80 fließt. Bei steigendem Strom durch den Steuereingang des ICO 80 erhöht sich die Frequenz des Signals, das durch den ICO erzeugt wird und an den Schaltkondensator 70 angelegt wird. Daher sinkt der Widerstand des Schaltkondensators 70. Wie in der Schaltung nach 2 folgt der Nullausgleich, der durch den Integrator erzeugt wird, dem Lastpol bei Änderung der Last.
Die fundamentale Beziehung zwischen der Frequenz des spannungsgesteuerten Oszillators 42 (siehe 2) und dem Strom in der Last 18 (siehe 1) ist durch die Gleichung (8) oben gegeben. Wenn man die Gleichung (8) anwendet, ist es möglich, einen praktischen VCO 42 mit Beschränkungen in Bezug auf die Steuerspannung herzustellen, um einen fehlerfreien Betrieb des VCO zu garantieren. Wie dem allgemeinen Fachmann bekannt ist, muss es für den VCO 42 (siehe 2) oder ICO 80 (siehe 6) einige Einschränkungen in Bezug auf das Steuersignal und die Ausgangsfrequenz geben. Wenn das Maximum oder Minimum des Steuersignalbereichs überschritten wird, kann der VCO 42 nicht mehr reagieren und bleibt bei seiner minimalen bzw. maximalen Frequenz. Dies kann auftreten, wenn die Lastkapazität C_L außerordentlich groß ist oder wenn die Mittenfrequenz des VCO 42 fehlerhaft berechnet wurde. Als Ergebnis eines solchen fehlerhaften Schaltungsaufbaus wird der Nullwert, der durch den Spannungsregler 22 erzeugt wurde, den Lastpol nicht wie gewünscht ausgleichen oder ziehen.
Obgleich in den 2 und 6 Ausführungsformen der Erfindung gezeigt sind, bei denen die variable Kompensation zwischen den Eingangs- und Ausgangsanschlüssen des Verstärkers 26 (siehe 2) oder Verstärkers 66 (siehe 6) vorgesehen ist, erkennt der allgemeine Fachmann, dass die Kompensation genauso gut an anderen Punkten der Spannungsreglerschaltung erfolgen kann. Die vorliegende Erfindung bezieht sich auf eine Technik für die variable Kompensation durch den Spannungsregler, um Änderungen im Laststrom zu kompensieren. Entsprechend ist die vorliegende Erfindung nicht beschränkt auf die genaue Anordnung der Kompensationskomponenten innerhalb der Reglerschaltung.
Eine praktische Implementierung des Spannungsreglers 22 ist in dem Funktionsblockdiagramm nach 7 gezeigt. Viele der in 7 gezeigten Komponenten wurden bereits beschrieben und werden nicht nochmals erläutert. Der Spannungsregler 22 umfasst einen Strommesstransistor 100, der vorzugsweise so ausgewählt wird, dass er an die Eigenschaften des Durchlasstransistors 28 angepasst ist. Dem Fachmann ist klar, dass es zahlreiche Arten gibt, um eine bekannte, vorhersagbare Beziehung zwischen dem typischen großen Laststrom durch den Durchlasstransistor 68 und einem vorzugsweise kleineren Strom durch den Strommesstransistor 82 aufzustellen. Die Gate- und Source-Anschlüsse des Transistors 100 werden parallel mit den Gate- bzw. Source-Anschlüssen des Durchlasstransistors 28 verbunden. Bei richtiger Anpassung der Transistoreigenschaften des Strommesstransistors 100 und des Durchlasstransistors 28 ist der Drain-Strom des Strommesstransistors 100 proportional zu dem Laststrom I_load. Der Drain-Strom in dem Strommesstransistor 100 kann dargestellt werden als αI_load, wobei α kleiner als 1 ist. Bei der richtigen Skalierung zieht der Drain-Strom des Strommesstransistors 100 den Laststrom I_load eng nach, jedoch mit erheblich weniger Stromverlust, so dass sich der Leistungsverbrauch minimiert.
Der Drain-Strom αI_load des Strommesstransistors 100 wird durch einen Stromspannungswandler 102 in eine Steuerspannung gewandelt. Der Stromspannungswandler 102 kann eine beliebige Art der allgemein bekannten Wandlerschaltungen sein, wie zum Beispiel ein linearer Widerstand o. dgl. Die Steuerspannung, die proportional zu dem Laststrom I_load ist, wird an den Eingang des VCO 42 angelegt. Außerdem wird die geregelte Ausgangsspannung V_reg ebenfalls an den Eingang des VCO 42 angelegt. Ein Steuerkondensator C40 durch den VCO 42 wird alternierend geladen und entladen, um eine zeitabhängige Signalform zu erzeugen, deren Frequenz von dem Laststrom I_load abhängt. Die geregelte Spannung V_reg wird verwendet, um die minimalen und maximalen Spannungspegel an dem Steuerkondensator C40 einzustellen, so dass die Steuerspannungen korrekt durch die geregelte Spannung V_reg begrenzt werden. Dies verhindert, dass der VCO 42 bei Spannungspegeln betrieben wird, die das Minimum oder das Maximum der Steuerspannungspegel überschreiten, und stellt den korrekten Betrieb des VCO sicher.
Wie oben angedeutet, können verschiedene Techniken verwendet werden, um den Laststrom I_load zu messen. Beispielsweise kann der Widerstand R_sense (siehe 5) verwendet werden, um den Laststrom I_load zu messen. Der Vorteil des Strommesstransistors 100 gegenüber dem Messwiderstand R_sense besteht darin, dass der Strommesstransistor sehr wenig Leistung verbraucht und ein minimaler Drain-Strom αI_load fließt. Alternativ kann der Laststrom I_load durch Messen des Gate-Source-Potentialunterschieds (V_GS) bei dem Durchlasstransistor 28 bestimmt werden. Wenn man die bekannte Größe V_GS bei einem bekannten MOS-Transistor verwendet, ist es möglich, den Laststrom I_load in Abhängigkeit von V_GS vorherzusagen.
Eine praktische Implementierung des ICO 80 ist in 8A gezeigt. In 8A ist der Strommesstransistor 100 wie oben beschrieben geschaltet. Das bedeutet, dass das Gate und die Source des Strommesstransistors 100 mit dem Gate bzw. der Source des Durchlasstransistors 68 verbunden sind. Der Drain-Strom αI_load in dem Strommesstransistor 100 ist gegenüber dem Laststrom I_load skaliert.
Die Transistoren 102 und 104 zwingen den Drain des Strommesstransistors 100, die geregelte Spannung V_reg an dem Drain des Durchlasstransistors 68 auszugleichen. Der Transistor 104 wird als Diode verwendet, wobei Gate und Drain miteinander verbunden sind und über einen Widerstand R106 auf die Masse der Schaltung gezogen werden. Der Widerstand R106 stellt einen Strompfad für den Transistor 104 dar und wird so gewählt, dass ein Strom fließt, der nominal gleich dem Strom ist, der durch den Transistor 102 fließt. Die Source des Transistors 104 ist mit der geregelten Spannung V_reg verbunden. Das Gate und der Drain des Transistors 104, die miteinander verbunden sind, sind außerdem mit dem Gate des Transistors 102 verbunden. Die Source des Transistors 102 ist mit dem Drain des Strommesstransistors 100 verbunden. Bei diesem Aufbau liegen die Gate-Anschlüsse der Transistoren 102 und 104 beide auf einem Spannungspotential, das etwa um den Spannungsabfall über der Diode unterhalb der geregelten Spannung V_reg liegt. Damit sind die Source des Transistors 102 und der Drain des Strommesstransistors 100 auf etwa derselben Spannung (d. h. V_reg) wie der Drain des Durchlasstransistors 68 (siehe 6). Daher folgt der skalierte Drain-Strom αI_load sehr eng dem tatsächlichen Laststrom I_load da das Gate und die Source des Strommesstransistors mit dem Gate und der Source des Durchlasstransistors 68 verbunden sind und der Drain des Strommesstransistors 100 auf im Wesentlichen derselben Spannung wie der Drain des Durchlasstransistors 68 gehalten wird. Wie bereits erwähnt, wird der Strommesstransistor 100 so gewählt, dass er ähnliche Eigenschaften wie der Durchlasstransistor 68 aufweist.
Der skalierte Laststrom αI_load fließt durch den Transistor 102 und wird verwendet, um den Steuerkondensator C40 alternierend aufzuladen und zu entladen. Das Aufladen und Entladen des Steuerkondensators C40 wird mittels eines Fensterkomparators 110 und einer Logikschaltung 112 geregelt. Der Fensterkomparator 110 umfasst einen oberen Fensterkomparator 110a und einen unteren Fensterkomparator 110b. In einem Ausführungsbeispiel können der obere und untere Fensterkomparator 110a und 110b eine Hysterese aufweisen, um einen befriedigenden Betrieb mit einem geringen Grad an Rauschen sicherzustellen. Die oberen und unteren Fensterkomparatoren 110a und 110b werden jeweils mit dem Steuerkondensator C40 verbunden, um die darüber anliegende Spannung zu messen. Darüber hinaus wird ein Referenzeingang des oberen und unteren Fensterkomparators 110a und 110b jeweils mit verschiedenen Referenzspannungen bei einem Widerstandsteiler 114 verbunden. Der Widerstandsteiler 114 umfasst die Widerstände R116, R118 und R120, die in Reihe zwischen der geregelten Spannung V_reg und Masse liegen. Der Widerstandsteiler stellt einfach Referenzspannungen bereit, die von dem Fensterkomparator 110 verwendet werden. Die Widerstandswerte der Widerstände R116 bis R120 werden so gewählt, dass ein erster Spannungswert von etwa 0,7 V_reg an dem Referenzeingang des oberen Fensterkomparators 110a und ein zweiter Spannungswert von etwa 0,2 V_reg an dem Referenzeingang des unteren Fensterkomparators 110b anliegt. Damit werden die Referenzeingänge des oberen und unteren Fensterkomparators 110a und 110b auf Spannungen gelegt, die sich auf die geregelte Spannung V_reg beziehen. Man beachte, dass die Spannungen von dem Widerstandsteiler 114 nominell ausgewählt wurden, um etwa 0, 5 V_reg als obere und untere Werte für den Fensterkomparator 110 zu erzeugen. Jedoch wird der allgemeine Fachmann erkennen, dass andere Spannungswerte ohne weiteres verwendet werden können. Beispielsweise kann der Referenzeingang des oberen Fensterkomparators 110a direkt mit der geregelten Spannung V_reg oder irgendeinem anderen geeigneten Referenzspannungspegel verbunden werden. Ähnlich kann der Referenzeingang des unteren Fensterkomparators 110b direkt mit Masse der Schaltung verbunden werden oder auch mit irgendeinem geeigneten Spannungsreferenzpegel unterhalb des Spannungsreferenzpegels, der mit dem Referenzeingang des oberen Fensterkomparators 110a verbunden ist. Wie im Einzelnen weiter unten beschrieben wird, wird der Steuerkondensator C40 auf den ersten Spannungsreferenzpegel bei dem Referenzeingang des oberen Fensterkomparators 110a aufgeladen und auf dem zweiten Spannungsreferenzpegel bei dem Referenzeingang des unteren Fensterkomparators 110b entladen. Auf diese Art wird das Aufladen des Steuerkondensators C40 in Bezug gesetzt zu der geregelten Spannung V_reg.
Der Fensterkomparator 110 steuert das zyklische Aufladen und Entladen des Steuerkondensators C40 unter Verwendung der Logikschaltung 112. In einem Ausführungsbeispiel ist die Logikschaltung 112 einfach ein Flip-Flop, wie zum Beispiel ein SR-Flip-Flop. Das Ausgangssignal der Logikschaltung 112 ist mit dem Gate des Transistors 122 verbunden. Der Transistor 122 arbeitet in Verbindung mit weiteren Transistoren 124, 126 und 128, um eine Stromsteuerschaltung zu bilden. Der Drain des Transistors 102 ist mit den Source-Anschlüssen der Transistoren 122 und 124 verbunden. Der Drain-Anschluss des Transistors 122 ist mit dem Steuerkondensator C40 und der Source des Transistors 128 verbunden. Der Drain des Transistors 124 ist mit dem Gate und der Source des Transistors 126 und dem Gate des Transistors 128 verbunden. Das Gate des Transistors 124 ist mit einer Referenzspannung von etwa 0,5 V_reg verbunden. Der Drain des Transistors 126 und der Drain des Transistors 128 sind mit Masse verbunden.
Der Betrieb der Stromsteuerschaltung wird im Folgenden beschrieben. Der Transistor 122 wird durch eine entsprechende Spannung von der Logikschaltung 112 aktiviert. Wenn aktiviert, fließt der skalierte Laststrom αI_load durch die Transistoren 102 und 122 zum Aufladen des Steuerkondensators C40. Damit wird der Steuerkondensator C40 mit einem skalierten Laststrom αI_load aufgeladen, der proportional zu dem Laststrom I_load ist. Da der Steuerkondensator C40 von einem Strom aufgeladen wird, steigt die Spannung an dem Steuerkondensator linear, wie es mit dem Signal A in 8B dargestellt ist. Wenn die Spannung an dem Steuerkondensator C40 den ersten Spannungspegel erreicht, so beträgt sie wie aus 8A ersichtlich 0,7 V_reg. In der Ausführungsform nach 8A triggert der obere Fensterkomparator 110a die Logikschaltung 112 und veranlasst, dass der Transistor 122 nicht länger leitet (d. h. abgeschaltet wird). Wenn der Transistor 122 nicht mehr leitet, wird der Transistor 124 leitend. Folglich beginnt durch den als Diode konfigurierten Transistor 126 der skalierte Laststrom αI_load zu fließen. Man beachte, dass die Transistoren 126 und 128 einen Stromspiegel bilden. Als Reaktion auf den Stromdurchfluss durch den Transistor 126 fließt durch den Transistor 128 außerdem ein Strom, der dem skalierten Laststrom αI_load gleicht. Damit beginnt der Transistor 128 den Steuerkondensator C40 mit einer Rate zu entladen, die bestimmt wird durch den skalierten Laststrom αI_load. Die Spannung an dem Steuerkondensator C40 sinkt auf Grund der Entladung durch den skalierten Strom αI_load linear ab. Das sich daraus ergebende Spannungssignal an dem Steuerkondensator C40 ist eine Dreiecksspannung, die als Signal A in 8B dargestellt ist. Der Steuerkondensator C40 entlädt sich, bis der zweite Spannungspegel erreicht wird, der 0,2 V_reg in der Ausführungsform nach 8 beträgt. An dem Punkt triggert der untere Fensterkomparator 110b die Logikschaltung 112, die ihrerseits den Transistor 122 aktiviert. Wenn der Transistor 122 aktiviert worden ist, wird der Entladungszyklus beendet, und es beginnt der Ladezyklus. Die sich ergebende Signalform A (siehe 8B) ist eine zeitabhängige Signalform, bei der die Spannung zwischen dem ersten und zweiten Spannungspegel variiert und deren Frequenz von dem Laststrom I_load abhängt. Damit stellt die in 8A gezeigte Schaltung eine praktische Implementierung des ICO 80 in 6 dar. Außerdem werden die Steuerspannungen innerhalb des ICO 80 mit der geregelten Ausgangsspannung V_reg gekoppelt und insoweit beschränkt, dass ein korrekter Betrieb des ICO sichergestellt ist.
Bei dem Ausführungsbeispiel nach 8A wird der Steuerkondensator C40 durch einen Strom alternierend ge- und entladen, der von dem Laststrom I_load abhängt. Die sich ergebende Spannung an dem Steuerkondensator C40 ist die Dreiecksspannung nach 8B, bei der die Frequenz von dem Laststrom I_load abhängt. Der allgemeine Fachmann wird jedoch erkennen, dass verschiedene Techniken eingesetzt werden können, um den Steuerkondensator C40 aufzuladen und zu entladen, um eine zeitabhängige Signalform mit der geeigneten Frequenz zu erzeugen. Beispielsweise kann der Steuerkondensator C40 mit dem skalierten Laststrom αI_load auf den ersten Spannungspegel gebracht werden und durch eine gewöhnliche Schaltung schnell auf den zweiten Spannungspegel entladen werden. Bei dieser Ausführungsform ist die Spannung an dem Steuerkondensator C40 ein Sägezahnsignal anstelle der Dreiecksspannung nach 8B. In noch einer weiteren Ausführungsform kann der Steuerkondensator C40 mit einem linearen Widerstand in Reihe geschaltet werden, um ein RC-Zeitglied zu bilden, dessen Spannung exponentiell ansteigt. Die vorliegende Erfindung zielt auf die Erzeugung einer zeitabhängigen Signalform, deren Spannung von der geregelten Spannung V_reg abhängt und deren Frequenz von dem Laststrom I_load abhängt. Die vorliegende Erfindung ist nicht auf die spezielle Signalform beschränkt, die an dem Steuerkondensator C40 erzeugt wird, oder die spezielle Schaltungsart zum Erzeugen der Signalform.
Der Steuerkondensator C40 wird außerdem an einen Eingang eines Komparators 130 angeschlossen. Ein Referenzeingang des Komparators 130 ist mit einer Referenzspannung von etwa 0,5 V_reg verbunden. Bei dem Aufladen des Steuerkondensators C40 werden die Zustandswerte durch das Ausgangssignal des Komparators 130 auf einen ersten logischen Wert gesetzt, wenn die Spannung an dem Steuerkondensator den Wert 0,5 V_reg übersteigt. Wenn der Steuerkondensator C40 auf unter 0,5 V_reg entladen wird, so werden auf ähnliche Weise die Zustandswerte durch das Ausgangssignal des Komparators 130 auf einen zweiten logischen Wert gesetzt. In einem Ausführungsbeispiel weist der Komparator 130 eine Hysterese auf, um Rauscheffekte zu reduzieren. Das Ausgangssignal des Komparators 130 wird in einen Inverter 132 gekoppelt, der in Reihe geschaltet ist mit einem zweiten Inverter 134. Der Komparator 130 wandelt die Dreiecksspannung, die als Signal A in 8B dargestellt ist, in ein Taktsignal mit logischem Pegel. Der Inverter 134 erzeugt das Taktsignal Φ, die zum korrekten Betreiben des Schaltkondensators 44 (siehe 3) benötigt wird. Allgemein bekannte Schaltungen können ohne weiteres eingesetzt werden, um nichtüberlappende Taktsignale Φ zu erzeugen. Das Ausgangssignal des ICO 80 ist als Signal B in 8B dargestellt.
Die Frequenz des ICO ist gegeben durch:
wobei alle Terme oben bereits definiert wurden.
Wenn der Steuerkondensator C40 so gewählt wird, dass er eine feste Beziehung in Bezug auf die Lastkapazität C_L (C_L = m·C40) hat, dann ist die Frequenz des ICO 80 gegeben durch:
wobei alle Terme oben bereits definiert wurden.
Es ist ersichtlich, dass die Gleichung (10) die gleiche Form wie die Gleichung (8) oben hat, da die Werte von a, m und das Verhältnis der Kondensatoren C32/C30 konstant sind. Die Schaltung nach 8A arbeitet auch bei Änderung des Laststroms I_load oder des Wertes der geregelten Spannung V_reg zufriedenstellend. Bei einem Ausführungsbeispiel werden viele Komponenten des Spannungsreglers integriert auf einem gemeinsamen Substrat, so dass man einen integrierten Schaltkreis erhält. Die Kondensatoren C30 und C32 können in dem integrierten Schaltkreis enthalten sein, so dass es möglich wird, die Kondensatoren mit bekannten Verfahren gut aufeinander abzustimmen bzw. ihr Verhältnis gut einstellen zu können. Andere Komponenten, wie der Durchlasstransistor 28 und der Steuerkondensator C40, sind externe Komponenten, die mit Pins des integrierten Schaltkreises verbunden werden.
Eine alternative Ausführungsform der vorliegenden Erfindung ist in 9 dargestellt. Der Fensterkomparator 110, die Logikschaltung 112 und die Stromsteuerschaltung mit den Transistoren 122 bis 128 sind identisch zu den Komponenten in 8A und arbeiten wie oben beschrieben. 9 zeigt die Erzeugung der Spannung V_ref = 0,5 V_reg in dem Widerstandsteiler 114. Der Widerstand 118 in 8A wird ersetzt durch die beiden Widerstände R118a und R118b. Die Widerstände R118a und R118b werden in Reihe geschaltet und haben Widerstandwerte, die so ausgewählt wurden, dass eine Referenzspannung von 0,5 V_reg an einem gemeinsamen Knoten zwischen dem Widerstand R118a und R118b erzeugt wird. Diese Referenzspannung wird an das Gate des Transistors 124 angelegt sowie an den Referenzeingang des Komparators 130, wie es oben beschrieben wurde.
Ein Filterkondensator C41 ist mit dem gemeinsamen Knoten zwischen den in Reihe geschalteten Widerständen R118a und R118b verbunden. Der Kondensator C41 filtert das Schaltrauschen, das durch den Transistor 124 oder den Komparator 130 erzeugt wird. Wenn der Kondensator C41 auf das Substrat des integrierten Schaltkreises integriert wird, kann als typischer Wert 5 Picofarad eingestellt werden. Der Kondensator C41 kann auch extern mit der Spannungsreglerschaltung verbunden werden und hat bei dieser Ausführungsform als typischen Wert 0,01 Mikrofarad. Jedoch ist der genaue Wert der Kapazität des Kondensators C41 unkritisch.
Das Ausführungsbeispiel nach 9 umfasst einen Strommesstransistor 130, dessen Gate und Source mit Gate bzw. Source des Durchlasstransistors 28 und des Strommesstransistors 100 verbunden sind. Ein Transistor 131 ist in Kaskade geschaltet, wobei sein Gate mit dem Gate des Transistors 102 und dem Gate des Transistors 104 verbunden ist. Die Source des Transistors 131 ist mit dem Drain des Strommesstransistors 130 verbunden. Der Drain des Transistors 131 ist mit dem Drain und Gate des als Diode konfigurierten Transistors 13 verbunden. Das Gate und der Drain des Transistors 13 sind miteinander verbunden, so dass sich die Diodenkonfiguration ergibt. Die Source des Transistors 13 ist mit Masse der Schaltung verbunden. Der Strom durch den Transistor 13 steuert den Strom in einem Transistor 133. Der Transistor 133 hat einen Drain, der mit dem Gate und Drain des Transistors 104 verbunden ist. Das Gate des Transistors 133 ist mit dem Gate und dem Drain des Transistors 13 verbunden, während die Source des Transistors 133 mit Masse der Schaltung verbunden ist. Die Transistoren 130 bis 133 machen es möglich, dass die Gate-Source-Spannung V_GS des Transistors 104 genau an die Gate-Source-Spannung V_GS des Transistors 102 angepasst wird, unabhängig von dem Laststrom I_load, so dass V_GS von 100 und 28 aufeinander abgestimmt sind. Die Anpassung von V_GS am Ausgangstransistor 28 und dem Transistor 100 zum Messen des skalierten Stroms eliminiert die Stromfehlanpassung auf Grund eines endlichen Spannungsvorlaufs (finite early voltage, 1/λ). Bei einer bevorzugten Ausführungsform ist der Strom durch den Strommesstransistor 100 gleich dem Strom durch den Strommesstransistor 130. Zusätzlich werden die Transistoren 13 und 133 so ausgewählt, dass sie aufeinander abgestimmt sind, und die Transistoren 102, 104 und 131 sind so ausgewählt, dass sie aufeinander abgestimmt sind. Der Vorteil der Schaltung nach 9 besteht darin, dass die Gate-Source-Spannungen der Transistoren 102 und 104 genau aufeinander abgestimmt sind, unabhängig von dem Laststrom, während bei der Ausführungsform nach 8 eine korrekte Anpassung nur dann gegeben ist, wenn der Strom durch den Transistor 104 gleich dem Strom ist, der durch den Transistor 102 fließt, wie es oben beschrieben wurde.
Dadurch wird mit der Erfindung die Stabilität des Spannungsreglers 22 angehoben, ohne dass die durch die Schaltung verbrauchte Leistung steigt. Dies wird dadurch erreicht, dass man einen Lastnullausgleich hat, der dem Lastpol folgt.
Obgleich die Erfindung hier mit gewissen Einzelheiten beschrieben und erläutert wurde, versteht es sich, dass die vorliegende Offenbarung nur als Beispiel dient und dass zahlreiche Änderungen in Bezug auf Kombination und Aufbau der Teile dem Fachmann möglich sind, ohne die Idee und den Umfang der Erfindung zu verlassen, die durch die beigefügten Ansprüche definiert werden.

Claims

Spannungsreglerschaltung zum Erzeugen einer geregelten Ausgangsspannung an einem Spannungsreglerausgang unter Verwendung eines Regelabweichungsverstärkers, eines Verstärkers, eines Durchlaßtransistors, wobei der Verstärker ferner aufweist: einen Ausgleichskondensator, der mit dem Verstärker verbunden ist; einen regelbaren Oszillator mit einem Eingang, der mit dem Spannungsreglerausgang verbunden ist, um Änderungen der Stromentnahme am Spannungsreglerausgang zu messen, wobei der regelbare Oszillator durch die geregelte Ausgangsspannung gesteuert wird, um ein Taktsignal zu erzeugen, dessen Frequenz proportional zum Strombedarf am Spannungsregler ist; und einen geschalteten Kondensator mit einem Taktgebereingang, der konfiguriert ist, um das Taktsignal zu empfangen und betreibbar ist, um den Nullpunkt des Spannungsreglers als Funktion der Stromentnahme am Spannungsreglerausgang zu verändern.
Spannungsreglerschaltung nach Anspruch 1, welche ferner einen Steuerkondensator im regelbaren Oszillator aufweist, wobei der Steuerkondensator abwechselnd auf einen ersten Spannungspegel geladen und auf einen zweiten Spannungspegel entladen wird, welcher proportional zur geregelten Ausgangsspannung ist und weniger als der erste Spannungspegel beträgt, wobei wenigstens einer von Ladungs- und Entladungsvorgang des Steuerkondensators unter Verwendung eines Steuerstromes ausgeführt wird, der zur Stromentnahme am Spannungsreglerausgang proportional ist, um ein zeitlich veränderliches Signal zu erzeugen, dessen Frequenz proportional zu dem Strombedarf am Spannungsregler und der geregelten Ausgangsspannung ist.
Spannungsreglerschaltung nach Anspruch 1, welche ferner einen Steuerkondensator im regelbaren Oszillator aufweist, wobei der Steuerkondensator abwechselnd auf einen ersten Spannungspegel, der proportional zu der geregelten Ausgangsspannung ist, geladen wird und auf einen zweiten Spannungspegel, der proportional zu der geregelten Ausgangsspannung ist und weniger als der erste Spannungspegel beträgt, entladen wird, wobei wenigstens einer von Ladungs- und Entladungsvorgang des Steuerkondensators unter Verwendung eines Steuerstromes durchgeführt wird, der proportional zur Stromentnahme am Spannungsreglerausgang ist, um ein zeitlich veränderliches Signal zu erzeugen, dessen Frequenz proportional zum Strombedarf an dem Spannungsregler und der geregelten Ausgangsspannung ist.
Spannungsreglerschaltung nach Anspruch 3, welche ferner eine Ausschnittvergleicherschaltung aufweist, die mit dem Steuerkondensator verbunden ist und die erste und zweite Steuerspannung empfängt, wobei die Ausschnittvergleicherschaltung ein Kondensatorsteuersignal mit einem ersten Steuersignalpegel erzeugt, um den Steuerkondensator auf den ersten Spannungspegel zu laden, und einem zweiten Steuersignalpegel, um den Steuerkondensator auf den zweiten Spannungspegel zu laden.
Spannungsreglerschaltung nach Anspruch 4, welche ferner einen Ladetransistor aufweist, der mit dem Steuerkondensator verbunden ist, und das Kondensatorsteuersignal auf dem ersten Steuersignalpegel empfängt, um den Steuerkondensator zu laden, und einen Entladetransistor, der mit dem Steuerkondensator verbunden ist und das Kondensatorsteuersignal auf dem zweiten Steuersignalpegel empfängt, um den Steuerkondensator zu entladen, wobei optional die Ausschnittvergleicherschaltung eine Hysterese aufweist.
Spannungsreglerschaltung nach Anspruch 1, welche ferner einen Strommeßtransistor aufweist, der mit dem Durchlaßtransistor und dem regelbaren Oszillator gekoppelt ist, um ein Signal zu erzeugen, welches den am Spannungsreglerausgang entnommenen Strom anzeigt.
Spannungsreglerschaltung nach Anspruch 6, bei welcher der Strommeßtransistor einen ersten Anschluß aufweist, der mit einem entsprechenden Anschluß des Durchlaßtransistors verbunden ist, und einen Steueranschluß, der mit einem entsprechenden Steueranschluß des Durchlaßtransistors verbunden ist, wobei der Strommeßtransistor einen dritten Anschluß aufweist, der mit dem regelbaren Oszillator verbunden ist.
Spannungsreglerschaltung nach Anspruch 1, bei welcher der regelbare Oszillator entweder ein spannungsgesteuerter Oszillator oder ein stromgesteuerter Oszillator ist.
Spannungsreglerschaltung nach Anspruch 1, bei welcher der geschaltete Kondensator aufweist: einen ersten Transistor mit einem Drain und einer Source, sowie einem Gate zum Empfangen des Taktsignals; einen Kondensator mit einem ersten Ende, das mit dem Drain des ersten Transistors verbunden ist, und einem zweiten Ende, das mit Erdpotential verbunden ist; und einen zweiten Transistor mit einem Drain, der mit dem ersten Ende des Kondensators verbunden ist, einer Source, und einem Gate zum Empfangen eines invertierten Signals des Taktsignals.
Automatische Stabilisierungsschaltung für einen Spannungsregler mit einem Regelelement, das mit einem Reglerausgangsanschluß verbunden ist und mit einer Last verbindbar ist, um eine geregelte Ausgangsspan nung zu erzeugen, einem Feedback-Element und einem Verstärker mit Eingangs- und Ausgangsanschlüssen, wobei die automatische Stabilisierungsschaltung aufweist: einen regelbaren Oszillator, der mit dem Reglerausgangsanschluß verbunden ist, um die geregelte Ausgangsspannung zu empfangen, und der einen Steuereingang aufweist, der mit dem Reglerausgangsanschluß verbunden ist, um den vom Spannungsregler entnommenen Strom zu messen, und der einen Oszillatorausgang aufweist, wobei der regelbare Oszillator die geregelte Ausgangsspannung und die gemessene Stromentnahme verwendet, um ein Taktsignal mit variabler Frequenz zu erzeugen, dessen Frequenz von der Stromentnahme des Spannungsreglers abhängt; und eine Schaltkondensatorschaltung, die mit dem Verstärker verbunden ist, um dem Verstärker einen variablen Ausgleich bereitzustellen, wobei die Schaltkondensatorschaltung das Taktsignal variabler Frequenz empfängt und eine variable Impedanz erzeugt, dessen wert in Reaktion auf die Änderungen der Frequenz des Taktsignals variabler Frequenz variiert.
Schaltung nach Anspruch 10, bei welcher der geschaltete Kondensator in Reihe zwischen dem Eingangs und dem Ausgangsanschluß des Verstärkers angeschlossen ist.
Schaltung nach Anspruch 10, bei welcher das Regelelement ein Durchlaßtransistor ist, der zwischen einer Spannungsquelle und dem Ausgang des Spannungsreglers angeschlossen ist und einen Steuereingang aufweist, der mit dem Ausgang des Verstärkers verbunden ist.
Schaltung nach Anspruch 10, welche ferner einen Steuerkondensator im regelbaren Oszillator aufweist, wobei der Steuerkondensator abwechselnd geladen und entladen wird, um ein zeitlich veränderliches Spannungssignal zu erzeugen, dessen Frequenz proportional zu der Stromentnahme des Spannungsreglers ist, wobei wenigstens einer von Ladungs- oder Entladungsvorgang des Steuerkondensators durch einen Steuerstrom durchgeführt wird, der proportional zu der Stromentnahme am Spannungsreglerausgang ist.
Schaltung nach Anspruch 13, bei welcher der Steuerkondensator auf einen ersten Spannungspegel geladen wird, der zu der geregelten Ausgangsspannung proportional ist, und auf einen zweiten Spannungspegel entladen wird, der zu dem geregelten Spannungsausgang proportional ist und weniger als der erste Spannungspegel beträgt, um ein zeitlich veränderliches Spannungssignal zu erzeugen, und wobei optional der Steuerkondensator auf einen ersten Spannungspegel geladen wird und auf einen zweiten Spannungspegel entladen wird, der weniger als der erste Spannungspegel beträgt, um das zeitlich veränderliche Signal zu erzeugen.
Schaltung nach Anspruch 13, welche ferner einen Verstärker aufweist, der mit dem Steuerkondensator verbunden ist, um das zeitlich veränderliche Spannungssignal zu verstärken und hierdurch ein Taktsignal variabler Frequenz zu erzeugen.
Schaltung nach Anspruch 10, welche ferner einen Strommeßtransistor aufweist, der mit dem Regelelement und dem regelbaren Oszillator verbunden ist, um ein Signal zu erzeugen, welches den von dem Spannungsregler entnommenen Strom anzeigt.
Verfahren zum Stabilisieren einer Spannungsreglerschaltung, welche eine geregelte Ausgangsspannung erzeugt, wobei das Verfahren die Schritte umfaßt: Messen einer Stromentnahme der Spannungsreglerschaltung; Erzeugen eines Taktsignals variabler Frequenz, dessen Frequenz von der Stromentnahme der Spannungs reglerschaltung und dessen Amplitude von der geregelten Ausgangsspannung abhängt; und Erzeugen einer variablen Impedanz, dessen Wert in Reaktion auf die Änderungen der Frequenz des Taktsignals variabler Frequenz variiert, um den Spannungsregler bei Änderungen der Stromentnahme durch den Spannungsregler auszugleichen.
Verfahren nach Anspruch 17, bei welchem beim Erzeugen einer variablen Impedanz eine Schaltkondensatorschaltung verwendet wird, die mit dem Verstärker verbunden ist, um dem Spannungsregler einen Ausgleich bereitzustellen, und wobei optional eine variable Ausgangsspannung erzeugt wird, um ein zeitlich veränderliches Spannungssignal zu erzeugen, dessen Frequenz proportional zu der Stromentnahme von dem Spannungsregler ist, wobei wenigstens einer von Ladungs- und Entladungsvorgang des Steuerkondensators unter Verwendung eines Steuerstromes durchgeführt wird, der proportional zu der Stromentnahme von dem Spannungsregler ist.
Verfahren nach Anspruch 18, bei welchem der Steuerkondensator auf einen ersten Spannungspegel, der zu der geregelten Ausgangsspannung proportional ist, durch den Steuerstrom geladen wird und durch den Steuerstrom auf einen zweiten Spannungspegel entladen wird, der zu der geregelten Ausgangsspannung proportional ist und weniger als der erste Spannungspegel beträgt, um das zeitlich veränderliche Spannungssignal zu erzeugen, und wobei optional der Steuerkondensator auf einen ersten Spannungspegel durch den Steuerstrom geladen wird und durch den Steuerstrom auf einen zweiten Spannungspegel entladen wird, der geringer als der erste Spannungspegel ist, um das zeitlich veränderliche Spannungssignal zu erzeugen.
Verfahren nach Anspruch 19, bei welchem der erste Spannungspegel gleich der geregelten Ausgangsspannung ist.
Verfahren nach Anspruch 19, bei welchem der zweite Spannungspegel gleich einer Schaltungserdungsreferenzspannung ist.