CN1113498C - 用于提供用于通信网的辅助信道的方法和*** - Google Patents

Abstract

公开了一种方法和装置，将来自两个源的信息合成并在通过一条物理信道传输之后将合成的信息分开。把代表诸如控制命令或输入的逻辑状态这样的一段特定信息的掩模与编码输入信号进行异或，因而引入了差错控制编码的违例。在***的接收端，把一组掩模中的每一个与接收的数据流进行异或。这其中一个掩模与最初与编码输入信号合并的掩模相同。因此，一旦那个掩模与接收数据流合并、并由差错控制码校验的良好结果所指示，原始的编码输入以及特定的信息段就会重新生成并导出。

Description

用于提供用于通信网的 辅助信道的方法和***

发明的技术领域

本发明涉及数字通信***，更具体地涉及能从公用物理信道得到主和辅助逻辑信道而不增加容纳物理信道所需的带宽的***。

背景技术描述

数字通信***的目的是使处于各个地方的各种电子设备之间能够交换比特编码的信息。实现这种目的所需的功能可以分成七组，每组对应于国际标准组织采纳的七层数据通信模型中的一层，如Bertsekas和Gallagher的《Data Networks(数据网络)》一书(Prentice-Hall，1987)3，1节中的描述的那样。

这个模型的最低层，称为物理层，包括将比特从源移动到目的地所需的方法和装置。这些方法和装置包括这样的东西：例如传输线、连接器、以及天线；调制器和解调器；以及有关的电子设备和器件，它们都是在通信网的相邻节点之间通过光纤、同轴电缆、并行传输导线、无线链路、或它们的一些组合交换比特流所需要的。在这样的背景下，所产生的比特流称为物理信道。

一旦物理信道建立而且比特流可以在网络节点之间传递，比特流提供的比特可以为一个用户或多个用户而组织，因而为这些用户提供了从物理信道的原始比特搬移能力中得到的逻辑信道。实现这种组织所需的功能一般是上述七层协议模型的较高层所包含的。

例如，北美电话网包括称为T1-速率业务的传输方法和格式。这种业务以每秒1.536兆比特(Mbps)的速率在网络节点之间搬运比特。在一种用法中，T1物理信道的整个容量可以用于为单个用户提供单个宽带信道，例如，将第一城市中的第一高容量计算机服务器连接到第二城市中的第二高容量服务器。在另一种情况下，T1速率物理信道的容量可以通过将装置复接成二十四个信道、每个具有64,000比特每秒(64Kbps)的传输容量而加以细分。通过协议模型较高层所包含的功能，这些64Kbps信道的每一个可以配置为支持不同的数字通话或应用，因而将物理信道细分成多个逻辑信道。

在数据通信网中通常出现的一种组织功能是差错控制机制，用于提供某种程度的传输差错保护。这种差错一般是通常称为噪声的外部干扰耦合到物理信道中带来的，而且当发射物理信道时会具有改变比特的逻辑状态的不期望影响，并因此改变了一个或多个逻辑信道所传递比特的逻辑状态。这种差错控制机制一般是由协议模型较高层所包括的数据链路控制(DLC)功能提供的。

在标准DLC的操作中，要传递的多个比特被收集并组成一个数据分组。在分组的开始添加一个分组字头，包括允许并有助于其它网络功能运行所需的标志、地址和控制域。在分组的结尾添加一个分组字尾，包括标志比特和校验比特。字头、分组和字尾一起称为帧。帧所携带的校验比特的目的是提供检测任何比特错误出现的手段，这些错误是在物理信道上传输时引入到帧中的。

产生并处理校验比特的一种特定方法是循环冗余校验(CRC)，其操作可以最清晰地看作是多项式上的一系列乘法和除法运算，多项式具有模2的系数，将它们看作是数字比特的表示。在这种表示中，部分帧(即，除了字头标志和字尾的帧)的内容可以认为是一个N阶多项式，这里N是部分帧中的比特数。该多项式被一个称为CRC生成多项式的第二多项式相除。除法完成之后，得到的余式引入分组字尾作为校验比特，并将帧传递到物理信道进行传输。

当收到帧时，接收机再计算多项式除法，并将所得的余式与接收的余式比较。传输差错由接收帧所传输的余式与接收机重新计算的余式之间的任何不同来指示。

多项式模型以及从在商业上广泛使用的各种生成多项式得到的CRC的固有局限和能力，已由Boudreau，Bergman和Irvin在“Performance of a cyclic redundancy check and its interactionwith a data scrambler(循环冗余校验的特性和它与数据扰码器的交互作用)”(IBM Journal of Research and Development(IBM研究和开发杂志)，vol.38，no.6，November 1994，pp.651-658)中做了更详尽的描述。从这篇文章所列举的数学结果来看，目前的差错保护方案通常提供了过度的差错控制能力。

这种过度的差错控制能力是从实际的设计限制得来的。例如，商业上有用的CRC提供的冗余比特数一般是八的整数倍，因为目前的数字通信装置有面向字节的性质。此外，在商业实现中，最有用的CRC生成多项式是从一小组已接受的提供8、16或32个冗余比特的工业标准中选择的。由于这个原因，***设计者可能选择相对于目前任务来说其能力是富裕的32比特CRC，而不选择其足够性尚有问题的16比特CRC。因此，细化尺度的不灵活常常导致差错控制能力过度浪费。

在目前的问题中，过度的CRC能力有重要的商业考虑，这是随DLC性质而来的(在此，CRC是DLC的一个部分)。除了它的差错控制功能以外，DLC一般还控制对物理传输介质的接入，而且是在这种意义上将逻辑信道施加于物理信道上。这样做的时候，DLC也对预定的帧结构施加其固有的所有限制，特别是因此限制了与过度的CRC能力结合的传输效率。

DLC结合过度的CRC能力对通信***的终端用户具有负面的经济影响。如果终端用户需要少量的附加传输能力，例如为了传输网络管理信息或扩展用尽的控制域范围而实现辅助信道，那个用户就需要从公共载波获得附加的物理信道带宽，因而带来了复杂度和操作成本的代价。当物理信道由诸如蜂窝或卫星网络这样的无线通信网提供时，这类问题变得特别尖锐，因为管理机构为了保留有线的电磁频谱而进行的限制可能使购买附加传输容量的价格非常高。

因此，需要使DLC能够重新得到过度的差错控制能力并将这种重新得到的能力用于提供一个辅助逻辑信道，在这样的信道上终端用户或公共承载者本身可以交换不频繁的信息而不增加容纳物理信道所需的带宽，而且用这种方式可以保存无线通信***的频谱资源或者将有线通信***中的浪费降至最低。

发明概述

提供了一种在通信***中用于产生两条逻辑信道并只在一条物理通信信道上从至少两个源发射信息的方法和装置。为了实现这个结果，在发送端将一种数据输入模式在逻辑上与一种数据帧结合。数据输入模式和数据帧在接收端分开。将差错控制编码用于确定是否两组信号已经结合，并重构两组原始信号。

更具体地，在传输之前将代表特定数据输入模式的特定数据掩模与数据流进行异或(XOR)，从而引入差错控制编码的违例。在接收端，如果所计算的和接收的校验比特不同，则至少有一个特定的掩模与接收数据流相异或。一般来说，接收***包含一组与发送***相同的掩模。将接收的校验比特再与为数据帧和掩模的异或结果(XOR结果)而计算的校验比特进行比较。

该过程针对接收机内存储的每个特定掩模而重复。如果接收的校验比特与计算的校验比特不同，接收***就假设出现了传输差错。如果接收的校验比特与计算的校验比特一致，那么接收***就认为输入的数据帧已经重新生成。这个推论的原因是数据帧和掩模的异或结果就是原始的数据帧。此外，用于重新生成原始数据帧的掩模与用于通信链路发送端的掩模相同。因此，接收***也可以确定输入数据比特模式，因为掩模被定义为代表特定的信号数据比特模式。因此，接收机也能够重构从第二源始发出的数据。

本发明***的单元在通信链路发送端包括存储器、差错保护编码器和逻辑单元。存储器包括至少一个数据掩模，代表至少一种可能的输入数据比特模式。差错保护编码器用于产生特定的差错控制码。逻辑单元可将选择的掩模与数据帧合成。本发明也在接收端包括存储器、差错保护解码器和逻辑单元。存储器包括代表至少一种可能的输入数据比特流模式的至少一个掩模。逻辑单元用于将掩模与接收的数据帧合成起来。差错保护解码器用于处理接收信号，以便确定接收信号的校验比特，并在假设没有差错时重新生成输入数据比特模式和输入数据帧。

本发明方法包括将数据帧与掩模比特模式进行逻辑异或。然后，发送异或结果。在接收端，将至少一种掩模比特模式与接收数据帧异或。然后对XOR结果计算校验比特。如果计算的校验比特与接收的校验比特匹配，就输出原始的数据帧。此外，输出对应于该掩模的特定数据比特模式。如果校验比特不匹配，就重复该过程，直到所有存储的掩模与接收数据帧异或完毕。如果对于存储掩模与接收数据帧的任何异或结果都没有找到匹配的校验比特，就产生传输差错信号。因此，那些否则就会需要使用辅助物理信道的信息就在辅助逻辑信道上发射，因而减少了必要的通信资源量。

附图简述

本发明方法和装置更完整的理解可以结合附图并参考如下详细描述而得到，其中：

图1是说明发明实施方案的功能框图，其中表示了在一条物理信道上发射两条逻辑信道的通信网络发射机和接收机；

图2是根据发明优选实施方案的差错保护编码器的功能框图；

图3是根据发明优选实施方案的差错保护解码器的功能框图；

图4是说明发明方法优选实施方案的流程图；

图5是一个表格，说明基于一组离散输入的逻辑状态来选择掩模的本发明方法实施方案。

附图的详细描述

图1是说明在一条物理信道上发射主和辅助逻辑信道的通信网络的发射***和接收***的功能框图。现在参考图1，通信***100包括源编码器104，用于对将要在主信道上发射的信号108编码。举例来说，信号108可能是代表麦克风检测的声音的模拟信号。源编码器104以常规方式对信号108编码。源编码器104通过线路116连接到差错保护编码器112。差错保护编码器112通常用于产生与编码信号一起发送的差错控制码，以便接收机可以确定是否出现了差错控制码的违例。差错保护编码器112也包括掩模选择器120和逻辑电路124。掩模选择器120用来选择一个掩模或数据比特模式，可以用于在辅助信道上传输附加的信息。逻辑电路124将掩模选择器120产生的掩模与源编码器104产生的编码信号进行逻辑合成。差错保护编码器112通过线路132连接到RF调制器128。RF调制器128用来发射通过线路132接收的数据帧。可以理解本发明可以用于其它类型的通信介质，包括有线网络、T1线路、光缆等。

回到图1的通信***100，其中表示了RF解调器136。RF解调器136用于接收RF调制器128发射的数据帧。RF解调器通过线路144连接到差错保护解码器并向它发送解调的信号。差错保护解码器140通常分析解调信号中接收的差错控制码并确定是否出现差错控制码的违例。但是差错保护解码器140也包括掩模选择电路146和逻辑电路148。掩模选择电路146选择一个掩模或数据比特模式，它通过逻辑电路148与解调信号的数据部分合成。通常，掩模选择电路146和逻辑电路148重新生成供源编码器104通过线路116传送到差错保护编码器112上的编码信号(主信号)。掩模选择电路146和逻辑电路148也用来确定RF调制器128所发射的辅助逻辑信道(主物理信道)上传输什么样的附加信息。差错保护解码器140也通过线路156连接到源解码器152，并产生重新生成的主信号。源解码器152对重新生成的主信号进行解码，以便产生输出信号160。

在操作中，通信***100接收待传输的输入信号108。更具体地，源编码器104对输入信号108编码，以便将输入信号108转换成适于传输的形式。一旦输入信号108被编码并发送到差错保护编码器112，差错保护编码器就计算编码信号的差错控制码。例如按照优选实施方案，差错保护编码器112根据CRC码产生校验比特。当然，其它类型的差错码也可以使用。例如，差错保护编码器112可以根据Bose Chaudhuri Hocquenghem(BCH)码或任何熟悉本领域的人员众所周知的那些等效码来计算校验比特。

差错保护编码器112使用逻辑电路124来将源编码的信号与特定的掩模或数据比特模式合并。差错保护编码器包括掩模选择器120内的存储器，用以存储至少一个掩模。每个掩模代表通过辅助信道以所选的次数进行传输的一个特定信号、事件或消息。举例而言，差错保护编码器112也可以从第二源(没有明确地表示)接收辅助信号122，它们与来自源编码器104的编码信号一起传输。例如，如果辅助信号包括两条线路，有四种可能的输入状态(例如，00、01、10和11)，掩模存储器就包含至少三个掩模以代表具有比零大的值的三个输入状态。第二组信号可以由外部源产生的信号或内部产生的信号构成。例如，辅助信号可以包括CPU产生的控制或状态信号。

在优选实施方案中，选择一组掩模模式，以便降低错误漏检的可能性。例如，“01”输入状态可以由定义为“0110100111100011”的掩模比特模式代表。对于这个例子，掩模比特模式代表基本上与主信号和校验比特的合成所构成的码字不类似的模式。当出现典型的传输差错时，选择基本上不会增加这种可能性的掩模模式就降低了错误漏检的可能性。

更具体地，要选择当接收的少数几个比特在逻辑状态上与发送的相反时仍不等于一个码字的掩模比特模式。通常，通过重复测试和差错处理来选择掩模模式。在这种选择过程中，在比较了特定的码字组之后就可拒绝或接受建议的掩模模式。

一旦差错保护编码器将选择的掩模和编码输入信号合成以构成合成信号，合成信号与差错控制码一起发送到RF调制器128。RF解调器136接收并解调RF调制器128发射的信号。然后RF解调器将解调的信号传递到差错保护解码器140。差错保护解码器140确定掩模是否与主信号合成，如果是，信息内容就与主信号一起传递。但是如果在传输中出现了差错，就不会出现计算和接收差错码的匹配。此外，差错保护解码器140不能重新生成主信号或提取与掩模有关的传输信息。

更具体地，差错保护解码器140检查接收的校验比特，并将它们与基于接收数据来计算的校验比特比较。如果没有掩模模式与主信号合成而且如果没有出现传输差错，则计算和接收的校验比特应该相等。另一方面，如果掩模与主信号合成或者出现了传输差错，那么计算的校验比特将与接收的校验比特不等。因此，差错保护解码器140将接收***中存储的每个掩模与接收信号进行逻辑合成，直到计算和接收的校验比特匹配。假设没有出现传输差错，一个掩模模式与接收数据流的逻辑合成将导致原始主信号的重新生成。一旦原始主信号重新生成，计算的校验比特与接收的校验比特将相等。这个结果是因为：如果A XOR B＝C，那么C XOR B＝A。因此，一旦同一掩模通过异或功能(XOR)与接收数据流逻辑合成，主信号就会重新生成。

此时，差错保护解码器140已经重新生成了原始主信号并可以通过线路156将重新生成的信号传送到源解码器152。此外，差错保护解码器140可以确定哪个掩模模式用于重构主信号。差错保护解码器140也能够输出引起选择特定掩模的同一数据比特模式。这是因为每个掩模代表一个事件或数据比特模式。

图2是根据发明优选实施方案的差错保护编码器的功能框图。现在参考图2，它表示了图1的差错保护编码器112的一个实施方案。CPU 200通过线路208而连接以便接收数据204。对于所示的实施方案，CPU 200通过线路216连接到逻辑设备212。线路212构成主数据信道。因此，数据204由CPU 200通过线路216传送到逻辑设备212。

逻辑设备212用来产生并附加CRC比特。同样，也可以使用常规类型的检错***。对于图2所示的实施方案，根据发明优选实施方案进行CRC检错。具体地，CPU 200也通过线路224连接到逻辑设备220。线路224是辅助数据信道。线路224可以由分立的线路或不同类型的数据总线之一构成。

逻辑设备220用来存储一组掩模，一个掩模对应线路224上接收的每个可能的数据状态。因此，逻辑设备220也根据线路224接收的数据状态来选择一组掩模中的一个。从线路224接收的数据状态或数据比特模式可以是CPU 200中产生的或者从CPU 200外部产生的信号。

逻辑设备212和逻辑设备220也分别通过线路232和236连接到并或电路228。异或电路228将线路232和236上接收的信号进行逻辑合成，从而产生引入了差错控制码违例的数据帧，以便在线路240上发送。因此，图2的***将辅助数据信道上传输的信息和主数据信道上传输的信息进行合成。因此，来自两个信道的信号可以在一个数据信道上传输，这里用线路240代表。

在操作中，CPU 200在线路224上发射的数据代表许多选择事件。例如，在线路224上发送的信号的每个逻辑状态代表与辅助数据信道上正在发送的数据有关的特定控制信号或命令。或者，每个逻辑状态可以代表一种错误状态、状态信号或其它数据信号。因此，当逻辑设备212在线路216上接收主数据时，逻辑设备220在线路224上接收各种辅助数据输入。逻辑设备220根据在线路224上接收的数据状态产生掩模模式并将相应的掩模发送到异或电路228。同时，逻辑设备212通过线路232向异或电路228发送带有附加CRC比特的主数据信道信息。异或电路28则将两条线路232和236上接收的数据合成，以产生线路240上的一个信道的数据，其中的数据帧引入了与辅助数据输入对应的差错控制码违例。

图3是根据发明优选实施方案的差错保护解码器的功能框图。现在参考图3，CPU 300在线路304上接收数据帧302。如所示，CPU 300通过线路312连接到异或电路308并通过线路320连接到逻辑设备316。通常CPU 300在线路312上向异或电路308发送接收的数据帧，并通过线路320向逻辑设备316发送控制信号。逻辑设备316响应接收的控制信号选择一个掩模并进行连接以便通过线路324向异或电路308发送所选的掩模。异或电路308的输出通过线路332连接到逻辑设备328。逻辑设备328的输出再通过线路336连接到CPU 300。异或电路308将线路312上接收的数据帧与线路324上接收的掩模逻辑进行合成。逻辑设备328计算并比较校验比特。例如，在优选实施方案中，逻辑设备328进行CRC差错检验。

在操作中，CPU 300在线路304上接收数据帧302并通过线路312将数据帧302发送到异或电路308。最初，数据帧302被允许不改变地通过异或电路308。这使逻辑设备328在接收的数据帧302上进行差错检验。因此，如果没有出现传输差错、而且如果没有在***的发送端将掩模与主信号合成而引入差错控制码的违例，CPU 300可以得到同样的结论并产生主信道数据输出，而不将数据帧与逻辑设备316中的各种掩模合成。

为了使数据帧302不改变地通过异或电路308，在优选实施方案中，CPU 300第一次向异或电路308发送所接收数据帧302时，CPU 300不在线路320上向逻辑设备316发送控制信号。因此，逻辑设备316不向异或电路308输出掩模。在另一种实施方案中，最初的控制信号在线路320上进行发送，这使逻辑设备316停止在它的输出线路324上发送。在另一种实施方案中，在线路320上发送的控制信号使逻辑设备316发送数据比特模式，该模式当与异或电路308在线路312上接收的数据流逻辑合成时，不改变线路312上接收的数据帧的值。例如，逻辑设备316可以发送全零的掩模模式。

一旦逻辑设备328接收了异或电路308的输出，它就计算CRC值并将计算的CRC值与接收的CRC值比较。接收的CRC值是CPU 300最初接收并通过异或电路308发送到线路332、从而将被逻辑设备328接收的那个值。如果逻辑设备328确定计算并且接收的CRC值相匹配，它就在线路336上产生反映“合格”  的信号。它也向CPU 300发送接收的数据帧。如果CRC值彼此不匹配，逻辑设备328就在线路336上产生反映“失败”的信号。一旦CPU 300从逻辑设备328收到“合格”信号，它就在主数据信道340上输出从逻辑设备328接收的数据帧。因为CPU 300也知道哪个掩模模式在异或电路308中与数据帧合并，它就能重构该掩模所代表的数据输入模式并且能够将其在线路344上输出。因此，线路340和344有效地分别规定了主数据信道和辅助数据信道。

但是，如果CPU 300在线路336上接收了“失败”信号，它就在线路320上向逻辑设备316发送控制信号，使逻辑设备316向异或电路308发送掩模模式。CPU 300在线路312上向异或电路308重发接收的数据帧302，逻辑设备324在线路324上发送掩模模式。异或电路308将两个输入逻辑合成并将结果在线路332上输出。正如后面将要描述的，逻辑设备328接收异或电路308的输出并确定计算的CRC值是否与接收的CRC值匹配。逻辑设备328因此而产生“合格”或“失败”。这种尝试从存储器中选出的各种掩模的过程由CPU 300继续，直到收到一个合格，或者直到在线路304上收到的数据帧与逻辑设备316内存储的每个掩模都进行了逻辑合成。如果没有收到合格信号，在所有掩模都与数据帧302合成之后，CPU 300推论出现了传输错误。一旦收到了“合格”，CPU 30就在线路340上输出重构的主信号并在线路344上输出数据比特模式。该数据比特模式就是代表所选的掩模与主信号合成的那个信号模式。

图4是一个流程图，说明根据本发明的优选实施方案，用于在一条物理信道上产生两条逻辑信道的方法。在第一步，图1的差错保护编码器112选择一个将与编码信号合成的掩模(步骤410)。通常，掩模由图1中的差错保护编码器112基于输入信号的逻辑状态、或将要与编码的输入信号一起传输的特定内部信号来选择。掩模存储差错保护编码器112包含至少一个掩模。此外，对于将要传输的每一个特定的信息段或控制信号，掩模存储器包含至少一个掩模。然后编码输入信号与所选掩模进行逻辑合成(步骤415)。在优选的实施方案中，编码信号和掩模通过异或操作进行逻辑合成。此后，逻辑合成的信号由RF调制器128发送并由图1中的RF解调器136接收(步骤420)。

当从RF调制器128收到信号时，RF解调器将解调的信号发送到差错保护解码器140。差错保护解码器140对接收的信号计算校验比特，并将它们与接收的校验比特进行比较(步骤425)。差错保护解码器140然后确定计算和接收的校验比特是否彼此匹配(步骤430)。如果匹配(没有检测到差错)，那么接收信号就由差错保护解码器140输出到源解码器152(步骤435)。如果在步骤430中没有匹配(检测到差错或者引入了违例)，那么选择一个掩模并在差错保护解码器140中将其与接收并解调的信号进行逻辑合成。如上所述，在优选的实施方案中，接收并解调的信号借助于异或功能与掩模进行逻辑合成(步骤440)。如果同一掩模由异或功能首先与编码信号合成，然后再与掩模和编码信号的结果合成，则最后得到的结果就是主信号(原始编码信号)。因此，就重新生成原始编码的信号。一旦出现这种情况，计算和接收的校验比特应该彼此相等。然后，对接收信号再计算校验比特，并与接收的差错码相比较(步骤445)。一旦两组校验比特进行了比较，差错保护解码器140就确定这些值是否彼此匹配(步骤450)。如果是，解码器140可以推论没有检测到差错，并因此输出接收信号和掩模所代表的辅助信息(步骤455)。此时，最初与掩模合成的编码信号也被重新生成。此外，差错保护解码器140现在知道使用了哪个掩模来重新生成该信号。因为差错保护解码器140知道使用了哪个掩模重新生成该信号，所以它可以确定与主信道上的编码信号一起传输的辅助信息。这个推论的理由是每个掩模代表一个特定事件或数据模式。

另一方面，在步骤450，如果计算和接收的校验比特彼此不匹配，解码器140就确定所有掩模是否已经与接收信号逻辑合成(步骤460)。如果一个或多个掩模尚未与解调信号逻辑合成，就选择一个未尝试的掩模，重复步骤440到460。但是，如果所有掩模已经与解调信号合成而且计算和接收的校验比特没有匹配，就出现了传输差错。因此，差错保护解码器140就推论出现了差错并因此做出响应(步骤465)。举例而言，差错保护解码器140可以通过众所周知的ARQ技术隐含地通知RF调制器128请求另一次传输尝试。

图5是一个表，它更具体地说明图4的步骤410选择掩模的方法。参考图5，图5中的表包括三栏。第一栏反映输入A的逻辑状态，第二栏代表输入B的逻辑状态，第三栏代表对于A和B输入的各种组合要使用存储的哪个掩模。例如，输入线A和B可以用于选择与输入信号逻辑合成的掩模。在接收端，同等的一组掩模存储在差错保护解码器140内。因此，如果A和B的输入信号分别是0和1，那么掩模no.2是所选的与输入信号逻辑合成的掩模。因此，当图1的差错保护解码器140将掩模2与从RF解调器136接收的信号逻辑合成时，计算和接收的校验比特将会彼此匹配。因为差错保护解码器140已经确定：掩模2曾用于重新生成原始编码信号，它也就知道了与主信号一起传输的是辅助信息。针对图5的表所代表的***，根据本发明，在第二逻辑信道上发送的数据比特模式等于A和B输入线的“01”比特模式。如前所示，来自两个源的信息可以在一条物理信道上发送，因而减少了通信所需的物理信道数。

尽管本发明方法和设备的实施方案已经在附图中说明并在前面的详细描述中描述，但是应该理解发明不仅限于所公开的实施方案，而是能够在不背离如下权利要求所提出并定义的本发明前提下进行很多重组、修改和替换。特别是，尽管本发明是在无线通信***的背景下描述的，但是本领域的技术人员一旦理解了本发明之后就会清楚，本发明可以与无线***一样也应用于有线通信***。

此外，前述的装置可以等效地在微处理器或数字信号处理器中编程实施。

Claims (11)

1.在单一物理信道上发送多条逻辑信道的通信***，包括：

发送***，包括：

源编码器；

被连接到所述源编码器的差错保护编码器装置，用于产生至少一个检验比特，以便附加到第一数据信号上，所述差错保护编码器进一步包括：

掩模选择器，根据至少是一个输入第二数据信号的信号来产生一个选择的掩模，所述选择的掩模代表所选数据内的数据；

逻辑电路，被连接成用于从所述差错保护编码器接收差错保护编码信号，并且被连接成用于从所述掩模选择器接收所述选择的掩模，所述逻辑电路将差错保护编码信号和选择的掩模进行合成，以便产生包含第一和第二数据信号的数据帧；以及

连接到差错保护编码器的RF调制器；

接收机***包括：

原解码器；

差错保护解码器，被连接成用于从源解码器接收所述数据帧，所述差错保护解码器产生第一和第二输出信号，所述第一输出信号基本上类似于所述差错保护编码器接收的所述第一数据信号，而且所述第二输出信号代表掩模选择器接收的所述第二数据信号，所述差错保护编码器进一步包括：

一个第二掩模选择器；

第二逻辑电流；

连接到差错保护解码器上的RF解调器。

2.权利要求1的通信***，其特征在于，差错保护编码器装置包括产生CRC校验比特的CRC编码器。

3.权利要求1的通信***，其特征在于，逻辑电路包括用于执行异或功能以便将差错保护编码信号与选择的掩模合成起来的电路。

4.一种差错保护编码器，包括：

用于接收主信号的处理器；

第一逻辑设备，被连接成用于从所述处理器接收所述主信号，所述第一逻辑设备可产生并附加校验比特；

第二逻辑设备，被连接成用于从所述处理器接收辅助数据信号，所述第二逻辑设备基于所述辅助数据信号来选择并输出一个掩模；以及

逻辑电路，被连接成用于接收所述第一和第二逻辑设备的输出，所述逻辑电路将从所述第一和第二逻辑设备接收的所述第一和第二输出合成起来，从而产生数据帧。

5.权利要求4的差错保护编码器，其特征在于，逻辑电路包括执行异或功能的电路。

6.一种差错保护编码器，包括：

用于接收数据帧的CPU；

第一逻辑设备，用于从所述CPU接收控制信号，并选择和输出与所述控制信号关联的掩模；

逻辑电路，用于从所述CPU接收所述数据帧，并将来自所述CPU的输入信号和来自所述第一逻辑设备的所选掩模合成起来，以便产生合成的输出；以及

第二逻辑设备，用于接收所述逻辑电路的所述输出，并且计算校验比特以便与接收的合成输出的校验比特进行比较，所述第二逻辑设备还用于向所述CPU发射一个信号，表示所述计算和接收的差错控制码是否匹配。

7.权利要求6的差错保护编码器，其特征在于，逻辑电路包括执行异或功能的电路。

8.用于从一条物理信道上的第一逻辑信道和第二逻辑信道发射信息的方法，包括如下步骤：

对与第一逻辑信道关联的第一数据信号进行差错编码；

选择一个定义与第二逻辑信道关联的第二数据信号的掩模；

将差错编码的第一数据信号与所述掩模合成起来，以便形成合成信号；

发送并接收所述合成信号；

将多个掩模中具有相关联的第二数据信号的掩模与所述接收信号合成起来，以便形成乘法合成的信号；

检测乘法合成信号中是否出现了差错控制码的违例；

如果没有检测到违例，输出与用于构成所述乘法合成信号的所述掩模相关联的第二数据信号、以及作为第一数据信号的乘法合成信号。

9.根据权利要求6所述的差错保护编码器，其中所述数据帧包括第一数据信号和第二数据信号；

第一逻辑设备，用于根据来自CPU的控制信号选择多个掩模中的一个，多个掩模中的每一个关联于特定的一段数据；

第二逻辑设备，进一步将计算的校验比特与合成信号中包含的校验比特进行比较，以便确定是否匹配；以及

处理装置，用于根据第二逻辑设备的匹配确定来输出作为第一数据信号的合成信号并计算与所选掩模关联的第二数据信号。

10.权利要求8的方法，其特征在于包括如下步骤：

确定多个掩模中的每一个掩模是否已经与所述合成信号逻辑合成；以及

重复合成所述掩模以及检测差错码的所述步骤，直到没有检测到违例或者每个所述多个掩模的所述最后一个已经与所述合成信号合成。

11.权利要求8的方法，其特征在于还包括如下步骤：

如果多个掩模中的每个掩模已经与所述合成信号合成并且检测到违例，就设置出错状态。

Images