DE69732085T2

DE69732085T2 - Anordnung und Verfahren zur Phasenmessung

Info

Publication number: DE69732085T2
Application number: DE69732085T
Authority: DE
Inventors: Stephen F. Portland Blazo
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1996-09-10
Filing date: 1997-07-18
Publication date: 2005-06-02
Anticipated expiration: 2017-07-19
Also published as: US5754437A; EP0849907A2; EP0849907A3; JP3062880B2; DE69732085D1; EP0849907B1; JPH10153626A

Description

Gebiet der Technik
Die vorliegende Erfindung betrifft elektrische Signalmessungen und im Besonderen eine Vorrichtung und ein Verfahren zum Messen von Phasenrauschen und Frequenzabweichungen in elektrischen Signalen, die über ein Breitband-Telekommunikationsnetz übertragen werden.
Stand der Technik
Telekommunikationsnetze haben sich im 20. Jahrhundert sehr stark entwickelt, bis hin zu weltweiten Satelliten-, Mikrowellen- und Lichtwellenleiterverbindungen zur Übertragung von Daten und Videodiensten zusätzlich zu Sprache. Beginnend mit dem analogen einfachen alten Fernsprechdienst (Plain Old Telephone Services (POTS)) wechselte die Telekommunikationsindustrie in den 50er Jahren zu asynchronen digitalen Systemen. Die Hierarchie digitaler Systeme verwendet digitale Signale als Bausteine, die mit DS bezeichnet sind. Die Grundrate ist DS0, wobei es sich dabei um einen einzelnen Sprachkanal mit 64 Kilobyte pro Sekunde (Kbps) handelt. Ein DS1 weist 24 Sprachkanäle sowie Servicebits auf, mit 1,544 Megabyte pro Sekunde (Mbps). Die nachstehende Tabelle zeigt die Werte und Bitraten für vorgesehene DS: Tabelle 1

DS Bitrate

DS0 64 Kbps

DS1 1,544 Mbps

DS1C 3,152 Mbps

DS2 6,312 Mbps

DS3 44,736 Mbps

DS4E 139,264 Mbps

DS4 274,176 Mbps
Die Konferenz der Europäischen Post- und Fernmeldeverwaltungen (CEPT) übernahm einen äquivalenten asynchronen digitalen Standard, der als Plesionchrondigitalhierarchie (PDH) bezeichnet wird, wobei die entsprechenden Raten in Tabelle 2 angegeben sind. Tabelle 2

E Bitrate

E1 2,048 Mbps

E2 8,448 Mbps

E3 34,368 Mbps

E4 139,263 Mbps
Die Zunahme der Lichtwellenleiternetzverbindungen hat sich seit den 70er Jahren besonders rasant entwickelt und zu erheblichen Verbesserungen der Netzzuverlässigkeit, der Bandbreite und der Qualität beigetragen.
Die ersten Generationen faseroptischer Telekommunikationssysteme basierten noch auf proprietären Architekturen, Einrichtungen, Leitungscodes, Multiplexingformaten und Wartungsprozeduren. Die Anbieter dieser Systeme wünschten sich Standards, um die Geräte bzw. Einrichtungen einer Vielzahl von Anbietern kombinieren und aufeinander abstimmen zu können. Somit entwickelten Ende der 80er Jahre die Exchange Carriers Standards Association und das International Telegraph and Telephone Consultative Committee (Zwischenstaatlicher beratender Ausschuss für den Fernsprech- und Telegraphendienst) den einzigen internationalen Standard Synchrondigitalhierarchie (SDH).
SDH ist ein faseroptisches Datenübertragungssystem, das eine Breitbandübertragungstechnologie für weltweite Telekommunikationsnetze vorsieht. Bei SONET (Synchronous Optical Network (SONET)) handelt es sich um die Implementierung von SDH in den USA. Es wird erwartet, dass der umfassende Standard SDH/SONET die Transport- bzw. Übertragungsinfrastruktur für die weltweite Telekommunikation bis zweit in das 21. Jahrhundert vorsieht.
SDH/SONET ist ebenso benutzerfreundlich wie herkömmliche Telefonnetzsysteme; die verbesserte Konfigurationsflexibilität und Bandbreit sehen jedoch erhebliche Vorteile gegenüber dem aktuellen System vor. Dazu zählen die Fähigkeit zum Multiplexieren von Sprach-, Daten- und Videosignalen in einen synchronen Breitbandkanal, in dem einzelne Datenbytes leicht und eindeutig identifiziert werden können; geringere Anforderungen an die Ausrüstung; eine höhere Netzzuverlässigkeit; und das Vorsehen von Overhead- und Nutzbytes, wobei die Overhead-Bytes die Verwaltung der Nutzbytes ermöglichen.
SDH/SONET verwendet ein Byteverschachtelungs-Multiplexsystem zur Übertragung einer Mehrzahl von Signalen mit verschiedenen Kapazitäten durch eine synchrone, flexible, optische Hierarchie. Die Byteverschachtelung vereinfacht das Multiplexieren und sieht die Möglichkeit für eine Netzverwaltung von Ende zu Ende vor. Bei dem SDH/SONET-Multiplexprozess wird zuerst ein Basissignal bzw. ein Signal des niedrigsten Wertes erzeugt, wobei der Wert als synchroner Transportsignalwert 1 (STS-1) bezeichnet wird, der eine Rate von 51,84 Megabyte pro Sekunde (Mbps) aufweist. Signale höherer Werte (STS-N) sind ganzzahlige Vielfache von STS-1, wobei dies zu der in der Tabelle 3 dargestellten Familie der Signale STS-N führt. Ein Signal STS-N weist N byteverschachtelte Signale STS-1 auf. Die Tabelle 3 zeigt ferner einen optischen Gegenpart für jedes Signal STS-N mit der Bezeichnung optischer Trägerwert N (OC-N). Bei SDH wird das Basissignal als synchroner Transportmodulwert 1 (STM-1) bezeichnet, mit einer Betriebsrate von 155,52 Mbps. Signale mit höheren Werten (STM-N) sind Vielfache der Basisrate bzw. der Grundrate.
Tabelle 3
Im Gegensatz zu herkömmlichen Datenübertragungssystemen, welche die Übertragungszeitsteuerung aus dem Bitstrom selbst ableiten, leiten SDH/SONET-Netzelemente ihre Übertragungszeitsteuerung bzw. Übertragungstaktung von einer externen Takt- bzw. Zeitsteuerungsreferenz ab. Im Besonderen übertragen herkömmliche Datenübertragungssysteme asynchron, während SDH/SONET synchron überträgt.
Das Multiplexieren von Signalen in asynchronen Zeitsteuerungssystemen erfordert ausreichend große Speicherpuffer zum Speichern ganzer Informationsrahmen, wodurch erhebliche Zeitverzögerungen in das System eingeführt werden. Im Gegensatz dazu erfordert das Multiplexieren eingehender Signale in dem synchronen System gemäß SDH/SONET nur wenige Byte eines Speicherpuffers zur Berücksichtigung verhältnismäßig geringfügiger Zeitsteuerungsunterschiede.
Allerdings unterscheidet sich das Taktverhalten eines SDH-Netzes insgesamt erheblich von herkömmlichen Plesionchrondigitalhierarchienetzen (PDH-Netzen). Im Besonderen unterscheiden sich die Erzeugung, die Übertragung, die Akkumulation und die Auswirkungen von Taktrauschen und Abweichungen von Datendiensten grundlegend. Das Rauschen und die Abweichungen betreffen nicht nur Gerätehersteller und Netzbetreiber, sondern auch Endverbraucher, wie etwa Fernsehsender, die versuchen, derartige Netze für die Zustellung ihrer Signale mit der höchsten Qualität zu nutzen.
Da der Rausch- und Abweichungseffekt in SDH-Netzen so unterschiedlich ausfällt, speziell SDH-Zeigerrauschen, betrifft dies auch die Testgeräte, die zum Installieren, Qualifizieren und Warten hybrider SDH/PDH-Netze verwendet werden. Neue Rausch- und Abweichungsmessmethoden werden benötigt, da sich die bestehenden Methoden nicht mehr entsprechend eignen und unzuverlässige Ergebnisse liefern können.
Rauschen und Abweichungen sind entsprechend als kurzfristige und langfristige Abweichungen der signifikanten Momentanwerte eines digitalen Signals von deren idealen zeitlichen Positionen definiert. Zum Beispiel variiert ein digitales Signal in Bezug auf die zeitliche Position kontinuierlich, indem es sich rückwärts und vorwärts im Verhältnis zu einer idealen Taktquelle bewegt. Rauschen und Abweichungen eines Datensignals entsprechen einer Phasenmodulation eines zur Erzeugung der Daten verwendeten Taktsignals.
Rauschen und Abweichungen weisen jeweils eine Amplitude – wie stark verschiebt sich die Phase des Signals – und eine Frequenz auf – wie schnell verschiebt sich die Phase des Signals. Die Standards definieren Frequenzabweichungen, die sich mit einer Rate von mehr als 10 Hertz verändern, als Rauschen, und wobei Phasenabweichungen mit einer Änderungsrate von unter 10 Herz als Abweichung (englisch Wander) definiert sind. Die Amplitude ist in Schrittelementen (UI als englische Abkürzung von Unit Interval) spezifiziert, so dass ein UI an Rauschen einer Breite von einem Datenbit entspricht, ungeachtet der Datenrate. Die Rauschamplitude ist normalerweise als Spitze-Spitze-Wert und nicht als ein RMS-Wert quantifiziert, da es sich um Spitzenrauschen handelt, das Bitfehler in Netzwerkausrüstung verursacht.
Rauschmessungen werden im Verhältnis zu einem Referenztakt vorgenommen. Per Definition weist ein Signal kein Rauschen auf, wenn es auf sich selbst bezogen wird. Rauschen und Wandern bzw. Abweichungen werden somit als ein Phasen- oder Frequenzunterschied zwischen dem gemessenen Signal und dem Referenztakt gemessen.
Übermäßiges Rauschen und übermäßige Abweichungen verursachen verschiedene Probleme, darunter logische Fehler, die durch Entscheidungsschaltungen bewirkt werden, die nicht mit der optimalen Zeitsteuerung betrieben werden; Datenverluste, die durch leere oder überlaufende Eingabepuffer bewirkt werden, was zu Begrenzungsverschiebungen, Datenverlusten oder Datenwiederholungen führt; und eine Verschlechterung der Wiederherstellung codierter analoger Signale. Das letztgenannte Problem ist bei Sprachübertragungen normalerweise kein Problem, wobei es bei digitalisierten Fernsehsignalen allerdings eine erhebliche Verschlechterung verursacht, wobei gerade diese Signale eine hohe Phasenstabilität zur Übertragung von Farbinformationen erfordern.
In einem SDH/PDH-Netz erzeugen, übertragen und transformieren viele verschiedene Mechanismen Rauschen und Wandern bzw. Abweichungen. Im Besonderen wird das SDH-Zeigerrauschen zu einem potenziell ernsten Problem bei SDH-Crossconnect-, Analog-Digital- und abschließenden Multiplexer-Knoten. Der Zeigermechanismus von SDH kompensiert Frequenz- und/oder Phasendifferenzen zwischen eingehenden Nutzinformationen und ausgehenden Frames bzw. Rahmen an derartigen Knoten. Obwohl separate SDH-Netze zwar für den gleichen Takt synchronisiert werden, wenn Nutzinformationen an ein anderes SDH-Netz kreuzgekoppelt werden, bewirken Temperaturschwankungen zum Beispiel Änderungen bezüglich der Kabelausbreitungsverzögerung, was Abweichungen an der Leitung und dem Takt zur Folge hat. Ferner sind eingehende Nutzinformationen für gewöhnlich nicht phasengleich miteinander oder mit den ausgehenden SDH-Rahmen.
SDH-Zeiger ermöglichen das „Schweben" der Nutzinformationen innerhalb der SDH-Rahmenstruktur, indem eine stufenweise Änderung in die Nutzlastphase eingeführt wird, wobei die Nutzlast entweder um bis zu drei Bytes im Verhältnis zu dem SDH-Rahmen fortgeschritten oder zurückgesetzt wird. Derartige Zeigerbewegungen können in erheblichem Maß Rauschen in die Nutzlast bzw. die Nutzinformationen einführen, da sie einen einzelnen Block von 24 Bits der Phaseneinrichtung in ein Signal einführen kann, wodurch ein Rauschimpuls verursacht wird.
Das Messen von derartigem Rauschen ist schwierig, da bestehende Rauschmessvorrichtungen kein ideales Ansprechverhalten unterhalb der typischen Grenzfrequenz für Rauschen bzw. Jitter/Wandern bzw. Abweichungen von 10 Hertz aufweisen. Dies ist bei herkömmlichen PDH-Netzen kein Thema.
In SDH/PDH-Netzen können Schwankungen des Rauschmessansprechverhaltens von unterhalb 10 Hertz jedoch die Messgenauigkeit erheblich verschlechtern.
Die Abbildung aus 1 zeigt eine dem Stand der Technik entsprechende Rauschmessschaltung unter Verwendung einer Phasenregelschleife (PLL) 10 mit einem Phasendetektor 12, einem Schleifenfilter 14, einem spannungsgeregelten Oszillator (VCO) 16 und einem Frequenzteiler 18 zum Messen von Rauschen an einem Dateneingangssignal, das durch eine Taktregenierungs- und Vorteilereinrichtung 20 konditioniert wird. Die PLL 10 kann zum Messen von Rauschen auf Frequenzen verwendet werden, die so niedrig wie die Schleifenbandbreite sein können. Wenn die Schleifenbandbreite sehr gering ist, wie dies bei bestimmten Videomessungen der Fall ist, so kann die PLL 10 instabil werden. Leider kann das Ausmaß des messbaren Rauschens, selbst bei niedrigen Frequenzen, nicht den Dynamikbereich des Phasendetektors 12 multipliziert mit dem Divisionsverhältnis des Vorteilers 20 überschreiten. Die Schleifenbandbreite bestimmt das Hochpassmerkmal der Rauschmessung und lässt sich schwer regeln, da sie durch die Verstärkung des VCO 16 stark beeinflusst wird, die sich nur schwer regeln lässt.
Die Abbildung aus 2 zeigt eine dem Stand der Technik entsprechende Abweichungsmessschaltung 22 unter Verwendung des Phasendetektors 12 zum Vergleichen der Phase des durch die Taktregenierungs- und Vorteilereinrichtung 20 konditionierten Dateneingangssignals mit einem Referenzsignal, das zum Beispiel durch einen Referenztakt 24 erzeugt wird, der einen direkten digitalen Synthetisator (DDS) 26 synchronisiert. Der Wandermessbereich ist durch den Dynamikbereich des Phasendetektors 12 und das von dem Vorteiler 20 verwendete Divisionsverhältnis begrenzt. Wenn ein großes Divisionsverhältnis verwendet wird, verliert die Wander- bzw. Abweichungsmessung an Auflösung.
Ein weiterer Nachteil dem Stand der Technik entsprechender Rausch- und Wandermesssysteme betrifft deren kennzeichnenderweise analoge Implementierung. Das Messen von Rauschen und Abweichungen ist für eine umfassende Vielzahl von Signalraten, Signaltypen, Formaten und Standards erforderlich. Dem Stand der Technik entsprechende analoge Messsysteme messen für gewöhnlich nur das Rauschen oder Wandern bzw. Abweichungen, und sie erfordern den Einsatz verschiedener Anordnungen von Vorteilern, PLLs und Schleifenfiltern zum Messen einer bestimmten Signalrate, eines bestimmten Signaltyps, Formats oder Standards.
Das U.S. Patent US-A-5.438.254 offenbart eine Phasendifferenz-Messvorrichtung mit einem Phasendetektor, einem Tiefpassfilter/Spannungs-VCO, einem Referenzsignalselektor zur Auswahl eines internen Referenzsignals oder eines externen Referenzsignals als Referenzsignal, einem Phasenkomparator zum Vergleichen des getesteten Signals mit dem ausgewählten Referenzsignal und zum Ermitteln einer Phasendifferenz zwischen den beiden verglichenen Signalen. Das interne Referenzsignal wird ausgewählt, wenn es sich bei dem getesteten Signal um ein Rauschsignal handelt, und das externe Referenzsignal wird ausgewählt, wenn es sich bei dem getesteten Signal um ein Wandersignal handelt. Das getestete Signal, das ausgewählte Referenzsignal und ein Taktsignal mit verhältnismäßig hoher Frequenz werden an den Phasenkomparator übermittelt, und eine Phasendifferenz zwischen dem getesteten Signal und dem ausgewählten Referenzsignal wird durch das verhältnismäßig hohe Taktsignal geschaltet.
Das am 21. Dezember 1995 eingereichte und am 26.5.1998 veröffentlichte U.S. Patent US-A-5.757.652, das auf den Zessionar der vorliegenden Erfindung übertragen ist, beschreibt eine Rausch- und Wandermessvorrichtung, die Hochbandrauschen in einem Pfad und Tiefbandrauschen und Wandern in einem zweiten Pfad misst. Die Vorrichtung weist eine digital geregelte Phasenregelschleife auf, mit einem Phasendetektor, einem Analog-Digital-Umsetzer, einem digitalen Signalprozessor und einem direkten digitalen Synthetisator. Der Phasendetektor erzeugt ein Phasendifferenzsignal zwischen einer von dem Eingangssignal abgeleiteten Takteingabe und einem durch den direkten digitalen Synthetisator erzeugten zweiten Signal. Das Phasendifferenzsignal wird digitalisiert und mit dem digitalen Signalprozessor und Hoch- und Tiefpassfilterbänken gekoppelt. Der digitale Signalprozessor führt eine Schleifenfilterfunktion zweiter Ordnung an den digitalen Daten aus, um Frequenzaktualisierungswerte für den direkten digitalen Synthetisator zur Verriegelung des Eingangstaktsignals mit dem Ausgang des direkten digitalen Synthetisators zu erzeugen. Der digitale Signalprozessor führt ferner eine Integrationsfunktion an den Schleifenfilterdaten zur Erzeugung von Niederfrequenz-Phasendaten aus, die weiter verarbeitet und gefiltert werden, um Tiefpassrauschen, so genanntes Subbandrauschen, und Wander- bzw. Abweichungsmessungen zu erzeugen. Der digitale Signalprozessor legt ferner die Schleifenfilterbandbreite als eine Funktion der ausgeführten Messungen fest. Die mit den Hoch- und Tiefpassfilterbändern gekoppelten digitalisierten Phasendaten werden gefiltert und mit einem Messprozessor gekoppelt, um Hochpass-Rauschmessungen zu erzeugen. Ein Nachteil dieser Implementierung ist der doppelte Messkanal für Tief- und Hochpassrauschmessungen. Ferner wird die Schleifenbandbreite der Phasenregelschleife als Tiefpassfiltergrenze für Subbandmessungen verwendet. Die Hochpassmessung ist ferner von der Bandbreite der Phasenregelschleife abhängig, welche sich als eine Funktion der durchgeführten Messungen und der Frequenz des Eingangssignals ändert. Dies erfordert eine Kalibrierung der Schleifenbandbreite für jede unter Verwendung des Schleifenfilters ausgeführte Messung.
Benötigt wird somit eine vereinheitlichtes Rausch- und Wandermesssystem und Verfahren, das die Vielzahl von Signalraten, Signalarten, Signalformaten und Signalstandards mit einer einzigen programmierbar rekonfigurierbaren Vorrichtung misst. Ferner sollten die Rausch- und Wander- bzw. Abweichungsmessungen stabil und präzise sein und einen größeren Messfrequenzbereich abdecken. Ferner sollten das Rausch- und Wandermesssystem und das entsprechende Verfahren in der Lage sein, Rauschmessungen über einen umfassenden Bereich durchzuführen, unabhängig von der Bandbreite der Phasenregelschleife. Ferner sollten die Vorrichtung und das Verfahren für Rausch- und Wandermessungen in der Lage sein, Rauschmessungen von im Wesentlichen Null Hertz bis zu der Grenze der Systemkomponenten in einem einzelnen Datenpfad vorzunehmen.
Zusammenfassung der Erfindung
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zum Messen der Phasendifferenz an einem elektrischen Signal über einen umfassenden Bereich von im Wesentlichen null Hertz vorzusehen.
Der vorliegenden Erfindung liegt die weitere Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zum Messen von Rauschen und Wandern an elektrischen Signalen vorzusehen.
Der vorliegenden Erfindung liegt die weitere Aufgabe zugrunde, eine Vorrichtung und ein Verfahren zum Messen von Rauschen und Wandern an einer Vielzahl von Signalraten, Signalarten, Formaten und Standards vorzusehen.
Der vorliegenden Erfindung liegt die weitere Aufgabe zugrunde, eine Vorrichtung und ein Verfahren vorzusehen, die stabile und präzise Rausch- und Wandermessungen über einen vergrößerten und einstellbaren Messfrequenzbereich vorsehen.
Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung eine Vorrichtung gemäß dem gegenständlichen Anspruch 1.
Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung ein Verfahren gemäß dem gegenständlichen Anspruch 23.
In einem bevorzugten Ausführungsbeispiel arbeitet eine Phasenmessvorrichtung zum Messen von elektrischem Signalrauschen und Wandern in Rechtzeit und regelt digital mehrere Bandbreiten, über welche die Messungen ausgeführt werden. Eine Phasenregelschleife (PLL) weist einen Phasendetektor auf, einen Tiefpassfilter (LPF), einen Analog-Digital-Umsetzer (ADU), einen digitalen Signalprozessor (DSP), einen direkten digitalen Synthetisator (DDS) und einen Taktoszillator auf, gefolgt von einem Vorteiler. Der Phasendetektor empfängt ein Eingangssignal, das mit einem von dem DDS abgeleiteten Signal verglichen wird. Das Phasendetektor-Ausgangssignal weist Rausch- und Wanderdaten auf, wobei das Phasendifferenzsignal erste Frequenzkomponenten aufweist, welche die Phasendifferenz oberhalb der Schleifenbandbreite der Phasenregelschleife darstellen. Das Phasendifferenzsignal wird durch den ADU gefiltert und digitalisiert. Der DSP empfängt die Phasendifferenz-Signaldaten von dem ADU und führt eine proportionale integrale Schleifenfilterfunktion an den Daten aus, um Frequenzaktualisierungswerte zu erzeugen. Die Frequenzaktualisierungswerte sind mit dem DDS zur Sperrung bzw. Verriegelung der PLL gekoppelt, indem ein Phasenakkumulationsregister in dem DDS aktualisiert wird. Der DDS erzeugt ein Taktsignal mit einer präzisen Rate, die durch die Phasenakkumulationsregister bestimmt wird. Der Taktoszillator sperrt auf eine Oberschwingung der DDS-Frequenz, um die Auflösung der Phasenmessung zu erhöhen. Ein Hauptreferenztakt regelt die PLL mit einer ausreichenden Stabilität und Präzision zum Messen von Niederfrequenzabweichungen bzw. Niederfrequenzwanderverhalten. Der DSP führt ferner eine Integrationsfunktion an Ergebnissen der Schleifenfilterfunktion aus, um zweite Frequenzkomponenten des Phasendifferenzsignals unterhalb der Schleifenbandbreite der Phasenregelschleife zu erzeugen. Die Phasendifferenz-Signaldaten von dem Analog-Digital-Umsetzer, welche die ersten Frequenzkomponenten oberhalb der Schleifenbandbreite der PLL darstellen, und die verarbeiten Phasendifferenz-Signaldaten von dem digitalen Signalprozessor, welche die zweiten Frequenzkomponenten unterhalb der Schleifenbandbreite der PLL darstellen, werden in einer Summierschaltung verknüpft. Das verknüpfte bzw. kombinierte Signal von der Summierschaltung wird mit einer Messschaltung gekoppelt, um die Phasendifferenz an dem ersten Signal zu messen.
Bei einer Implementierung der vorliegenden Erfindung weist die Messschaltung digital programmierbare Tief- und Hochpassfilter auf, die Tiefpass- und Hochpass-Fixpunkte zum Messen der Phasendifferenz an dem ersten Signal in verschiedenen Frequenzbändern festlegen, wie etwa Wanderverhalten in einem Wanderband und Jitter bzw. Rauschen in mindestens einem Subband, einem Breitband, einem Vollband oder einem Hochband. Die gefilterten Phasendifferenz-Signaldaten sind mit einem Prozessor gekoppelt, um minimale und maximale Spitze-Spitze- und RMS-Werte der Phasendifferenz-Signaldaten in dem ausgesuchten Messband zum Messen von Rauschen zu speichern sowie zum Speichern der Phasendifferenzwerte im Zeitverlauf der zweiten Frequenzkomponenten zum Messen von Wanderverhalten. Eine Erzeugungseinrichtung berechnet das Rauschen in Schrittelementen (UI) und Wanderverhalten in zeitlichen Inkrementen. Die Frequenzaktualisierungen des DDS werden ebenfalls differenziert und gefiltert, um Frequenzabweichungsmessungen zu erzeugen.
Bei einer weiteren Implementierung der vorliegenden Erfindung weist die Messschaltung den digitalen Signalprozessor auf, der Tief- und Hochpassfilterfunktionen an den verarbeiteten Phasendifferenz-Signaldaten ausführt, welche die zweiten Frequenzkomponenten des Phasendifferenzsignals darstellen, und mit einem Akkumulator zum Speichern gefilterter Phasendifferenzwerte im Zeitverlauf der zweiten Frequenzkomponenten für die Wanderdaten. Die gefilterten integrierten zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten von dem DSP werden in der Summierschaltung mit den ersten Frequenzkomponenten der Phasendifferenz-Signaldaten von dem ADU verknüpft, wobei diese in einem digital programmierbaren Tiefpassfilter tiefpassgefiltert werden. Die Ausgabe der Summierschaltung wird in einem digital programmierbaren Hochpassfilter hochpassgefiltert und mit dem Prozessor gekoppelt, um die minimalen und maximalen Spitze-Spitze- und RMS-Werte der Phasendifferenz-Signaldaten über die ausgesuchten Rauschbänder zu speichern.
Das Verfahren zum Messen der Phasendifferenz an einem ersten Signal umfasst das Empfangen des ersten Signals und das Erzeugen eines zweiten Signals mit einer zweiten Frequenz, wobei eine digital geregelte Frequenzquelle Teil einer Phasenregelschleife mit einer Schleifenbandbreite ist. Ein Phasendetektor erzeugt ein Phasensignal, das eine Phasendifferenz zwischen den ersten und zweiten Frequenzen anzeigt, wobei das Phasendifferenzsignal erste Frequenzkomponenten aufweist, welche die Phasendifferenz oberhalb der Schleifenbandbreite der Phasenregelschleife darstellen. Das Phasendifferenzsignal wird digitalisiert und verarbeitet, um Frequenzaktualisierungen zu erzeugen, um Frequenzkorrekturdaten an die digital geregelte Frequenzquelle vorzusehen, so dass sich die ersten und zweiten Frequenzen in einem phasensynchronisierten Zustand und die zweiten Frequenzkomponenten unterhalb der Schleifenbandbreite der Phasenregelschleife befinden. Die Phasendifferenz-Signaldaten, welche die ersten Frequenzkomponenten oberhalb der Schleifenbandbreite darstellen, und die verarbeiteten zweiten Frequenzkomponenten unterhalb der Schleifenbandbreite werden kombiniert bzw. verknüpft und verarbeitet, um die Phasendifferenz an dem ersten Signal zu messen.
Das Verfahren umfasst ferner die Schritte der Implementierung ausgesuchter Frequenzbänder zum Messen der Phasendifferenz sowie das Messen der Spitze-Spitze- und RMS-Phasendifferenzdatenamplitude für mindestens einen Wert des Rauschens bzw. Jitter sowie das Messen gefilterter Phasendifferenzwerte im Zeitverlauf der zweiten Frequenzkomponenten für ein Ausmaß des Wanderverhaltens.
Weitere Aufgaben und Vorteile der vorliegenden Erfindung werden aus der folgenden genauen Beschreibung eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung in Bezug auf die beigefügten Zeichnungen deutlich.
Kurze Beschreibung der Zeichnungen
Es zeigen:
1 ein schematisches Blockschaltungsdiagramm eines dem Stand der Technik entsprechenden Rauschmesssystems, das einen PLL zum Messen von Phasen-Jitter in einem elektrischen Signal verwendet;
2 ein schematisches Blockschaltungsdiagramm eines dem Stand der Technik entsprechenden Wandermesssystems, das einen Phasendetektor zum Messen von Phasenänderungen zwischen einem Referenztakt und einem elektrischen Signal verwendet;
3 ein Funktionsblockdiagramm der Phasenmessvorrichtung gemäß der vorliegenden Erfindung;
4 ein schematisches Blockdiagramm der Phasenmessvorrichtung zum Messen von Rauschen bzw. Jitter und Wander bzw. Abweichungen unter Verwendung einer digitalen PLL, digitaler Filter und eines DSP gemäß der vorliegenden Erfindung;
5 ein schematisches funktionales Blockdiagramm eines mathematischen Modells der erfindungsgemäßen PLL;
6 einen vereinfachten Graphen der Filterfixpunkte und relativen Filteransprechverhalten, die für die Ausführung der verschiedenen Wander- und Jitter-Messungen der vorliegenden Erfindung erforderlich sind; und
7 ein schematisches Blockdiagramm der implementierten Phasenmessvorrichtung zum Messen von Jitter- und Wanderverhalten, wobei eine digitale PLL, digitale Filter und ein DSP gemäß der vorliegenden Erfindung verwendet werden.
Genaue Beschreibung eines bevorzugten Ausführungsbeispiels
Die Abbildung aus 3 zeigt ein funktionales Blockdiagramm der Phasenmessvorrichtung 30 gemäß der vorliegenden Erfindung. Eine Hauptanwendung für die Vorrichtung 30 ist das Messen der Phasendifferenz zwischen einem Takt in einem digitalen Eingangssignal 32, wie etwa DS, E und SDH/SONET Telekommunikationssignale und ein Referenzsignal. Zu den von der Vorrichtung 30 unterstützten eingehenden Signalformaten, Signalraten und Bereichen zählen vorzugsweise ein umfassender Bereich von Signalgebungsformaten, die von elektrischen und elektrooptischen Systemen eingesetzt werden, wie etwa ein Schreibverfahren ohne Rückkehr zu Null (NRZ für Non-Return to Zero), mit Rückkehr zu Null (RZ für Return to Zero), Code-Mark-Inversion (CMI-Codierung), Alternate-Mark-Inversion (AMI-Codierung) und herkömmliche Taktsignale mit Signalisierungs- bzw. Zeichengaberaten von bis zu mindestens etwa 2,5 Gigabit pro Sekunde. Der Phasendifferenzfehler an dem Eingangssignal wird in Frequenzbändern gemessen, wie etwa einem Wanderband und mindestens einem einer Mehrzahl von Rauschbändern, die als Subband, Breitband, Vollband und Hochband bezeichnet werden. Die Frequenzbänder, über welche die Phasendifferenz-Fehlermessungen vorgenommen werden, sind nicht auf die spezifischen Bänder beschränkt, so dass gemäß dem Umfang der Erfindung auch andere Frequenzbänder verwendet werden können. Der Phasendifferenzfehler wird einem Anwender in Form von Schrittelementen (UI) für Rauschen bzw. Jitter und in Form von Zeit für Wanderverhalten gemeldet.
Ein Referenztakt 34, wie etwa ein Zäsiumatomtakt, der vorzugsweise ein Stratum-1-Rating zur Unterstützung von Rausch- und Wandermessungen aufweist, oder ein Stratum-3-Rating, wenn nur Rauschmessungen erforderlich sind, regelt die Takt- bzw. Zeitsteuerungs- und Synchronisierungsfunktion der Phasenmessvorrichtung 30. Der Referenztakt 34 ist mit einer Phasenregelschleife (PLL) 36, einer Verknüpfungseinrichtung 38 und einer Messeinrichtung 40 gekoppelt. Die PLL 36 umfasst einen digitalen Signalprozessor (DSP) 44, eine digital geregelte Frequenzquelle (DCFS) 46, einen Phasendetektor 48 und einen Analog-Digital-Umsetzer (ADU) 50. Die Verknüpfungs- und Messeinrichtungen 38 und 40 können in einem Field-Programmable Gate-Array (FPGA) implementiert werden, wie etwa einem FPGA Xilinx 4006 oder der Altera FLEX 8000 Serie, wobei auch eine Implementierung in einer Kombination aus FPGA, diskreten digitalen Filtern und anderen Elementen 52 möglich ist, wie dies nachstehend im Text näher beschrieben ist. Ein Systemprozessor 42 ist mit der PLL 36, der Verknüpfungseinrichtung 38 und der Messeinrichtung 40 gekoppelt. Die Phasenmessvorrichtung 30 ist vorzugsweise als ein optionaler Plug-In-Baustein für die Modelle CTS 710 und CTS 750 SONET und SDH Test Sets implementiert, die von dem Zessionar der vorliegenden Erfindung hergestellt werden.
Die PLL 36 empfängt das Eingangssignal 32 an dem Phasendetektor 48. Die digital geregelte Frequenzquelle 46 erzeugt als Reaktion auf den Referenztakt 34 und eine Eingabe von dem DSP 44 ein zweites Signal mit einer zweiten Frequenz, gekoppelt mit dem Phasendetektor 48. Der Phasendetektor 48 erzeugt ein Phasendifferenzsignal proportional zu der Phasendifferenz zwischen dem Eingangssignal 32 und dem Signal von der DCFS 46. Der ADU 50 empfängt das Phasendifferenzsignal und erzeugt digitale Phasendifferenz-Signaldaten mit ersten Frequenzkomponenten oberhalb der Schleifenbandbreite der PLL 36. Der DSP 44 und die Verknüpfungseinrichtung 38 empfängt die Phasendifferenz-Signaldaten von dem ADU 50. Der DSP 44 verarbeitet die Phasendifferenz-Signaldaten, um Frequenzregelungsdaten an die DCFS 46 vorzusehen, um eine Phasensynchronisierung zwischen dem Ausgangssignal der DCFS 46 und dem Eingangssignal 32 vorzusehen. Der DSP 44 führt eine Integrationsfunktion an den Frequenzregelungsdaten aus, um Phasendifferenz-Signaldaten zu erzeugen, welche zweite Frequenzkomponenten unterhalb der Schleifenbandbreite der PLL 36 darstellen, die mit der Verknüpfungseinrichtung 38 gekoppelt ist. Die Verknüpfungseinrichtung empfängt die integrierten Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite von dem DSP 44 und die Phasendifferenz-Signaldaten oberhalb der Schleifenbandbreite von dem ADU 50 und summiert vorzugsweise die Eingaben, so dass eine Ausgabe erzeugt wird, die den Phasendifferenzfehler an dem Eingangssignal aufweist. Die Messeinrichtung 40 empfängt die verknüpften Phasendifferenz-Signaldaten, filtert die Daten als eine Funktion des gemessenen Bands und misst die Phasendifferenz an dem Eingangssignal in diesem Band. Die durch die Messeinrichtung 40 gemessene Phasendifferenz wird mit dem Systemprozessor 42 gekoppelt, und zwar für eine Umwandlung in Schrittelemente für Rauschmessungen und Sekunden oder Sekundenbruchteile für Wandermessungen. Die Schrittelement-Rauschmessungen und die Zeitwandermessungen werden mit einem Anzeigeprozessor (nicht abgebildet) zur Anzeige gekoppelt. Der Einsatz eines sehr präzisen Referenztakts 34 in Kombination mit der digital geregelten Frequenzquelle 46 in der Phasenregelschleife 36 und einer Verknüpfungseinrichtung 38 zur Summierung der Phasendifferenz-Signaldaten von oberhalb und unterhalb der Schleifenbandbreite der PLL 36 sieht für eine Vorrichtung zum Messen des Phasendifferenzfehlers 30 außerordentlich präzise Messmöglichkeiten bis hinab zu null Hertz vor.
Die Abbildung aus 4 zeigt eine erste Implementierung der Phasenmessvorrichtung 30 gemäß der vorliegenden Erfindung zum Messen von Rauschen und Wanderverhalten an einem ersten Signal mit einer ersten Frequenz. Die Jitter- und Wandermessvorrichtung (JAWA) 30 gemäß der vorliegenden Erfindung verwendet den DSP 44, der die PLZ 36 so regelt, dass ein von einem Vorteiler 60 empfangenes Signal auf einen regenerierten und optional aus einem eingehenden Signal 62 vorgeteilten Takt synchronisiert. Die Schleifenbandbreite der PLL 36 kann durch den DSP 44 geregelt werden. Phasenrauschen eingehender Signale oberhalb der Schleifenbandbreite erscheint als Phasendifferenz zwischen dem Signal von dem Vorteiler 60 und dem regenerierten Takt und wird nachstehend als erste Frequenzkomponenten des Phasendifferenzsignals bezeichnet. Phasenrauschen unterhalb der Schleifenbandbreite erscheint als Integral der erforderlichen Frequenzanpassungen zur Anpassung der Frequenz der DDS 64 der digital geregelten Frequenzquelle 46 und wird nachstehend als zweite Frequenzkomponenten des Phasendifferenzsignals bezeichnet. Die Frequenz der DDS 64 wird in geeigneter Weise durch einen Taktoszillator 66 und Vorteiler 60 zur Phasensynchronisierung der PLL 36 auf die eingehende Signalfrequenz multipliziert.
Ein Systemtakt 68 erzeugt ein Signal mit 25,92 MHz, das die Zeitsteuerungs- und Synchronisierungsfunktionen in der JAWA 30 regelt. Zur Gewährleistung der Stabilität und Präzision der Messung wird ein Systemtakt 68 auf den Cäsiumatomreferenztakt 34 synchronisiert.
Die Taktregenierungs- und Vorteilerschaltung 70 regeneriert ein Taktsignal von einem eingehenden elektrischen oder elektrooptischen Signal, wie etwa einem Datensignal, und zwar auf eine Art und Weise, die das Rauschen an den eingehenden Datenübergängen bis auf zumindest eine von dem anwendbaren Standard verlangte Frequenz erhält. Das regenerierte Taktsignal wird in geeigneter Weise für einen Phasenvergleich mit dem Signal von dem Vorteiler 60 durch einen Phasendetektor 48 vorgeteilt, wobei der Phasendetektor vorzugsweise ein Motorola MCK12140 mit einem Dynamikbereich von ±2n ist.
Bei dem Phasendetektor 48 handelt es sich vorzugsweise um einen Dreizustands-Phasendetektor mit einem linearen Phasen-Spannungs-Verlauf, der eine direkte Evaluierung von Phasendifferenzen zwischen dem regenerierten und vorgeteilten eingehenden Signal und dem Signal des Vorteilers 60 ermöglicht. In der Annahme, dass die Grundfrequenzen der beiden Signale identisch sind, was bedeutet, dass die PLL 36 synchronisiert ist, eignet sich das Ausgangssignal des Phasendetektors 48 nahezu direkt zur Rausch- bzw. Jittermessung. Im Besonderen handelt es sich bei dem Ausgangssignal um eine impulsbreitenmodulierte Version des Rauschsignals, und es ist nur eine Tiefpassfilterung zum Extrahieren des Rauschsignals erforderlich. Spitzen-Rauschmessungen werden dadurch vorgenommen, dass die maximale Amplitude der gefilterten Ausgabe des Phasendetektors innerhalb eines vorbestimmten Zeitverlaufs bestimmt wird.
Der Taktoszillator 66 ist vorzugsweise ein spannungsgeregelter Z-Comm-Oszillator innerhalb eines Frequenzbereichs von 400 bis 800 MHz, der auf die 100. Oberschwingung eines durch die DDS 64 erzeugten Signals von 4 MHz bis 8 MHz synchronisiert ist. Die DDS 64 ist vorzugsweise eine Analog Devices 708, die auf den Systemtakt 68 von 25,92 MHz synchronisiert ist, und wobei die Frequenz durch den DSP 44 auf eine Rate von 101,25 KHz aktualisiert wird. Der Vorteiler 60 sieht ein programmierbares Frequenzvielfaches vor, so dass der Taktoszillator 66 zur Verwendung mit allen bevorzugten eingehenden Signalraten geeignet ist. Zur Gewährleistung der Stabilität ist die Taktbandbreite des Taktoszillators 66 deutlich größer, vorzugsweise etwa 20 KHz, als die maximale Bandbreite von PLL 36.
Das durch den Phasendetektor 48 erzeugte Ausgangssignal wird durch einen analogen Tiefpassfilter (LPF) 72 mit 6 MHz gefiltert, der ein Antialiasing des Signals zur Digitalisierung durch den ADU 60 mit einer Digitalisierungsrate von 25,92 MHz vorsieht. Der ADU 50 ist vorzugsweise ein Analog Devices 9050 mit einer Auflösung von 10 Bit.
Die digitalisierten Phasendifferenzdaten von dem ADU 50 werden mit der PLL 36 und der nachstehend beschriebenen Verknüpfungseinrichtung 38 gekoppelt. Die Digitalisierungsrate von 25,92 MHz der Daten in der PLL 36 wird auf die Abtastrate von 101,25 KHz des DSP 44 umgesetzt, und zwar durch einen zweistufigen, kaskadierten Dezimierungs-Interpolator-Kammtiefpassfilter 74 (CIC-Filter). Der CIC-Filter 74 weist vorzugsweise ein Dezimationsverhältnis von 256 auf, und eine konstante Gruppenverzögerung von 10 Mikrosekunden auf der Abtastrate von 101,25 KHz, wodurch er sich in hohem Maße für das Antialiasing der Daten vor der Verarbeitung durch den DSP 44 eignet.
Der DSP 44, vorzugsweise ein Motorola 56303, führt die Funktionen eines proportionalen integralen Schleifenfilters, einer Integration und einer Erkennung einer fehlenden Synchronisierung für die PLL 36 und eine Frequenzabweichungserfassungsfunktion aus. Darüber hinaus kann der DSP 44 Tief- und Hochpassfilterfunktionen implementieren. Im Besonderen empfängt der DSP 44 die gefilterten, digitalisierten Phasendifferenz-Signaldaten von dem CIC-Filter 74 und verarbeitet diese durch nachahmen eines analogen aktiven Schleifenfilters zweiter Ordnung durch Ausführen der proportionalen integralen Schleifenfilterfunktion. Der DSP 44 verwendet die gefilterten verarbeiteten Daten zur Aktualisierung der Frequenzbestimmungsregister der DDS 64. Dieser Prozess erfolgt in präzisen Teilern der Zeitinkremente des Systemtakts 68 von 25,92 MHz, vorzugsweise auf einer Aktualisierungsrate von 101,25 KHz. Das durch den DSP 44 ausgeführte Schleifenfilterprogramm implementiert vorzugsweise die durch die Gleichung 1 dargestellte Funktion:
wobei n dem n-ten durch die Abtastrate bestimmten Zeitschlitz entspricht. ADC_Net entspricht den Werten des ADU bzw. ADC 50 von ±512.
Die Anzahl der erforderlichen DSP-Bits zur Unterstützung des Prozesses wird wie folgt bestimmt. Der ADC bzw. ADU 50 sieht 10-Bit-Ziffern vor (ADC_Net entspricht ungefähr einer 9-Bit-Ziffer mit Vorzeichen). Die Bandbreite der PLL 36 entspricht mindestens 10 Hertz. Somit existieren in der Summierung höchstens 20.000 Abtastungen, bevor der ADU-Wert durch einen Übergang zu Null zurückkehrt. Dez größte Wert für K_P beträgt etwa 2.500. In Fällen mit niedriger Bandbreite wie an dieser Stelle ist K_I immer kleiner als 1. Somit reicht eine 24-Bit-Arithmetik zur Unterstützung der Summierfunktion aus.
Die Berechnung von K_P und K_I folgt normalen analogen PLL-Modellen, wobei die verwendeten Annahmen Konstanten wie folgt gegeben sind: die Empfindlichkeit der DDS 64 entspricht 0,006 Hertz/Bit, der Dämpfungsfaktor ist gleich 5 und die Verstärkung des Phasendetektors 48 ist von dem Teilverhältnis des Vorteilers 60 sowie dem verwendeten prozentualen Anteil des Dynamikbereichs des ADU 50 abhängig. In dem bevorzugten Ausführungsbeispiel ist der Schleifenfilter für PLL 36 in einem Bereich von etwa 500 Hertz programmiert. Alternativ kann der Schleifenfilter so programmiert sein, dass er einen Bandbreitenbereich von bis zu 2,5 KHz abdeckt, auf der Basis von Konfigurationsparametern, wobei der bevorzugte Bereich zwischen etwa 500 Hertz und 1 KHz liegt.
Da die PLL 36 eine digitale Basis aufweist und vorzugsweise digital implementierte Filter, Integratoren und Oszillatoren aufweist, ist die mathematische Basis für diese Implementierungen nachstehend in Bezug auf die Abbildung aus 5 beschrieben. Die PLL 36 ist in Form der Schleifenbandbreite beschrieben, die durch die offene Schleifen-Umwandlungsfunktion bestimmt ist. Das Ausgangssignal des Hochpassfilters (HPF) wird aus dem Phasenfehlersignal V_d abgeleitet, das durch den Phasendetektor 48 erzeugt wird. Die Verstärkung des Phasendetektors (in Volt/Radian) ist durch eine Konstante K_d dargestellt, und die VCO-Verstärkung (in Radion/Sekunde/Volt) ist durch eine Konstante K_o dargestellt. F(s) stellt die Laplacesche-Umwandlungsfunktion eines Schleifenfilters 90 dar.
Die geschlossene Schleifen-Umwandlungsfunktion H_HPF(s) der PLL 36 in einem Hochpassfiltermodus ist durch die nachstehende Gleichung 2 dargestellt.
Die entsprechende geschlossene Schleifen-Umwandlungsfunktion H_LPF(s) der PLL 36 in einem Tiefpassfiltermodus ist durch die nachstehende Gleichung 3 dargestellt.
Der Schleifenfilter 90 weist für gewöhnlich eine proportionale Komponente und eine integrale Komponente auf, was dazu führt, dass die Umwandlungsfunktion durch die folgende Gleichung 4 dargestellt ist.
Vorzugsweise ist die Schleifenbandbreite der PLL 36 in dem Bereich von 500 Hertz für alle Eingangssignale und Frequenzbandmessungen feststehend. Für das Subband-Rauschmessfrequenzband kann die Schleifenbandbreite allerdings zum Festlegen der Tiefpassfilterbandgrenze eingesetzt werden. In dem bevorzugten Ausführungsbeispiel wird die Schleifenbandbreite für Subband-Messungen auf 1 KHz eingestellt, wobei die Schleifenbandbreite aber auch in einem Bereich von etwa 500 Hertz bis etwa 2,5 KHz liegen kann.
In der Annahme einer gewünschten Schleifenbandbreite ∫_des und eines Dämpfungsfaktors ζ_des von mehr als zwei, werden die Schleifenverstärkungen bestimmt, indem ein dominierender einzelner Pol angenommen wird, wie dies durch die folgenden Gleichungen 5 und 6 dargestellt ist.
In der nachstehenden Tabelle 4 sind repräsentative Systemparameter dargestellt.
Tabelle 4
Die bevorzugten Durchlaufregelungsverstärkungen beinhalten erforderliche geringfügige Anpassungen, um die Annäherung an den Hauptpol genau zu gestalten, wobei dies bedeutet, dass die Gleichungen 5 und 6 exakte proportionale und integrale Verstärkungen für den bevorzugten Dämpfungsfaktor und die Eckfrequenz vorsehen.
Die vorstehend beschriebenen Schleifenfilter sind in dem zeitkontinuierlichen Bereich (Laplace) beschrieben. Die Implementierung der Schleifenfilter in dem DSP 44 erfordert deren Umwandlung in den zeitdiskreten oder Z-Bereich. Dies wird durch den Einsatz einer bilinearen Transformation mit Prewarping bzw. Vorverzerrung erreicht, wie dies nachstehend durch Gleichung 7 dargestellt ist.
Die Gleichung 7 bildet die imaginäre Achse der S-Ebene auf den Einheitenkreis der Z-Ebene ab. F_s ist die Abtastrate des Systems, die vorzugsweise 101,25 KHz beträgt.
Die Vorverzerrung stellt sicher, dass eine gewünschte analoge Frequenz (Ω_d) exakt auf die entsprechende digitale Frequenz (ω_d) abgebildet wird, und die Vorverzerrung ist aufgrund der nichtlinearen Frequenzabbildung zwischen den zeitkontinuierlichen und zeitdiskreten Bereichen erforderlich, wie dies durch die nachstehende Gleichung 8 dargestellt ist.
Der Schleifenfilterfixpunkt bleibt vorzugsweise in beiden Bereichen bzw. Domänen erhalten, wodurch somit die erforderliche Vorverzerrung bestimmt wird. Die Gleichungen 7 und 8 können danach zu einem Ausdruck kombiniert werden, der eine Abbildung von einem analogen Prototyp in dem S-Bereich auf die digitale Implementierung in dem Z-Bereich vorsieht. Der kombinierte bzw. verknüpfte Ausdruck ist nachstehend durch die Gleichung 9 dargestellt:
mit Ω₁ gleich der bevorzugten Schleifenbandbreite in Radian/Sekunde.
Die Umwandlungsfunktion des Controllers entspricht einem IIR-Filter zweiter Ordnung in dem Z-Bereich gemäß der nachstehenden Darstellung mit generischen Koeffizienten durch Gleichung 10.
Die tatsächlichen Koeffizienten erhält man durch Kombination der Gleichungen 4 und 9 zu Gleichung 10. Der Filter kann danach durch den Einsatz der nachstehend durch Gleichung 11 dargestellten Differenzgleichung implementiert werden. yn = b0xn + b1xn–1 + b2xn–2 – a1yn–1 – a2yn–2 (11)
In erneutem Bezug auf die Abbildung aus 5 ist ein Integrator inhärent in analogen oder digitalen Implementierungen der VCO-Funktionen der PLL 36 vorgesehen. Bei einer digitalen Implementierung weist der DSP 44 jedoch keinen direkten Zugriff auf das tiefpassgefilterte PLL-Signal auf, da dieses nur in dem analogen Bereich existiert. Somit umfasst die Ableitung von Abtastwerten der Schleifenphase aus den durch F(z) erzeugten Frequenzabtastwerten die Implementierung einer Integrationsfunktion durch den DPS 44, welche das eine inhärente Vorkommen in der DDS 64 nachahmt.
Die Integratorimplementierung basiert auf dem nachstehend durch die Gleichung 12 dargestellten Ausdruck.
Die Berechnung des aktualisierten Frequenzwertes der DDS 64 aus der Integratorausgabe entspricht der Verstärkungsstufe und kann somit in die nachstehend in Gleichung 13 dargestellte Zählerkonstante integriert werden. Der DSP 44 imitiert danach die gesamte VCO-Struktur einschließlich Taktoszillator 66, DDS 64 und Vorteiler 60. Dies wird in der allgemein bekannten Terminologie für Regelungssysteme als „Pflanze" bzw. „Plant" P(z) bezeichnet, wobei beide Domänen bzw. Bereiche dieser nachstehend durch Gleichung 13 dargestellt sind.
Für die Implementierung der Schleifenfilter- und Integrationsfunktionen in dem DSP 44 gibt es eine Mehrzahl verschiedener Möglichkeiten. Zum Beispiel können die Schleifenfilterfunktion und die Funktion zur Imitation der ganzen VCO-Struktur in einem parallelen Prozess implementiert werden, wobei die Schleifenfilterfunktion die Frequenzaktualisierungswerte für die DDS 64 erzeugt, und wobei die VCO-Struktur-Imitationsfunktion die zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36 erzeugt. In einer anderen Implementierung wird die Integrationsfunktion an den Frequenzaktualisierungswerten als eine Funktion der Summierung der Frequenzaktualisierungswerte und der ordnungsgemäßen Skalierung der Ergebnisse zur Erzeugung der zweiten Frequenzkomponenten ausgeführt. Die anhängigen Ansprüche decken die vorstehenden Implementierungen und andere Implementierungen der Schleifenfilterfunktion und der Integrationsfunktion ab, welche die Frequenzaktualisierungen an die DDS 64 erzeugen und die zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36.
In erneutem Bezug auf die Abbildung aus 4 sollte die PLL 36 vorzugsweise eine Regeneration von einem nicht synchronisierten Zustand vorsehen. Da der Phasendetektor 48 auf den nicht synchronisierten Zustand durch Erzeugen einer positiven oder negativen Grenzspannung anspricht, kann der DSP 44 versuchen, den nicht synchronisierten Zustand zu korrigieren, wenn die durch den ADU 50 digitalisierte Ausgangsspannung des Phasendetektors 48 einen vorbestimmten positiven oder negativen Grenzwert überschreitet. Der DSP 44 reagiert durch einen Wechsel der Schleifenfilterkoeffizienten auf eine Anordnung, die einer breiteren Schleifenbandbreite entspricht, und indem für die Synchronisierung der PLL 36 über einen vorbestimmten Zeitraum gewartet wird. Wenn die PLL 36 nach dem vorbestimmten Zeitraum weiterhin nicht synchronisiert ist, spricht der DSP 44 durch den Wechsel der Schleifenfilterkoeffizienten auf eine andere Anordnung an, die einer noch breiteren Schleifenbandbreite entspricht. Der Prozess wiederholt sich, bis eine Synchronisierung der PLL 36 erfolgt.
Die integrierten Frequenzregelungsdaten von dem DSP 44, welche die zweiten Frequenzkomponenten der Phasendifferenz unterhalb der Schleifenbandbreite der PLL 36 darstellen, werden durch das Führen durch einen CIC-Interpolationsfilter 74 zurück auf die Rate von 25,92 MHz interpoliert. In dem bevorzugten Ausführungsbeispiel handelt es sich bei den interpolierten Daten um 16-Bit-Daten, die mit der Verknüpfungsschaltung 38 gekoppelt werden, wo sie mit den 10-Bit-Ausgangsdaten von dem ADU 50 summiert werden. Die Verknüpfungsschaltung 38 kann als ein digitaler Summierknoten implementiert werden, mit einem Akkumulator zum Hinzufügen der Ausgaben des ADU 50, und wobei der DSP 44 die ersten und zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten darstellt. Vorzugsweise wird die Verknüpfungseinrichtung in dem FPGA 52 implementiert. Alle entsprechenden Abtastpunkte von dem DSP 44 und dem ADU 50 werden summiert und zu der Messeinrichtung 40 geleitet. Fehler bei der Verknüpfung bzw. der Kombination der ersten und zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten befinden sich in den Effekten des Taktoszillators 66, und dem Ausmaß, in dem Verzögerungen in den beiden Signalpfaden abgestimmt bzw. angeglichen werden können. Die Fehler können verhältnismäßig gering gehalten werden. Die summierte Ausgabe der Verknüpfungsschaltung stellt die Phasendifferenz an dem ersten Signal von im Wesentlichen null Hertz bis zu der Frequenzgrenze des ADU 50 dar.
Die Telekommunikationsbranche legt kontinuierlich Standards zum Messen des Phasendifferenzfehlers in Transportsignalen teilweise auf der Basis der Datenrate fest. Zum Beispiel hat das ITU Standards Committee (internationale Fernmeldeunion) eine Vollbandmessung für Rauschen vorgeschlagen, wobei der Fixpunkt des Hochpassfilters unabhängig von der Datenrate auf 10 Hertz festgelegt wird. Bei Breitbandmessungen werden die Standards für den Hochpassfilterfixpunkt für die DS1 und DS3-Datenraten auf 10 Hertz gesetzt und für die E1- und E2-Datenraten auf 20 Hertz. Der Hochpassfilterfixpunkt für E3 wird auf 100 Hertz und für E4 auf 200 Hertz gesetzt. Die Datenraten von 51,84 Mbps, 155,52 Mbps und 622,08 Mbps weisen entsprechende Hochpassfixpunkte von 100 Hertz, 500 Hertz und 1000 Hertz auf. Beispiele für Tiefpassfixpunkte für verschiedene Datenraten sind: 40 KHz für 1,544 Mbps; 100 KHz für 2,048 Mbps; 400 KHz für 8,488 Mbps, 44,736 Mbps und 51,84 Mbps; 800 KHz für 34,368 Mbps; 3,5 MHz für 139,264 Mbps; 1,3 MHz für 155,52 MHz und 5 MHz 622,08 Mbps. Auf der sich weiter entwickelnden Art dieser Standards und der Vielzahl der betroffenen Datenraten, weist die Phasenmessvorrichtung 30 digital programmierbare Tief- und Hochpassfilter zur Implementierung der Frequenzbänder zum Messen des Phasendifferenzfehlers in dem Transportsignal auf. Diese Filter ersetzen funktional die komplexe Bank bzw. Reihe analoger Filter in dem Stand der Technik entsprechenden Phasenmesssystemen. Die Abbildung aus 6 zeigt das relative Filteransprechverhalten für die Tief- und Hochpassfilterfunktionen für verschiedene Messbänder. Die Messbandbreiten sind repräsentativ, wobei sich die Messbänder als Folge von Änderungen der Standards oder die Definition eigener Frequenzbandgrenzen durch Telekommunikationsanbieter oder Hersteller von Testgeräten für Messungen ändern können. Wandermessungen werden über einen Frequenzbereich von etwa null Hertz bis etwa 10 Hertz ausgeführt (F_w). Subbandmessungen werden in einem Frequenzbereich von etwa 0,1 Hertz (F_sb) bis etwa 1 KHz (F₃) ausgeführt. Vollbandmessungen werden in einem Bereich von etwa 0,1 Hertz (F_f) bis etwa 5 MHz (F₄) ausgeführt. Hochbandmessungen werden in einem Bereich von etwa 700 Hertz (F₂) bis etwa 5 MHz (F₄) ausgeführt.
Seriell gekoppelte, digital programmierbare Tief- und Hochpassfilter 78 und 80 empfangen die summierten Phasendifferenz-Fehlerdaten und implementieren ausgewählte Frequenzbänder zum Messen der Phasendifferenz. Die Tief- und Hochpassfilter 78 und 80 implementieren Tief- und Hochpassfilterfunktionen auf der Basis der vorgenommenen Messung und der Datenrate des Eingangssignals 62. Die Tiefpassfilterfunktion weist Filterfixpunkte auf, die innerhalb eines Bereichs von etwa 10 Hertz bis etwa 5 MHz programmierbar sind. Die Hochpassfilterfunktion weist Filterfixpunkte auf, die innerhalb eines Bereichs von etwa 0,1 Hertz bis etwa 250 KHz programmierbar ist. Der digital programmierbare Tiefpassfilter ist vorzugsweise als ein Zweistufenfilter implementiert, mit einem Mittelwertbildungs-Boxcar-Dezimationsfilter, der in Reihe mit einem Filter mit begrenztem Ansprechverhalten auf einen Impuls vorgesehen ist. Der Boxcar-Mittelwertbildungsfilter führt eine Funktion Division durch zwei durch und ist in der Xilinx 4006 Field-Programmable Gate-Array (FPGA) implementiert. Der Filter mit begrenztem Ansprechverhalten auf einen Impuls ist vorzugsweise ein digitaler Dezimationsfilter 52 Harris HSP 43168, der den Ausgang des Boxcar-Filters empfängt. Der Boxcar-Filter wird für gewisse Datenraten wie etwa DS1 und E1 verwendet, wobei die Dezimation in dem FIR-Filter zum Filtern nicht ausreicht. In anderen Fällen wird der Boxcar-Filter umgangen. Der digital programmierbare Hochpassfilter 80 ist vorzugsweise in der FPGA 52 implementiert. Die Filterfixpunkte für den Hochpassfilter 80 können kontinuierlich programmierbare sein in einem Bereich von etwa 0,1 Hertz bis etwa 20 Hertz, und selektiv programmierbar in einem Bereich von 100 Hertz bis etwa 250 KHz. Vorzugsweise ist die Hochpassfilterfunktion in einer 1-2-5-Schrittsequenz in dem Bereich von etwa 0,1 Hertz bis etwa 20 Hertz implementiert und. selektiv programmierbar innerhalb eines Bereichs von 100 Hertz bis etwa 250 KHz. Die Fixpunkte der Hochpassfilterfunktion werden bei der vorliegenden Erfindung allgemein als eine Funktion der Messstandards der Telekommunikationsindustrie vorgesehen. Allerdings sind die Tief- und Hochpassfilterfixpunkte nicht auf spezifische Fixpunkte beschränkt, die in den Standards vorgesehen sind, und es können auch andere Filterfixpunkte programmiert werden, um Messbänder zu erzeugen, ohne dabei vom Umfang der vorliegenden Erfindung abzuweichen. Filterkoeffizienten zur Implementierung der Filterfixpunkte werden von dem Systemprozessor 42 als Reaktion auf eine Benutzereingabe empfangen, wobei eine bestimmte Datenrate und ein bestimmtes Messband ausgewählt werden. Vorzugsweise legt der Systemprozessor 42, der unter Softwaresteuerung betrieben wird, automatisch die Filterkoeffizienten auf der Basis von durch den Benutzer ausgewählten Betriebsparametern fest. Alternativ können die Filterfixpunkte durch die Bedienungsperson manuell festgelegt werden, um nicht standardgemäße Phasenmessbänder vorzusehen.
Bei einem alternativen Design eines digital programmierbaren Tiefpassfilters 78 handelt es sich um einen Kaskaden-Zweistufen-Dezimations-Digitalfilter (DDF) unter Verwendung von zwei digitalen Dezimationsfiltern Harris HSP 43168. Jeder DDF implementiert eine Länge 16D-1 eines symmetrischen Filters mit begrenztem Ansprechverhalten auf einen Impuls („FIR") mit einer effizienten Mehrphasenstruktur, wobei D das Dezimationsverhältnis bezeichnet. Daten und Filterkoeffizienten werden vorzugsweise mit einer Genauigkeit von mindestens 10 Bit dargestellt. FIR-Filter sind symmetrisch, wodurch ein lineares Phasenansprechverhalten gewährleistet wird.
Durch die Kaskadenanordnung der DDFs wird ein mehrstufiger Dezimationsfilter implementiert, der effizient mehrere programmierbare Filter vorsieht. Dies ist besonders erforderlich zum Filtern eines eingehenden Signals mit 2 Megabit pro Sekunde, wenn ein Vorteiler 70 ein Divisionsverhältnis von 10 aufweist. Eine allgemeine Regel für die Bestimmung der Länge eines FIR-Filters ist nachstehend durch die Gleichung 14 dargestellt.
Der Zähler der Gleichung 14 ist eine Funktion der Durchlassbereich- und Sperrband-Wellenspezifikationen, und der Nenner ist ein Verhältnis der Umwandlungsbandbreite zu der Abtastfrequenz. Eine mehrstufige Dezimation ist vorteilhaft, da jeder der DDFs auf ein Verhältnis von ΔF/F entspannen kann. Bei der zweistufigen Kaskadenimplementierung dezimiert der erste DDF das Signal stark, um die Abtastrate zu reduzieren, welche der zweite DDF verarbeitet, wodurch eine proportionale Reduzierung der Länge des zweiten DDF ermöglicht wird, wie dies durch eine Verringerung des Parameters F in Gleichung 14 angezeigt wird. Der erste DDF kann auch verhältnismäßig kurz vorgesehen werden, da ein sehr breiter Bereich ΔF zulässig ist.
Das mehrstufige Filtern ist auch beim Einsatz quantisierter Daten und Koeffizienten von Vorteil. Bei dem Harris HSP 43168 DDF begrenzt die 10-Bit-Datendarstellung Sperrbänder auf eine Dämpfung von etwa 65 dB. Durch die Auswahl von Filtermerkmalen, welche konkurrierende Signale zwei Mal dämpfen, in jedem DDF einmal, werden Dämpfungen von über 70 dB erreicht.
Die gefilterten Phasendifferenz-Signaldaten werden zu einem Messprozessor 82 zum Messen des Ausmaßes des Wanderverhaltens oder mindestens eines Ausmaßes an Rauschen gekoppelt. Der Messprozessor 82 ist vorzugsweise in der FPGA 52 implementiert. Der Messprozessor weist einen Akkumulator zum Speichern der Spitze-Spitze- und RMS-Werte der Phasendifferenz-Signaldaten im Zeitverlauf auf. Bei der vorliegenden Erfindung werden die minimalen und maximalen Spitze-Spitze-Werte der Phasendifferenz-Signaldaten über Zeitintervalle von 125 Millisekunden akkumuliert, was einer Wiederholungsrate von acht Hertz entspricht. Die minimalen und maximalen Spitze-Spitze-Werte über die Zeitintervalle von 125 Millisekunden werden über den Zeitraum des Tests verkettet und entsprechend skaliert, um die Schrittelementmessung für den Test zu erzeugen. Der Skalierungsfaktor ist eine Funktion der Schrittelementbereiche, die eine Funktion der Programmierung variabler Teiler in der Taktregenerierungseinheit/Vorteiler 70 vor dem Phasendetektor 48 sind. Ein variabler Division-durch-2-Teiler würde einen 4 UI-Bereich vorsehen, und ein Division-durch-512-Teiler würde einen 1024 UI-Bereich vorsehen, wobei jeder beliebige Bereich programmierbar ist. In dem bevorzugten Ausführungsbeispiel der Erfindung werden Datenraten wie etwa DS1, DS3, E1, E3 und dergleichen und SDH/SONET-Datenraten in 6 und 18 UI-Bereichen unterstützt. Die generalisierte Form zur Berechnung des Schrittelements (UI als englische Abkürzung von Unit Interval) bestimmt die Differenz zwischen den maximalen und minimalen Spitze-Spitze-Werten im Zeitverlauf des Tests, wobei das Ergebnis mit dem Schrittelementbereich multipliziert wird, und wobei das Ergebnis durch die Summe der maximalen minimalen und maximalen Werte mit Vorzeichen dividiert wird. Als ein Beispiel weisen 12-Bit-Spitze-Spitze-Werte mit Vorzeichen einen maximalen Spitzenwert von 2048 und einen minimalen Wert von –2048 auf, was zu einem summierten Wert von 4096 führt. Die maximalen und minimalen Spitzenwerte innerhalb des Zeitraums sind entsprechend +500 und –300. Der Schrittelementbereich (UI-Bereich) entspricht 10 UI. Die Differenz der Spitze-Spitze-Werte entspricht 800, multipliziert mit dem 10 UI-Bereich, dividiert durch 4096, was zu einem UI von 1,953 führt.
In dem RMS-Modus werden die Phasendifferenz-Signaldaten konstant akkumuliert und die RMS-Funktion wird über die Zeitintervalle von 125 Millisekunden ausgeführt. Die RMS-Daten für jedes Zeitintervall von 125 Millisekunden werden über den Zeitraum es Tests verkettet und entsprechend skaliert, um die RMS-Schrittelementmessung für den Test zu erzeugen. In dem Wandermodus werden die Phasendifferenz-Signaldaten über Zeitintervalle von 20 Millisekunden summiert, was einer Wiederholungsrate von fünfzig Hertz entspricht. Die summierten Phasendifferenz-Signaldaten für jedes Zeitintervall von 20 Millisekunden werden über ein Zeitmessintervall summiert und entsprechend skaliert, um Zeitintervallfehler zu erzeugen, wobei es sich dabei im Wesentlichen um den Fehler zwischen dem regenerierten Takt von dem Eingangssignal und dem Referenztakt handelt. Phasenwanderverhalten wird innerhalb eines Bereichs von etwa null Millisekunden bis ±10 Millisekunden gemessen, und Phasenrauschen wird innerhalb eines Bereichs von etwa null Schrittelementen (UI) bis etwa ±250 UI gemessen.
Alternativ kann die Verknüpfungseinrichtung 38 konstant akkumulieren und die RMS-Funktion an den Phasendifferenz-Signaldaten in dem RMS-Modus ausführen. Die RMS-Phasendifferenzdaten werden in Zeitintervallen von 125 Millisekunden aus der Verknüpfungseinrichtung geleitet. In ähnlicher Weise können die Phasendifferenz-Signaldaten in dem Wandermodus über Intervalle von 20 Millisekunden für Wanderdaten summiert und an die digital programmierbaren Tief- und Hochpassfilter 78 und 80 in der Messeinrichtung 40 geleitet werden.
Die berechneten und skalierten Rausch- und Wanderdaten werden an einen Anzeigeprozessor (nicht abgebildet) zum Formatieren und Anzeigen auf einer Anzeigevorrichtung ausgegeben, wie etwa einer Flüssigkristallanzeige, einer Kathodenstrahlröhrenvorrichtung oder dergleichen. Die Rausch- und Wanderdaten können auch in einer Speichervorrichtung wie etwa einem Festplatten- oder Floppy-Disk-Laufwerk gespeichert oder über eine entsprechende Datenübertragungsverbindung wie etwa eine RS-232-Leitung an eine externe Vorrichtung wie etwa einen Computer und dergleichen exportiert werden.
Ein alternatives Ausführungsbeispiel für die Messeinrichtung umfasst das Koppeln der akkumulierten Spitze-Spitze- und RMS-Daten von 125 Millisekunden und der akkumulierten Phasendifferenzdaten von 20 Millisekunden im Zeitverlauf an den DSP 44 zur Berechnung der Rauschschrittelemente und der Wanderzeiten. Der DSP 44 würde einen Akkumulator zum Speichern der eingehenden Daten und eine Zustandsmaschine zur Verkettung und Erzeugung der UI- und Zeitdaten aufweisen. Die UI-Rauschdaten und die Wanderzeitdaten würden zum Anzeigen mit dem Anzeigeprozessor gekoppelt.
Die bevorzugte Implementierung der Messeinrichtung umfasst die akkumulierten 125-Millisekunden-Spitze-Spitze- und RMS-DAten und die akkumulierten 20-Millisekunden-Phasendifferenzdaten im Zeitverlauf an den Systemprozessor 42 zur Berechnung der Rauschschrittelemente und der Wanderzeiten. Der programmgesteuert betriebene Systemprozessor 42 empfängt die eingehenden Daten zur Verkettung und Erzeugung der UI- und Zeitdaten. Die UI-Rauschdaten und die Wanderzeitdaten werden zum Anzeigen mit dem Anzeigeprozessor gekoppelt.
Die gefilterten Phasendifferenz-Signaldaten von den digital programmierbaren Tief- und Hochpassfiltern 78 und 80 verlaufen auch zu einem Digital-Analog-Umsetzer (DAU) 84 für eine analoge Regenerierung des Phasendifferenz-Fehlersignals. Der DAU 84 wandelt die digitale Eingabe mit einer Rate von 25,92 MHz um. Die analoge Regenerierung des Phasendifferenzsignals erfolgt durch einen analogen Tiefpassfilter (LPF) 86.
Wenn Sprache, Daten und Video über die Telekommunikationsnetze zusammenlaufen, sind weitere Messungen erforderlich, um die Standards der anderen Medien zu erfüllen. Zum Beispiel legen NTSC und PAL Übertragungsstandards fest, welche die Rate der Frequenzabweichung des Farbzwischenträgers spezifizieren, die innerhalb einer Bandbreite von null bis 0,5 Hertz gemessen wird. Der Farbzwischenträger innerhalb einer in ein digitales Transportsignal integrierten Videonutzinformation weist eine Frequenzabweichung auf, die im Wesentlichen der Frequenzabweichung des digitalen Transportsignals entspricht. Wie dies bereits vorstehend im Text beschrieben worden ist, imitiert der DSP 44 einen analogen aktiven Schleifenfilter zweiter Ordnung, indem die Schleifenfilterfunktion ausgeführt wird, um Frequenzaktualisierungswerte zu erzeugen, die zur Aktualisierung der Frequenzbestimmungsregister der DDS 64 verwendet werden. Die Frequenzbestimmungsabtastwerte an die DDS 64 können in dem DSP 44 mit der Bandbreite von 0 bis 0,5 Hertz differenziert und gefiltert werden, um Frequenzabweichungsmessungen zu erzeugen, welche der Frequenzabweichung des Farbzwischenträgers entsprechen. Die Ergebnisse können zur Anzeige mit dem Anzeigeprozessor gekoppelt oder mit einem Grenzfrequenzabweichungswert verglichen werden, um einen Alarm- bzw. Warnzustand zu erzeugen, wenn die Leitungsrate der Frequenzabweichung die Frequenzabweichungsstandards für Video überschreitet.
Der DSP 44 kann Tief- und Hochpassfilterfunktionen zum Vorfiltern der zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36 vor der Kopplung der Daten mit der Verknüpfungseinrichtung 38 implementieren. Dies wiederum verändert die Fixpunkte der digital programmierbaren Tief- und Hochpassfilter 78 und 80. Die Hochpassfilterfunktion in dem DSP 44 weist Fixpunkte im Bereich von etwa 0,1 Hertz bis etwa 20 Hertz auf. Die Fixpunkte des Hochpassfilters 80 werden so modifiziert, dass sie innerhalb eines Bereichs von etwa 100 Hertz bis 250 KHz programmierbar sind, wobei der Hochpassfilter aber auch umgangen werden kann. Die Tiefpassfilterfunktion in dem DSP 44 weist Fixpunkte innerhalb eines Bereichs von null Hertz bis etwa 10 Hertz auf. Die Fixpunkte des Tiefpassfilters 78 werden so modifiziert, dass sie innerhalb eines Bereichs von etwa 40 KHz bis 5 MHz programmierbar sind. Ferner kann der DSP 44 einen Akkumulator zum Summieren der zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten zur Erzeugung der Wanderdaten aufweisen.
Die Konstruktion und Implementierung geeigneter IIR-Filter weist Herausforderungen auf, die auf begrenzte Präzisionseffekte zurückgehen, im Besonderen bei einer Implementierung in einem Festpunkt-DSP, wie etwa dem DSP 44. Glücklicherweise kann der DSP 44 während Rechenoperationen 48-Bit-Koeffizienten verarbeiten.
Die Hochpass-IIR-Filter sind vorzugsweise Hochpassfilter zweiter Ordnung. Die zweite Ordnung minimiert Koeffizientenquantisierungsprobleme. Die Laplace-Übertragungsfunktion für die IIR-Filter ist nachstehend in Gleichung 15 dargestellt:
wobei Ω_n der Eigenfrequenz in Radian/Sekunde entspricht.
Durch den Einsatz der in Verbindung mit der Gleichung 7 beschriebenen bilinearen Transformation ist ein diskretes Äquivalent der Gleichung 15 nachstehend in Gleichung 16 dargestellt.
wobei die Werte für b_n so ausgewählt werden, dass die ordnungsgemäße Bandbreite von –3 dB erreicht wird.
Hiermit wird erneut darauf verwiesen, dass der Filter dem durch die Gleichung 12 dargestellten Integrator folgt, wobei ersichtlich ist, dass die beiden Operationen verknüpft werden können, da sich ein Pol und eine Null am Ursprung gegenseitig annulieren. Die Kaskadenanordnung der beiden Übertragungsfunktionen führt zu der durch die nachstehende Gleichung 17 dargestellten Funktion.
Eine rekursive Differenzgleichung, die der kaskadierten Übertragungsfunktion aus Gleichung 17 entspricht, ist nachstehend durch die Gleichung 18 dargestellt. yn = KoFs(xn – xn–1) – b1yn–1 – b2yn–2 (18)
Simulationen zeigen, dass die Ausgabegrößen y mit einer Genauigkeit von 48 Bit dargestellt werden sollten.
Zur Erzeugung der Wanderdaten erzeugt der DSP 44 Abtastwerte der Phasendifferenzdaten, die auf 10 Hz tiefpassgefiltert und auf eine Rate von 50 Hz dezimiert worden sind. Der Prozess verwendet als Eingabe die berechneten DDS-Frequenzaktualisierungen, die mit 101,25 KHz berechnet werden. Die Abtastwerte werden in einem Block von 2025 addiert, der eine teilweise Filterung der Daten ausführt und die Daten auf 50 Hz dezimiert. Die resultierenden Abtastwerte werden unter Verwendung eines FIR-Filters (mit begrenztem Ansprechverhalten auf einen Impuls) mit ganzzahligen Koeffizienten auf 10 Hz tiefpassgefiltert. Ein derartiger Filter weist eine Verstärkung auf, führt jedoch keine Rundungsfehler in das Ergebnis ein. Dies ist wichtig, da die Wanderdaten einen langfristigen Fehler aufweisen müssen, der deutlich niedriger ist als 1 Teil in 10¹¹. Danach wird eine korrigierte Frequenzreferenz von jedem der Abtastwerte subtrahiert, um etwaige Fehler aufgrund der begrenzten Anzahl von Bits in dem Frequenzregister der DDS 32 zu korrigieren. Die resultierenden Abtastwerte werden danach kontinuierlich summiert, um den Gesamtphasenfehler von der Grundabtastrate von 50 Hz darzustellen, wobei es sich dabei danach um die Wanderdaten handelt.
In Bezug auf die Abbildung aus 7 ist das bevorzugte Ausführungsbeispiel der Phasenmessvorrichtung 30 gemäß der vorliegenden Erfindung dargestellt. Elemente aus vorstehenden Zeichnungen weisen die gleiche Nummerierung auf. Das bevorzugte Ausführungsbeispiel umfasst eine Phasenregelschleife (PLL) 36, digital programmierbare Tief- und Hochpassfilter 78 und 80, eine Verknüpfungseinrichtung 38 in Form einer Summierschaltung, eine Messeinrichtung 82 in Form eines Messprozessors und einen Referenztakt in Form eines Systemtakts 68, der auf einen Referenzeingangstakt synchronisiert ist. Die PLL 36 weist einen digitalen Signalprozessor 44, eine digital geregelte Frequenzquelle 46 auf, die sich aus einem direkten digitalen Synthetisator 64, einem Taktoszillator 66 und einem Vorteiler 60 zusammensetzt, einen Phasendetektor 48 und einen Analog-Digital-Umsetzer 50.
Der Signaleingang 62 ist mit der Taktregenerierungs/Vorteilereinheit 70 gekoppelt, welche ein Taktsignal aus einem eingehenden elektrischen oder elektrooptischen Signal regeneriert, wie etwa einem Datensignal, und zwar auf eine Art und Weise, die das Rauschen an den eingehenden Datenübergängen bis mindestens einer Frequenz erhält, die der anwendbare Standard verlangt. Das regenerierte Taktsignal wird entsprechend für einen Phasenvergleich mit dem Signal von dem Vorteiler 60 durch den Phasendetektor 48 vorskaliert. Der Phasendetektor 48 erzeugt ein Phasendifferenzsignal, das proportional ist zu der Phasendifferenz zwischen dem Eingangssignal 62 und dem Signal von dem Vorteiler 60. Das durch den Phasendetektor 48 erzeugte Ausgangssignal wird durch einen analogen Tiefpassfilter (LPF) 72 mit 6 MHz gefiltert und mit dem ADU 50 gekoppelt. Der ADU 50 empfängt das Phasendifferenzsignal und erzeugt digitale Phasendifferenz-Signaldaten mit ersten Frequenzkomponenten oberhalb der Schleifenbandbreite der PLL 36. Die digitalisierte Ausgabe der ADU 50, bei der es sich um 10-Bit-Daten handelt, ist mit einem zweistufigen Kaskaden-Dezimations-Interpolator-Kammtiefpassfilter 74 (CIC-Filter) und dem digital programmierbaren Tiefpassfilter 78 gekoppelt. Die Digitalisierungsrate von 25,92 MHz der Daten in der PLL 36 wird durch den Filter 74 in die Abtastrate von 101,25 KHz des DSP 44 umgewandelt. Der DSP 44 empfängt die dezimierten Phasendifferenz-Signaldaten von dem Filter 74 und verarbeitet diese durch Imitation eines analogen, aktiven Schleifenfilters zweiter Ordnung, indem die proportionale integrale Schleifenfilterfunktion ausgeführt wird. Die Schleifenfilterfunktion weist einen Schleifenfixpunkt auf, der innerhalb eines Bereichs von etwa 500 Hertz bis etwa 1 KHz programmierbar ist. Vorzugsweise wird der Schleifenfilter für alle Datentransportpegel und Messbandbreiten in einem Bereich von etwa 500 Hertz eingestellt. Die Schleifenfilterbandbreie kann für Subbandmessungen in einem Bereich von etwa 1 KHz programmiert werden. Der DSP 44 verwendet gefilterte verarbeitete Daten zur Aktualisierung der Frequenzbestimmungsregister der DDS 64. Die DDS 64 ist auf den Systemtakt 68 von 25,92 MHz synchronisiert, und die Frequenz wird durch den DSP 44 auf eine Rate von 101,25 KHz aktualisiert. Der Taktoszillator 66 arbeitet innerhalb eines Frequenzbereichs von 400 bis 800 MHz, der auf die 100. Oberschwingung eines durch die DDS 64 erzeugten Signals von 4 MHz bis 8 MHz synchronisiert ist. Der Vorteiler 60 sieht ein programmierbares Frequenzvielfaches vor, so dass sich der Taktoszillator 66 zur Verwendung in Verbindung mit allen bevorzugten eingehenden Signalraten eignet. Zur Gewährleistung der Stabilität ist die Taktbandbreite des Taktoszillators 66 deutlich größer, vorzugsweise etwa 20 KHz, als die maximale Bandbreite der PLL 36.
Der DSP 44 führt eine Integrationsfunktion an den Frequenzregelungsdaten aus, um zweite Frequenzkomponenten der Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36 zu erzeugen. Der DSP 44 führt ferner eine Tiefpassfilterfunktion an den summierten Blöcken von DDS-Frequenzaktualisierungswerten aus, um die Wanderdaten zu erzeugen, und eine Hochpassfilterfunktion an den zweiten Frequenzkomponenten, die mit der Verknüpfungseinrichtung 38 gekoppelt sind. Die Tiefpassfilterfunktion in dem DSP 44 weist einen Fixpunkt auf, der innerhalb eines Bereichs von etwa 10 Hertz bis etwa 20 Hertz programmierbar ist. Die Hochpassfilterfunktion weist einen Fixpunkt auf, der innerhalb eines Bereichs von etwa 0,1 Hertz bis etwa 20 Hertz programmierbar ist. Bei der bevorzugten Implementierung ist die Hochpassfilterfunktion in Schritten von 1-2-5 programmierbar. Alternativ kann die Hochpassfilterfunktion kontinuierlich über den Bereich von 0,1 bis 20 Hertz programmierbar sein. Die integrierten und gefilterten Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36, bei denen es sich um 14-Bit-Daten handelt, sind über einen CIC-Interpolations-Tiefpassfilter 76 mit der Verknüpfungseinrichtung 38 gekoppelt, die als digitaler Summierknoten implementiert ist. Der Filter 76 interpoliert die Ausgabe von 101,25 KHz des DSP 44 bis zu der Systemtaktrate von 25,92 MHz.
Die digitalisierten 10-Bit-Phasendifferenz-Signaldaten von dem ADU 50 werden in einen Division-durch-2-Dezimations-Boxcar-Mittelwertbildungsfilter 100 in dem digital programmierbaren Tiefpassfilter 78 eingegeben. Der Boxcar-Filter 100 ist vorzugsweise in einer Xilinx 4006 Field-Programmable Gate-Array (FPGA) implementiert. Der Ausgang des Boxcar-Filters 100 ist mit einem Dezimations-Digitalfilter 102 gekoppelt, bei dem es sich vorzugsweise um einen Dezimations-Digitalfilter Harris HSP 43168 handelt. Der digital programmierbare Tiefpassfilter 78 weist einen Fixpunkt auf, der innerhalb eines Bereichs von etwa 40 KHz bis etwa 5 MHz programmierbar ist. Der Boxcar-Filter wird für einige Datenraten wie etwa DS1 und E1 eingesetzt, wo die Dezimation in dem FIR-Filter nicht ausreicht, um das Filtern auszuführen. In anderen Fällen wird der Boxcar-Filter umgangen. Der Tiefpassfilter 78 dezimiert die Phasendifferenz-Signaldaten bei niedrigeren Signaltransportraten wie etwa DS1, DS3 und dergleichen stark. Die Ausgabe des Tiefpassfilters wird somit durch einen CIC-Interpolations-Tiefpassfilter 104 geleitet, zur Interpolation der Phasendifferenz-Signaldaten zurück auf die Systemtaktrate von 25,92 MHz. Die tiefpassgefilterten und interpolierten Phasendifferenz-Signaldaten, welche die ersten Frequenzkomponenten der Phasendifferenz-Signaldaten oberhalb der Schleifenbandbreite der PLL 36 von dem Filter 104 darstellen, werden mit den gefilterten zweiten Frequenzkomponenten der Phasendifferenz-Signaldaten unterhalb der Schleifenbandbreite der PLL 36 von dem DSP 44 in der Summierschaltung 38 summiert. In dem Spitze-Spitze-Modus werden alle Datenpaare von dem DSP 44 und dem Tiefpassfilter 78 summiert und aus dem digital programmierbaren Hochpassfilter 80 geleitet. In dem RMS-Modus werden die Datenpaare kontinuierlich summiert und eine RMS-Funktion wird über ein Zeitintervall von 125 Millisekunden ausgeführt. Die RMS-Ergebnisse werden danach an den Hochpassfilter 80 geleitet. Alternativ können die Spitze-Spitze-Datenpaare summiert und die RMS-Funktion in dem Messprozessor 82 ausgeführt werden.
Der digital programmierbare Hochpassfilter implementiert eine Hochpassfilterfunktion mit einem Fixpunkt, der innerhalb eines Bereichs von etwa 100 Hertz bis etwa 250 KHz programmiert oder umgangen werden kann. Die Kombination der Tief- und Hochpassfilterfunktionen und der Schleifenfilterfunktion in dem DSP 44 und der Tief- und Hochpassfilterfunktionen der Tief- und Hochpassfilter 78 und 80 sehen die verschiedenen Messrauschbänder zum Messen des Phasendifferenzfehlers in dem Eingangssignal 62 vor. Subbandmessungen werden innerhalb eines Frequenzbereichs von etwa 0,1 Hertz (F_sb) bis etwa 1 KHz (F₃) ausgeführt, wie dies in der Abbildung aus 6 dargestellt ist. Vollbandmessungen werden über einen Bereich von etwa 0,1 Hertz (F_f) bis etwa 5 MHz (F₄) ausgeführt. Breitbandmessungen werden über einen Bereich von etwa 10 Hertz (F₁) bis etwa 5 MHz (F₄) ausgeführt. Hochbandmessungen werden über einen Bereich von etwa 700 Hertz (F₂) bis etwa 5 MHz (F₄) ausgeführt.
Die tief- und hochpassgefilterten digitalen Phasendifferenz-Signaldaten werden mit dem Messprozessor 82 gekoppelt, um die Rauschphase in einem der ausgewählten Messbänder zu messen. Der Messprozessor 82 ist vorzugsweise in der FPGA 52 implementiert. Der Messprozessor weist einen Akkumulator zum Speichern der Spitze-Spitze- und RMS-Werte der Phasendifferenz-Signaldaten im Zeitverlauf auf. In dem bevorzugten Ausführungsbeispiel werden die minimalen und maximalen Spitze-Spitze-Werte der Phasendifferenz-Signaldaten in Zeitintervallen von 125 Millisekunden akkumuliert, was einer Wiederholfrequenz von acht Hertz entspricht. Bei der RMS-Implementierung in dem Messprozessor werden die Phasendifferenz-Signaldatenpaare kontinuierlich summiert, und eine RMS-Funktion wird über ein Zeitintervall von 125 Millisekunden ausgeführt. Die minimalen und maximalen Spitze-Spitze-Werte und RMS-Werte über die Zeitintervalle von 125 Millisekunden werden mit dem Systemprozessor 42 (in 7 nicht abgebildet) gekoppelt, um eine Verkettung über das Zeitintervall des Tests vorzusehen, und sie werden entsprechend skaliert, um die Schrittelementmessung für den Test zu erzeugen.
Die gefilterten Phasendifferenz-Signaldaten von dem digital programmierbaren Hochpassfilter 80 werden auch mit einem Digital-Analog-Umsetzer (DAU) 84 zur analogen Regenerierung des Phasendifferenz-Fehlersignals gekoppelt. Der DAU 84 wandelt die digitale Eingabe mit einer Rate von 25,92 MHz um und koppelt dessen Ausgang mit einem Tiefpassfilter (LPF) 86 zur analogen Regenerierung des Phasendifferenzsignals.
Der DSP 44 weist ferner einen Akkumulator zum Summieren gefilterter Phasendifferenz-Daten unterhalb der Schleifenbandbreite der PLL 36 auf, um Wanderdaten zu erzeugen. Wandermessungen werden über ein Messband von etwa null Hertz bis etwa 10 Hertz durchgeführt. Die Tiefpassfilterfunktion in dem DSP 44 legt den Tiefpassfilterfixpunkt für das Wandermessband fest. Die Phasendifferenz-Signaldaten werden über Zeitintervalle von 20 Millisekunden summiert, wobei dies einer Wiederholfrequenz von fünfzig Hertz entspricht. Die summierten Phasendifferenz-Signaldaten für jedes Zeitintervall von 20 Millisekunden werden mit dem Systemprozessor 42 gekoppelt, wo die 20-Millisekunden-Zeitintervalldaten über ein Zeitmessintervall summiert und entsprechend skaliert werden, um Zeitintervallfehler zu erzeugen. Dieser Fehler entspricht im Wesentlichen dem Fehler zwischen dem regenerierten Takt von dem Eingangssignal und dem Referenztakt und wird in Zeiteinheiten gemessen. Die obige Implementierung der Phasenmessvorrichtung 30 ermöglicht das gleichzeitige Messen von Wander- und Rauschverhalten in einem Transportsignal.
Der DSP 44 führt ferner eine nicht synchronisierte Erkennungsdetektierung durch, indem die Schleifenfilterkoeffizienten auf eine Anordnung gewechselt werden, die einer breiteren Schleifenbandbreite entspricht, und wobei in Bezug auf die Synchronisierung der PLL 36 über einen vorbestimmten Zeitraum gewartet wird. Wenn PLL 36 nach dem vorbestimmten Zeitraum weiterhin nicht synchronisiert ist, reagiert der DSP 44 durch einen Wechsel der Schleifenfilterkoeffizienten auf eine andere Anordnung, die einer noch breiteren Schleifenbandbreite entspricht. Der Prozess wiederholt sich bis sich PLL 36 synchronisiert.
Der DSP 44 implementiert ferner eine Frequenzabweichungs-Messfunktion unter Verwendung der Frequenzaktualisierungswerte zur Aktualisierung der Frequenzbestimmungsregister der DDS 64. Die Frequenzaktualisierungswerte werden differenziert und über einen Bandbreitenbereich von etwa Null bis 0,5 Hertz gefiltert. Die Ergebnisse der Frequenzabweichungsmessung entsprechen der Frequenzabweichung eines Farbzwischenträgers in einem in das digitale Transportsignal integrierten Videosignal. Die Ergebnisse können zur Anzeige mit dem Anzeigeprozessor gekoppelt oder mit einem Grenzfrequenzabweichungswert verglichen werden, um einen Alarmzustand zu erzeugen, wenn die Frequenzabweichungsrate einer Leitung die Frequenzabweichungsstandards für Video überschreitet.
Der Fachmann erkennt, dass Teile der vorliegenden Erfindung abweichend von den vorstehend für ein bevorzugtes Ausführungsbeispiel beschriebenen Implementierungen implementiert werden können. Zum Beispiel verwendet die vorliegende Erfindung eine umfassendere Vielzahl von eingehenden Signalfrequenzen, elektrischen und elektrooptischen Signalarten, Messfrequenzen und Messbandbreiten als dies hierin für Telekommunikationsnetze beschrieben ist. Die vorliegende Erfindung eignet sich zum Beispiel zum Messen von Rauschen und Wanderverhalten in Datenspeicherlaufwerken, Kabelübertragungsnetzen für Video, Videorekordern und digital codierten Übertragungsmedien. Somit können die Taktfrequenzen, Filterfixpunkte, Digitalisierungsraten und verwandte Parameter geändert werden, um entsprechende Anpassungen vorzusehen. In ähnlicher Weise kann auf die Vorteiler und den Taktoszillator verzichtet werden, um eingehende Signale innerhalb begrenzter Frequenzbereiche zu messen. Und abhängig von der jeweiligen Messanwendung kann natürlich das durch die vorliegende Erfindung verwendete Filterverfahren in vorteilhaftester Weise mit analogen oder digitalen Einrichtungen implementiert werden.
Für den Fachmann auf dem Gebiet ist es offensichtlich, dass zahlreiche Abänderungen in Bezug auf die Einzelheiten des vorstehend beschriebenen Ausführungsbeispiels der vorliegenden Erfindung vorgenommen werden können, ohne dabei von den zugrunde liegenden Grundsätzen abzuweichen. Der Umfang der vorliegenden Erfindung ist somit durch die folgenden Ansprüche definiert.

Claims

Vorrichtung (30) zum Messen einer Phasendifferenz zwischen einem ersten Signal mit einer ersten Frequenz und einem zweiten Signal mit einer zweiten Frequenz, wobei die Vorrichtung folgendes umfasst: einen Referenztakt (34); eine Phasenregelschleife (36) mit einer Schleifenbandbreite, die folgendes aufweist: einen digitalen Signalprozessor (44); eine digital gesteuerte Frequenzquelle (46) zum Erzeugen des zweiten Signals mit der zweiten Frequenz als Reaktion auf den Referenztakt (34) und den digitalen Signalprozessor (44); einen Phasendetektor (48) für den Empfang der ersten und zweiten Signale und zum Erzeugen eines Phasendifferenzsignals, das proportional zu einer Phasendifferenz zwischen den ersten und zweiten Frequenzen ist, wobei das Phasendifferenzsignal erste Frequenzkomponenten aufweist, welche die Phasendifferenz oberhalb der Schleifenbandbreite des Phasenregelkreises (36) darstellen; und einen Analog-Digital-Umsetzer (50) zum Digitalisieren des Phasendifferenzsignals, so dass Phasendifferenzsignaldaten erzeugt werden, welche die ersten Frequenzkomponenten des Phasendifferenzsignals aufweisen, wobei die Phasendifferenzsignaldaten mit dem digitalen Signalprozessor (44) zur Verarbeitung der Phasendifferenzsignaldaten gekoppelt sind, um zweite Frequenzkomponenten zu erzeugen, welche die Phasendifferenz unterhalb der Schleifenbandbreite der Phasenregelschleife (36) darstellen, und zum Frequenzregelungsdaten an die digital gesteuerte Frequenzquelle (46) vorzusehen, so dass sich die ersten und zweiten Frequenzen in einem phasensynchronisierten Zustand befinden; eine Einrichtung zur Verknüpfung (38) der Phasendifferenzsignaldaten von dem Analog-Digital-Umsetzer (50) mit den verarbeiteten Phasendifferenzsignaldaten von dem digitalen Signalprozessor (44), welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals darstellen; und eine Einrichtung zum Messen (40) der Phasendifferenz zwischen den ersten und zweiten Signalen.
Vorrichtung nach Anspruch 1, wobei die digital gesteuerte Frequenzquelle (46) einen direkten digitalen Synthetisator (64), einen Taktoszillator (66) und einen Vorteiler (68) umfasst, die so zusammenwirken, dass die zweite Frequenz erzeugt wird, wenn die erste Frequenz deutlich größer ist als eine durch den direkten digitalen Synthetisator (64) erzeugte Frequenz.
Vorrichtung nach Anspruch 1, wobei der digitale Signalprozessor (44) so angeordnet ist, dass er mindestens eine Funktion einer Schleifenfilterfunktion, einer Integrationsfunktion, einer Tiefpassfilterfunktion, einer Hochpassfilterfunktion, einer Phasensynchronsierungsfehler-Erkennungsfunktion und einer Frequenzabweichungsfunktion ausführt.
Vorrichtung nach Anspruch 3, wobei die Frequenzabweichungsfunktion die Differenzierung der mit der digital gesteuerten Frequenzquelle (46) gekoppelten Frequenzregelungsdaten und ein Filtern innerhalb des Bereichs von 0 bis 0,5 Hertz umfasst.
Vorrichtung nach Anspruch 1, wobei die Verknüpfungseinrichtung (38) einen digital summierenden Knoten umfasst.
Vorrichtung nach Anspruch 5, wobei der digital summierende Knoten (38) einen Akkumulator zum Summieren der Phasendifferenzsignaldaten umfasst, welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals darstellen.
Vorrichtung nach Anspruch 6, wobei der digital summierende Knoten (38) so angeordnet ist, dass er eine RMS-Funktion über einen ausgesuchten Zeitraum an den Phasendifferenzsignaldaten ausführt, welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals darstellen.
Vorrichtung nach Anspruch 1, wobei die Messeinrichtung (40) folgendes umfasst: eine Einrichtung zur Implementierung ausgesuchter Frequenzbänder (78, 80) zum Messen der Phasendifferenz; und eine Einrichtung zum Messen der Spitze-Spitze- und RMS-Phasendifferenzdatenamplituden (82) für mindestens einen Wert des Ausmaß des Jitterverhaltens und der gefilterten Phasendifferenzwerte im Zeitverlauf der zweiten Frequenzkomponenten für ein Ausmaß der Abweichung.
Vorrichtung nach Anspruch 8, wobei Einrichtung zur Implementierung der Frequenzbänder (78, 80) seriell gekoppelte, digital programmierbare Tiefpass- (78) und Hochpass-Filter (80) zum Implementieren von Tief- und Hochpassfilterfunktionen umfasst, und wobei sie so gekoppelt sind, dass sie die verknüpften Phasendifferenzsignaldaten empfangen, welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals von der Verknüpfungseinrichtung (38) darstellen.
Vorrichtung nach Anspruch 8, wobei die Messeinrichtung (40) einen Prozessor (82) umfasst, der einen Akkumulator aufweist, um minimale und maximale Spitze-Spitze-Werte der gefilterten Phasendifferenzdatenamplituden über einen ersten Zeitraum zu speichern, und der so angeordnet ist, dass er eine RMS-Funktion an den Phasendifferenzdatenamplituden über den ersten Zeitraum zur Erzeugung von RMS-Werten ausführt, und um die gefilterten Phasendifferenzdatenamplituden der zweiten Frequenzkomponenten über einen zweiten Zeitraum von der Frequenzband-Implementierungseinrichtung (78, 80) zu summieren.
Vorrichtung nach Anspruch 10, wobei diese ferner eine Einrichtung zur Erzeugung (42, 44) einer Abweichungsmessungsausgabe als eine Funktion der Zeit und eine Jittermessungsausgabe als eine Funktion von Einheitenintervallen umfasst.
Vorrichtung nach Anspruch 11, wobei die Erzeugungseinrichtung den digitalen Signalprozessor (44) umfasst.
Vorrichtung nach Anspruch 11, wobei die Erzeugungseinrichtung einen Systemprozessor (42) umfasst.
Vorrichtung nach Anspruch 8, wobei die Messeinrichtung (40) den digitalen Signalprozessor (44) zur Ausführung einer Schleifenfilterfunktion und einer Integrationsfunktion an den Phasendifferenzsignaldaten und von Tief- und Hochpassfilterfunktionen an den verarbeiteten Phasendifferenzsignaldaten umfasst, und mit einem Akkumulator zum Summieren der gefilterten Phasendifferenzdatenamplituden der zweiten Frequenzkomponenten über einen ersten Zeitraum für das Ausmaß der Abweichung, und mit einem Prozessor (82) mit einem Akkumulator zum Speichern minimaler und maximaler Spitze-Spitze-Werte der gefilterten Phasendifferenzdatenamplituden über einen zweiten Zeitraum und zum Ausführen einer RMS-Funktion an den Phasendifferenzdatenamplituden über den zweiten Zeitraum, so dass RMS-Werte aus der Frequenzband-Implementierungseinrichtung für mindestens ein Ausmaß des Jitterverhaltens erzeugt werden.
Vorrichtung nach Anspruch 14, wobei die Schleifenfilterfunktion des digitalen Signalprozessors (44) einen Schleifenfixpunkt umfasst, der innerhalb eines Bereichs von etwa 500 Hertz bis etwa 1 Kilohertz programmierbar ist.
Vorrichtung ach Anspruch 14, wobei die Tiefpassfilterfunktion des digitalen Signalprozessors (44) einen Fixpunkt aufweist, der innerhalb eines Bereichs von etwa 10 Hertz bis etwa 20 Herz programmierbar ist.
Vorrichtung nach Anspruch 14, wobei die Hochpassfilterfunktion des digitalen Signalprozessors (44) einen Fixpunkt aufweist, der kontinuierlich innerhalb eines Bereichs von etwa 0,1 Hertz bis etwa 20 Herz programmierbar ist.
Vorrichtung nach Anspruch 14, wobei die Hochpassfilterfunktion des digitalen Signalprozessors (44) einen Fixpunkt aufweist, der selektiv innerhalb eines Bereichs von etwa 0,1 Hertz bis etwa 20 Hertz programmierbar ist.
Vorrichtung nach Anspruch 14, wobei die Vorrichtung ferner eine Einrichtung zur Erzeugung (42, 44) einer Abweichungsmessausgabe als eine Funktion der Zeit und einer Jittermessausgabe als eine Funktion von Einheitenintervallen umfasst.
Vorrichtung nach Anspruch 19, wobei die Erzeugungseinrichtung den digitalen Signalprozessor (44) umfasst.
Vorrichtung nach Anspruch 20, wobei die Erzeugungseinrichtung einen Systemprozessor (42) umfasst.
Vorrichtung nach Anspruch 8, wobei die Einrichtung zur Implementierung von Frequenzbändern (80, 100, 102) digital programmierbare Tiefpass- (100, 102) und Hochpassfilter (80) zur Implementierung von Tief- und Hochpassfilterfunktionen umfasst, wobei der Tiefpassfilter (100, 102) so gekoppelt ist, dass er die Phasendifferenzsignaldaten von dem Analog-Digital-Umsetzer (50) empfängt, welche die ersten Frequenzkomponenten des Phasendifferenzsignals darstellen, und wobei der Hochpassfilter (80) so gekoppelt ist, dass er die verknüpften Phasendifferenzsignaldaten empfängt, welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals von der Verknüpfungseinrichtung (38) darstellen.
Verfahren zum Messen einer Phasendifferenz zwischen einem ersten Signal mit einer ersten Frequenz und einem zweiten Signal mit einer zweiten Frequenz, wobei das Verfahren die folgenden Schritte umfasst: das Empfangen des ersten Signals; das Erzeugen des zweiten Signals mit der zweiten Frequenz mit einer digital gesteuerten Frequenzquelle (46), die Teil einer Phasenregelschleife (36) mit einer Schleifenbandbreite ist; das Erzeugen eines Phasendifferenzsignals mit einem Phasendetektor (48), wobei das Signal eine Phasendifferenz zwischen den ersten und zweiten Frequenzen anzeigt, wobei das Phasendifferenzsignal erste Frequenzkomponenten aufweist, welche die Phasendifferenz oberhalb der Schleifenbandbreite der Phasenregelschleie (36) darstellt; das Digitalisieren des Phasendifferenzsignals zur Erzeugung von Phasendifferenzsignaldaten mit den ersten Frequenzkomponenten des Phasendifferenzsignals; das digitale Verarbeiten der Phasendifferenzsignaldaten zur Erzeugung zweiter Frequenzkomponenten unterhalb der Schleifenbandbreite der Phasenregelschleife (36) und zum Vorsehen von Frequenzkorrekturdaten an die digital gesteuerte Frequenzquelle (46), so dass sich die ersten und zweiten Frequenzen in einem phasensynchronisierten Zustand befinden; das Verknüpfen der Phasendifferenzsignaldaten, welche die ersten Frequenzkomponenten oberhalb der Schleifenbandbreite darstellen, mit den verarbeiteten zweiten Frequenzkomponenten unterhalb der Schleifenbandbreite; und das Verarbeiten der verknüpften Phasendifferenzsignaldaten zum Messen der Phasendifferenz zwischen dem ersten Signal und dem zweiten Signal.
Verfahren nach Anspruch 23, wobei der Schritt des Erzeugens ferner das Erzeugen eines Teilers der zweiten Frequenz als Reaktion auf die Frequenzkorrekturdaten aufweist sowie das Erzeugen des zweiten Signals durch das Takten eines Oszillators (66) auf ein Vielfaches des Teilers der zweiten Frequenz.
Verfahren nach Anspruch 23, wobei der Schritt des digitalen Verarbeitens ferner mindestens einen der folgenden Vorgänge aufweist: Schleifenfiltern der Phasendifferenzsignaldaten, Integrieren der Phasendifferenzsignaldaten, Tiefpassfiltern der Phasendifferenzsignaldaten, Hochpassfiltern der Phasendifferenzsignaldaten, Erkennen eines nicht phasensynchronen Zustands in den Phasendifferenzsignaldaten und Bestimmen der Frequenzabweichung.
Verfahren nach Anspruch 25, wobei der Schritt der Bestimmung der Frequenzabweichung die Schritte der Differenzierung der Frequenzkorrekturdaten und des Filterns der differenzierten Daten über einen Bereich von etwa 0 Hertz bis etwa 0,5 Hertz aufweist.
Verfahren nach Anspruch 23, wobei der Verknüpfungsschritt ferner das Summieren der Phasendifferenzsignaldaten aufweist, welche die ersten und zweiten Frequenzkomponenten des Phasendifferenzsignals darstellen.
Verfahren nach Anspruch 23, wobei der Verarbeitungsschritt ferner folgendes aufweist: Implementieren ausgesuchter Frequenzbänder zum Messen der Phasendifferenz; und Messen der Spitze-Spitze- und RMS-Phasendifferenzdatenamplituden über einen ersten Zeitraum für mindestens ein Ausmaß des Jitterverhaltens oder gefilterte Phasendifferenzdatenamplituden der zweiten Frequenzkomponenten über einen zweiten Zeitraum für ein Ausmaß der Abweichung.
Verfahren nach Anspruch 28, wobei der Implementierungsschritt ferner das Implementieren von Tiefpass- und Hochpassfilterfunktionen unter Verwendung von Tiefpass- und Hochpassfiltern (78, 80) aufweist.
Verfahren nach Anspruch 28, wobei der Messschritt ferner das Speichern von minimalen und maximalen Spitze-Spitze-Werten der gefilterten Phasendifferenzdatenamplituden über den ersten Zeitraum aufweist sowie das Summieren und Ausführen einer RMS-Funktion an gefilterten Phasendifferenzdatenamplituden über einen ersten Zeitraum zur Erzeugung von RMS-Werten, und Summieren der gefilterten Phasendifferenzdatenamplituden der zweiten Frequenzkomponenten über den zweiten Zeitraum von der Frequenzbandimplementierungseinrichtung.
Verfahren nach Anspruch 30, wobei der Messschritt ferner das Erzeugen einer Abweichungsmessausgabe als eine Funktion der Zeit und einer Jittermessausgabe als eine Funktion von Einheitenintervallen aufweist.
Verfahren nach Anspruch 29, wobei das Verfahren ferner den Schritt des digitalen Filterns an vorbestimmten Tief- und Hochpassfilterfixpunkten der verknüpften Phasendifferenzsignaldaten aufweist, um das Ausmaß der Abweichung und zumindest ein Ausmaß des Jitterverhaltens des ersten Signals zu messen.
Verfahren nach Anspruch 23, wobei der Schritt des digitalen Filterns ferner mindestens einen der folgenden Vorgänge aufweist: Schleifenfiltern der Phasendifferenzsignaldaten, Integrieren der Phasendifferenzsignaldaten, Tiefpassfiltern der Phasendifferenzsignaldaten, Hochpassfiltern der Phasendifferenzsignaldaten, Detektieren eines nicht phasensynchronen Zustands in den Phasendifferenzsignaldaten und Summieren gefilterter Phasendifferenzdatenamplituden der zweiten Frequenzkomponenten über einen ersten Zeitraum für ein Ausmaß der Abweichung.
Verfahren nach Anspruch 33, wobei der Schritt des Schleifenfilterns ferner das digitale Festlegen eines Tiefpassfilterfixpunktes innerhalb eines Bereichs von etwa 500 Hertz bis etwa 1 Kilohertz aufweist.
Verfahren nach Anspruch 33, wobei der Schritt des Tief- und Hochpassfilterns ferner das Implementieren von Tief- und Hochpassfilterfunktionen aufweist.
Verfahren nach Anspruch 35, wobei der Schritt der Tief- und Hochpassfilterfunktion ferner das Messen eines Ausmaßes der Abweichung aufweist, die an dem ersten Signal innerhalb eines Abweichungsbandes vorhanden ist, mit einem Frequenzbereich von etwa 0 Hertz bis etwa 10 Hertz.
Verfahren nach Anspruch 33, wobei das Verfahren ferner den Schritt des Speicherns minimaler und maximaler Spitze-Spitze-Werte von Phasendifferenzdatenamplituden über einen zweiten Zeitraum aufweist sowie das Summieren und Ausführen einer RMS-Funktion und gefilterter Phasendifferenzdatenamplituden über den zweiten Zeitraum zur Erzeugung von RMS-Werten von der Frequenzbandimplementierungseinrichtung.
Verfahren nach Anspruch 37, wobei das Verfahren ferner den Schritt des Erzeugens einer Jittermessausgabe als eine Funktion von Einheitenintervallen aufweist.
Verfahren nach Anspruch 33, wobei das Verfahren ferner den schritt des digitalen Filterns der verknüpften Phasendifferenzsignaldaten an vorbestimmten Tiefpass- und Hochpassfixpunkten aufweist, um mindestens ein Ausmaß des Jitterverhaltens an dem ersten Signal zu messen.