DE69707579T2

DE69707579T2 - Stromabfühlschaltung

Info

Publication number: DE69707579T2
Application number: DE69707579T
Authority: DE
Inventors: Michael John Gay
Original assignee: Motorola Inc
Current assignee: NXP USA Inc
Priority date: 1996-07-10
Filing date: 1997-07-02
Publication date: 2002-06-27
Anticipated expiration: 2017-07-03
Also published as: US5900776A; EP0818878B1; EP0818878A1; DE69707579D1; GB2315176A; JP3626985B2; JPH1090312A; GB9614524D0

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich auf eine Strommessschaltung zur Bereitstellung eines Ausgangssignals, welches für ein Stromsignal durch ein FET-Ausgangsbauelement repräsentativ ist.

Hintergrund der Erfindung

Schaltungen, die hohe Ausgangsströme liefern, benötigen gewöhnlich eine Schaltungsanordnung, um den maximalen Pegel, der gezogen werden kann, zu begrenzen. Solch eine Schaltungsanordnung umfasst begrifflich eine negative Rückkopplungsschleife, welche die Ansteuerung an die Ausgangsstufe der Schaltung in Reaktion auf ein Signal reguliert, welches proportional zu dem Betrag ist, bei welchem eine Abbildung des Ausgangsstroms eine Referenz überschreitet. In der Vergangenheit war es schwierig, ein Abbildungssignal bereitzustellen, welches eine genaue Abbildung des Ausgangsstroms in Schaltungen ist, die Feldeffekttransistor (FET)-Ausgangsstufen nutzen.
Eine bekannte Technik benutzt die Spannung, die über einem Widerstand in dem Ausgangsstrompfad aufgebaut wird, als das Abbildungssignal. Jedoch besitzt solch eine Technik einen nicht zu behebenden Nachteil dahingehend, dass der Spannungsabfall über dem Widerstand von dem Ausgangsspannungsbereich der Schaltung abgezogen wird. Eine andere bekannte Schaltungsanordnung vermeidet dieses Problem durch Benutzung eines kleinen Messtransistors, der Steuerelektroden besitzt, die parallel zu denen des großen Ausgangsbauelements der Ausgangsstufe geschaltet sind, um dass Abbildungssignal zu liefern. Dies kann mit bipolaren Transistorausgangsbauelementen gut arbeiten. Bei Hochstrom-FET oder MOS-Ausgangsbauelementen in typischen Anwendungen verändert sich jedoch die Gate-Source-Spannung, die für das Ausgangsbauelement benötigt wird, um einen gegebenen Strom zu führen, wesentlich als Funktion der Drain-Source-Spannung. Das bedeutet, dass der Strom in dem kleinen Messtransistor, welcher dieselbe Gate- Source-Spannung empfängt aber nicht dieselbe Drain-Source- Spannung hat, dann nicht länger den Ausgangsstrom genau repräsentiert.
Man kann sich Schaltungsanordnungen zum Anregen der Drain- Source-Spannung des Messtransistors vorstellen, damit diese derjenigen des Ausgangsbauelements über einen relevanten Abschnitt des Ausgangsspannungsbereichs entspricht, jedoch ist eine solche Schaltungsanordnung komplex und teuer.
Es würde deshalb wünschenswert sein, eine verbesserte Strommessschaltung bereitzustellen, zur Lieferung eines Ausgangssignals, welches für ein Stromsignal durch ein FET-Ausgangsbauelement repräsentativ ist, für welche die o. g. Probleme und Nachteile gemildert sind.

Zusammenfassung der Erfindung

Gemäß der vorliegenden Erfindung, wie sie in Anspruch 1 definiert ist, wird eine Strommessschaltung bereitgestellt, zur Lieferung eines Ausgangssignals, welches für ein Stromsignal repräsentativ ist, dass durch ein FET-Ausgangsbauelement mit Gate-, Source- und Drain-Elektroden fliest, wobei die Strommessschaltung umfasst:
- einen ersten Transistor zur Lieferung eines Stromabbildungssignals, welches im Wesentlichen proportional zur dem Stromsignal ist, das durch das FET-Ausgangsbauelement fliest, bis ein Spannungssignal, dass zwischen den Drain- und Source-Elektroden des FET-Ausgangsbauelements aufgebaut wird, kleiner als eine vorbestimmte Spannung ist;
- ein zweiter Transistor, der an eine Steuerelektrode des ersten Transistors gekoppelt ist, und zur Kopplung an die Gate-Elektrode des FET-Ausgangsbauelements, wobei der erste und der zweite Transistor angepasst sind und dieselben Schwellwertspannungen haben wie die Schwellwertspannung des FET-Ausgangsbauelements, wobei der zweite Transistor eingeschaltet ist, wenn dass zwischen den Drain- und Source-Elektroden des FET-Ausgangsbauelements aufgebaute Spannungssignal kleiner als die vorbestimmte Spannung ist, um ein Stromkorrektursignal zu liefern; und
- eine Subtraktionsschaltungsanordnung, die an den ersten und den zweiten Transistor gekoppelt ist, zur Subtraktion des Stromkorrektursignals von dem Stromabbildungssignal, um ein korrigiertes Stromabbildungssignal bereitzustellen, welches im Wesentlichen proportional zu dem Stromsignal ist, das durch das FET-Ausgangsbauelement fliest, wobei das Ausgangssignal das Stromabbildungssignal oder das korrigierte Stromabbildungssignal umfasst, in Abhängigkeit von dem Spannungssignal, welches zwischen den Drain- und Source-Elektroden des FET-Ausgangsbauelements aufgebaut ist.
Vorzugsweise ist die vorbestimmte Spannung gleich der Differenz zwischen der Gate-Source-Spannung und dem Spannungsschwellwert des FET-Ausgangsbauelements.
In einer bevorzugten Ausführungsform umfasst die Subtraktionsschaltungsanordnung einen Stromspiegel.
Die vorliegende Erfindung stellt daher eine Schaltung bereit, die ein Signal erzeugt, welches das in einem FET-Ausgangsbauelement fliesende Stromsignal genau repräsentiert, unabhängig von der Drain-Source-Spannung des Bauelements, nur unter Verwendung einfacher, preiswerter Bauelemente.

Kurzbeschreibung der Zeichnungen

Eine Strommessschaltung gemäß der vorliegenden Erfindung wird nun im Wege eines Beispiels unter Bezugnahme auf die angefügten Zeichnungen beschrieben, in welchen:
Fig. 1 ein schematisches Schaltbild eines bekannten Gegentaktverstärkers ist;
Fig. 2 ein schematisches Schaltbild des bekannten Gegentaktverstärkers aus Fig. 1 mit einem Strombegrenzer ist;
Fig. 3 ein schematisches Schaltbild einer Strommessschaltung gemäß der vorliegenden Erfindung ist; und
Fig. 4 ein schematisches Schaltbild eines Gegentaktverstärkers mit einem Strombegrenzer und Strommessschaltungen gemäß der vorliegenden Erfindung ist.

Detaillierte Beschreibung der Zeichnungen

Zuerst unter Bezugnahme auf Fig. 1; ein bekannter Gegentaktverstärker 2 empfängt in vereinfachter Form ein Eingangssignal an einem Eingang 4 und liefert ein Ausgangssignal an einem Ausgang 6. Der Verstärker 2 umfasst komplementäre MOS- Ausgangstransistoren M3 und M4. Der aus Ausgangstransistor M3 ist ein NMOS-Bauelement und der Ausgangstransistor M4 ist ein PMOS-Bauelement. Der Ausgangstransistor M4 wird von Transistoren M5 und M6 angesteuert und der Ausgang 6 ist wie üblich an die Drain-Elektroden der Ausgangstransistoren M3 und M4 geschaltet. Der Verstärker 2 umfasst weiterhin eine Eingangsstufe 8, die ein Phasenteilerpaar von Transistoren M1, M2 mit Stromquellen M7, M8, eine Vorspannungssteuerschaltung M10- M16, M40 und Widerstände R1, R2 zur Steuerung des Ruhestroms, und ein Reihenspannungsrückkopplungsnetzwerk R3, R4 und C1 umfasst. Solch ein Verstärker 2 liefert den maximalen Ausgangsspannungshub, die Arbeitsweise eines solchen Gegentaktverstärkers 2 ist in der Technik gut bekannt.
Für Anwendungen, die es erfordern, dass der vom Ausgang 6 gezogene Ausgangsstrom auf einen Maximalwert begrenzt ist, benötigt der Verstärker 2 einen Strombegrenzer. Ein Beispiel des Verstärkers 2 mit einem einfachen Strombegrenzer ist in Fig. 2 gezeigt. Die Komponenten, die zu denen in Fig. 1 vergleichbar sind, sind durch dasselbe Bezugszeichen bezeichnet.
Abbildungstransistoren M17 und M18 liefern Abbildungssignale der Stromsignale in den Ausgangstransistoren M3 bzw. M4. Transistoren M19 und M20 liefern erste bzw. zweite Referenzstromsignale in Reaktion auf den Strom I-Lim, der vom Transistor M21 gezogen wird, wobei die ersten und zweiten Referenzstromsignale von den durch die Transistoren M17 bzw. M18 gelieferten Abbildungssignalen subtrahiert werden. Die Differenz zwischen dem ersten Referenzstromsignal und dem vom Abbildungstransistor M17 gelieferten Abbildungssignal wird durch die Transistoren M28, M29, M30 und M31 gespiegelt und zu der Gate-Elektrode des Phasenteilertransistors M2 zurückgeführt. Die Differenz zwischen dem zweiten Referenzstromsignal und dem vom Abbildungstransistor M18 gelieferten Abbildungssignal wird von den Transistoren M32, M33, M34 und M35 gespiegelt und zu der Gate-Elektrode des Phasenteilertransistors M2 zurückgeführt. Deshalb würde die negative Rückkopplung erhöht werden, um das Stromausgangssignal an dem Ausgang 6 zu begrenzen, sobald das Stromausgangssignal Werte überschreitet, die von den ersten und zweiten Referenzstromsignalen und dem Verhältnis der Übertragungsleitwerte des Ausgangstransistors M3 und des Abbildungstransistors M17 und den zugeordneten Stromspiegeln bzw. des Ausgangstransistors M4 und des Abbildungstransistors M18 und den zugeordneten Stromspiegeln bestimmt werden.
Wie in der Einleitung erläutert wurde, besteht ein Problem mit diesem Gegentaktverstärker und der in Fig. 2 gezeigten Strombegrenzeranordnung darin, dass die Gate-Source-Spannungen der Ausgangstransistoren M3 und M4 ansteigen, wenn ihre Drain-Source-Spannungen kleiner werden. Wenn die Drain- Source-Spannungen der Transistoren M3 und M4 kleiner werden, nämlich wenn VDS < (VGS - VT), wobei VDS die Drain-Source-Spannung ist, VGS die Gate-Source-Spannung ist und VT die Transistorschwellenspannung ist, folgen die Abbildungsströme, die von den Abbildungstransistoren M17 und M18 geliefert werden nicht dem Ausgangssignal am Ausgang 6, und werden größer als die Werte, die durch das Verhältnis der Übertragungsleitwerte bestimmt sind, wenn alle diese Transistoren in dem Sättigungsmodus arbeiten. Das bedeutet, dass der Strombegrenzer das Ausgangsstromsignal auf einem zu geringen Pegel begrenzen kann, als es erforderlich wäre, damit der Ausgangsspannungshub sich dem möglichen Maximum der Schaltung annähern kann.
Deshalb besteht ein Bedarf für eine Schaltung, die ein Signal liefert, welches das Stromsignal genau repräsentiert, das in einem FET-Ausgangsbauelement fliest, unabhängig von der Drain-Source-Spannung des Bauelements.
Nun Bezug nehmend auf Fig. 3; eine Strommessschaltung 100 gemäß einer bevorzugten Ausführungsform der Erfindung liefert ein Ausgangssignal Iout an einem Ausgang 110, das für ein Stromsignal Id durch ein FET-Ausgangsbauelement 101 repräsentativ ist, unabhängig von Veränderungen der Drain-Source- Spannung VDS des FET-Ausgangsbauelements 101. Die Strommessschaltung 100 umfasst einen ersten Transistor 102 und einen zweiten Transistor 104 und eine Subtraktionsschaltungsanordnung 106 mit einem Ausgang, der an den Ausgang 110 der Strommessschaltung 100 gekoppelt ist.
Der erste Transistor 102 hat eine Steuerelektrode, die an die Gate-Elektrode des FET-Ausgangsbauelements 101 gekoppelt ist, eine erste Stromelektrode, die an die Subtraktionsschaltungsanordnung 106 gekoppelt ist, und eine zweite Stromelektrode, die an eine Referenzspannungsversorgungsleitung 108 gekoppelt ist. Der zweite Transistor 104 hat eine Steuerelektrode, die an die Gate-Elektrode des FET-Ausgangsbauelements 101 und die Steuerelektrode des erste Transistors 102 gekoppelt ist. Eine erste Stromelektrode, die an die Subtraktionsschaltungsanordnung 106 gekoppelt ist, und eine zweite Stormelektrode, die an die Drain-Elektrode des FET-Ausgangsbauelements 101 gekoppelt ist. Die Source-Elektrode des FET-Ausgangsbaulelements 101 ist auch an die Referenzspannungsversorgungsleitung 108 gekoppelt. Der erste Transistor 102 und der zweite Transistor 104 sind abgestimmt und haben dieselbe Schwellwertspannung wie die Schwellwertspannung VT des FET-Ausgangsbauelements 101. Es wird verständlich sein, dass das FET-Ausgangsbauelement 101 und die benutzte Strommessschaltung 100 Teil einer Ausgangsstufe sein werden, deren Ausgang von der Drain- Elektrode des FET-Ausgangsbauelements 100 genommen wird.
Der erste Transistor 102 liefert ein Stromabbildungssignal Im an die Subtraktionsschaltungsanordnung 106. Das Stromabbildungssignal Im ist im Wesentlichen gleich dem Stromsignal, das durch das FET-Ausgangsbauelement 101 fliest, bis das Spannungssignal VDS, welches über den Drain- und Source- Elektroden des FET-Ausgangsbauelements 101 aufgebaut wird, kleiner als ein vorbestimmter Spannungspegel ist. Das Drain- Source-Spannungssignal VDS erreicht den vorbestimmten Spannungspegel, wenn die folgende Bedingung erfüllt ist:
VDS = (VGS - VT)
wobei VDS die Drain-Source-Spannung des FET-Ausgangsbauelements 101 ist
VGS die Gate-Source-Spannung des FET-Ausgangsbauelements 101 ist
VT die Transistorschwellwertspannung des FET-Ausgangsbauelements 101 ist.
Wenn die Drain-Source-Spannung VDS kleiner als der vorbestimmte Spannungspegel ist, arbeitet das FET-Ausgangsbauelement 101 in seinem Trioden- oder ungesättigten Bereich, wobei das Stromsignal Id in dem FET-Ausgangsbauelement 101 bei einer gegebenen VGS dazu tendiert, kleiner zu sein, als es wäre, wenn das Bauelement im gesättigten Bereich arbeitet, gemäß der folgenden Gleichung:
Id = β&sub1;&sub0;&sub1;(VGS(101) - VT(101) - 0,5VDS(101))VDS(101) (1)
wobei β&sub1;&sub0;&sub1; ein Skalenfaktor ist, der von den Charakteristiken des FET-Ausgangsbauelements 101 abhängt.
Wenn das FET-Ausgangsbauelement 101 in seinem Triodenbereich arbeitet, steigt das durch den ersten Transistor 102 fliesende Stromabbildungssignal Im an, so dass es nicht länger mit dem durch das FET-Ausgangsbauelement 101 fliesenden Stromsignal Id übereinstimmt. Sobald die Drain-Source- Spannung VDS kleiner als der vorbestimmte Spannungspegel ist, wird jedoch mit der Strommessschaltung 100 gemäß der vorliegenden Erfindung das Spannungssignal an der Steuerelektrode des zweiten Transistors 104 gleich der Schwellwertspannung VT des FET-Ausgangsbauelements 101, was den zweiten Transistor 104 aktiviert, so dass er eingeschaltet wird und ein Stromkorrektursignal Ic durch diesen fliest. Wenn die Drain-Source-Spannung VDS sinkt, wird der zweite Transistor 104 stärker eingeschaltet, was das Stromkorrektursignal Ic erhöht.
Wenn das Stromkorrektursignal Ic erzeugt ist, wird es zu der Subtraktionsschaltungsanordnung 106 geliefert, welche das Stromkorrektursignal Ic von dem Stromabbildungssignal Im subtrahiert und ein korrigiertes Stromabbildungssignal (Im - Ic) bereitstellt, welches im Wesentlichen proportional zu dem durch das FET-Ausgangsbauelement 101 fliesenden Stromsignal ist. Die Subtraktionsschaltungsanordnung 106 liefert das Stromabbildungssignal Im an den Ausgang 110, wenn nicht das Stromkorrektursignal Ic erzeugt ist, in welchem Fall die Subtraktionsschaltungsanordnung 106 das korrigierte Stromabbildungssignal (Im - Ic) an den Ausgang 110 liefert. Mit anderen Worten stellt die Subtraktionsschaltungsanordnung 106 in Abhängigkeit vom Spannungspegel des Drain-Source- Spannungssignals VDS an dem Ausgang 110 das Stromabbildungssignal Im oder das korrigierte Stromabbildungssignal (Im - Ic) bereit.
Es wird deshalb verständlich sein, dass das Stromabbildungssignal Im, welches vom ersten Transistor 102 bereitgestellt wird, nicht die richtige Beziehung zu dem durch das FET-Ausgangsbauelement 101 fliesenden Ausgangsstromsignal Ib zeigt, wenn die Drain-Source-Spannung VDS des FET-Ausgangsbauelements 101 kleiner wird. Jedoch kann der Fehler im Stromabbildungssignal Im durch Subtrahieren des Stromkorrektursignals Ic, welches vom dem zweiten Transistor 104 bereitgestellt wird, von dem Stromabbildungssignal Im kompensiert werden. Mit der nachfolgenden Analyse kann gezeigt werden, dass die vom Stromkorrektursignal Ic bereitgestellte Kompensation exakt ist.
Unter der Annahme, dass der erste Transistor 102 und der zweite Transistor 104 MOS-FETs sind und unter Benutzung der üblichen Näherungen für die MOS charakteristischen. Gleichungen, ist das Stromabbildungssignal Im in dem ersten Transistor 102 gegeben durch:
wobei VGS(102) die Gate-Source-Spannung des ersten Transistors 102 ist
VT(102) die Schwellwertspannung des ersten Transistor 102 ist.
Weiterhin ist das Stromkorrektursignal IC in dem abgestimmten zweiten Transistor 104 gegeben durch:
Unter Anwendung der Tatsache, dass der erste Transistor 102 und der zweite Transistor 104 abgestimmt sind und dass ihre Schwellwertspannungen weiterhin an die Schwellwertspannung VT des FET-Ausgangsbauelements 101 abgestimmt sind, und mit der Bemerkung, dass VGS(102) = VGS(101), ergibt sich aus den Gleichungen (2) und (3)
Im - Ic = β&sub1;&sub0;&sub2;VDS(101)[(VGS(101) - VT(101) - 0,5VGS(101))] (4)
Durch Vergleich der Gleichung (4) mit der Gleichung (1) wird klar, dass das korrigierte Stromabbildungssignal (Im - Ic) der korrekt skalierte Wert des Triodenbereich-Arbeitsstroms in dem FET-Ausgangsbauelement 101 ist. Vorzugsweise umfassen die Mittel zum Subtrahieren einen Stromspiegel.
Unter weiterer Bezugnahme auf Fig. 4 sind erste 200 und zweite 300 Strommessschaltungen gemäß der vorliegenden Erfindung in dem Gegentaktverstärker 2 von Fig. 2 für die Ausgangstransistoren M2 bzw. M4 gezeigt. Komponenten, die denen in Fig. 3 ähnlich sind, sind durch dieselben Bezugsziffern plus 100 für die erste Strommessschaltung 200 und plus 200 für die zweite Strommessschaltung 300 bezeichnet.
Der erste Transistor 202 der ersten Strommessschaltung 200 ist ein NMOS-Transistor mit einer Gate-Elektrode, die an die Gate-Elektrode des Ausgangstransistors M3 gekoppelt ist, eine Drain-Elektrode, die an die Subtraktionsschaltungsanordnung 206 gekoppelt ist, und einer Source-Elektrode, die an eine Referenzspannungsversorgungsleitung gekoppelt ist, welche vorzugsweise die Masseleitung GND ist. Die Subtraktionsschaltungsanordnung 206 umfasst in der bevorzugten Ausführungsform einen Stromspiegel, der durch die Transistoren M24 und M25 gebildet ist. Der zweite Transistor 204 ist ein NMOS-Transistor mit einer Gate-Elektrode, die an die Gate-Elektrode des Ausgangstransistors M3 und die Gate-Elektrode des ersten Transistors 202 gekoppelt ist, einer Drain-Elektrode, die an die Subtraktionsschaltungsanordnung 206 gekoppelt ist und einer Source-Elektrode, die an die Drain-Elektrode des Ausgangstransistors M3 gekoppelt ist. Der erste Transistor 202 und der zweite Transistor 204 sind abgestimmt und haben dieselbe Schwellwertspannung VT wie die Schwellwertspannung VT des Ausgangstransistors M3.
Der erste Transistor 302 der zweiten Strommessschaltung 300 ist eine PMOS Transistor mit einer Gate-Elektrode, die an die Gate-Elektrode des Ausgangstransistors M4 gekoppelt ist, einer Drain-Elektrode, die an die Subtraktionsschaltungsanordnung 306 gekoppelt ist, und einer Source-Elektrode, die an eine zweite Referenzspannungsversorgungsleitung VS gekoppelt ist. Die Subtraktionsschaltungsanordnung 306 umfasst in der bevorzugten Ausführungsform einen Stromspiegel, der durch die Transistoren M26 und M27 gebildet ist. Der zweite Transistor 304 ist ein PMOS-Transistor mit einer Gate-Elektrode, die an die Gate-Elektrode des Ausgangstransistors M4 und an die Gate-Elektrode des ersten Transistors 302 gekoppelt ist, einer Drain-Elektrode, die an die Subtraktionsschaltungsanordnung 306 gekoppelt ist, und einer Source-Elektrode, die an die Drain-Elektrode des Ausgangstransistors M4 gekoppelt ist. Der erste Transistor 302 und der zweite Transistor 304 sind abgestimmt und haben dieselbe Schwellwertspannung VT wie die Schwellwertspannung VT des Ausgangstransistors M4.
Wenn die Drain-Source-Spannungen der Ausgangstransistoren M3, M4 hoch sind, leiten die zweiten Transistoren 204 und 304 nicht, und die ersten Transistoren 202 und 302 liefern allein genaue Abbildungssignale des Stromsignals in den Ausgangstransistoren M3 und M4. Wenn die Drain-Source-Spannungen der Ausgangstransistoren M3 und M4 unter ihre Gate-Source-Spannungen die kleiner als ihre Schwellwertspannungen sind, fallen, dann tendieren die Stromsignale der Ausgangstransistoren M3 und M4 gemäß der o. g. Gleichung (1) zu fallen. Die Gesamtrückkopplung über das Netzwerk R3, R4, C1 wird die Gate-Source-Spannung der Ausgangstransistoren M3 und M3, und damit der ersten Transistoren 202 und 302, zum Ansteigen veranlassen, um den Verlust des Ausgangsstroms zu kompensieren. Die angestiegenen Gate-Source-Spannungen der ersten Transistoren 202, 302 werden die Stromabbildungssignale in den Transistoren 202 und 302 erhöhen, und diese Stromabbildungssignale zeigen dann nicht länger die korrekten Beziehungen zu diesen Signalen in den Ausgangstransistoren M3 und M4. Unter diesen Bedingungen werden jedoch die zweiten Transistoren 204 und 304 ebenfalls aktiviert und in den Leitungszustand eintreten, so dass Stromkorrektursignale durch diese fliesen. Die von den zweiten Transistoren 204, 304 gelieferten Stromkorrektursignale werden von den entsprechenden Stromabbildungssignalen, die von den ersten Transistoren 202 und 302 geliefert werden durch die Subtraktionsschaltungsanordnung 206 bzw. 306 subtrahiert, um den Fehler zu kompensieren.
Es wird Verständlich sein, dass die Strommessschaltung gemäß der vorliegenden Erfindung in anderen Typen von Ausgangsstufen mit einem FET-Ausgangsbauelement implementiert sein kann, welche es erfordern, dass das Stromsignal in dem FET-Ausgangsbauelement auf einen Maximalwert begrenzt wird.
Zusammenfassend liefert die vorliegende Erfindung eine Strommessschaltung, welche eine genaue Abbildung des Stroms in einem FET-Ausgangsbauelement bereitstellt, unabhängig von der Drain-Source-Spannung des FET-Ausgangsbauelements, ohne den Bedarf einer komplexen Schaltungsanordnung.

Claims

1. Strommessschaltung (100) zur Bereitstellung eines Ausgangssignals, dass für ein Stromsignal repräsentativ ist, welches durch ein FET-Ausgangsbauelement (101) mit Gate-, Source- und Drain-Elektroden fliest, wobei die Strommessschaltung umfasst:

- einen ersten Transistor (102) zur Bereitstellung eines Stromabbildungssignals (Im), welches im Wesentlichen proportional zur dem das FET-Ausgangsbauelement durchfliesenden Stromsignal (Id) ist, bis ein Spannungssignal, das zwischen den Drain-Source-Elektroden des FET- Ausgangsbauelements aufgebaut ist, kleiner als eine vorbestimmte Spannung ist;

- einen zweiten Transistor (104), der mit seiner Steuerelektrode an eine Steuerelektrode des ersten Transistors und an die Gate-Elektrode des FET-Ausgangsbauelements gekoppelt ist, und der eine Stromelektrode besitzt, die an die Drain-Elektrode des FET-Ausgangsbauelements geschaltet ist, wobei erste und zweite Transistoren angepasst sind und dieselben Schwellwertspannungen wie die Schwellwertspannung des FET-Ausgangsbauelements haben, wobei der zweite Transistor eingeschaltet ist, wenn das Spannungssignal, welches zwischen den Drain- und Source-Elektroden des FET-Ausgangsbauelements aufgebaut ist, kleiner als die vorbestimmte Spannung ist, um so ein Stromkorrektursignal (Ic) bereitzustellen; und

- eine Subtraktionsschaltungsanordnung (106), die an die ersten und zweiten Transistoren gekoppelt ist, zur Subtraktion des Stromkorrektursignals von dem Stromabbildungssignal, um ein korrigiertes Stromabbildungssignal zu liefern, welches im Wesentlichen proportional zu dem durch das FET-Ausgangsbauelement fliesenden Stromsignal ist, wobei das Ausgangssignal das Stromabbildungssignal oder das korrigierte Stromabbildungssignal umfasst, in Abhängigkeit von dem Spannungssignal, welches über den Drain- und Source-Elektroden des FET- Ausgangsbauelements aufgebaut ist.

2. Strommessschaltung nach Anspruch 1, wobei die vorbestimmte Spannung gleich der Differenz zwischen der Gate-Source- Spannung und der Schwellwertspannung des FET-Ausgangsbauelements ist.

3. Strommessschaltung nach Anspruch 1 oder 2, wobei die Subtraktionsschaltungsanordnung einen Stromspiegel (206, 306) umfasst.

4. Strommessschaltung nach Anspruch 1, 2 der 3, wobei der erste Transistor (102) eine erste Stromelektrode besitzt, die an die Subtraktionsschaltungsanordnung gekoppelt ist, eine zweite Stromelektrode, die an eine Referenzspannungsversorgungsleitung gekoppelt ist, und eine Steuerelektrode zur Kopplung an die Gate-Elektrode des FET-Ausgangsbauelements.

5. Strommessschaltung nach Anspruch 1, 2, 3 oder 4, wobei der zweite Transistor (104) eine erste Stromelektrode besitzt, die an die Subtraktionsschaltungsanordnung gekoppelt ist, und eine zweite Stromelektrode, zur Kopplung an die Drain- Elektrode des FET-Ausgangsbauelements.

6. Strommessschaltung nach den Ansprüchen 3, 4 und 5, wobei der Stromspiegel (206, 306) umfasst:

- einen ersten diodengekoppelten Transistor (M28) mit einer ersten Stromelektrode, die an die erste Stromelektrode des zweiten Transistors gekoppelt ist, einer zweiten Stromelektrode, die an eine zweite Referenzspannungsversorgungsleitung gekoppelt ist, und einer Steuerelektrode; und

- einen zweiten Transistor (M27, M29) mit einer ersten Stromelektrode, die an die erste Stromelektrode des ersten Transistors gekoppelt ist, einer zweiten Stromelektrode, die an die zweite Referenzspannungsversorgungsleitung gekoppelt ist, und einer Steuerelektrode, die an die Steuerelektrode des ersten diodengekoppelten Transistors gekoppelt ist.