DE69625810T2

DE69625810T2 - Generator für verzögerungsangepasste takt- und datensignale

Info

Publication number: DE69625810T2
Application number: DE69625810T
Authority: DE
Inventors: Tord Haulin
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1995-05-02
Filing date: 1996-04-15
Publication date: 2003-11-06
Anticipated expiration: 2016-04-16
Also published as: KR100433648B1; CA2219907A1; SE9501608D0; KR19990008193A; US6236693B1; SE9501608L; SE504369C2; WO1996035159A1; EP0826168A1; JPH11505080A; AU5519796A; DE69625810D1; EP0826168B1

Description

TECHNISCHES GEBIET

Die Erfindung betrifft eine Datenübertragung von einer Datenquelle zu einem Ziel für die Daten und insbesondere eine Datenübertragung, bei der die Datenquelle sowohl Datensignale als auch Taktsignale zum Ziel liefert, wobei das Taktsignal dazu verwendet wird, Datenempfangs-Flip-Flops am Ziel zu takten.

HINTERGRUND DER ERFINDUNG

Synchrone Systeme liefern Vorteile hinsichtlich Auslegung und Verwendung. Ein Takten des Systems mit einem globalen Takt erhöht die Robustheit und vereinfacht die Logikauslegung, indem eine Zeitvorgabe nur durch einen Faktor beschränkt ist. Geringere Beschränkungsverzögerungsprobleme werden durch das Taktsystem berücksichtigt. Mit einer Erhöhung von Systemtaktgeschwindigkeiten wurden Probleme bei Taktpufferverzögerungen darin erzeugt, dass Taktsignale nicht überall im System gleichzeitig geschaltet werden. Dieses kann in verschiedenen Ausmaßen in drei Arten von Verbesserungen behoben werden:
1) Bei mittelhohen Taktfrequenzen überwiegen die Verzögerungen in Zusammenhang mit einem Taktpuffern auf dem Chip. Dies bedeutet, dass Taktsignale, die Flip- Flops und/oder ändere Taktelemente auf den Schaltungen takten, wesentlich dem globalen Bezugstakt hinterherlaufen. Durch die Verwendung eines PLL= basierten, auf dem Chip befindlichen Taktpuffersystems können die Verzögerungen in Zusammenhang mit einem Taktpuffern und einer Taktverteilung auf dem Chip eliminiert werden.
2) Wenn Datensignale mit noch höherer Geschwindigkeit allgemein über einige Entfernung gesendet werden, und insbesondere von einer Schaltung zu einer anderen, können Signalverzögerungen die Verwendung von einem globalen synchronen Takt unmöglich machen. Die finite Signalausbreitungsgeschwindigkeit in elektrischen oder optischen Verteilungen macht das Konzept einer Gleichzeiträumigkeit oder einer Gleichzeitigkeit bedeutungslos. Oft wird diese Beschränkung durch die Verwendung einer Synchronisationsschaltung behoben, die adaptiv die Phasenbeziehung zwischen Takt und Datensignal am Ziel einstellt, im Phasenraum des Empfängers. Eine Synchronisationsschaltung erhöht Systemkosten und einen Energieverbrauch.
3) Für übe recht kurze Distanzen in gesteuerten Signalübertragungsumgebungen gesendete Hochfrequenzsignale ist eine einfachere Lösung möglich. Das Problem eines Strobens (Schaltens) oder Taktens des Datensignals zum geeigneten Zeitpunkt kann behoben werden, indem sowohl Daten als auch ein Taktsignal von der Datenquelle zum Ziel über eine genau verzögernde Anpassungsverdrahtung gesendet wird. Dieses Taktsignal wird im Empfänger zum Stroben von Daten nur zu Zeitpunkten verwendet, an denen die Daten gültige Logikpegel aufweisen.
Eine typische Anwendung im Stand der Technik zur Verwendung von einem Takt- und Datentransfer ist in Fig. 1 gezeigt, was eine vollständig differenzielle Signalimplementierung darstellt.
Moderne integrierte Schaltungstechnologie erlaubt es, dass immer höhere Taktfrequenzen für Datenübertragungen verwendet werden. Dieses legt immer höhere Anforderungen an ein Anpassen aller Verzögerungen in den Signalpfaden für Takt und Daten an. Die unterschiedliche Natur von Takt- und Datensignalen stellt eine Schwierigkeit beim Erzeugen von Takt- und Datensignalen mit einer perfekten Anpassung von Pulsflankenpositionen dar. Die Flankenpositionen von Datensignalen werden von einem Taktsignal über ein Flip-Flop gesteuert. Ein Taktsignal mit einer angepassten Flankenpositionierung zu erzeugen, ist schwierig. Wann immer dies möglich ist, werden identische Schaltungselemente für ein Erzielen von angepassten Verzögerungen verwendet. Um weiter das Taktsignal vom Ausgang eines Flip-Flops zu erzeugen, würde eine Taktsignalquelle mit doppelter Frequenz erfordern, da die Ausgabe eines Flip-Flops sich nur in Reaktion auf eine der Flanken des Signals ändern kann, das mit dem Flip-Flop-Takteingang verbunden ist. In Hochgeschwindigkeitsanwendungen wurden Taktfrequenzen jedoch bereits an die Grenzen der Prozesstechnologie bewegt. In einer Implementierung in Übereinstimmung mit Fig. 1 könnte diese Geschwindigkeit nicht erreicht werden, da das empfangende Flip-Flop FR nicht nahe der Optimalpunkte im Datenmuster getaktet sein wird.
In Fig. 2 ist die Signalzeitvorgabe für einen bestimmten Satz von Betriebsbedingungen A gezeigt. Hier erscheint es als sicher, die ansteigende Flanke des Taktes C5 zum Takten des Datensignals D5 in das Flip-Flop FR zu verwenden, wohingegen die negative Flanke von C5 nicht stabile Ergebnisse liefern würde, wenn eine Einrichtezeit tsu in Betracht gezogen wird. Diese Feststellung beruht jedoch nur auf einer einzelnen Betrachtung.
In der Verarbeitung von Fig. 3 wird angenommen, dass sich eine Spannung und/oder Temperatur so geändert hat, dass die Torverzögerung und somit tsu in den Schaltungen verdoppelt sind. Nunmehr ist es klar, dass die negative Flanke vom Takt C5 vorzuziehen wäre, anstatt der positiven Flanke, für ein Takten von Daten D5 an dem Empfangs-Flip-Flop FR, wie dies der Fall in Fig. 2 war. Somit ist es wichtig, die Veränderungen von Torverzögerungen aufgrund veränderlicher Betriebsbedingungen zu berücksichtigen, um eine maximale Betriebsfrequenz zu erzielen.
Um einen zuverlässigen Betrieb bei Hochgeschwindigkeitssignalisierung unter veränderlichen Betriebsbedingungen zu erlangen, muss die Veränderung des Tastpunktes relativ zum empfangenen Datensignal minimiert werden. Da die Übertragungs- und Empfangsschaltungen unter unterschiedlichen Bedingungen hinsichtlich einer Verarbeitung, Spannung und Temperatur zusammenarbeiten können, kann ein Tracking (Nachverfolgen) nur erzielt werden, wenn Transmitterverzögerungen in der Transmitterschaltung kompensiert werden, und Empfängerverzögerungen in der Empfängerschaltung kompensiert werden. Die einzige Verzögerungsdifferenz auf dem Transmittertakt und den Datenausgängen, die sich nicht mit den Betriebsbedingungen verändert, ist Null.
Die Schaltung von Fig. 1 weist eine Verzögerungsdifferenz auf dem Takt- und den Datenausgängen auf, die gleich der Verzögerung des Taktes C1 zum Q-Ausgang des FT Flip-Flops ist. Für eine Verzögerungskompensation muss das Taktsignal (die Taktsignale um die gleiche Größe verzögert werden. Eine sorgsam ausgelegte Replikation der Elemente, die die Q- Verzögerung des Taktes innerhalb des Flip-Flops FT bewirken, kann dieses erzielen, falls neben dem Flip-Flop in der gleichen Schaltung ausgebildet, so dass die Betriebsbedingungen die Gleichen sind. Es macht es jedoch die inhärente Eigenschaft eines Flip-Flops schwierig, ein genaues Anpassen zu erzielen, ohne daneben die Taktsignalfrequenz um zwei zu teilen.
In mehreren Schriften im Stand der Technik, die eine Synchronisation behandeln, wurde eine globale Taktsignalfrequenz soweit erhöht, dass das Konzept auf einer Gleichzeitigkeit nicht länger Bedeutung hat. Die Taktsignale an den unterschiedlichen Zielen sind isochron (richtige Frequenz, jedoch beliebige Phase), jedoch nicht synchron. Mehrere Schriften, beispielsweise die EP-B1-0 356 042, DE-A1- 4 132 325, US-A-5 022 056, US-A-5 115 455 und US-A-5 359 630, beschreiben unterschiedliche Arten eines Handhabens dieser Ungenauigkeit bei der Phase. Alle diese verwenden Multiplexer, jedoch nicht für eine Zeitregeneration. Die Auswahleingänge werden dazu verwendet, einen der Dateneingänge zum Multiplexer auszuwählen, so dass diese Eingänge eine Zeitvorgabe von Übergängen an dem Ausgangssteuern.
Insbesondere die letzten zwei Schriften können als mit der vorliegenden Erfindung eng verwandet betrachtet werden, jedoch wird trotz der Tatsache, dass ein Taktsignal von dem gleichen Ort wie das Datensignal gesendet wird, kein Versuch unternommen, diese Verzögerungen anzupassen. Statt dessen wird eine komplizierte Synchronisationsfunktion an der Empfangsseite verwendet.

ZUSAMMENFASSUNG DER ERFINDUNG

In Übereinstimmung mit einer ersten Aufgabe der vorliegenden Erfindung verwendet ein verzögerungsangepasster Takt- und Datengenerator ein Zeitregenerationselement, wobei die Funktionalität eines Zwei-Eingangsmultiplexers, angeschlossen und betrieben, so dass der Pegel an dem Ausgang (den Ausgängen) von Pegelsteuereingängen gesteuert wird, und die Zeitvorgabe von Übergängen an dem Ausgang (den Ausgängen) von Zeitvorgabesteuereingängen gesteuert wird, und die Pegelsteuereingänge an dem Zeitregenerationselement dem Dateneingang (den Dateneingängen) an dem äquivalenten Multiplexer entsprechen.
Weitere Ziele gemäß der vorliegenden Erfindung sind durch die unabhängigen Ansprüche ausgeführt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung wird auf dem Wege bevorzugter Ausführungsbeispiele beschrieben, die mit Bezug auf die begleitenden Zeichnungen zu betrachten sind, wobei entsprechende Bezugszeichen insgesamt verwendet werden, um ähnliche Teile zu zeigen.
Fig. 1 zeigt eine Takt- und Datenübertragung ohne Verzögerungskompensation;
Fig. 2 zeigt einen Fall von Betriebsbedingungen A für die Schaltung von Fig. 1;
Fig. 3 zeigt einen Fall von Betriebsbedingungen B für die Schaltung nach Fig. 1;
Fig. 4a und 4b zeigen Einzelend-Zeitregenerationsschaltungs- Implementierungsbeispiele;
Fig. 5 zeigt einen verzögerungsangepassten Takt- und Datengenerator;
Fig. 6 zeigt die verzögerungsangepasste Generatorzeitvorgabe gemäß Fig. 5 für INV = 1, NONI = 0;
Fig. 7a und Fb zeigen eine Zeitregenerationsschaltung mit Pulsbreitenverzerrung;
Fig. 8 zeigt die verzögerungsangepasste Generatorzeitvorgabe gemäß Fig. 5 für INV = 0, NONI = 1;
Fig. 9 zeigt die Takttorsteuerungen INV und NONI für einen positiven Takt;
Fig. 10 zeigt die Takttorsteuerungen INV und NONI für einen negativen Takt;
Fig. 11 zeigt eine Taktsynthese;
Fig. 12 zeigt eine grundlegende Möglichkeit für eine Empfangs-Flip-Flop-Einrichtungszeitkompensation gemäß der vorliegenden Erfindung;
Fig. 13a zeigt eine NAND Torimplementierung eines Master- Slave Flip-Flops;
Fig. 13b zeigt ein Beispiel eines Einrichtezeit- Kombinationsnetzwerks für das NAND Gatter-Flip-Flop von Fig. 13a;
Fig. 14a zeigt eine Übertragungsgatterimplementierung eines Master-Slave Flip-Flop;
Fig. 14b zeigt ein Beispiel eines Einrichtezeit- Kompensationsnetzwerks für das Übertragungsgatter- Flip-Flop von Fig. 14a; und
Fig. 15 zeigt ein detailliertes Beispiel einer Implementierung des Zeitregenerationselements mit differenzieller Logik.

BESCHREIBUNG EINES VERANSCHAULICHENDEN AUSFÜHRUNGSBEISPIELS

In Übereinstimmung mit der vorliegenden Erfindung wird die erwünschte Verzögerungsanpassung erzielt, indem sowohl der Takt als auch Daten durch die Zeitregenerationsschaltung geführt werden, die sowohl Takt- als auch Datensignale handhaben kann. Diese Schaltung wird so betrieben, dass ein Satz von Eingängen den logischen Pegel auf dem Ausgang steuert, und ein anderer Satz von Eingängen die Zeitvorgabeübergänge des Ausgangssignals steuert.
Solch eine Schaltung kann auf mehrere Arten implementiert werden, mit logischen Gattern, einer Durchführungs- Transistorlogik, etc.. Die Implementierungen haben mehrere Dinge gemeinsam. Das wichtigste ist, dass sie, in anderer Art und Weise betrieben, alle als Multiplexer dienen können. Ein Multiplexer kann als der verzögerungsangepasste Generator verwendet werden. Mehrere Arten von Multiplexern, jedoch nicht alle, können für ein Erzielen einer maximalen Leistungseigenschaft bei dieser Zeitregenerationsfunktion, die in den Fig. 4a, 4b und 15 beispielhaft dargestellt ist, verwendet werden.
In Fig. 5 ist ein verzögerungsangepasster Takt- und Datensignalgenerator gezeigt, der zwei Zeitregenerationselemente RTE-D und RTE-C verwendet. Die zu übertragenden Daten sind im Flip-Flop FT gespeichert. Das Flip-Flop FT muss nicht Teil des Generators sein. Es ist als ein Beispiel einer Einrichtung gezeigt, um eine richtige Zeitvorgabe für das Signal am Eingang IN0 des Zeitregenerationselements RTE-D sicherzustellen. Das Halteglied LT wird dazu verwendet, einen Dateneingang an IN1 bei RTE-D so zu verzögern, dass ein stabiler Pegel auf IN1 von RTE-D für die volle Dauer der Zeit bereitgestellt wird, während der der Ausgangspegel D2 von IN1 an RTE-D gesteuert wird. Wie in Fig. 6 gezeigt, erzeugt dies eine Replik der D1 Daten an dem D2 Ausgang von RTE-D. Die D2 Signalflankenplatzierung wird von dem C1 Taktsignal gesteuert. Die Zeitvorgabebeziehung ist gleich der Verzögerung von den CLK Eingängen an D2 am Zeitregenerationselement.
Der verzögerungsangepasste Taktausgang wird von einem Zeitregenerationselement RTE-C erzeugt, identisch mit RTE-D. Die Steuersignale INV und NONI haben stabile Pegel während der gesamten Zeitperiode, während der der Ausgangspegel C2 jeweilig von diesen Eingängen gesteuert wird. In Fig. 6 ist das C2 Verhalten für eine konstante logische Eins auf INV und eine konstante logische Null auf NONI gezeigt. Dieses erzeugt eine Anstiegsflanke an C2, die gleichzeitig ist mit Datenübergängen auf D2. Beide weisen die gleiche Verzögerung bezüglich der fallenden Flanke C1 auf. In Anwendungen, in denen die INV und NONI Signale geregelt werden, kann eine ähnliche Anordnung zu der der Datenerzeugung verwendet werden, um eine passende Zeitvorgabe für die INV und NONI Signale bereitzustellen. Das INV Signal kann mit einem durch das C1 Signal getakteten Flip-Flop erzeugt werden. Das NONI Signal kann mit einem Halteglied mit Antiphasentaktung erzeugt werden. TD und TC repräsentieren Treiber für Signale außerhalb des Chips.
Wenn ein für eine Zeitregeneration verwendeter Multiplexer unterschiedliche Verlaufsverzögerungen aufweist von dem Takt/Auswahleingang zu dem Ausgang für ansteigende und abfallende Flanken des Takt/Auswahlsignals, müssen die zwei Zeitregenerationsblöcke mit dem Taktsignal (den Taktsignalen) auf die gleiche Weise verbunden sein, um eine richtige Anpassung zu erzielen. Dieses ist in Fig. 5 demonstriert, was ein vollständig differenzielles Äquivalent zu den Prinzipien von Fig. 4a und Fig. 4b zeigt. Mit solch einem Multiplexer wird sich jedoch eine Pulsbreitenverzerrung in den Taktsignalen ergeben. Dies wird eine unnötige Beschränkung bei einer Erzielung einer maximalen Betriebsfrequenz darstellen. Eine Zeitregenerationsschaltung mit Pulsbreitenverzerrung ist in den Fig. 7a und 7b demonstriert.
Signale INV und NONI in Fig. 5 können dazu verwendet werden, den Taktausgang zu steuern oder zu "gaten" (zu Torsteuern) während die angepasste Flankenpositionierung aufrecht erhalten wird. Wenn sowohl INV als auch NONI auf niedrig gelegt werden, wird dieses den Takt auf niedrig anhalten. Wenn beide auf hoch gesetzt werden, wird dies den Takt auf hoch anhalten. Ein Setzen von INV = 1 und NONI = 0 ergibt das in Fig. 6 gezeigte Zeitvorgabediagramm, das mit Bezug auf C1 einen invertierten Takt C3 darstellt. Wie in Fig. 8 gezeigt, wird die Einstellung INV = 0 und NONI0 = 1 einen nicht invertierten Takt C3 erzeugen, mit Bezug auf den in Fig. 6 gezeigten.
Um das Taktsignal zu schalten, würde normalerweise eine extra Gatterstufe eingefügt werden, die zusätzliche Verzögerungen bewirken soll. Ein wichtiges Merkmal des verzögerungsangepassten Taktgenerators gemäß dieser Erfindung ist es, dass das Taktsignal geschaltet oder angehalten werden kann, ohne die sorgsame Verzögerungsanpassung zu beeinträchtigen. Dieses ist in den Fig. 9 und 10 veranschaulicht.
Somit ergibt ein Einstellen beider Signale INV und NONI einen niedrigen Ausgang am Ausgang C2, und ein Einstellen von INV auf hoch ergebt einen geschalteten invertierten Ausgang C2, wie dies in Fig. 9 demonstriert ist. Auf der anderen Seite wird ein Einstellen beider Signale INV und NONI auf hoch einen konstant hohen Ausgang an S2 erzeugen, während ein Einstellen des Signals NONI auf niedrig einen geschalteten invertierten Ausgang an C2 erzeugen wird, wie dies in Fig. 10 demonstriert ist.
Durch ein geeignetes Führen der Steuersignale INV und NONI in Übereinstimmung mit der vorliegenden Erfindung, kann ein synthetisierter Takt erzeugt werden, wie es in Fig. 11 kurz dargestellt ist. Zuerst wird ein positiver Impuls von C1 zu C2 geführt, dann wird nach einem vollen Zyklus ein weiterer positiver Impuls an C2 erlangt, durch Invertieren des Signals C1, und nach einer weiteren halben Periode wird der Ausgang C2 auf einen konstant hohen Pegel eingestellt. Somit kann der synthetisierte Takt eine beliebige Signalform aufweisen, mit der wichtigen Beschränkung, dass Taktausgangsübergänge nur zu Zeitpunkten auftreten, die durch den Takteingang (die Eingänge) gesteuert sind.
Die kritische Bedingung für ein Erzielen einer maximalen Datengeschwindigkeit auf der Empfangsseite ist es, sicherzustellen, dass Daten in einem Flip-Flop zuverlässig in einem weiten Bereich von Betriebsbedingungen und Schaltungsverarbeitungsparametern gespeichert werden können. Dieses beinhaltet etwas, was oft als Einrichtezeitkompensation bezeichnet wird. Dies ist in Fig. 12 veranschaulicht, und ist mit dem Stand der Technik nach Fig. 1 zu vergleichen.
D-Typ Flip-Flops verwenden ein Taktsignal, um einen durch das an den Eingang D angeschlossene Signal bestimmten logischen Pegel zu speichern. Genauer gesagt, ist der gespeicherte Pegel der, der dem Eingang D während eines Strobusfensters präsentiert wird, definiert durch die aktive Flanke des Taktsignals. Das Strobusfenster ist durch zwei Zahlen charakterisiert, die Einrichtezeit und die Haltezeit, was den Zeitversatz zwischen der aktiven Taktflanke und dem Strobusfenster definiert. Die Einrichtezeit definiert den Beginn des Strobusfensters, die Haltezeit definiert das Ende des Strobusfensters. Die in dem Flip-Flop gespeicherten Daten werden nur durch das an dem Eingang D während des Strobusintervall präsentierte Signal beeinflusst.
Die Begriffe Einrichte- und Haltezeit werden in der Praxis nicht konsistent verwendet. Oft werden Einrichte- und Haltezeiten für ein Beschreiben der Position des Strobusfensters für ein bestimmtes Flip-Flop unter einem bestimmten Satz von Betriebsbedingungen verwendet. Manchmal wird jedoch die Einrichtezeit als ein Maximalwert bezeichnet, in Übereinstimmung mit der vorhergehenden Definition, für einen Bereich von Flip-Flop und Betriebsbedingungen, und vice versa für die Haltezeit. Unterhalb werden die Begriffe Einrichte- und Haltezeit in Übereinstimmung mit der ersten Definition verwendet.
Um eine maximale Datengeschwindigkeit für das Flip-Flop zu erzielen, sollte ein Strobusfenster oder die Datenflanken so eingestellt werden, dass Veränderungen gerade außerhalb des Strobusfensters auftreten. Dieses kann mit einer Replikationsschaltung in der Empfangsschaltung getätigt werden. Mit den gleichen Betriebsbedingungen und Verarbeitung werden die Einrichtezeit-Kompensationsnetzwerkverzögerungen die Verzögerungen nachverfolgen, die die Einrichtezeit bewirken. Falls beispielsweise die Einrichtezeit ungefähr gleich der Summe der Verlaufsverzögerungen in zwei NAND Gattern G1 und G2 in einer NAND Gatterimplementierung eines Master-Slave Flip-Flops wie in Fig. 13a ist, kann eine Einrichtekompensation erster Ordnung aus den zwei NAND Gattern gebildet werden, gleich zu den Gattern G1 und G2, was in Fig. 13b demonstriert ist. In der Schaltung von 14a dienen zwei Inverter 11 und 12 als eine Übertragungsgatterimplementierung eines Master-Slave Flip- Flops, und eine Einrichtekompensation erster Ordnung würde daher aus zwei Invertern gebildet werden, gleich den Invertern 11 und 12, wie in Fig. 14b bezeichnet.
Schließlich zeigt Fig. 15 ein detailliertes Beispiel einer differenziellen Logikimplementierung eines Zeitregenerationselements, gebildet aus integrierten CMOS Transistoren. Der Betrieb der Schaltung wird dem Fachmann offensichtlich sein, und keine weitere Erläuterung sollte in diesem Zusammenhang notwendig sein, da elektrische Schaltkreise, die die vorliegende Erfindung verwirklichen, nunmehr dem Fachmann offensichtlich sind, und es wird nicht als notwendig erachtet, das solche Schaltdiagramme weiter im Detail auf einer Komponenten- oder Halbleiterbasis demonstriert werden.
Es wird dann für den Fachmann ersichtlich, dass die vorliegende Erfindung in vielen speziellen Formen verwirklicht werden kann, ohne vom Gedanken oder Kerncharakter davon abzuweichen. Die gegenwärtig offenbarten Ausführungsbeispiele werden daher in allen Hinsichten als veranschaulichend und nicht beschränkend betrachtet. Der Umfang der Erfindung ist in den angefügten Ansprüchen definiert, und nicht durch die vorhergehende Beschreibung.

ZUSAMMENFASSUNG

Die vorliegende Erfindung betrifft einen Verzögerungsangepassten Takt- und Datengenerator, der ein Zeitregenerationselement verwendet, mit der Funktionalität eines Zwei-Eingangsmultiplexers, so angeschlossen und betrieben, dass ein Pegel an dem Ausgang (den Ausgängen) durch Pegelsteuereingänge gesteuert wird, und die Zeitvorgabe von Übergängen an dem Ausgang (den Ausgängen) von den Zeitvorgabesteuereingängen gesteuert wird, und wobei die Pegelsteuereingänge des Zeitregenerationselements dem Dateneingang (den Dateneingängen) an einem äquivalenten Multiplexer entsprechen. Der Generator umfasst weiter Steuereingänge (INV, NONI) zum Anhalten des Takts auf 'niedrig' oder Anhalten des Takts auf 'hoch', und weiter kann der Generator für ein polaritätsunabhängiges Takt-Torschalten oder Taktsynthese betrieben werden.

Claims

1. Ein Generator für einen verzögerungsangepassten Takt und Daten, der ein Zeitvorgabe-Neueinstellungselement mit der Funktionalität eines Zweieingangsmultiplexers verwendet, so angeschlossen und betrieben, dass der Pegel an dem Ausgang (den Ausgängen) von Steuereingängen gesteuert wird, und die Zeitvorgabe der Übergänge an dem Ausgang (den Ausgängen) von Zeitvorgabesteuereingängen gesteuert wird, und wobei die Steuereingänge an dem Zeitvorgabe-Neueinstellungselement dem Dateneingang (den Dateneingängen) an einem äquivalenten Multiplexer entsprechen, und die Zeitvorgabesteuereingänge an den Zeitvorgabe-Neueinstellungselement dem Auswahleingang (den Auswahleingängen) an dem äquivalenten Multiplexer entsprechen.

2. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 1, mit Steuereingängen (INV, NONI), um den Takt niedrig anzuhalten.

3. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 1, mit Steuereingängen (INV, NONI), um den Takt hoch anzuhalten.

4. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 1, mit Steuereingängen (INV, NONI), zum Erzeugen eines verzögerungsangepassten invertierten Signals.

5. Der Generator für einen verzögerungsangepassten Takt und Daten nach einem der Ansprüche 2, 3 oder 4, wobei der Generator für ein Takt-Torsteuern betrieben wird.

6. Der Generator für einen verzögerungsangepassten Takt und Daten nach einem der Ansprüche 2, 3 oder 4, für ein polaritätsunabhängiges Takt-Torsteuern oder Taktsynthese betrieben.

7. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 1, wobei nur ein Taktsignal von dem Transmitter zum Empfangsbereich gesendet ist.

8. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 7, mit Steuereingängen (INV, NONI), um den Takt niedrig anzuhalten.

9. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 7, mit Steuereingängen (INV, NONI), um den Takt hoch anzuhalten.

10. Der Generator für einen verzögerungsangepassten Takt und Daten nach Anspruch 7, mit Steuereingängen (INV, NONI) zum Erzeugen eines verzögerungsangepassten invertierten Signals.

11. Der Generator für einen verzögerungsangepassten Takt und Daten nach einem der Ansprüche 8, 9 oder 10, wobei der Generator für ein Takt-Torsteuern betrieben wird.

12. Der Generator für einen verzögerungsangepassten Takt und Daten nach einem der Ansprüche 8, 9 oder 10, für ein polaritätsunabhängiges Takt-Torsteuern oder Taktsynthese betrieben.