DE69623037T2

DE69623037T2 - Serieller multi-gb/s datenempfänger

Info

Publication number: DE69623037T2
Application number: DE69623037T
Authority: DE
Inventors: Kevin Brown; Ralph Goulette; David Pike; Edgar Wallace
Original assignee: Nortel Networks Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1995-12-07
Filing date: 1996-05-01
Publication date: 2002-12-12
Anticipated expiration: 2016-05-02
Also published as: CA2235591C; DE69623037D1; JPH11506290A; EP0865683A1; EP0865683B1; CA2235591A1; US5852637A; WO1997021270A1

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich auf einen Datenempfänger und insbesondere auf einen Empfänger zum Detektieren und Verstärken von Datenimpulsen mit niedrigem Pegel.

Hintergrund der Erfindung

Bei der derzeitigen Konzentration auf die Informations-Autobahn und der explosionsartigen Verbreitung der Telekommunikation allgemein nimmt die Menge und Geschwindigkeit der Datenübertragung kontinuierlich zu. In der Telekommunikations-Industrie sowie in der Computertechnologie besteht die Notwendigkeit, große Mengen von Daten von Punkt zu Punkt zu übertragen, beispielsweise zwischen dem Speicher und den Prozessoren in Mehrprozessor- Computern. Die große Anzahl von Datenbits gekoppelt mit der großen Anzahl von Verbindungen ergeben einen Verbindungs-Flaschenhals, der eine große Anzahl von Datentreibern mit ihrer zugehörigen großen Menge von elektrischer Leistung erfordert. Eine Technik, die zur Überwindung dieser Überlast-Schwierigkeit verwendet wird, besteht darin, eine große Anzahl von parallelen Bitströmen zu eine höhere Rate aufweisenden seriellen Bitströmen zu multiplexieren, wodurch die Anzahl von elektrischen Verbindungen verringert wird, die hergestellt werden müssen. Der Bedarf an eine niedrige Leistung aufweisenden Multiplex- und Demultiplex-Schaltungen, die in der Lage sind, Datensignale beispielsweise mit 50 Mb/s bis zu 1 Gb/s zu kombinieren, hat ein beträchtliches Interesse bei kommerziellen Lieferanten von integrierten Schaltungen hervorgerufen. Dennoch sucht die Computer- und Kommunikations-Industrie weiterhin nach Lösungen mit niedriger Leistung.

Stand der Technik

Zusätzlich zu dem oben erwähnten Verbindungs-Flaschenhals, der sich bei Mehrprozessor-Computern ergibt, können die hohen Datengeschwindigkeiten weiterhin zur Erzeugung von Problemen mit elektromagnetischen Störungen (EMI) bei physikalischen Schnittstellen, wie z. B. üblichen Steckverbindern, führen. Eine Technik, die erfolgreich verwendet wurde, um die Anzahl von Zwischenverbindungen und die EMI in Kommunikationsvermittlungsausrüstungen zu verringern, verwendet eine kontaktfreie Rückwandebene. Diese Technik beruht auf Richtkopplerprinzipien, wobei die Datenübertragung zwischen benachbarten Leitern erfolgt. Ein Beispiel eines derartigen Kopplungs-Verbinders ist in dem US- Patent 5 432 486 beschrieben, das am 11. Juli 1995 auf den Namen von Wong erteilt wurde und das auf Northern Telecom Limited übertragen wurde. Diese Technik kann erweitert werden, um Punkt-zu-Mehrpunkt- und Mehrpunkt-zu-Punkt- Datenübertragungen über eine passive Rückwandebene ohne Verlust an Signalintegrität aufgrund von Mehrpunkt-Steckverbindern zu ermöglichen. Bei diesem Verfahren verwendet die Verteilung der seriellen Multi-Gigabit-pro- Sekunde-Daten eine Form einer Wechselstromkopplung mit derart kleinen Proportionen, daß die Dateninformation in den Datenübergängen enthalten ist. So wird ein Datensignal in NRZ-Format auf dem Übertragungspfad zu dem Empfängerpfad in Form von positiv und negativ verlaufenden Impulsen gekoppelt. Die empfangenen Daten an der Demultiplex-Schaltung sind beträchtlich gedämpft: Signalpegel von lediglich 70 mV-Spitze-Spitze oder weniger sind nicht ungewöhnlich.
Ein zuverlässiger Empfang dieser Daten erfordert spezielle Techniken unter Einschluß einer Signalverstärkung, einer großen Frequenzbandbreite, einer angepaßten Eingangsimpedanz und irgendeiner Form von Hysterese, um eine Unterscheidung gegenüber unerwünschten Störungen und Rauschen zu erreichen. Das resultierende Signal muß weiterhin auf das NRZ-Format wiederhergestellt werden können. Die vorliegende Erfindung bezieht sich auf die Notwendigkeit der Detektierung oder Erfassung von seriellen Daten mit Gigabit-pro-Sekunde-Raten, die über ein Übertragungsmedium empfangen werden, durch das die Signalpegel beträchtlich gedämpft wurden.

Zusammenfassung der Erfindung

Es ist ein Ziel der vorliegenden Erfindung, einen Datenimpulsempfänger zur Detektion und Verstärkung von gedämpften seriellen Daten zu schaffen, die von einer kontaktfreien Rückwandebene empfangen werden.
Daher wird gemäß der vorliegenden Erfindung ein Datenimpulsempfänger geschaffen, der folgendes umfaßt: einen mit geerdeter Basis arbeitenden Verstärker, der einen bipolaren Transistor mit einer Basis, einem Kollektor und einem Emitter aufweist, wobei die Basis mit Wechselstromerde verbunden ist; einen mit dem Emitter verbundenen Eingang zum Empfang des Datenimpulses, wobei der Eingang Impedanzanpaßeinrichtungen aufweist; eine Konstantstromquelle zwischen dem Emitter und Erde; einen Lastwiderstand zwischen dem Kollektor und einer positiven Versorgungsspannung; eine Hysterese erzeugende Einrichtungen, die mit dem Kollektor verbunden sind, wobei die Hysterese- Erzeugungseinrichtungen eine Stromversorgung aufweisen; und einen Ausgangsanschluß (76) zwischen dem Kollektor und dem Lastwiderstand, um einen verstärkten Datenimpuls-Ausgang zu liefern.
Bei einer bevorzugten Ausführungsform verwendet der Empfänger ein Paar von Verstärkern mit geerdeter Basis, jeweils mit ihrer eigenen Stromquelle, um einen Differenzeingang zu empfangen.
Bei einem weiteren Gesichtspunkt der Erfindung schließen die eine Hysterese erzeugenden Einrichtungen eine Setz-Rücksetz-Flipflopschaltung ein.

Kurze Beschreibung der Zeichnungen

Die Erfindung wird nunmehr ausführlicher unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
Fig. 1 ein Schaltbild einer bevorzugten Ausführungsform der vorliegenden Erfindung ist,
Fig. 2 eine Äquivalenzschaltung für die Emitter-Eingangsimpedanz ist,
Fig. 3 eine Äquivalenzschaltung für die Eingangsimpedanz des mit geerdeter Basis betriebenen Verstärkers ist,
Fig. 4 die Änderung der 50 Ohm-Abschlußimpedanz als eine Funktion des Signalpegels und des Vorstromes zeigt, und
Fig. 5 ein Schaltbild eines Datenimpuls-Empfängers mit einer automatischen Hysterese-Einstellung ist.

Ausführliche Beschreibung der Erfindung

Fig. 1 ist ein Schaltbild einer Ausführungsform der vorliegenden Erfindung. Der Empfänger schließt einen mit geerdeter Basis betriebenen Verstärker 12 mit einer Basis 14, einem Emitter 16 und einem Kollektor 18 und einen mit geerdeter Basis betriebenen Verstärker 22 mit einer Basis 24, einem Emitter 26 und einem Kollektor 28 ein. Die Basisanschlüsse 14 und 24 sind bei 30 mit Wechselspannungserde verbunden.
Fig. 1 beruht auf einem Differenzeingang, und zu diesem Zweck werden die gekoppelten Datenimpulse im Differenzformat dem negativen Eingang 32 und dem positiven Eingang 34 zugeführt. Es ist verständlich, daß der Eingang kein Differenzeingang sein muß, wobei in diesem Fall der Empfänger einen einzigen Eingang und einen einzigen Verstärker mit geerdeter Basis haben würde.
Die Verstärker 12 und 22 mit geerdeter Basis weisen Konstantstromquellen 36 bzw. 38 auf. Weiterhin sind in Fig. 1 Eingangsimpedanz-Anpaßwiderstände 40 und 42 gezeigt. Die Kondensatoren 44 und 46 stellen Streukapazitäten dar, die von Natur aus bei dieser Konstruktion vorhanden sind.
Die Kollektoren 18 und 28 der Transistoren 12 bzw. 22 sind über Lastwiderstände 52 bzw. 54 mit einer positiven Quelle 50 verbunden. Die Lastwiderstände 52 und 54 bilden zusammen mit den bipolaren Transistoren 56 und 58 eine regenerierende Flipflopschaltung 60. Die regenerierende Flipflopschaltung 60 wandelt das Impulssignal mit Rückkehr auf Null (RZ) auf das erforderliche NRZ-Format zurück. Transistoren 56 und 58 schließen miteinander verbundene Emitter 62 und 64, Kollektoren 66 und 68 und Basisanschlüsse 70, 72 ein. Die miteinander verbundenen Emitter 62, 64 werden mit einem Speisestrom über eine Stromquelle 74 versorgt. Positive und negative Ausgangsimpulse werden an Anschlüssen 76 bzw. 78 geliefert.
Die Schaltung nach Fig. 1 erreicht eine Anpaßimpedanz von beispielsweise 50 Ohm mit Hilfe der Widerstände 40 und 42 in dem Eingangskreis zusammen mit der Eingangsimpedanz der mit geerdeter Basis betriebenen Differenzverstärker 12 und 22. Die Schaltung hat aufgrund der Verwendung der mit geerdeter Basis betriebenen Transistoren die größtmögliche Bandbreite. Weiterhin ist es aus Kirchhoff'schen Gesetz klar, daß abgesehen von der Wirkung der parasitären oder Streukomponenten die gesamte Signalenergie von dem mit geerdeter Basis betriebenen Verstärker verwendet wird. Weiterhin wird die Wirkung der parasitären Kapazität an den Eingangsanschlüssen, die normalerweise einen Nebenschluß für das Eingangssignal bilden würde, durch die Induktivität kompensiert, die am Emitter des mit geerdeter Basis betriebenen Verstärkers erscheint. Dieser letztere Effekt erweitert in erheblichem Ausmaß den Frequenzgang des Verstärkers. Die Konstruktion des mit geerdeter Basis betriebenen Verstärkers ist wie folgt:
Gemäß der Veröffentlichung von Grey & Meyer "Analysis and Design of Analog Integrated Circuits", Wiley, dritte Ausgabe 1993, Seite 497 weist die Eingangsimpedanz eines mit geerdeter Basis betriebenen Verstärkers (äquivalent zu der eines Emittertolgers) eine Äquivalenzschaltung gemäß Fig. 2 auf. Unter Berücksichtigung des Eingangsabgleichwiderstandes nach Fig. 1 ist die Äquivalenzschaltung für dien Eingangsimpedanz bei geerdeter Basis in Fig. 3 gezeigt. Unter Berücksichtigung der Tatsache, daß diese Eingangsimpedanz sich in Abhängigkeit von der Amplitude des Eingangssignals ändert und im Hinblick darauf, daß es wünschenswert ist, eine Eingangsimpedanz von angenähert 50 Ohm über den gesamten Bereich der Eingangsimpulsamplitude zu erreichen, legt dieses den nominellen Emitterstrom fest, der für den Verstärker mit geerdeter Basis erforderlich ist.
Beispielsweise:
Es sei angenommen, daß der maximale Impulspegel 120 mV (unsymmetrisch) ist, und daß der minimale Impulspegel 70 mV ist.
Dann ist der maximale Stromimpuls, der in einem 50 Ohm-Abschluß erwartet wird, 2,4 mA, und gemäß dem Kirchhoff'schen Gesetz fließt dieser Strom durch den Emitter-/Kollektorkreis des Verstärkers mit geerdeter Basis.
Man kann den prozentualen Fehlanpassungsfehler der 50 Ohm-Eingangsimpedanz aus der folgenden Gleichung berechnen:
Fehler (%) = 100·0.019·((1/(le- (Vp/50))) - (1/le))/50,
worin le der Emittervorstrom und Vp die Impulsamplitude ist.
Die Transistoren des Verstärkers mit geerdeter Basis sind allgemein ziemlich groß, um Potentialen von elektrostatischen Entladungen zu widerstehen. Normalerweise wird dieser Schutz mit Hilfe von (nicht gezeigten) parallel geschalteten Dioden erhöht. Als Ergebnis wurde aufgrund der Größe der Transistoren die Wirkung des parasitären Emitter- und Basis-Widerstandes vernachlässigt, weil diese Widerstände ziemlich klein sein werden. Die vorstehenden Ergebnisse wurden in Fig. 4 aufgetragen, die die Änderung der Impedanz-Fehlanpassung für verschiedene Signalpegel gegenüber dem Verstärkervorstrom zeigt.
Wie dies weiter oben erläutert wurde, sind die Verstärker 12, 22 mit geerdeter Basis zu einer Setz-Rücksetz-Flipflopschaltung 60 zusammengeschaltet. Die Größe des kombinierten Emitterstromes der Flipflopschaltung 60 kann durch die Stromversorgung 74 eingestellt werden, um ein kontrolliertes Ausmaß an Hysterese zu erzielen. Speziell kann der kombinierte Emitterstrom auf irgendeinen Schwellenwertstrom eingestellt werden, der für die Detektion des Eingangssignalstromes festgelegt ist. Es ist aus Fig. 1 zu erkennen, daß aufgrund der Verstärker mit geerdeter Basis der Eingangssignalstrom durch die Kollektor- Lastwiderstände 52, 54 der Flipflopschaltung 60 fließt. Weiterhin durchläuft der kombinierte Emitterstrom der Flipflopschaltung 60 die gleichen Kollektor- Lastwiderstände. Um den Zustand der RS-Flipflopschaltung 60 zu ändern, muß daher die von den Stromimpulsen in den Kollektorwiderständen 52, 54 erzeugte Spannung die Spannung übersteigen, die durch den kombinierten Emitterstrom der Flipflopschaltung in den gleichen Widerständen erzeugt wird. Der kombinierte Emitterstrom kann sehr einfach mit Hilfe eines externen Widerstandes oder einer Drahtverbindung eingestellt werden, um eine Anpassung an eine bestimmte Anwendung zu erzielen. Es sei bemerkt, daß der Beitrag der Ströme von beiden Verstärkereingängen berücksichtigt werden muß, unter der Annahme, daß das Eingangssignal ein Differenzsignal ist. Wenn das Eingangssignal lediglich einem Eingang des Verstärkers zugeführt wird, so muß der Emitterstrom für das gleiche Ausmaß an Hysterese halbiert werden. Unter normalen Umständen wird das Eingangssignal ein Differenzsignal sein, um auf diese Weise die Schaltung im wesentlichen gegenüber Gleichtakt-Eingangsstörungen immun zu machen. Es kann aus der üblichen Kommunikationstheorie gezeigt werden, daß der erforderliche Eingangsstör- oder Rauschpegel gegenüber dem Hysterese-Pegel in der Größenordnung von -24 dB sein muß, um eine Übertragungs-Bitfehlerrate von einem Fehler in 10&supmin;¹&sup4; zu erzielen.
Beispielsweise:
Für einen Eingangsimpuls-Hysteresepegel von 50 mV Spitze-Spitze wird ein Impulsstrom von 1 mA von den Kollektorschaltungen der beiden Verstärker mit geerdeter Basis transportiert, und der Vorstrompegel der RS-Flipflopschaltung muß 2 mA sein. Um die Eingangsimpedanz zwischen 40 und 60 unter maximalen Signalbedingungen anzupassen, ist ein Gesamt-Leistungsversorgungs-Strom von 5 mA (oder eine Leistung von 15 mW bei einer Leistungsversorgung mit 3 Volt) erforderlich.
Unter diesen letztgenannten Bedingungen kann (gemäß Grey & Meyer) gezeigt werden, daß eine typische Eingangsinduktivität von ungefähr 0,5 nH für typische, eine mittlere Größe aufweisende (0,8 · 40 Mikrometer-Emitter) Transistoren in einem bipolaren 10 GHz-fTProzeß erzielt wird, und dies würde helfen, um parasitäre Kapazitäten mit einer Größe von mehreren Picofarad bei 1 oder 2 Gb/s- Datenraten zu kompensieren.
Fig. 5 stellt eine typische Anwendung des Signal-Datenempfängers der vorliegenden Erfindung dar. Bei dieser Anwendung ist der Pegel des Eingangssignals oder der Daten an der Leitung 102 und 104 entweder nicht bekannt oder variabel. Unter diesen Bedingungen ist ein fester Hysterese-Pegel unerwünscht, weil eine optimale Bitfehlerrate nicht allgemein erzielt werden kann. Um diese Schwierigkeit zu überwinden, ist es wünschenswert, den Pegel des ankommenden Datensignals zu überwachen und den Hysterese-Pegel durch automatische Einrichtungen einzustellen.
Eine Zielspezifikation für diesen Datenempfänger besteht darin, daß er in der Lage sein sollte, ankommende Datenimpulse mit einer Spitzenamplitude von 30 mV und einer Impulsdauer zu detektieren, die den Hysterese-Pegel von nicht mehr als 100 ps übersteigt. Die in derartigen Datenimpulsen vorhandene Energie ist so klein, daß die genaue Überwachung einige Schwierigkeiten bereitet. In dieser Hinsicht sei daran erinnert, daß die Datenimpulse unmittelbar von dem RZ- (Rückkehr auf Null) Format auf das NRZ-Format (keine Rückkehr auf Null) durch die Impulsempfängerschaltung umgewandelt werden. Eine direkte Überwachung der Amplitude des Eingangsdatenstromes war tatsächlich nicht möglich. Es wurde jedoch ein alternatives Schema verwendet, das in erfolgreicher Weise die Eingangsimpulse sehr genau überwacht und eine optimale Einstellung des Hysterese-Pegels ermöglicht.
Die Impulshöhe am Ausgang des Impulsempfängers wird hauptsächlich durch den Pegel des Hysterese-Vorstromes an die Setz-Rücksetz-Flipflopschaltung nach Fig. 1 bestimmt. Daher ergibt sich am Ausgang der Setz-Rücksetz- Flipflopschaltung keine Amplitudeninformation über den ankommenden Datenstrom. Diese Flipflopschaltung kippt, vorausgesetzt, daß die Eingangssignal- Amplitude den Hysterese-Pegel um einen unbekannten Betrag übersteigt. Wenn der Ausgang der Flipflopschaltung mit einem Differenzpaar verbunden ist, so kippt der Ausgang des Differenzpaares ebenfalls, wenn die Flipflopschaltung kippt. Weiterhin sind Gleichtaktänderungen am Ausgang der Flipflopschaltung nicht am Ausgang des Differenzpaares vorhanden. Somit kann das Vorhandensein oder Fehlen von Impulsen am Ausgang des Differenzpaares als Anzeige dafür genommen werden, daß der Hysterese-Pegel entweder kleiner oder größer als die Amplitude der ankommenden Datenimpulse ist. Durch eine Wechselstromkopplung des Ausganges des Differenzpaares mit einer Gleichrichterschaltung gewinnt man ein Signal, dessen Amplitude entweder groß oder sehr klein ist, in Abhängigkeit davon, ob der Hysterese-Pegel kleiner oder größer als die Spitzenamplitude der ankommenden Datenimpulse ist. Zusätzlich wird durch Integrieren des Ausgangssignals der Gleichrichterschaltung eine Spannung erzielt, die zur Einstellung des Pegels des Hysterese-Vorstromes verwendet werden kann. Das Endergebnis ist eine automatische Hysterese-Einstellung, die automatisch den Hysterese-Pegel des Datenimpulsempfängers auf den Pegel der Datenimpulse abgleicht. Es ist jedoch unmittelbar klar, daß der Abgleich des Hysterese-Pegels auf den Spitzenwert der Datenimpulse zu einem unzuverlässigen Empfang der Daten führt, weil die Detektorschaltung als eine Ein-Aus-Steuerung arbeitet. Als Ergebnis hiervon wird ein zweiter Datenimpulsempfänger parallel zu demjenigen verwendet, der die Datenimpulsamplitude überwacht, und der Hysterese-Pegel des zweiten Datenimpulsempfängers wird auf einen proportional niedrigeren Wert als der des Überwachungsempfängers eingestellt. Es ist tatsächlich möglich, den Hysterese-Pegel des zweiten Datenimpulsempfängers so einzustellen, daß er irgendeine gewünschte Proportion der Spitzenhöhe der Datenimpulse ist, wobei ein Pegel von 50% üblicherweise zu einem optimalen Bitfehlerraten-Verhalten führt. Selbstverständlich werden, wenn die zwei Datenimpulsempfänger parallel geschaltet sind, ihre einzelnen Eingangsimpedanzen so eingestellt, daß sich eine geeignete kombinierte Eingangsabschlußimpedanz ergibt.
Fig. 5 zeigt schematisch einen Datenimpulsempfänger mit automatischem Hysterese-Abgleich. In Fig. 5 werden die Datenimpulse zu dem Empfänger über Leitungen 100, 101 übertragen. Der in Fig. 1 gezeigte Empfänger ist ein Block 102 in Fig. 5. Der Differenzimpulseingang wird an den Eingangsanschlüssen 104 und 106 zugeführt. Der Empfängerausgang wird von den Anschlüssen 108 und 110 abgenommen, während die Stromsenke für diesen Empfänger am Anschluß 112 geliefert wird. Der Impulsempfänger 102 wird zur Überwachung des Datenpegels verwendet. Ein Impulsempfänger 202 mit Eingängen 204, 206, Ausgängen 208, 210 und einem Hysterese-Stromanschluß 212 wird zum Empfang von Daten mit sehr niedriger Bitfehlerrate verwendet.
Es ist anzunehmen, daß die Transistoren 116, 118, 172, 174, 176 und 178 alle die gleiche Größe aufweisen. P-Kanal-Feldeffekt-Transistoren 166, 168 und 170 weisen unterschiedliche Größen auf: insbesondere bestimmt das Verhältnis der Transkonduktanz der Transistoren 170 und 168 das Verhältnis der Stromsenken von den Empfängern 102 bzw. 202. Transistorpaare 172, 174 und 176, 178 sind 1 : 1-Spiegel, die zur Überwachung des von den Transistoren 170 bzw. 168 verwendet werden. Wenn weiterhin die Transkonduktanz des Widerstandes 166 kleiner als die des Transistors 168 ist, so weist der P-Kanal-FET-Spiegel von 166, 168 eine Stromverstärkung auf. Dies ist von Vorteil bei der Vergrößerung der Genauigkeit der Impulshöhen-Detektorschaltung. Bei einer speziellen Ausführungsform der Erfindung weisen die Transistoren 166, 168 und 170 eine gleiche Kanallänge und Kanalbreiten jeweils in dem Verhältnis 1 : 5 : 10 auf. Bei dieser Anordnung wird der Hysterese-Pegel des Impulsempfängers 202 auf die halbe Daten-Spitzenamplitude eingestellt.
Der Differenzausgang des Empfängers 102 wird dem Differenzpaar 116, 118 an den Basen 120 bzw. 122 zugeführt. Die Emitter 128, 130 sind mit der Vorstromquelle 132 verbunden. Die Kollektoren 124, 126 sind mit einer positiven Versorgung 135 über Lastwiderstände 134 bzw. 136 verbunden. Das Differenzpaar 116, 118 schaltet, wenn der Ausgang des Impulsempfängers 102 schaltet. Dies erfolgt, wenn die Datenimpuls-Spitzenamplitude größer als der Hysterese-Pegel des Impulsempfängers 102 ist. Ein Ausgang des Diffferenzpaares 116, 118 wird von dem Lastwiderstand 136 abgenommen und wechselspannungsmäßig über einen Kondensator 138 mit der Detektorschaltung gekoppelt, die Widerstände 140, 142 und einen Transistor 150 einschließt. In einer praktischen Schaltung könnte man auch das Ausgangssignal vom Lastwiderstand 134 mit einer zusätzlichen parallel geschalteten Detektorschaltung verwenden, wodurch die Empfindlichkeit der Schaltung vergrößert wird. Die zweite Detektorschaltung ist in Fig. 5 aus Gründen der Einfachheit nicht gezeigt.
Die Detektorschaltung mit den Widerständen 140, 142 und dem Transistor 150 wird mit Hilfe einer Bezugsspannung bei 144 vorgespannt, und das Verhältnis der Widerstände 140 und 142 ist derart, daß die Spannung an der Basis 152 gerade kleiner als ein Diodenspannungsabfall ist, beispielsweise ungefähr 0,75 Volt. Wenn Impulse über den Kondensator 138 an die Basis des Transistors 150 gekoppelt werden, erhöhen sie momentan das Potential an der Basis 152 und bewirken daher, daß der Transistor 150 Strom leitet und damit das Gate-Potential des FET 166 absenkt. Ein Kondensator 162 in Verbindung mit einem Widerstand 160 wird dazu verwendet, den impulsförmigen Strom von dem Transistor 150 zu integrieren, so daß die Transistoren 166, 168 und 170 einen sich langsam ändernden Strom leiten. Der minimale Wert des Stromes in diesen Transistoren wird durch den Widerstand 164 eingestellt, der daher den minimalen Hysterese-Pegel einstellt. Dieses letztere Merkmal ist im Fall des Fehlens von Daten nützlich, um das "Prellen" des Datenausganges aufgrund von Störimpulsen zu verhindern. In einem speziellen Beispiel dieser Schaltung, bei dem die Datenrate 1,25 Gb/s betrug, war die Zeitkonstante des Widerstandes 160 und des Kondensators 162 auf ungefähr 20 ms eingestellt.
Es ist verständlich, daß die vorstehende Beschreibung und die beigefügten Zeichnungen sich lediglich auf bevorzugte Ausführungsformen der Erfindung beziehen. Vielfältige Abänderungen und Modifikationen können von dem Fachmann entwickelt werden, ohne von dem Schutzumfang der Erfindung abzuweichen. Die Erfindung ist daher lediglich durch ihre Definition in den beigefügten Ansprüchen beschränkt.

Claims

1. Datenimpulsempfänger mit:

einem Verstärker (12) mit geerdeter Basis, der einen bipolaren Transistor mit einer Basis (14), einem Kollektor (18) und einem Emitter (16) aufweist, wobei die Basis (14) mit Wechselspannungserde (30) verbunden ist;

einem Eingang (32), der mit dem Emitter verbunden ist, um den Datenimpuls zu empfangen, wobei der Eingang eine Impedanzanpaßeinrichtung (40) aufweist;

eine Konstantstromquelle (36), die zwischen dem Emitter und Erde eingeschaltet ist;

einem Lastwiderstand (52) zwischen dem Kollektor und einer positiven Versorgung (50);

eine Hysterese erzeugende Einrichtungen (60), die mit dem Kollektor verbunden sind, wobei die die Hysterese erzeugenden Einrichtungen eine Stromversorgung (74) aufweisen; und

einen Ausgangsanschluß (76) zwischen dem Kollektor und dem Lastwiderstand zur Lieferung eines verstärkten Datenimpuls-Ausganges.

2. Datenimpulsempfänger nach Anspruch 1, der ein Paar von Verstärkern (12, 22) mit geerdeter Basis aufweist, die zum Empfang eines Differenzeinganges verbunden sind.

3. Datenimpulsempfänger nach Anspruch 1 oder 2, wobei der Datenimpuls eine Spitzenamplitude von zumindest 30 mV und eine Impulsdauer von zumindest 100 ps aufweist.

4. Datenimpulsempfänger nach Anspruch 1, bei dem die die Hysterese erzeugenden Einrichtungen eine regenerative Flipflopschaltung (60) zur Umwandlung einer Impulsschwingungsform mit Rückkehr auf Null in eine Datenschwingungsform ohne Rückkehr auf Null umfassen.

5. Datenimpulsempfänger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Stromversorgung (74) für die die Hysterese erzeugenden Einrichtungen (60) programmierbar ist, um so selektiv Eingangssignalstörungen zu unterdrücken.

6. Datenimpulsempfänger nach einem der vorhergehenden Ansprüche, der automatische Hysterese-Einstelleinrichtungen aufweist.

7. Datenimpulsempfänger nach Anspruch 6, bei dem der Datenimpuls- Ausgang mit einem Differenzpaar (116, 118) gekoppelt ist, das einen impulsförmigen Ausgang liefert, dessen Vorhandensein davon abhängt, daß der Hysterese-Pegel kleiner als die Amplitude der ankommenden Datenimpulse ist.

8. Datenimpulsempfänger nach Anspruch 7, bei dem der impulsförmige Ausgang von dem Differenzpaar wechselspannungsmäßig mit einer Gleichrichterschaltung (136, 138) gekoppelt ist.

9. Datenimpulsempfänger nach Anspruch 8, bei dem die Gleichrichterschaltung ein Ausgangssignal liefert, das in einer Integrationsschaltung (150, 160, 162) integriert wird, um eine Gleichspannung zu gewinnen, die zur Einstellung des Pegels des Hysterese-Vorstromes verwendet wird.

10. Datenimpulsempfänger nach Anspruch 9, in Kombination mit einem zweiten Datenimpulsempfänger, der zum Empfang des Eingangsdatenimpulses parallel zu dem ersten Impulsempfänger angeschaltet ist, wobei dem zweiten Datenimpulsempfänger ein Hysterese-Vorstrom zugeführt wird, dessen Pegel ein voreingestelltes Verhältnis des Hysterese-Vorstromes ist, der dem ersten Impulsempfänger zugeführt wird.

11. Datenimpulsempfänger nach Anspruch 1, bei dem:

der Verstärker (12) mit geerdeter Basis ein Paar von bipolaren Transistoren (12, 22) aufweist, wobei jeder der Transistoren eine Basis (14, 24), einen Kollektor (18, 28) und einen Emitter (16, 26) aufweist, wobei die Basen mit Wechselspannungserde (30) verbunden sind;

mit zwei Eingängen (32, 34), wobei der erste Eingang (32) mit dem Emitter (16) des ersten Transistors (12) des Paares von bipolaren Transistoren verbunden ist, wobei der erste Eingang Impedanzanpaßeinrichtungen (40) aufweist, und wobei der zweite Eingang (34) mit dem Emitter (26) des zweiten Transistors (22) des Paares von bipolaren Transistoren verbunden ist, wobei der zweite Eingang Impedanzanpaßeinrichtungen (42) aufweist;

mit zwei Konstantstromquellen (36, 38) wobei die ersten Konstantstromquelle (36) zwischen dem Emitter des ersten Transistors des Paares von bipolaren Transistoren und Erde eingeschaltet ist, und wobei die zweite Konstantstromquelle (38) zwischen dem Emitter des zweiten Transistors des Paares von bipolaren Transistoren und Erde eingeschaltet ist;

mit zwei Lasteingängen (52, 54), wobei der erste Lastwiderstand (52) zwischen dem Kollektor des ersten Transistors des Paares von bipolaren Transistoren und einer positiven Versorgung (50) eingeschaltet ist, und wobei der zweite Lastwiderstand (54) zwischen dem Kollektor des zweiten Transistors des Paares von bipolaren Transistoren und einer positiven Versorgung eingeschaltet ist;

mit eine Hysterese erzeugenden Einrichtungen (60) mit einer Stromversorgung (74) und einer Setz-Rücksetz-Flipflopschaltung, wobei die die Hysterese erzeugenden Einrichtungen mit dem Kollektor des ersten Transistors und dem Kollektor des zweiten Transistors verbunden sind; und

mit zwei Ausgangsanschlüssen (76, 78), wobei der erste Ausgangsanschluß mit dem Kollektor des ersten Transistors des Paares von bipolaren Transistoren verbunden ist, während der zweite Ausgangsanschluß mit dem Kollektor des zweiten Transistors des Paares von bipolaren Transistoren verbunden ist.