DE69616464T2

DE69616464T2 - Elektronisches prüfbares System

Info

Publication number: DE69616464T2
Application number: DE69616464T
Authority: DE
Inventors: Patrice Deroux-Dauphin; Christian Francois
Original assignee: TEMENTO SYSTEMS GRENOBLE
Current assignee: Callahan Cellular LLC
Priority date: 1995-08-11
Filing date: 1996-08-06
Publication date: 2002-07-11
Anticipated expiration: 2016-08-07
Also published as: DE69616464D1; EP0762285A1; FR2737782A1; US5751736A; FR2737782B1; EP0762285B1

Description

Die vorliegende Erfindung betrifft ein elektronisches System mit Komponenten, die mit Prüfmöglichkeiten ausgestattet sind.
Die Norm IEEE 1149.1-1990, bezeichnet als "IEEE Standard Test Access Port and Boundary-Scan Architecture", definiert eine Prüfschnittstelle, genannt TAP ("Test Access Port"), dessen Komponenten nach der Norm prüfbar sein müssen. Diese Schnittstelle behandelt fünf Signale, z. B. ein Eingangssignal aus Prüfdaten TDI, "Test Data Input", ein Ausgangssignal von Prüfdaten TDO ("Test Data Output"), ein Auswahlsignal der Prüfart TMS ("Test Mode Select"), ein Prüf-Taktsignal TCK und ein Prüf-Rücksetzsignal TRST. Ein Element eines TAP-Interfaces ist ferner ausgerüstet mit einem endlichen Automaten, dessen Verhalten durch die Norm spezifiziert ist, um insbesondere auf genormte Instruktionen zu antworten, die es erlauben, die Prüfungen durchzuführen.
Die Norm IEEE definiert gleichfalls eine Architektur einer peripheren Prüfung, die in Verbindung mit den TAP- Schnittstellen verwendet werden kann.
Die Fig. 1 stellt eine Anwendung einer Architektur einer peripheren Prüfung mit Komponenten 10 dar, allgemein logischen Schaltkreisen. Jeder Anschlussstift Elemente 10 ist mit der inneren Logik der Elemente über eine Prüfzelle 15 verbunden. Außerhalb der Prüfphasen sind diese Zellen durchlässig, das heißt, dass sie keinen Einfluss auf die Signale zwischen den Anschlussstiften 30 und der inneren Logik haben. Während einer peripheren Prüfung sind alle Zellen 15 jeder Komponente miteinander längs einer Kette verbunden, die sich wie ein Schieberegister verhält, wobei jede Zelle 15 ein Flip-Flop dieses Schieberegisters bildet. Das Signal TDI entspricht dem Eingang des Schieberegisters und das Signal TDO dem Ausgang des Schieberegisters. Somit hält jede Komponente entsprechend der Norm zwei Anschlussstifte reserviert für die Signale TDI und TDO, hält jedoch ferner drei zusätzliche Anschlussstifte reserviert für die drei anderen Signale TMS, TCK und TRST.
Wie in Fig. 1 gezeigt, können die Zellen 15 mehrerer Komponenten in eine lange Kette eingefügt werden, in dem der Anschlussstift TDO einer ersten Komponente mit dem Anschlussstift TDI der folgenden Komponente verbunden wird. Der Anschlussstift TDI der ersten Komponente und der Anschlussstift TDO der letzten Komponente erlauben es jeweils, Daten in Serie in die Zellen 15 einzugeben und in Serie die in den Zellen 15 enthaltenen Daten auszulesen, was getaktet wird durch das Prüf-Taktsignal TCK, das an alle Komponenten gleichzeitig geliefert wird.
Mit dieser Architektur können Daten oder Prüfvektoren an den Eingängen der Schaltkreise zur Verfügung gestellt und die entsprechenden Ergebnisse an den Ausgängen der Schaltkreise ermittelt werden. In einem seriellen logischen Schaltkreis ermöglicht es das Taktsignal TCK den Zustand des Schaltkreises in mehreren Schritten nach vorne zu schieben, bevor die Ergebnisse ausgelesen werden.
Die Architektur einer peripheren Prüfung erlaubt es ferner, die Verbindungen zwischen Komponenten auf einem gedruckten Schaltkreis zu prüfen.
Um die Ausbildung von sehr langen Ketten von Zellen in einem komplexen System zu vermeiden, was die Prüfungen sehr lang machen würde, sind die Komponenten allgemein in Unterketten aufgeteilt, die durch mit der Norm konforme Verteiler ausgewählt werden.
Fig. 2 zeigt die Verwendung eines solchen Verteilers 17. Wie die mit der Norm konformen Komponenten weist der Verteiler 17 ebenfalls eine TAP-Schnittstelle auf, über die er eine Instruktion zur Kanalauswahl erhalten kann. Der Verteiler 17 gemäß Fig. 2 weist vier Kanäle 0 bis 3 auf. Ein solcher Verteiler mit vier Kanälen ist eine im Handel erhältliche Komponente, z. B. ein Schaltkreis mit der Bezeichnung TI'ACT8997 der Firma Texas Instruments. Solche Verteiler können in Kaskade angeordnet werden, um die Anzahl der Kanäle zu erhöhen.
Der Verteiler 17 kann die Signale der TAP-Schnittstelle auf einen ausgewählten Kanal 0 bis 3 aufschalten. In der Praxis wird das Signal TRST zum Rücksetzen auf 0 an jedes Element zur gleichen Zeit geliefert und der Verteiler 17 schaltet nur die verbleibenden vier Signale.
Somit können die Unterketten der Komponenten 10, die jeweils mit den Kanälen eines Verteilers verbunden sind, unabhängig voneinander geprüft werden, was die Menge der zu liefernden Prüfvektoren und der zu ermittelnden Ergebnisvektoren im jeweiligen Fall reduziert, indem ein elektronisches System nur teilweise geprüft wird.
Wie durch das Bezugszeichen ID in den Komponenten 10 der Fig. 2 dargestellt, sieht die Norm IEEE ebenso vor, die dieser Norm entsprechenden Komponenten mit einem Identifizierer auszurüsten, der z. B. die Art der Komponente und deren Version beinhaltet. Jeder Identifizierer ist tatsächlich charakteristisch für das Prüfverhalten der Komponente, d. h. für die Prüfergebnisse, die in Antwort auf Prüfvektoren, die an die Komponente geliefert werden, erhalten werden sollen. Somit könnte eine Bedienungsperson anfänglich die Identifizierer der Komponenten einer Unterkette auslesen und mit Hilfe diese Identifizierer eine angepasste Prüfsequenz zusammenstellen.
Die periphere Prüfung einer Komponente ist nicht ausreichend, um alle Fehler einer Komponente zu entdecken. Tatsächlich kann eine Komponente mehrere logische Werte aufweisen, die durch aufeinanderfolgende Fehler ein Datum geradzahlig invertieren, so dass das Resultat genau dem erwarteten entspricht, obwohl die Komponente fehlerhaft ist. Aus diesem Grunde ist es durch Ausdehnung der peripheren Prüfung üblich, die Flip-Flops einer Komponente derartig zu realisieren, dass sie wie die Zellen 15 während einer Prüfphase in Ketten geschaltet werden, um dort Prüfvektoren einzuführen und die Ergebnisse auszulesen.
Allerdings wird für Komponenten einer gewissen Komplexität die Anzahl der Prüfvektoren und der entsprechenden Ergebnisvektoren so beträchtlich, dass solche Prüfungen nur vertretbar an einer einzelnen Komponente oder jedenfalls an einer kleinen Anzahl von Komponenten durchgeführt werden. Wenn es gewünscht ist, ein elektronisches System mit einer großen Anzahl von komplexen Komponenten zu Prüfen, wäre es tatsächlich notwendig, eine Datenbasis zu schaffen, die nicht nur die Prüfvektoren und die Ergebnisvektoren entsprechend für jede Komponente speichert, sondern auch alle Prüfverbindungen zwischen den Komponenten, d. h. die Ketten und Unterketten der Komponenten, die durch die Verteiler definiert sind. Die Verwaltung einer solchen Datenbasis ist erheblich komplexer, da ein elektronisches System allgemein aus Karten gebildet ist, die oft in einem beliebigen Steckplatz einer Rückwandplatine platziert werden können (was natürlich die Organisation der Ketten und Unterketten modifiziert) und da jede Karte generell durch eine identische Karte ersetzt werden kann, die jedoch Komponenten einer unterschiedlichen Ausgestaltung trägt, die jedoch die gleichen Funktionen wie die Komponenten der vorhergehenden Karte aufweist, aber deren Prüfverhalten unterschiedlich ist (was die Prüfvektoren und die korrespondierenden Ergebnisvektoren modifiziert). Da Manipulationen von Karten in einem elektronischen System üblich sind, kann ein solches Prüfsystem nicht in Betracht gezogen werden, da bei jedem Austausch einer Karte eine schwierige Aktualisierung der Datenbasis bewirkt werden muss.
Eine Aufgabe der vorliegenden Erfindung, die durch die unabhängigen Patentansprüche definiert ist, ist es, ein prüfbares elektronisches System, das mit der oben erwähnten Norm IEEE konform ist, anzugeben, dass eine komplexe und hochentwickelte Prüfstruktur haben kann, wobei gleichzeitig die Aktualisierungsarbeiten der Datenbasis im Laufe der Entwicklung vereinfacht oder gar vermieden werden können.
Diese Aufgabe wird gelöst mit Hilfe einer Struktur von Systemelementen, die es einer Prüflogikschaltung erlaubt, das System automatisch zu durchlaufen, um die Organisation seiner Ketten und Unterketten der Komponenten zu "lernen", bis sie einen Weg zu einem Element findet, das geprüft werden soll. Dann wird nur dieser Weg gehalten und es werden Prüfvektoren und korrespondierende Ergebnisvektoren verwendet, die in einer Datenbasis dank der auf diesem Weg ermittelten Identifizierer gefunden werden.
Hierfür weist das prüfbare elektronische System prüfbare Elemente auf, die mit nach der Norm IEEE 1149.1 genormten Schnittstellen ausgerüstet sind, die es erlauben, die Elemente in Ketten zu organisieren, die sich wie Schieberegister verhalten, um den Austausch von Prüfinformationen sicherzustellen, wobei jedes Element entweder eine Komponente mit einem Identifizierer, der charakteristisch für das Prüfverhalten der Komponente ist und auf den durch die Prüfschnittstelle der Komponente zugegriffen werden kann oder ein Verteiler ist, mit dem eine Kette aus Unterketten organisiert werden kann, die individuell durch Kanäle des Verteilers ausgewählt werden können. Master-Verteiler definieren entsprechende Unter- Ensembles aus Elementen, wobei ein spezifischer Kanal jedes Master-Verteilers, der für ein gegebenes System stets derselbe ist, reserviert ist für den Zugriff auf einen Identifizierer, der für die Prüforganisation des zugeordneten Unter-Ensembles charakteristisch ist.
Gemäß einer Ausführungsform der vorliegenden Erfindung sind die Kanäle jedes Master-Verteilers, die unterschiedlich zu dem sind, über den auf den Identifizierer des zugeordneten Unter-Ensembles zugegriffen wird, jeweils mit Unterketten verbunden, die nach einer beliebigen Organisation ein oder mehrere Elemente oder Master-Verteiler enthalten können.
Gemäß einer Ausführungsform der vorliegenden Erfindung entspricht jedes Unter-Ensemble einer gedruckten Schaltungskarte, die einen Stecker besitzt, der seinen Master-Verteiler mit einem Kanal eines Master-Verteilers einer anderen Karte verbindet, wobei alle Karten über die Zwischenschaltung von Master-Verteilern mit einem Kanal eines Master-Verteilers einer einzigen Schnittstellenkarte verbunden sind, über die das System geprüft wird.
Gemäß einer Ausführungsform der vorliegenden Erfindung weist das System eine Datenbasis auf, die
jedem unterschiedlichen Identifizierer einer Komponente ein Ensemble von Prüfvektoren und von entsprechenden erhaltenen Ergebnisvektoren zuordnet; und
jedem unterschiedlichen Identifizierer eines Unter- Ensembles oder der Karte Informationen zuordnet, die die Organisation der Unterketten der Karten angibt, ferner ein Ensemble von Prüfvektoren, das jeder Unterkette der Karte zugeordnet ist, und von entsprechenden erhaltenen Ergebnisvektoren.
Die vorliegende Erfindung betrifft auch ein Verfahren zur Verwendung eines obigen Systemes, das für die Überprüfung einer vorbestimmten Karte den Schritt aufweist, der darin besteht, den durch die Verbindungen zwischen den Karten gebildeten Graphen bis zu dem Moment zu durchlaufen, wo ein Weg zur vorbestimmten Karte gefunden wird, wobei dieses Durchlaufen dadurch bewirkt wird, jede Karte zu durchlaufen, die als mit einer vorhergehenden Karte verbunden aufgrund der Informationen gefunden wird, die in der Datenbasis dem Identifizierer der vorhergehenden Karte zugeordnet sind.
Gemäß einer Ausführungsform der vorliegenden Erfindung wird der Graph längs eines Euler'schen Weges durchlaufen, mit dem alle Karten miteinander verbunden werden können, wobei der Algorithmus zum Einrichten des Euler'schen Weges derart modifiziert wird, dass der Weg mehr als einmal durch ein- und denselben Kanal laufen kann.
Gemäß einer Ausführungsform der Erfindung umfasst das Verfahren den Schritt, die vorbestimmte Karte durch die Verwendung von Prüfvektoren zu prüfen, die in der Datenbasis dem Identifizierer der vorbestimmten Karte zugeordnet sind, wobei auf dem gefundenen Weg diese Vektoren geliefert und die korrespondierenden Ergebnisse ausgelesen werden.
Gemäß einer Ausführungsform der vorliegenden Erfindung enthält das Verfahren die folgenden Schritte:
- Suchen einer vorbestimmten Komponente, indem die Identifizierer der Komponenten der Unterketten der vorbestimmten Karten gelesen werden; und
- Prüfen der vorbestimmten Komponente durch die Verwendung von Prüfvektoren, die in der Datenbasis dem Identifizierer der Komponente zugeordnet sind.
Diese und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden näher in der folgenden Beschreibung von speziellen nicht beschränkenden Ausführungsbeispielen in Verbindung mit den Figuren näher erläutert, in denen:
Fig. 1, die schon vorher beschrieben wurde, schematisch eine Organisation einer peripheren Prüfung nach der Norm IEEE 1149.1-1990 darstellt;
Fig. 2, die vorher beschrieben wurde, eine Unterteilung der zu prüfenden Komponenten in mehrere Unterketten darstellt, auf die durch einen herkömmlichen Verteiler zugegriffen werden kann; und
Fig. 3 schematisch teilweise ein prüfbares elektronisches System gemäß der vorliegenden Erfindung darstellt.
In Fig. 3 sind gemäß der vorliegenden Erfindung die prüfbaren Komponenten 10 aufgeteilt in Unter-Ensembles 20, vorzugsweise Karten eines gedruckten Schaltkreises. Eine der Karten, die mit 20a bezeichnet ist, ist in detaillierterer Darstellung als die anderen gezeigt. Gemäß einem wesentlichen Kennzeichen der Erfindung weist jede Karte einen Karten-Identifizierer 22 auf, auf den über einen spezifischen Kanal zugegriffen werden kann und zwar stets den gleichen für ein gegebenes System eines Master- Verteilers 24, z. B. den Kanal 0. Dieser Master-Verteiler bildet vorzugsweise den einzigen Prüfzugang zu der Karte.
Jeder Master-Verteiler 24 hat eine beliebige Anzahl von Kanälen, die alle bis auf den Kanal 0 beliebigen Elementen zugeordnet sind, die jeweils Unterketten von Komponenten anderer Verteiler (wie für den Kanal j angedeutet) oder, wie durch die Kanäle i und n angedeutet, Master-Verteiler anderer Karten sein können, so z. B. einer Tochterkarte für den Kanal i oder eine Kette von Karten, die mit ein- und derselben Rückwandplatine verbunden sind, für den Kanal n. Wie dieses üblich ist, sind die Karten untereinander oder an der Rückwandplatine durch Verbinder 26 verbunden, die auch die fünf Prüfsignale übermitteln.
Auf diese Weise wird eine beliebige hierarchische Prüforganisation realisiert, bei der eine Karte mit einer Kette von Karten im gleichen hierarchischen Niveau verbunden ist, wobei diese Kette durch einen Kanal des Master-Verteilers einer Karte mit höherem hierarchischen Niveau bedient wird (wohlgemerkt kann eine Unterkette auch nur eine einzige Karte enthalten, wie dies der Fall bei dem Kanal i in der Karte 20a ist). Alle Ketten und Unterketten des Systems fließen durch zwischengeschaltete Master- Verteiler in den Kanälen eines Master-Verteilers 24 einer einzigen Schnittstellenkarte 28 zusammen. Wie die Karten 20 ist die Schnittstellenkarte 28 mit einem Karten- Identifizierer 22 ausgerüstet, auf den über den spezifischen Kanal 0 seines Master-Verteilers 24 zugegriffen werden kann. Auf diese Weise kann ein Informationssystem 30, das mit dem Master-Verteiler der Karte 28 über einen angepassten Schnittstellenschaltkreis 32 verbunden ist, auf das Ensemble des zu prüfenden Systems zugreifen.
Jeder Karten-Identifizierer 22 charakterisiert die Organisation der Unterketten der Karte derart, dass man diese Organisation unter Bezugnahme auf eine Datenbasis nachbilden kann. Zum Beispiel kann der Identifizierer 22 für die Karte 20a Informationen in der Datenbasis wiederfinden, die angeben, dass der Kanal i des Master- Verteilers mit einer anderen Karte 20b verbunden ist, dass der Kanal j mit einer Unterkette von Komponenten verbunden ist, und die die Anzahl der Komponenten dieser Unterkette angeben, und dass der Kanal n mit einer Unterkette von Karten verbunden ist. Somit enthält die Datenbasis ein Ensemble von "Architekturteilen", die den Organisationen der Karten entsprechen, die, wie später zu beschreiben, temporär zusammengefasst sind, um einen Weg zu einer zu prüfenden Karte zu bilden.
Um auf einen Karten-Identifizierer 22 durch Zwischenschalten des zugeordneten Master-Verteilers zugreifen zu können, muss dieser Identifizierer sich wie eine durch eine genormte TAP-Schnittstelle prüfbare Komponente verhalten. Jeder Identifizierer 22 ist z. B. in einem ROM- oder EPROM-Speicher enthalten, dessen Bits in Serie durch die Signale TDI und TDO mit Hilfe eines Befehlsschaltkreises zugänglich gemacht werden, der den Speicher steuert und sich wie ein endlicher, durch die Norm IEEE definierter Automat verhält.
Um auf eine spezielle Karte des Systems gemäß der Fig. 3 zuzugreifen, verfährt das Informationssystem 30 in folgender Art. Es beginnt, den Identifizierer 22 der Schnittstellenkarte 28 zu lesen und unter Bezugnahme auf die Datenbasis die Organisationskanäle des Master- Verteilers aufzunehmen, d. h. für den speziellen Fall der Schnittstellenkarte 28 festzustellen, wie viele Karten mit jedem der Kanäle 1 bis n verbunden sind. Anschließend durchläuft es sukzessive die Kanäle des Master-Verteilers (bis auf den Kanal 0) dieser Karte. Das System hat für jeden Kanal das Vorhandensein einer Unterkette von Karten gespeichert. Wenn ein Kanal noch nicht durchlaufen wurde, hat das System keine Information über die zugeordneten Karten, ausgenommen deren Nummer und das auf deren Identifizierer 22 über den spezifischen Kanal 0 zugegriffen werden kann. Es geht dann auf ein niedrigeres hierarchisches Niveau und wählt dabei eine der unbekannten Karten aus, z. B. die Karte 20a, und liest dessen Identifizierer 22. Unter Bezugnahme auf die Datenbasis erfährt es die Organisation der Karte 20a, insbesondere die Tatsache, dass neue unbekannte Karten mit den Kanälen i und n seines Verteilers verbunden sind. Das System wählt den ersten Kanal i aus, für den es eine einzige Karte 20b gibt und liest deren Identifizierer 22. Dieser Identifizierer 22 gibt dann z. B. an, dass es noch weitere Karten auf einem niedrigerem Niveau gibt.
Wenn ganz allgemein alle Karten, die mit einer Karte auf dem hierarchischen Niveau h verbunden sind, durchlaufen sind, beginnt das Informationssystem die folgende Karte auf dem Niveau h zu durchlaufen, die mit einer gleichen Karte des (höheren) Niveaus h-1 verbunden ist. Wenn es keine Karten auf dem Niveau h mehr gibt, die mit dieser Karte auf dem Niveau h-1 verbunden sind, beginnt das System die folgende Karte auf dem Niveau h-1 zu durchlaufen, die mit einer gleichen Karte auf dem Niveau h-2 verbunden ist... Dies erfolgt so lange, bis das Informationssystem die zu prüfende Karte findet. Wenn das Informationssystem nach und nach die Hierarchie durchläuft, kann es in seinem Speicher die Wege löschen, die nicht zu einem Ergebnis führen, derart, dass dann, wenn die zu prüfende Karte gefunden ist, nur der direkte Weg verbleibt, der notwendig ist, um diese Karte zu erreichen.
Um das verwendete Verfahren zum Durchlaufen des zu prüfenden Systems zu illustrieren, kann man den hierarchischen Graphen, der durch die Verbindungen zwischen den Karten gebildet wird, wie ein Labyrinth betrachten, das man mit der Rechte-Hand-Regel durchläuft, mit dem Ziel, das Labyrinth insgesamt zu durchlaufen. Anders ausgedrückt wird der Graph längs eines Euler'schen Weges durchlaufen, der im Prinzip es erlaubt, alle Knoten zu verbinden, die durch die Master-Verteileroder die Karten gebildet werden. Der (modifizierte Roy)-Algorithmus, der es erlaubt, diesen Weg zu finden, wird oftmals so modifiziert, dass man den gleichen Weg mehrere Male durchlaufen könnte, d. h. einen Kanal eines Master-Verteilers.
Wenn der hierarchische Graph keine Schleifen aufweist (was normalerweise der Fall sein müsste), kann dieser vollständig in zuverlässiger Weise durchlaufen werden. Wenn im Gegensatz hierzu der Graph Schleifen enthält, muss man zusätzliche Vorsichtsmaßnahmen ergreifen, um das Risiko, im Kreis zu gehen, wenn man auf eine Schleife in dem Verlauf trifft, zu vermeiden.
Um in der Praxis den genommenen Weg zu speichern, wird eine Folge von Zahlen gespeichert, die den angetroffenen Karten zugeordnet sind. Zum Beispiel wurden während eines Durchlaufs die aufeinanderfolgenden Zahlen A-B-C-D-E-C-D-E gespeichert. Die Wiederholung der Folge C-D zeigt an, dass eine Schleife betreten worden ist (und wenn diese Schleife nicht verlassen wird, wird die Folge C-D-E ohne Ende durchlaufen). Diese Schleife wird detektiert, indem man jedes Paar von zwei aufeinanderfolgenden Zahlen (C-D) mit vorhergehenden Zahlenpaaren vergleicht. Wenn das Paar in den vorhergehenden Paaren wiedergefunden wird, befindet man sich in einer Schleife. In dem obigen Beispiel gibt der Identifizierer der Karte C unter Bezugnahme auf die Datenbasis an, dass sie mit Karten des niedrigeren Niveaus X, D und Y verbunden ist. Anstatt nun von der Karte C zur Karte D überzugehen, wird entschieden, von der Karte C auf eine noch nicht durchlaufene Karte überzugehen, z. B. Y. Anstelle der obigen zweiten Folge C-D-E hat man nun die Folge C-D-Y.
Um eine Komponente der Karte zu prüfen, gibt es zwei Möglichkeiten. In einem ersten Fall kennt man die zu prüfende Komponente nur hinsichtlich deren Art (die in dem Identifizierer der Komponente enthalten ist). Das Informationssystem durchläuft nun sukzessive die Kanäle des Verteilers, mit denen Unterketten von Komponenten verbunden sind, indem die Identifizierer der Komponenten ausgelesen werden. Die Kanäle, die mit Unterketten von Komponenten verbunden sind, ebenso wie die Anzahl der Komponenten dieser Unterketten, werden durch die Informationen der Datenbasis geliefert, die dem Identifizierer der Karte 22 zugeordnet sind. Sobald die zu prüfende Komponente gefunden worden ist, hat man gleichzeitig den Weg gefunden, der es erlaubt, diese zu prüfen, und der Identifizierer der Komponente erlaubt es, in der Datenbasis die Prüfvektoren und die Ergebnisvektoren zu finden, die zu benutzen sind. In einem zweiten Fall kennt man den Ort der zu prüfenden Komponente in einer Unterkette der Karte, was es erlaubt, direkt den Prüfweg abzuleiten.
Um die Verbindungen einer Karte zu prüfen, ordnet die Datenbasis jedem Identifizierer der Karte 22 ein Ensemble von Prüfvektoren, die in die peripheren Zellen der Komponenten einzuschreiben sind, und ein Ensemble von korrespondierenden Ergebnisvektoren zu, die in den peripheren Zellen zu lesen sind.
Dieses Verfahren des Durchlaufs und der Prüfung können wohlgemerkt bei der Prüfung von mehreren Komponenten oder mehreren Karten gleichzeitig angewendet werden.
Ein prüfbares System gemäß der Erfindung kann ganz und gar beliebig sein und weiterentwickelt werden. So kann jede Karte einen Master-Verteiler aufweisen, dessen mehrere Kanäle dazu ausgelegt sind, mit weiteren entsprechenden Karten verbunden zu werden. Es ist nicht notwendig, dass eine Karte tatsächlich mit einem solchen Kanal verbunden ist, da der Verteiler bei der Auswahl eines Kanal eines nicht benutzten Verteilers sich wie ein einzelnes Flip-Flop mit dem Inhalt "1" verhält, was das Nichtvorhandensein einer Verbindung signalisiert. Wenn andererseits ein Kanal bestimmt ist, mit einer Kette von Karten verbunden zu werden, muss jede Karte der Kette vorhanden sein, um die Kontinuität der Kette sicherzustellen.
Karten können aus dem System herausgezogen oder in das System hinzugefügt werden, ohne dass es notwendig ist, die Datenbasis zu aktualisieren, mit der Bedingung, dass die Identifizierer einer neuen Karte und deren Komponenten bereits in der Datenbasis vorliegen. Wenn dieses nicht der Fall ist, genügt es, die Datenbasis zu komplettieren, ohne sich dabei um die Verbindungen der neuen Karte mit dem Rest des Systems zu kümmern.
Die beliebige Organisation, insbesondere der Master- Verteiler 24, liefert einem Entwerfer der Karten eine hohe Flexibilität für deren Realisierung. Tatsächlich werden die Prüfsignale, die nicht wesentlich für die Funktion einer Karte sind, stets am Schluss geplant. Bei Karten mit hoher Packungsdichte wird üblicherweise diese Planung speziell schwierig und sogar unmöglich. Die Tatsache, dass die Kanäle des Verteilers in beliebiger Art angeordnet werden können, erleichtert diese Aufgabe erheblich.
Die Prüfvektoren und erhaltenen Ergebnisvektoren werden in herkömmlicher Art durch eine automatische Durchsicht der Informationspläne erhalten, die die Realisierung der Karten oder der Komponenten ermöglichen.

Claims

1. Prüfbares elektronisches System mit prüfbaren Elementen, die mit nach der Norm IEEE 1149.1 genormten Schnittstellen ausgerüstet sind, die es erlauben, die Elemente in Ketten zu organisieren, die sich wie Schieberegister verhalten, um den Austausch Von Prüfinformationen sicherzustellen, wobei jedes Element entweder eine Komponente (10) mit einem Identifizierer, der charakteristisch für das Prüfverhalten der Komponente ist und auf den durch die Prüfschnittstelle der Komponente zugegriffen werden kann, oder ein Verteiler ist, mit dem eine Kette aus Unterketten organisiert werden kann, die individuell durch Kanäle des Verteilers ausgewählt werden können, dadurch gekennzeichnet, daß es Master-Verteiler (24) aufweist, die entsprechende Unter- Ensembles (20) aus Elementen definieren, wobei ein spezifischer Kanal jedes Master-Verteilers, der für ein gegebenes System stets derselbe ist, reserviert ist für den Zugriff auf einen Identifizierer (22), der für die Prüforganisation des zugeordneten Unter-Ensembles charakteristisch ist.

2. Prüfbares elektronisches System nach Anspruch 1, dadurch gekennzeichnet, daß die Kanäle jedes Master-Verteilers (24), die unterschiedlich zu dem sind, über den auf den Identifizierer des zugeordneten Unter-Ensembles zugegriffen wird, jeweils mit Unterketten verbunden sind, die nach einer beliebigen Organisation ein oder mehrere Elemente oder Master-Verteiler enthalten können.

3. Prüfbares elektronisches System nach Anspruch 1, dadurch gekennzeichnet, daß jedes Unter-Ensemble einer gedruckten Schaltungskarte (20) entspricht, die einen Stecker (26) besitzt, der seinen Master-Verteiler (24) mit einem Kanal eines Master-Verteilers einer anderen Karte verbindet, wobei alle Karten über die Zwischenschaltung von Master- Verteilern mit einem Kanal eines Master-Verteiler einer einzigen Schnittstellenkarte (28) verbunden sind, über die das System geprüft wird.

4. Prüfbares elektronisches System nach Anspruch 3, dadurch gekennzeichnet, daß es eine Datenbasis aufweist, die

jedem Identifizierer einer Komponente (10) ein Ensemble von Prüf- und die entsprechenden erhaltenen Ergebnis- Vektoren zuordnet; und

jedem Identifizierer (22) eines Unter-Ensembles oder einer Karte (20) aus Informationen, die die Organisation der Unterketten der Karten angibt, ein Ensemble von Prüf- Vektoren, das jeder Unterkette der Karte zugeordnet ist, und entsprechenden erhaltenen Ergebnis-Vektoren zuordnet.

5. Verfahren zur Verwendung eines prüfbaren elektronischen Systems nach Anspruch 4, dadurch gekennzeichnet, daß es für die Überprüfung einer vorbestimmten Karte den Schritt aufweist, der darin besteht, den durch die Verbindungen zwischen den Karten gebildeten Graphen bis zu dem Moment zu durchlaufen, wo ein Weg zur vorbestimmten Karte gefunden wird, wobei dieses Durchlaufen dadurch bewirkt wird, jede Karte zu durchlaufen, die als mit einer vorhergehenden Karte verbunden aufgrund der Informationen gefunden wird, die in der Datenbasis dem Identifizierer (22) der vorhergehenden Karte zugeordnet sind.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Graph längs eines Euler'schen Wegs durchlaufen wird, mit dem alle Karten (20) miteinander verbunden werden können, wobei der Algorithmus zum Einrichten des Euler'schen Wegs derart modifiziert wird, daß der Weg mehr als einmal durch ein und denselben Kanal laufen kann.

7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß er den Schritt umfaßt, die vorbestimmte Karte durch die Verwendung von Prüfvektoren zu prüfen, die in der Datenbasis dem Identifizierer (22) der vorbestimmten Karte zugeordnet sind, wobei diese Vektoren und die korrespondierenden ausgelesenen Ergebnisse durch den gefundenen Weg gebildet werden.

8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß es folgende Schritte enthält:

- Suchen einer vorbestimmten Komponente (10), indem die Identifizierer der Komponenten der Unterketten der vorbestimmten Karte gelesen werden; und

- Prüfen der vorbestimmten Komponente durch die Verwendung von Prüfvektoren, die in der Datenbasis dem Identifizierer der Komponente zugeordnet sind.