DE69606852T2

DE69606852T2 - Digitale Signalverarbeitungsschaltung für einen Fernsehempfänger

Info

Publication number: DE69606852T2
Application number: DE1996606852
Authority: DE
Inventors: Michael Geissel; Timm Hinrichs; Markus Schu; Rolf Singer
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1996-04-18
Filing date: 1996-04-18
Publication date: 2000-06-29
Anticipated expiration: 2016-04-19
Also published as: CN1177256A; CN1140993C; EP0802671B1; EP0802671A1; JPH09284672A; JP3527603B2; MY117363A; SG55297A1; DE69606852D1

Description

Die vorliegende Erfindung bezieht sich auf einen digitalen Signalverarbeitungsschaltkreis für einen FIRnsehempfänger, wobei der Schaltkreis eine Up-Conversion und ein digitales Zoomen unterstützt.
Zoomen bedeutet in diesem Zusammenhang, ein Bild oder einen Ausschnitt eines Bildes durch Hinzufügen zusätzlicher Zeilen zu dem Bild zu vergrößern, wobei die Zeilen in Übereinstimmung mit Interpolationsvefahren erzeugt werden. Zoomen kann insbesondere dazu verwendet werden, um ein Bild, das im "Letterbox"-Format übertragen ist, in ein Bild umzuwandeln, das den ganzen Bildschirm bedeckt.
In Bezug zu der Up-Conversion gibt es im Augenblick zwei übliche Ansätze. Der eine ist der sog. 100/120 Hz Halbbildabtastansatz (interlaced scanning approach), der andere ist der sog. 50/60 Hz Vollbildumwandlungsansatz (progressive scan conversion approach).
Die Fig. 1b und 1c geben das Prinzip dieser beiden Verfahren wieder, wobei Fig. 1a eine herkömmliche 50/60 Hz Halbbildabtastung (interlaced scanning) darstellt.
Bei der herkömmlichen 50/60 Hz Halbbildabtastung wird jedes Bild (Vollbild) in zwei Halbbilder aufgeteilt, wobei ein Halbbild die ungeraden Zeilen des vollständigen Bildes, das andere Halbbild die geraden Zeilen des vollständigen Bildes umfaßt. Die beiden Halbbilder A und B, die zusammen ein vollständiges Bild ergeben, werden zu aufeinanderfolgenden Zeitpunkten wiedergegeben, was in Fig. 1 durch die Halbbildfolge A, B, A, ... dargestellt ist.
Das 1001120 Hz Halbbildabtastverfahren unterscheidet sich von der herkömmlichen 50/60 Hz Halbbildabtastung darin, daß vier zeitlich aufeinanderfolgende Halbbilder während der Dauer eines Vollbildes wiedergegeben werden. In einfachster Weise kann dies durch Halbbildwiederholung erreicht werden, was zu der Halbbildfolge A, A, B, B, ... führt. Eine solche einfache Wiederholung der Halbbilder vermindert nur das Großflächenflimmern, das Zeilenflimmern bleibt gleich oder nimmt, verglichen mit einer normalen 50/60 Hz Halbbildwiedergabe sogar zu. Eine zweite Form wird durch die Vollbildwiederholung erreicht, die zu der Halbbildfolge A, B, A, B, ... führt. Dieses Verfahren führt bei Bildern, die praktisch keine Bewegung aufweisen (Standbilder) zu akzeptablen Ergebnissen. Um die mit der 100/120 Hz Halbbildabtastung erreichbare Bildqualität zur erhöhen, ist vorgeschlagen worden, eine bewegungsabhängige Filterung zu verwenden, damit die Erzeugung von zusätzlichen Halbbildern in Abhängigkeit von der Größe der in dem Bild enthaltenen Bewegung durchgeführt wird. Dies ist in Fig. 1b mit der Folge A, A*, B, B*, ... wiedergegeben. Wenn Bewegung vorliegt, werden die Halbbilder A und B nicht bloß wiederholt, sondern die zusätzlichen Halbbilder A*, B* werden in Abhängigkeit von der Größe der in dem Bild vorhandenen Bewegung erzeugt.
Fig. 1c zeigt das 50/60 Hz Vollbildabtastverfahren. Bei diesem Verfahren werden zu jedem Halbbild A, B die jeweils fehlenden ungeraden oder geraden Zeilen hinzugefügt, so daß zwei verschachtelte Halbbilder A/A*, B*/B gleichzeitig wiedergegeben werden.
Aus EP-A2-0 514 819 ist ein FIRnsehempfänger bekannt, der eine Betriebsarteinstellungseinrichtung zur Einstellung einer Anzeigebetriebsart und außerdem eine Bildseitenverhältnisumwandlungseinrichtung besitzt. Die Bildseitenverhältnisumwandlungseinrichtung wird gemäß dem Ausgabesignal der Betriebsarteinstellungseinrichtung auf eine einer Mehrzahl von Umwandlungsarten oder Wiedergabevergrößerungsarten eingestellt. Die Bildseitenverhältnisumwandlungseinrichtung wandelt ein Videosignal mit keinem weiten Bildseitenverhältnis in ein Signal mit einem weiten Bildseitenverhältnis um, das zur Wiedergabe auf einem Bildschirm mit einem weiten Bildseitenverhältnis geeignet ist. Die Interpolation wird unter Verwendung eines Halbbildspeichers und eines Zeilenspeichers von zwei Koeffizientenmultiplizierern und einem Addierer ausgeführt. Der Halbbildspeicher erhält ein Videosignal und gibt das verzögerte Videosignal aus. Der Zeilenspeicher erhält und verzögert das Videosignal, das von dem Halbbildspeicher ausgegeben wird. Die Videosignale, die von dem Halbbildspeicher und dem Zeilenspeicher ausgegeben werden, werden jeweils durch Koeffizientenmultiplizierer gemäß vorbestimmten Koeffizienten gewichtet. Abschließend werden beide gewichteten Signale addiert, um ein interpoliertes Videosignal bereitzustellen.
Es ist die Aufgabe der vorliegenden Erfindung, einen digitalen Signalverarbeitungsschaltkreis für einen FIRnsehempfänger bereitzustellen, wobei der Schaltkreis eine Up-Conversionsverarbeitung mit einer Zoomverarbeitung kombiniert, wobei der Schaltkreis unter Verwendung relativ einfacher Hardware realisiert werden kann.
Diese Aufgabe wird durch den Gegenstand des vorliegenden Anspruchs 1 gelöst. Bevorzugte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche zu Anspruch 1.
Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung in Verbindung mit den beiliegenden Zeichnungen im einzelnen beschrieben, wobei die Zeichnungen zeigen:
Fig. 1a-c Illustrationen zur Beschreibung einer herkömmlichen 50160 Hz Halbbildabtastung, einer 1001120 Hz Halbbildabtastung und einer 50/60 Hz Vollbildabtastung,
Fig. 2 ein schematisches Diagramm eines Schaltkreises, der Up-Conversions-, Zoom- und Schwenk-Fähigkeiten kombiniert,
Fig. 3 ein schematisches Diagramm eines Schaltkreises, der bewegungsabhängige Up-Conversions-, Zoom- und Schwenk-Fähigkeiten kombiniert, und
Fig. 4 und 5 Diagramme zur Illustration der Arbeitsweise der Phasenakkumlationseinrichtung.
Der Schaltkreis gemäß Fig. 2 umfaßt im wesentlichen drei Hauptkomponenten, nämlich einen Halbbildspeicher 1, eine Filtereinheit 2 und eine Steuereinheit 3. Ein Halbbildspeicher 1, der vorzugsweise ein Halbbild-RAM ist, speichert ein Halbbild eines zugeführten Videosignals, wobei das Videosignal entweder nur Luminanz oder Chrominanzsignale des zugeführten Videosignals umfaßt oder beide. Eine Filtereinheit 2 ist vorzugsweise ein sog. FIR-Filter und höchst vorzugsweise ein 2-Tap FIR- Filter. Die Filtereinheit umfaßt einen Zeilenspeicher 4, Addiereinrichtungen 5 und 6 und einen Multiplizierer 7. Für den Fachmann ist es selbstverständlich, daß, wenn die Filtereinheit 2 ein 2-Tap-Filter ist, wie in Fig. 2 dargestellt, die Filterarbeitsweise mathematisch wie folgt ausgedrückt werden kann:
Y = kX&sub0; +(1-k)X&submin;&sub1;,
wobei Xo eine aktuelle Zeile darstellt, X&sub1; eine Zeile, die der aktuellen Zeile nachfolgt, darstellt und Y die Ausgabe der Filtereinheit darstellt. Faktor k wird von einer Steuereinheit 3 zugeführt und, wie aus der obigen Formel zu erkennen ist, bestimmt das Verhältnis, mit dem eine aktuelle Zeile und die benachbarte, nachfolgende Zeile gemischt werden, um eine interpolierte Zeile zu schaffen.
Ohne Zoomen müssen keine zusätzlichen Zeilen zu den schon im Halbbildspeicher gespeicherten Zeilen erzeugt werden und der Faktor k kann so mit einem Wert von 0 gewählt werden, um nicht die Anzahl der Zeilen zu verändern, die vom Halbbildspeicher 1 bereitgestellt werden. Bei Zoomen ist die Erzeugung zusätzlicher Zeilen erforderlich. Um beispielsweise ein Bild, das im Letterbox-Format erhalten wurde, zu einem Format zu erweitern, das der vollen Größe eines Bildschirms entspricht, ist es erforderlich, zusätzliche Zeilen durch Interpolation von Zeilen benachbart zum aktiven Bildteil zu erzeugen.
Eine Steuereinheit 3 ist vorzugsweise eine sogenannte Phasenakkumulationseinheit, die im wesentlichen einen Zeilenadresszähler 8, eine Addiereinrichtung 9 und eine Verzögerungs- oder Registereinrichtung 10 umfaßt. Da die Steuereinheit 3 über einen Zeilenadresszähler 8 einen Halbbildspeicher 1 adressiert und gleichzeitig einen Faktor k einem Multiplizierer 7 der Filtereinheit 2 zuführt, kontrolliert sie, welche der in dem Halbbildspeicher 1 gespeicherten Zeilen miteinander interpoliert werden und gemäß welchem Verhältnis.
Wie in Fig. 2 gezeigt, umfaßt eine Steuereinheit 3 vorzugsweise eine Addiereinrichtung 9, die als erste Eingabe einen Anfangswert oder einen Zoomfaktor und als eine zweite Eingabe die untere 6-Bit (0..5) Ausgabe der Registereinrichtung 10 erhält. Die Registereinrichtung 10, die mit der Ausgabe der Addiereinrichtung 9 verbunden ist, verzögert die Eingabe von der Addiereinrichtung 9 um eine Zeitperiode, die einer Zeile entspricht. Die Addiereinrichtung 9 ist vorzugsweise ein 7-Bit Addierer und führt somit ein 7-Bit Wort der Registereinrichtung 10 zu. Die 7-Bit Ausgabe der Registereinrichtung 10 wird so aufgeteilt, daß das höchstwertige Bit (most significant bit) dem Zeilenadresszähler 8 zugeführt wird und die unteren 6-Bits (0..5) dem Mul tiplizierer 7 der Filtereinheit 2 zugeführt werden. Diese unteren 6-Bits werden ebenfalls einem der Eingänge des Addierers zugeführt.
Die Phasenakkumulationseinrichtung 3 wird für jede Ausgabezeile ausgeführt. Der physikalische Abstand zwischen zwei Zeilen des Ausgabehalbbildes wird in 64 Stufen aufgeteilt. Theoretisch ist es möglich, an der Position jeder Stufe eine Ausgabezeile durch Interpolation zu erzeugen. Wenn ein Zoomfaktor von 1 oder 2 realisiert ist, sind maximal zwei dieser neuen interpolierten Ausgabezeilen erforderlich. Es gibt deshalb keinen Bedarf, eine Zeile für alle 64 Stufen zu erzeugen.
Die Ausgabe der Steuereinheit 3 kann mit Hilfe der folgenden mathematischen Formel beschrieben werden:
k&sub0; = INIT mod 64
kn = (kn&submin;&sub1; + comp) mod 64 (n = 1, 2, 3, ...)
Ia&sub0; = INIT div 64
Ian = Ian + (kn-1 + comp) div 64 (n = 1, 2, 3, ...)
wobei: INIT = Anfangswert, der von dem erzeugten Halbbild (A1, A1*, B1* oder B 1) abhängt
k = an die Multipliziereinrichtung 7 geführter Wert (Bit 0..5)
k&sub0; = k-Faktor für die erste Ausgabezeile (Zeile Nr. 0)
Ia = Ausgabe des Zeilenadresszählers
n = Ausgabe der zu erzeugenden Zeilennummer (n = 1, 2...)
comp = Kompressionsfaktor (32...64)
mod = Modulo-Operation (Rest einer Division)
div = Divisions-Operation (ganzzahliges Ergebnis der Division)
Die folgenden Beispiele illustrieren die oben angegebene Formel:
Das Ausgabehalbbild ist A1 und der Kompressionsfaktor beträgt 50. Das bedeutet, daß nur 78% des zugeführten Bildes angezeigt werden (50/64 = 0,78; mit einem Anfangswert für A1 = 64). In Fig. 4 ist die Erzeugung des Ausgabehalbbildes A1 mit n = 0 und n = 1 gezeigt.
Das Ausgabehalbbild ist A1* und der Kompressionsfaktor beträgt 50. Für das Ausgabehalbbild A1* beträgt der Anfangswert (64 + comp/2) = 89.
Fig. 3 gibt geometrisch eine bevorzugte Ausführungsform eines Schaltkreises gemäß der vorliegenden Erfindung an, wobei bewegungsadaptive Up-Conversions-, Zoom- und Schwenk-Fähigkeiten kombiniert werden.
Der in Fig. 3 gezeigte Schaltkreis umfaßt einen Halbbildspeicher 1' und eine Filtereinheit 2', die im wesentlichen dieselbe Funktion wie die Einheiten 1 und 2 der Fig. 2 bereitstellen. Die Einheit 2 ist vorzugsweise das 2-Tap FIR-Filter zur Intra- Halbbild-Interpolation, dessen Ergebnis bei Bewegung verwendet wird. Der Schaltkreis der Fig. 3 umfaßt weiterhin eine Steuereinheit 11 zur Steuerung der Adressie rung des Halbbildspeichers 1' und der Filtereinheit 2', die ähnlich zur Steuereinheit 3 in Fig. 2 ist. Der Schaltkreis der Fig. 3 umfaßt zusätzlich einen weiteren Halbbildspeicher 12 und eine weitere Filtereinheit 13.
Die Einheit 13 ist vorzugsweise ein 3-Tap FIR-Filter zur Intra-Vollbild-Interpolation, die bei keiner Bewegung oder wenig Bewegung verwendet wird. Vorzugsweise wird ein Koeffizient des 3-Tap-Filters immer auf 0 gesetzt. Deshalb kann das 3-Tap-Filter durch ein 2-Tap FIR-Filter mit Multiplexereinrichtungen 17 und 18, die später beschrieben werden, realisiert werden.
Die Filtereinheit 13 führt, kurz erläutert, eine Filterfunktion aus, die ähnlich zu der der Filtereinheit 2' ist, basiert jedoch auf anderen Eingangssignalen. Die Steuereinheit 11 steuert sowohl die Filtereinheit 2' als auch die Filtereinheit 13.
Ein Mischeinheit 14 kombiniert die Ausgabe der Filtereinheit 2' und die Ausgabe der Filtereinheit 13 und gibt über eine Normalisierungseinheit 19 das resultierende Videosignal aus. Die Arbeitsweise der Mischereinheit 14 wird von einem Bewegungssignal gesteuert, das von einer Bewegungserfassungseinheit (nicht gezeigt) zugeführt wird.
Im wesentlichen leitet der Mischer 14 die Ausgabe von der Filtereinheit 13 an seinem Ausgang, wenn keine Bewegung vorliegt, und leitet das Ausgangssignal von der Filtereinheit 2' an seinen Ausgang, wenn eine maximale Bewegung vorliegt. Bei dazwischenliegenden Bewegungswerten kombiniert der Mischer 14 die Ausgaben der Filtereinheit 2' und 13.
Wie in Fig. 3 gezeigt, führt die Steuereinheit 11 ein Steuersignal an die Filtereinheit 2' und die Filtereinheit 13. Diese Steuersignale werden vorzugsweise jeweils an einen Multiplizierer 15 und einen Multiplizierer 16 geleitet.
Die Phasenakkumulationseinrichtung 11 wird für jede Ausgabezeile ausgeführt. Der physikalische Abstand zwischen zwei Zeilen des Ausgangsbildes wird in 128 Stufen unterteilt: Theoretisch ist es möglich, an der Position jeder Stufe eine Ausgabezeile durch Interpolation zu erzeugen. Wenn ein Zoomfaktor zwischen 1 und 2 liegt, werden bei der 100/120 Hz-Betriebsart maximal zwei und bei der 50/60 Hz-Betriebsart vier dieser neuen, interpolierten Zeilen erforderlich. Es ist deshalb nicht erforderlich, eine Zeile bei allen 128 Stufen zu erzeugen.
Die Ausgabe der Steuereinheit 11 kann durch die folgenden mathematischen Formeln geschrieben werden:
6-Bit Addierer und Register:
km&sub0; = INIT /2 mod 64
km&sub0; = (kn-1 + comp/2) mod 64 (n = 1, 2, 3, ...)
8-Bit Addierer und Register:
temp&sub0; = INIT mod 128
tempn = (tempn-1 + comp) mod 128 (n = 1, 2, 3, ...)
knmn = tempn mod 64 (n = 0, 1, 2, 3, ...)
muxn = tempn div 64 (n = 0, 1, 2, 3, ...)
Ia&sub0; = INIT div 128
Ian = Ian-1 + (kn-1 + comp) div 128 (n = 1, 2, 3, ...)
wobei: INIT = Anfangswert, der von dem zu erzeugenden Halbbild abhängt (A1, A1*, B1* oder B1)
km = an die Multipliziereinrichtung 15 gelieFIRter Wert (Bit 0..5)
km&sub0; = k-Faktor für die Multipliziereinrichtung 15 der ersten Ausgabezeile
temp = Zeitvariable
knm = an die Multipliziereinrichtung 16 gelieFIRter Wert (Bit 0..5)
mux = mux ctrl, Signal zur Steuerung der Multiplexereinrichtungen 17 und 18
Ia = Ausgabe des Zeilenadresszählers
n = zu erzeugende Ausgabezeilennummern (n = 0, 1, 2,..)
comp = Kompressionsfaktor (64, 68, 72...128)
mod = modulo-Operation (Rest einer Division)
div = divisions-Operation (ganzzahliges Ergebnis der Division)
Die Ausgabe des Zeilenadresszählers wird der Halbbildspeichereinrichtung 1 zugeführt. Die Adresse, die der Halbbildspeichereinrichtung 12 zugeführt wird, kann sich in Abhängigkeit von dem zu erzeugenden Halbbild (A1, A1*, B1* oder B1) um eine Zeile unterscheiden.
Die beiden Multiplexer (17, 18) werden von einem mux ctrl-Signal gesteuert. Wenn das mux-ctrl-Signal "0" ist, wird die Ausgabe der Zeilenspeichereinrichtung 2 und die Ausgabe der Halbbildspeichereinrichtung 12 der Filtereinrichtung 13 zugeführt. Wenn das mux ctrl-Signal "1" ist, wird die Ausgabe der Halbbildspeichereinrichtung 1 und die Ausgabe der Zeilenspeichereinrichtung 2 der Filtereinrichtung 13 zugeführt.
Das folgende Beispiel kann die obigen Formeln illustrieren.
Wenn das Ausgabehalbbild A1 ist und der Kompressionsfaktor 100 beträgt, werden nur 78% des eingehenden Bildes wiedergegeben (da 100/64 = 0,78 mit einem Anfangswert von A1 = 128).
Das Ausgabehalbbild ist A1* und der Kompressionsfaktor beträgt 100. Für das Ausgabehalbbild A1* beträgt der Anfangswert (128 + comp/2) = 178.
Fig. 5 gibt die Erzeugung des Ausgabehalbbildes A1 mit n = 0 und n = 1 wieder. In der zweiten Spalte ist die Ausgabe der 2-Tap-Filtereinrichtung gezeigt und in der dritten Spalte ist die Ausgabe der 3-Tap-Filtereinrichtung 13 gezeigt.
Wie erwähnt, kombiniert der Schaltkreis gemäß Fig. 3 Up-Conversions-Fähigkeiten mit Zoom- und Schwenk-Fähigkeiten. Der Schaltkreis nach Fig. 3 ist dabei in der Lage, eine Halbbildabtastumwandlung (interlaced scan conversion) und eine Vollbildabtastumwandlung (progressive scan conversion) durchzuführen.
Die Hauptarbeitsweise des in Fig. 3 gezeigten Schaltkreises wird für verschiedene Situationen, z. B. für die Halbbildabtastung oder die Vollbildabtastung, Zoomen oder nicht Zoomen, Bewegung oder keine Bewegung (Standbild), in Verbindung mit den folgenden Tabellen 1 und 2 erläutert. TABELLE 1: EINGEHENDE VIDEODATEN FÜR EINE 120/100 Hz HALBBILDUMWANDLUNG TABELLE 2: EINGEHENDE VIDEODATEN FÜR EINE 50/60 Hz VOLLBILDUMWANDLUNG
Tabelle 1 betrifft die Arbeitsweise des Schaltkreises bzgl. der Halbbildabtastung und insbesondere eine 100/120 Hz Halbbildumwandlung.
Wie oben erwähnt, wird bei einer Halbbildabtastung die Anzahl der Halbbilder verdoppelt, so daß während der Zeitdauer eines Halbbildes A1 eines eingehenden Videosignals zwei Halbbilder A1, A1* erzeugt und wiedergegeben werden.
Bei keinem Zoom und keiner Bewegung (Standbild) in dem Bild ist das Teilhalbbild A1 identisch mit dem eingehenden Halbbild A1 und Teilhalbbild A1* ist identisch mit dem vorhergehend eingehenden Halbbild B0 (Situation 2).
Bei keinem Zoom aber mit Bewegung ist Teilhalbbild A1 identisch mit dem eingehenden Halbbild A1, wobei jedoch die Zeilen des Teilhalbbildes A1* durch Interpolation benachbarter Zeilen des eingehenden Halbbildes A1 erzeugt werden. Dies ist in Tabelle 1 durch den Ausdruck A1, A1LD angegeben, wobei LD "line delay" (Zeilenverzögerung) bezeichnet (Situation 1).
Bei Zoom und Bewegung werden die Zeilen beider Teilhalbbilder A1 und A1* durch Interpolation jeweils benachbarter Zeilen des eingehenden Halbbildes A1 erzeugt (Situation 3).
Beim letzten Fall der Tabelle 1, einer Situation mit Zoom und keiner Bewegung (Standbild) (Situation 4), werden die Zeilen des Teilhalbbildes A1 und A1* durch Interpolation benachbarter Zeilen des eingehenden Halbbildes A1 und der Zeilen des vorhergehenden Halbbildes B0 erzeugt. Obwohl es im Einzelnen später erläutert wird, sollte erwähnt werden, daß die Interpolation zwischen Zeilen benachbarter, eingehender Halbbilder A1 und B0 durch die Operation der Multiplexer 17 und 18 der Filtereinheit 13 erreicht wird.
Tabelle 2 illustriert diese Situation bei Vollbildumwandlung (progressive scan conversion). Wie oben erwähnt, wird bei der Vollbildumwandlung jedes eingehende Halbbild durch Interpolation zu einem Vollbild erweitert, wobei alle Zeilen des resultierenden Vollbildes während derselben Halbbilddauer angezeigt werden.
Tabelle 2 zeigt die Art und Weise, in der einzelne Zeilen der Vollbilder A1/A1* und B1*/B1 für die erwähnten vier verschiedenen Situationen erzeugt werden.
Bei der 100/120 Hz Halbbildumwandlung und Ausgabe der Halbbilder A1 und A1* sind die Ausgabedaten der Halbbildspeichereinrichtung 1 die Daten des Eingabehalbbildes A1 und die Ausgabedaten der Zeilenspeichereinrichtung 2 sind das um eine Zeile verzögerte Eingabehalbbild A1. Die Ausgabe der Halbbildspeichereinrichtung 12 ist das Eingangshalbbild B0. Die Eingabe der 2-Tap-Filtereinrichtung 2 ist somit das Eingabehalbbild A1 und das um eine Zeile verzögerte Eingabehalbbild A1 (A1LD). Ein Koeffizient des 3-Tap-Filters wird vorzugsweise immer auf 0 gesetzt, so daß er mit Hilfe eines 2-Tap-Filters mit Multiplexern realisiert werden kann.
Bei den Ausgabehalbbildern B1* und B1 sind die Ausgabedaten der Halbbildspeichereinrichtung 1 die Daten des Eingabehalbbildes B1 und die Ausgabedaten der Zeilenspeichereinrichtung 2 sind das um eine Zeile verzögerte Eingabehalbbild B1. Die Ausgabe der Halbbildspeichereinrichtung 12 ist das Eingabehalbbild A1. Die Eingabe der 2-Tap-Filtereinrichtung 2 ist somit das Eingabehalbbild B1 und das um eine Zeile verzögerte Eingabehalbbild B1 (B1LD). Die Eingabe der 3-Tap- Filtereinrichtung 13 ist das Eingabehalbbild B1 und B1LD und das Eingabehalbbild A1. Ein Koeffizient des 3-Tap-Filters ist vorzugsweise immer auf 0 gesetzt, so daß er mit Hilfe eines 2-Tap-Filters mit Multiplexern realisiert werden kann.

Claims

1. Digitaler Signalverarbeitungsschaltkreis für einen FIRnsehempfänger mit:

einem ersten Halbbildspeicher (1') zur Speicherung von Eingangsdaten eines Chrominanz- oder Luminanzanteils eines Halbbildes,

eine erste Interpolationseinrichtung (2') zur Erzeugung interpolierter Zeilendaten basierend auf Zeilendaten, die von dem ersten Halbbildspeicher (1') erhalten wurden,

eine Zoom- und Up-Conversions-Steuereinrichtung (11) zur Steuerung des Auslesens von Zeilendaten aus dem ersten Halbbildspeicher (1') und der Interpolation, die von der Interpolationseinrichtung basierend auf einer Zoomfaktoreingabe an die Zoom- und Up-Conversions-Steuereinrichtung (11) durchgeführt wird,

dadurch gekennzeichnet, daß

der digitale Signalverarbeitungsschaltkreis außerdem umfaßt:

einen zweiten Halbbildspeicher (12), eine zweite Interpolationseinrichtung (13) und eine Mischeinrichtung (14), wobei

der zweite Halbbildspeicher (12) mit dem Ausgang des ersten Halbbildspeichers (1') verbunden ist,

die zweite Interpolationseinrichtung (13) als erste Eingabe die Ausgabe des zweiten Halbbildspeichers (12), als zweite Eingabe die Ausgabe des ersten Halbbildspeichers (1') und als dritte Eingabe eine um eine Zeile verzögerte Version der Ausgabe des ersten Halbbildspeichers erhält und basierend entweder auf der ersten und zweiten oder der ersten und dritten Eingabe interpolierte Zeilendaten erzeugt,

die Mischeinrichtung (14) die Ausgabedaten von der ersten und zweiten Interpolationseinrichtung (2', 13) erhält und Ausgabedaten basierend auf den beiden Eingaben und basierend auf einem Bewegungssignal erzeugt, das von einer Bewegungserfassungseinheit zugeführt wird.

2. Digitaler Signalverarbeitungsschaltkreis nach Anspruch 1, wobei die erste Interpolationseinrichtung (2') ein FIR-Filter ist, vorzugsweise ein 2-Tap FIR- Filter.

3. Digitaler Signalverarbeitungsschaltkreis nach Anspruch 1 oder 2, wobei die zweite Interpolationseinrichtung (13) ein FIR-Filter und vorzugsweise ein 2- Tap FIR-Filter ist.

4. Digitaler Signalverarbeitungsschaltkreis nach Anspruch 2 oder 3, wobei das FIR-Filter eine Gewichtungseinrichtung (7, 16) umfaßt, die von der Zoom- und Up-Conversions-Steuereinrichtung (11) gesteuert wird.

5. Digitaler Signalverarbeitungsschaltkreis nach Anspruch 3 oder 4, wobei das FIR-Filter der zweiten Interpolationseinrichtung (13) Multiplexeinrichtungen (17, 18) zur Weiterleitung entweder der ersten und zweiten oder ersten und dritten Eingabe an das FIR-Filter umfaßt.

6. Digitaler Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 5, wobei die Zoom- und Up-Conversions-Einrichtung (11) die Gewichtungsoperation, die in der ersten Interpolationseinrichtung (2') ausführt wird, und die Gewichtungsoperation, die von der zweiten Interpolationseinrichtung (13) ausgeführt wird, steuert und außerdem die Umschaltung der Multiplexer (17, 18) steuert, die in der zweiten Interpolationseinrichtung (13) enthalten sind.

7. Digitaler Signalverarbeitungsschaltkreis nach einem der vorhergehenden Ansprüche, wobei die Interpolationseinrichtung (2') zumindest einen Zeilenspeicher zur Ausgabe einer um eine Zeile verzögerten Version der aktuellen Zeilendaten, die von dem ersten Halbbildspeicher (1') ausgegeben werden, umfaßt.

8. Digitaler Signalverarbeitungsschaltkreis nach einem der Ansprüche 1 bis 7, wobei die dritte Eingabe an die zweite Interpolationseinrichtung (13) von einer Zeilenverzögerungseinrichtung bereitgestellt wird, die in der ersten Interpolationseinrichtung (2') enthalten ist.

9. Digitaler Signalverarbeitungsschaltkreis nach einem der vorhergehenden Ansprüche, wobei die Zoom- und Up-Conversions-Steuereinrichtung (11) die ersten Zeilendaten, die aus dem ersten Halbbildspeicher (1') auszulesen sind, in Übereinstimmung mit einem empfangenen Aktivbereichsignal festlegt, so daß nur relevante Zeilendaten der Interpolationseinrichtung (2') zugeführt werden.

10. Digitaler Signalverarbeitungsschaltkreis nach einem der vorhergehenden Ansprüche, wobei die Zoom- und Up-Conversions-Steuereinrichtung (11) eine Addiereinrichtung (9), eine Zeilenverzögerungseinrichtung (10) und eine Zeilenadresszähleinrichtung (8) umfaßt, wobei

die Addiereinrichtung (9) den Zoomfaktor als erste Eingabe erhält und Ausgabedaten an die Zeilenverzögerungseinrichtung (10) bereitstellt,

die Zeilenverzögerungseinrichtung (10) Ausgangsdaten an die Interpolationseinrichtung (2', 13) und an die Addiereinrichtung (9) als zweite Eingabe bereitstellt,

der Zeilenadresszähler (8) das MSB von der Ausgabe der ersten Zeilenverzögerungseinrichtung (10) erhält und durch seine Ausgabe das Auslesen des ersten Halbildspeichers (1') steuert.

11. Digitaler Signalverarbeitungsschaltkreis nach Anspruch 10, wobei die Addiereinrichtung (9) ein 7-Bit Addierer ist und die Zeilenverzögerungseinrichtung (10) die sechs unteren Bits ihrer Ausgabe an den zweiten Eingang der Addiereinrichtung (9) und die Interpolationseinrichtung (2', 13) führt, und das höchstwertige Bit ihrer Ausgabe an die Zeilenadresszähleinrichtung (8) führt.