DE69524730T2 - Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen - Google Patents
Verfahren zur Herstellung einer Halbleitervorrichtung für MikrowellenInfo
- Publication number
- DE69524730T2 DE69524730T2 DE69524730T DE69524730T DE69524730T2 DE 69524730 T2 DE69524730 T2 DE 69524730T2 DE 69524730 T DE69524730 T DE 69524730T DE 69524730 T DE69524730 T DE 69524730T DE 69524730 T2 DE69524730 T2 DE 69524730T2
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- layer
- metallization
- semiconductor device
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 238000001465 metallisation Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 55
- 239000000758 substrate Substances 0.000 description 19
- 239000011810 insulating material Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung für Mikrowellenfrequenzen, wobei eine Siliciumscheibe auf einer ersten Seite mit einer Siliciumoxidschicht versehen wird, die mit einer Siliciumschicht bedeckt wird, in welcher eine, mit einem Halbleiterelement versehene, isolierte Siliciuminsel ausgebildet wird, und auf der gleichen ersten Seite der Siliciumscheibe neben der Siliciuminsel und unmittelbar auf der Siliciumoxidschicht ein passives Element und eine Struktur aus leitenden Elementen ausgebildet werden.
- Eine Halbleiteranordnung dieser Art, welche sich zur Verarbeitung von sehr hochfrequenten Mikrowellensignalen eignet, wird als "Monolithischer Mikrowellenschaltkreis" (MMIC) bezeichnet. Das Halbleiterelement kann zum Beispiel durch einen Bipolar- oder Feldeffekttransistor, das passive Element zum Beispiel durch einen Kondensator, eine Spule oder eine Übertragungsleitung dargestellt sein. Um es von dem passiven Element zu unterscheiden, wird das Halbleiterelement als aktives Element bezeichnet. In der Praxis kann die Halbleiteranordnung einige, aber auch sehr viele aktive und passive Elemente aufweisen.
- Ein Verfahren der in dem einleitenden Absatz beschriebenen Art ist aus WO92/05580 bekannt. Bei dem bekannten Verfahren wird ein Siliciumkörper als Substrat verwendet, wobei der Siliciumkörper auf einer Oberfläche mit einer Isolationsschicht versehen wird, auf welcher das Halbleiterelement, das passive Element, in diesem Falle ein Mikrostreifenleiter, und die Struktur leitender Elemente ausgebildet werden.
- Obgleich durch das Anordnen der Schaltkreiselemente auf der Oberseite einer dielektrischen Schicht sich wesentliche Vorteile ergeben, hat sich gezeigt, dass der Siliciumkörper die Leistung der Anordnung in der Praxis nachteilig beeinflusst.
- Es ist unter anderem Aufgabe der vorliegenden Erfindung, eine Halbleiteranordnung für Mikrowellenfrequenzen vorzusehen, bei welcher nachteilige Auswirkungen auf Grund der Verwendung eines Siliciumkörpers als Substrat verhindert werden.
- Gemäß der vorliegenden Erfindung wird diese Aufgabe dadurch erfüllt, dass nach Ausbilden des Halbleiterelements, des passiven Elements und der leitenden Elemente auf der ersten Seite der Siliciumscheibe diese mit ihrer ersten Seite mit Hilfe einer Schicht aus Klebemittel an einem Isolationskörper befestigt, die Siliciumscheibe danach entfernt und dadurch die Siliciumoxidschicht freigelegt wird, die mit einer Metallisierung versehen wird, welche mit den Elementen durch in der Siliciumoxidschicht ausgebildete Fenster verbunden wird.
- Vorzugsweise wird die Metallisierung durch elektrochemisch aufgebrachte Metallteile (Bondhügel) gebildet. Solche Metallteile können zur Wärmeableitung eingesetzt werden, aber auch, um die Halbleiteranordnung mit Leiterbahnen, welche auf einem Träger aus Isolatormaterial bei Anbringen der Halbleiteranordnung auf dem Träger aus Isolatormaterial vorgesehen werden, elektrisch zu verbinden.
- In einem bevorzugten Ausführungsbeispiel der Halbleiteranordnung gemäß der Erfindung ist das passive Element durch eine Spule dargestellt ist, welche durch einen, auf der Schicht aus Isolatormaterial vorgesehenen Metallleiter gebildet wird, wobei die Leiterbahn durch ein, in der Schicht aus Isolatormaterial vorgesehenes Fenster praktisch über ihre gesamte Länge mit einem elektrochemisch aufgebrachten Metallteil versehen wird. Die Spule besteht somit aus verhältnismäßig dicken Windungen, welche aus einem relativ dünnen Metallleiter, auf dem eine relativ dicke Schicht aus Metall aufgebracht wurde, gebildet werden. Infolgedessen weist die Spule einen verhältnismäßig geringen ohmschen Widerstand auf, so dass es sich hier um eine Spule hoher Qualität handelt. Die die Spulenwindungen bildenden, aufgetragenen Metallteile werden vorzugsweise nicht mit den Leiterbahnen verbunden, welche auf dem Träger aus Isolatormaterial bei Anbringen des Halbleiterkörpers auf diesem vorhanden sind. Es wird lediglich der Abschnitt der aufgebrachten Teile mit diesen verbunden, welcher zur externen Kontaktierung der Halbleiteranordnung dient.
- US-A 4 418 470 offenbart ein Verfahren zur Herstellung einer Halbleiteranordnung zur Aufbereitung von Mikrowellenfrequenzen, wobei für eine, auf einem Saphirsubstrat aufgebrachte Siliciumschicht aktive und passive Elemente verwendet werden. Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
- Fig. 1 - eine schematisch und im Querschnitt dargestellte Halbleiteranordnung gemäß der Erfindung;
- Fig. 2 bis 6 - einige Stufen der Herstellung einer schematisch im Querschnitt und im Grundriss dargestellten Halbleiteranordnung gemäß der Erfindung; sowie Fig. 7 - einen schematischen Querschnitt der in Fig. 1 dargestellten Halbleiteranordnung, welche auf einem, mit Leiterbahnen versehenen, isolierenden Träger aufgebracht ist.
- Fig. 1 zeigt schematisch und im Querschnitt eine Halbleiteranordnung für Mikrowellenfrequenzen mit einem Substrat 1-2, welches auf einer ersten Seite 3 mit einem Halbleiterelement 4, einem passiven Element 5 und einer Struktur aus leitenden Elementen versehen wird, während die gegenüber liegende, zweite Seite 7 mit einer Metallisierung 8 versehen wird, welche durch, in dem Substrat ausgebildete Fenster 9 mit den auf der ersten Seite angeordneten Elementen 4, 5, 6 verbunden wird.
- Eine solche Halbleiteranordnung, welche zur Verarbeitung sehr hochfrequenter Mikrowellensignale geeignet ist, wird als "Monolithischer Mikrowellenschaltkreis" (MMIC) bezeichnet. Das Halbleiterelement 4, d. h. das aktive Element, ist in dem vorliegenden Beispiel durch einen Bipolartransistor dargestellt, kann jedoch alternativ auch durch einen Feldeffekttransistor dargestellt sein, während das passive Element 5 in diesem Beispiel durch eine Spule dargestellt ist, jedoch ebenfalls zum Beispiel durch einen Kondensator oder eine Übertragungsleitung verkörpert werden kann. In der Praxis kann die Halbleiteranordnung einige, aber auch sehr viele aktive und passive Elemente aufweisen.
- Gemäß der Erfindung wird das Substrat 1-2 durch eine Siliciumschicht 1, welche auf einer Schicht 2 aus Isolatormaterial vorgesehen ist, gebildet, wobei das Halbleiterelement 4 in der Siliciumschicht 1 ausgebildet wird und die Metallisierung 8 auf der Seite 7 der Schicht aus Isolatormaterial 2 vorgesehen wird, welche von der Siliciumschicht 1 entfernt angeordnet ist. Die Siliciumschicht 1 kann in diesem Fall eine sehr geringe Stärke, zum Beispiel 0,1 bis 0,2 um, aufweisen. In einer solchen dünnen Siliciumschicht 1 können sowohl Bipolar- als auch Feldeffekttransistoren ausgebildet werden, welche Signale von Mikrowellenfrequenzen verarbeiten können. Da die Siliciumschicht 1 so dünn ist, ist der Einfluss der Leitfähigkeit von Silicium auf die passiven Elemente demnach verhältnismäßig gering. Silicium weist in der Praxis stets eine relativ hohe Leitfähigkeit auf. Wird zum Beispiel eine Spule auf einem dicken Siliciumsubstrat ausgebildet, weist diese Spule im Vergleich zu einer, auf einem isolierenden Substrat, zum Beispiel aus Galliumarsenid, vorgesehenen, identischen Spule einen sehr niedrigen Gütefaktor auf. Dieser Gütefaktor ist in der Tat so niedrig, dass die Verwendung einer solchen Spule in einem Schaltkreis impraktikabel ist.
- Durch den Einsatz des Substrats 1-2 ist es möglich, eine Halbleiteranordnung mit einem Halbleiterelement 4, welches auf Mikrowellenfrequenzen arbeitet und in Silicium ausgebildet wurde, sowie einem passiven Element 5, welches auf diesen hohen Frequenzen arbeitet und auf dem Halbleitersubstrat vorgesehen wurde, zu realisieren.
- Um den nachteiligen Einfluss von Silicium auf die Spulenqualität noch weiter zu verhindern, wird das Halbleiterelement in einer isolierten Insel 15 aus Silicium ausgebildet, während das passive Element neben der Insel aus Silicium 1, auf der Isolationsschicht 2, vorgesehen wird.
- Die Isolationsschicht 2 des Substrats 1-2 kann zum Beispiel verhältnismäßig dick sein, die Siliciumschicht 1 kann auf einer Glasplatte vorgesehen werden. Nachteil einer solchen Lösung ist jedoch, dass Wärme, welche während des Betriebs der Halbleiteranordnung erzeugt wird, nicht ohne Weiterers abgegeben werden kann. Vorzugsweise wird das mit dem Halbleiterelement 4, dem passiven Element 5 und dem leitenden Element 6 versehene Substrat 1-2 mit seiner ersten Seite 3 mit Hilfe einer Klebemittelschicht 10 an einem isolierenden Körper 11 befestigt. Der Isolationskörper 11 stellt sicher, dass die Halbleiteranordnung eine ausreichende Stärke aufweist. Die Isolationsschicht 2 kann demnach eine geringe Stärke aufweisen, so dass bei Betrieb erzeugte Wärme durch diese dünne Isolationsschicht 2 auf einfache Weise abgeleitet werden kann.
- Der Isolationskörper 11 kann zum Beispiel durch eine Glasplatte dargestellt, jedoch auch aus einem alternativen Material hergestellt sein. Falls das passive Element, wie in dem vorliegenden Beispiel, durch eine Spule dargestellt ist, ist Glas eine gute Wahl für das Material des Isolationskörpers 11. Glas weist eine verhältnismäßig geringe Dielektrizitätskonstante auf, so dass zwischen den Windungen der Spule eine Kapazität erzeugt wird, welche relativ gering ist, was bei Spulenbetrieb auf hohen Signalfrequenzen vorteilhaft ist. Als Material für die Isolationsschicht 11 können ebenfalls Ferrite verwendet werden. Diese Materialien besitzen den Vorteil, dass die gebildete Spule 5 eine verhältnismäßig hohe Selbstinduktivität aufweist. Handelt es sich bei dem passiven Element um einen Lichtwellenleiter, kann es von Vorteil sein, dass das Material des Isolationskörpers 11 eine hohe Dielektrizitätskonstante aufweist. Sollten verschiedene passive Elemente auf dem Substrat 1-2 vorgesehen sein, kann sich der Isolationskörper 11 aus, aus unterschiedlichen, geeigneten Materialien hergestellten Teilen zusammensetzen, welche dann gegenüber den verschiedenen passiven Elementen angeordnet werden.
- Die Isolationsschicht 2 kann eine sehr geringe Stärke, in diesem Falle z. B. 0,1 bis 0,2 um, aufweisen, wenn das Substrat, wie in Fig. 2 dargestellt, aus einer Siliciumscheibe 12 gebildet wird, die auf ihrer ersten Seite 3 mit einer vergrabenen Isolationsschicht aus Siliciumoxid versehen ist, wobei das Silicium von der Scheibe von der zweiten Seite 7 bis zu der vergrabenen Schicht entfernt wird.
- In diesem Ausführungsbeispiel beginnt die Herstellung der aus Fig. 1 ersichtlichen Halbleiteranordnung mit einer Siliciumscheibe, welche in Fig. 2 im Querschnitt dargestellt ist. Diese Scheibe wird auf der ersten Seite 3 mit der Isolationsschicht 2 aus Siliciumoxid in einer Stärke von etwa 0,4 um und einer etwa 2 um dicken Siliciumschicht 1 versehen, welche eine etwa 0,1 um dicke, mit etwa 102º Phosphoratomen/cm³ verhältnismäßig stark dotierte Schicht 13 und eine etwa 0,1 um dicke, mit etwa 1 O16 Phosphoratomen/cm³ relativ schwach dotierte Schicht 14 aufweist. Eine solche Siliciumscheibe 12 kann zum Beispiel vorgesehen werden, indem mit einer Siliciumscheibe begonnen wird, bei welcher die Schicht 2 aus Siliciumoxid in einer Tiefe von etwa 1 um durch Implantation von Sauerstoffionen ausgebildet und die auf der Oberseite der Siliciumoxidschicht 2 angeordnete, etwa 1 um dicke Schicht 13 mit Phosphor dann bis zu dieser Konzentration dotiert und schließlich die schwach dotierte Schicht 14 auf der Schicht 13 epitaxial aufgewachst wird.
- Wie in Fig. 3 und 4 in Draufsicht bzw. im Querriss dargestellt, wird in der Siliciumschicht eine isolierte Insel 15 ausgebildet. Ein Teil der Siliciumschicht 1 wird in diesem Ausführungsbeispiel zu diesem Zweck von der Isolationsschicht 2 entfernt. Eine alternative Methode ist zum Beispiel, die Siliciumschicht direkt neben der Insel 15 in isolierendes Siliciumoxid umzuwandeln. Danach werden eine Basiszone 16 mit einer Dotierung von etwa 5 · 10" Boratomen und eine Emitterzone 17 mit einer Dotierung von etwa 102º Arsenatomen auf übliche Weise in der Siliciuminsel gebildet. Die Siliciuminsel 15 wird anschließend mit einer Siliciumoxidschicht 18 versehen, in welcher Fenster 19 und 20 vorgesehen werden, um die Basiszone 16 bzw. die Emitterzone 17 zu kontaktieren.
- Nach Ausbilden des Transistors 4 wird auf der Isolationsschicht 2 in einer, auf dem Substrat 1-2 aufgebrachten Aluminiumschicht die Struktur der leitenden Elemente 6 mit einer Spule 5 mit Windungen 21 ausgebildet. Die gesamte Baueinheit wird mit einer weiteren Isolationsschicht 22 versehen, in welcher ein Fenster 23 ausgebildet wird, durch welches die Spule 5 mit einem Leiter 24 verbunden wird.
- Nach Ausbilden des Transistors 4, der Spule 5 und der leitenden Elemente 6 wird das Substrat 1-2 mit seiner ersten Seite mit Hilfe einer Klebemittelschicht 10 an einem Isolationskörper 11 befestigt. Bei dem Klebemittel kann es sich zum Beispiel um ein Epoxidharz oder einen Acrylkleber, bei dem Isolationskörper 11 zum Beispiel um eine Glasplatte handeln. Danach wird die Siliciumscheibe 12 bis zu der Isolationsschicht 2 entfernt. Um dieses zu erreichen, wird die zweite Seite 7 der Scheibe 12 einer chemischmechanischen Polierbehandlung unterworfen, bis die Isolationsschicht 2 bis auf wenige um erreicht ist, und die Schicht 2 danach einem KOH-Ätzbad ausgesetzt. Diese Ätzbehandlung wird automatisch beendet, sobald die Siliciumoxidisolationsschicht 2 erreicht ist.
- Schließlich werden die Fenster 9 in der Isolationsschicht 2 vorgesehen und die zweite Seite 7 des Substrats 1-2 mit einer Metallisierung 8 versehen. Vorzugsweise wird die Metallisierung 8 durch elektrochemisches Aufbringen von Metallteilen (Bondhügeln) auf übliche Weise ausgebildet. Solche Metallteile können zur Wärmeableitung und, wie in Fig. 7 dargestellt, ebenfalls zum Anbringen der Halbleiteranordnung auf einem Träger 25 aus Isolatormaterial, welcher mit Leiterbahnen 26 versehen ist, verwendet werden. Die Elemente 4, 5, 6 auf der ersten Seite 3 des Substrats 1-2 werden dann über die Metallteile 8 mit den Leiterbahnen 26 verbunden, so dass die Elemente extern kontaktiert werden.
- Die aufgebrachten, mit den leitenden Elementen 6 verbundenen Metallteile 8A, welche auf der ersten Seite des Substrats vorgesehen sind, dienen in der Hauptsache zur elektrischen Kontaktierung. Die Metallteile 8B und 8C, welche mit der auf der ersten Seite vorgesehenen Siliciumschicht 1, in diesem Fall mit der Kollektorzone des Transistors 4 bzw. mit dem auf der ersten Seite vorgesehenen, passiven Element 5, verbunden sind, dienen in diesem Ausführungsbeispiel zur Kontaktierung und Wärmeableitung (8B) bzw. ausschließlich zur Wärmeableitung (8C). Die letztgenannten leitenden Elemente 8C liegen frei und sind nicht mit einer Leiterbahn auf dem Träger 25 verbunden.
- In einem bevorzugten Ausführungsbeispiel der Halbleiteranordnung gemäß der Erfindung wird das passive Element durch eine Spule 5 dargestellt, welche durch einen Metallleiter 21 gebildet wird, der auf der Schicht aus Isolatormaterial 2 vorgesehen und durch ein, in der Schicht aus Isolatormaterial 2 ausgebildetes Fenster praktisch über dessen gesamte Länge mit einem elektrochemisch aufgebrachten Metallteil 8C versehen wird. Die Spule 5 besteht damit aus verhältnismäßig dicken Windungen, welche durch einen relativ dünnen Metallleiter 21, auf welchen eine verhältnismäßig dicke Metallschicht 8C aufgebracht wurde, gebildet werden. Demnach weist die Spule 5 einen relativ geringen ohmschen Widerstand auf, so dass es sich hier um eine Spule hoher Qualität handelt. Die Metallteile 8C, welche auf der zweiten Seite aufgebracht wurden und die Spulenwindungen bilden, werden nicht mit den Leiterbahnen 26 verbunden, welche auf dem Träger 25 aus Isolatormaterial bei Anbringen des Halbleiterkörpers auf diesem vorhanden sind. Es wird lediglich der Abschnitt der aufgebrachten Teile 8A und 8B mit diesen verbunden, welcher zur externen Kontaktierung der Halbleiteranordnung dient.
Claims (8)
1. Verfahren zur Herstellung einer Halbleiteranordnung für
Mikrowellenfrequenzen, wobei eine Siliciumscheibe (12) auf einer ersten Seite (3) mit einer
Siliciumoxidschicht (2) versehen wird, die mit einer Siliciumschicht (1) bedeckt wird, in welcher eine,
mit einem Halbleiterelement (4) versehene, isolierte Siliciuminsel (15) ausgebildet wird,
und auf der gleichen ersten Seite (3) der Siliciumscheibe (12) neben der Siliciuminsel (15)
und unmittelbar auf der Siliciumoxidschicht (2) ein passives Element (5) und eine Struktur
aus leitenden Elementen (6) ausgebildet werden, dadurch gekennzeichnet, dass nach
Ausbilden des Halbleiterelements, des passiven Elements und der leitenden Elemente auf der
ersten Seite der Siliciumscheibe diese mit ihrer ersten Seite mit Hilfe einer Schicht (10) aus
Klebemittel an einem Isolationskörper (11) befestigt, die Siliciumscheibe (12) danach
entfernt und dadurch die Siliciumoxidschicht (2) freigelegt wird, die mit einer Metallisierung
(8) versehen wird, welche mit den Elementen durch in der Siliciumoxidschicht ausgebildete
Fenster (9) verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Metallisierung (8) durch Teile gebildet wird, welche mit den leitenden Elementen (6) verbunden sind.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Metallisierung (8) durch Teile gebildet wird, welche mit den Siliciuminseln (15) verbunden sind.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Metallisierung (8) durch Teile gebildet wird, welche mit den passiven Elementen (5) verbunden sind.
5. Verfahren nach einem der vorangegangenen Ansprüche, dadurch
gekennzeichnet, dass ein Metallleiter (21), wie das passive Element (5), in Form einer Spule
vorgesehen ist.
6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch
gekennzeichnet, dass die Metallisierung durch elektrochemisch aufgebrachte Metallteile gebildet
wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Metallleiter
durch ein, in der Siliciumoxidschicht vorgesehenes Fenster praktisch über dessen gesamte
Länge mit einem elektrochemisch aufgebrachten Metallteil versehen wird.
8. Verfahren nach einem der vorangegangenen Ansprüche, dadurch
gekennzeichnet, dass die Metallisierung durch elektrochemisch aufgebrachte Metallteile gebildet
wird, von denen einige mit Leiterbahnen verbunden sind, welche auf einem Isolationsträger
(25) vorgesehen sind, auf dem die Halbleiteranordnung mit einer, von dem Isolationskörper
(11) entfernten Seite angebracht ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94203161 | 1994-10-31 | ||
| PCT/IB1995/000797 WO1996013858A2 (en) | 1994-10-31 | 1995-09-26 | Integrated microwave semiconductor device with active and passive components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69524730D1 DE69524730D1 (de) | 2002-01-31 |
| DE69524730T2 true DE69524730T2 (de) | 2002-08-22 |
Family
ID=8217333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69524730T Expired - Lifetime DE69524730T2 (de) | 1994-10-31 | 1995-09-26 | Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5689138A (de) |
| EP (1) | EP0737363B1 (de) |
| JP (1) | JP3987573B2 (de) |
| DE (1) | DE69524730T2 (de) |
| WO (1) | WO1996013858A2 (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011100485A1 (de) * | 2011-05-04 | 2012-11-08 | Micronas Gmbh | Integriertes passives Bauelement |
| DE102011100487A1 (de) * | 2011-05-04 | 2012-11-08 | Micronas Gmbh | Integriertes passives Bauelement |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321175A (ja) * | 1996-05-30 | 1997-12-12 | Oki Electric Ind Co Ltd | マイクロ波回路及びチップ |
| JP3185918B2 (ja) * | 1996-08-05 | 2001-07-11 | 株式会社村田製作所 | 電子装置 |
| KR100503531B1 (ko) * | 1996-11-05 | 2005-09-26 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 반도체디바이스 |
| JP3837215B2 (ja) * | 1997-10-09 | 2006-10-25 | 三菱電機株式会社 | 個別半導体装置およびその製造方法 |
| US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
| JP2002543591A (ja) | 1999-04-23 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 本体がソフトフェライト材料を有する動作周波数が５０ＭＨｚより高い半導体装置 |
| TW492103B (en) | 2000-06-02 | 2002-06-21 | Koninkl Philips Electronics Nv | Electronic device, and method of patterning a first layer |
| US6645790B2 (en) | 2001-01-03 | 2003-11-11 | Anadigics, Inc. | System and method for prototyping and fabricating complex microwave circuits |
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| ATE477590T1 (de) | 2002-03-21 | 2010-08-15 | Nxp Bv | Halbleiterbauelement mit einer schutzenden sicherheitsbeschichtung und verfahren zu seiner herstellung |
| US8102045B2 (en) * | 2007-08-08 | 2012-01-24 | Infineon Technologies Ag | Integrated circuit with galvanically bonded heat sink |
| US7790503B2 (en) * | 2007-12-18 | 2010-09-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming integrated passive device module |
| US7759212B2 (en) * | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
| US8269308B2 (en) * | 2008-03-19 | 2012-09-18 | Stats Chippac, Ltd. | Semiconductor device with cross-talk isolation using M-cap and method thereof |
| US7951663B2 (en) * | 2009-05-26 | 2011-05-31 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer |
| US11127652B2 (en) * | 2019-10-23 | 2021-09-21 | Raytheon Company | Semiconductor structures having reduced thermally induced bow |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4418470A (en) * | 1981-10-21 | 1983-12-06 | General Electric Company | Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits |
| JPH01257355A (ja) * | 1987-12-14 | 1989-10-13 | Mitsubishi Electric Corp | マイクロ波モノリシックｉｃ |
| US5449953A (en) * | 1990-09-14 | 1995-09-12 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
| WO1992005580A1 (en) * | 1990-09-14 | 1992-04-02 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
| US5063177A (en) * | 1990-10-04 | 1991-11-05 | Comsat | Method of packaging microwave semiconductor components and integrated circuits |
| US5156998A (en) * | 1991-09-30 | 1992-10-20 | Hughes Aircraft Company | Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes |
-
1995
- 1995-09-26 WO PCT/IB1995/000797 patent/WO1996013858A2/en active IP Right Grant
- 1995-09-26 JP JP51441196A patent/JP3987573B2/ja not_active Expired - Fee Related
- 1995-09-26 DE DE69524730T patent/DE69524730T2/de not_active Expired - Lifetime
- 1995-09-26 EP EP95930693A patent/EP0737363B1/de not_active Expired - Lifetime
- 1995-10-26 US US08/548,932 patent/US5689138A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011100485A1 (de) * | 2011-05-04 | 2012-11-08 | Micronas Gmbh | Integriertes passives Bauelement |
| DE102011100487A1 (de) * | 2011-05-04 | 2012-11-08 | Micronas Gmbh | Integriertes passives Bauelement |
| US8836063B2 (en) | 2011-05-04 | 2014-09-16 | Micronas Gmbh | Integrated passive component |
| DE102011100485B4 (de) * | 2011-05-04 | 2016-04-28 | Micronas Gmbh | Integriertes passives Bauelement sowie dessen Verwendung |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69524730D1 (de) | 2002-01-31 |
| JPH09508501A (ja) | 1997-08-26 |
| JP3987573B2 (ja) | 2007-10-10 |
| WO1996013858A2 (en) | 1996-05-09 |
| EP0737363B1 (de) | 2001-12-19 |
| WO1996013858A3 (en) | 1996-07-25 |
| US5689138A (en) | 1997-11-18 |
| EP0737363A1 (de) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69524730T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen | |
| DE69507284T2 (de) | Halbleiter mit einem träger auf dem ein substrat mit einem halbleiter-element mittels einer klebeschicht und ein leiterbahn-muster befestigt sind | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2242026A1 (de) | Mis-feldeffekttransistor | |
| DE3885375T2 (de) | Verfahren zur Herstellung einer Maskenbildung und MESFET mit gelagertem Gatter. | |
| DE19940035A1 (de) | Spule und Verfahren zum Herstellen einer Spule | |
| DE68928087T2 (de) | Substratsstruktur für zusammengesetztes Halbleiterbauelement | |
| DE1764155C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
| DE2410786A1 (de) | Integrierte halbleitervorrichtung und verfahren zur herstellung | |
| DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
| DE1640500A1 (de) | Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen | |
| DE2646404A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit | |
| DE69934466T2 (de) | Herstellungsverfahren von halbleiteranordnungen als chip-size packung | |
| DE69232199T2 (de) | Halbleiteranordnung mit verbessertem Frequenzgang | |
| DE4130555A1 (de) | Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren | |
| DE2262943A1 (de) | Verfahren zur verhinderung einer unerwuenschten inversion | |
| DE69010546T2 (de) | Hochfrequenz-Halbleiteranordnung. | |
| DE69622339T2 (de) | Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird | |
| DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
| DE3689705T2 (de) | Zener-Diode. | |
| DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
| DE1639349C3 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung | |
| DE2236897B2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: NXP B.V., EINDHOVEN, NL |
|
| R082 | Change of representative |
Ref document number: 737363 Country of ref document: EP Representative=s name: BOSCH JEHLE PATENTANWALTSGESELLSCHAFT MBH, 80639 M |
|
| R085 | Willingness to licence withdrawn |
Ref document number: 737363 Country of ref document: EP Effective date: 20111223 |