DE69524200T2

DE69524200T2 - Leseverstärker für nicht-flüchtigen halbleiterspeicher

Info

Publication number: DE69524200T2
Application number: DE69524200T
Authority: DE
Inventors: John Trodden
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1994-09-16
Filing date: 1995-08-28
Publication date: 2002-08-14
Anticipated expiration: 2015-08-29
Also published as: JP3706135B2; JPH09506459A; KR960706173A; EP0729633B1; EP0729633A1; MY113198A; DE69524200D1; US5487045A; WO1996008822A3; KR100373196B1; WO1996008822A2

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf einen elektronischen Schaltkreis mit einer Speicherzelle, um von zwei logischen Zuständen einen bestimmten anzunehmen, und mit Abtastmitteln, um den bestimmten, logischen Zustand der Zelle zu ermitteln. Die Erfindung bezieht sich im Besonderen, jedoch nicht ausschließlich, auf nicht-flüchtige Halbleiterspeicher.

DER ERFINDUNG ZUGRUNDE LIEGENDER ALLGEMEINER STAND DER TECHNIK

Eine wichtige Konstruktionsüberlegung für Halbleiterspeichersysteme ist der Unterstützungsschaltkreis, welcher eingesetzt wird, um die Abtastung des in jeder der Zellen des Speichers gespeicherten Speicherzustands zu übermitteln. Von besonderer Wichtigkeit sind heutzutage zur Speicherung des Programmcodes verwendete, nicht-flüchtige Speicher-(NVM)-Chips, typischerweise durch UV-Licht löschbare (EPROMs) oder elektrisch löschbare (EEPROMs) oder Flash-EPROMs. Bei einem typischen, konventionellen EPROM sind die Zellen zwischen horizontalen Wortleitungen in Zeilen und zwischen vertikalen Bitleitungen in Spalten vorgesehen. An jede Bitleitung in Angrenzung an jede Zellenspalte ist ein Stromleseverstärker angeschlossen. Durch Verändern der Spannung in einer Wortleitung erzeugen sämtliche Zellen in der zugeordneten Zeile in Abhängigkeit ihres Ladungszustands einen Strom in der zugeordneten Bitleitung. Der Strom kann durch den an die Bitleitung angeschlossenen Leseverstärker erfasst werden, wobei am Ausgang des Verstärkers eine Spannung erzeugt wird, welche für den in der Zelle am Schnittpunkt der Wort- und Bitleitungen gespeicherten, programmierten Zustand (typischerweise eine binäre "0") bzw. unprogrammierten Zustand (typischerweise eine binäre "1") charakteristisch ist.
Da Zellen von ihren Abmessungen her kleiner geworden sind, um die Speichergröße je Chip zu erhöhen, wurden die Abtastströme ebenfalls reduziert. Zur Erhöhung der Empfindlichkeit ist es üblich, gleichzeitig eine Bezugszelle abzutasten, welche sich stets im unprogrammierten Zustand oder EIN-Zustand oder Zustand "1" befindet, und dann und wann einen Differenzverstärker zu verwenden, welchem sowohl der Referenzstrom von der Bezugszelle als auch der Abtaststrom von der Speicherzelle, deren Zustand zu bestimmen ist (im Folgenden als "abgetastete Zelle" bezeichnet), zugeführt wird. Befindet sich die abgetastete Zelle in dem entgegengesetzten, programmierten Zustand (Aus- Zustand), gibt der Differenzverstärker einen Wert ab. Sobald sich die abgetastete Zelle in dem gleichen, unprogrammierten Zustand (Ein-Zustand) befindet, gibt der Differenzverstärker den entgegengesetzten Wert ab.
US-A-5 142 495 (Fig. 2) offenbart einen Differenzleseverstärker, wobei eine variable Last eingesetzt wird, um einen Strom zu einer Speicherzellenspalte bei, Margining' zu regeln. Eine Änderung der Last verändert das Verhältnis von Abtaststrom zu Referenzstrom sowie die Empfindlichkeit des Leseverstärkers; diese Veränderungen werden bei Änderungen der Versorgungsspannung nicht hervorgerufen.

AUFGABE DER ERFINDUNG

Aufgabe der vorliegenden Erfindung ist es, einen elektronischen Schaltkreis vorzusehen, welcher einen Betrieb über einen größeren Versorgungsspannungsbereich als vom Stand der Technik her bekannt ermöglicht. Weiterhin ist es Aufgabe der vorliegenden Erfindung, eine Abtastschaltung vorzusehen, welche einen korrekten Betrieb über einen größeren Versorgungsspannungsbereich als vom Stand der Technik her bekannt ermöglicht.

ZUSAMMENFASSUNG DER ERFINDUNG

Zu diesem Zweck sieht die vorliegende Erfindung einen elektronischen Schaltkreis, wie in dem Oberbegriff beschrieben, vor, dadurch gekennzeichnet, dass der Schaltkreis Vorspannungsmittel aufweist, welche dazu dienen, eine Empfindlichkeit der Abtastmittel in Abhängigkeit einer an den Schaltkreis angelegten Versorgungsspannung zu regeln, um bei einer niedrigeren Versorgungsspannung eine höhere Empfindlichkeit als bei einer höheren Versorgungsspannung vorzusehen. Die Erfindung basiert auf der Erkenntnis, dass zwischen programmierten und unprogrammierten Zellen, der verfügbaren Versorgungsspannung und der Stromempfindlichkeit der Abtastmittel, welche erforderlich ist, um eine programmierte oder unprogrammierte Speicherzelle richtig abzutasten, ein bestimmter Zusammenhang besteht. Die Abtastmittel der Erfindung sehen die automatische Regelung der Empfindlichkeit des Leseverstärkers entsprechend der verfügbaren Versorgungsspannung vor, wodurch ein korrekter Schaltkreisbetrieb über einen größeren Versorgungsspannungsbereich ermöglich wird.
In einem ersten Ausführungsbeispiel weisen die Abtastmittel eine Abtastlast, um der Speicherzelle einen Abtaststrom zur Erzeugung einer Abtastspannung zuzuführen, sowie Referenzmittel auf, um aus einem Referenzstrom eine Referenzspannung zu erzeugen. Die Abtastmittel weisen weiterhin einen Komparator auf, welcher an die Speicherzelle und die Referenzmittel gekoppelte Eingänge vorsieht, um ein Ausgangssignal zu liefern, welches bei Vergleichen der Abtastspannung mit der Referenzspannung für den bestimmten, logischen Zustand charakteristisch ist. Die Vorspannungsmittel dienen dazu, zumindest der Abtastlast oder den Referenzmitteln ein Steuersignal zur Steuerung eines Verhältnisses von Abtaststrom zu Referenzstrom zuzuführen. In diesem Ausführungsbeispiel wird die Empfindlichkeit durch Steuerung des Verhältnisses von Abtaststrom zu Referenzstrom an die vergfügbare Versorgungsspannung angepasst.
In einem weiteren Ausführungsbeispiel weisen die Referenzmittel eine Referenzzelle mit einem bestimmten logischen Zustand sowie eine Referenzlast auf, welche über einen Referenzschaltungspunkt an die Referenzzelle gekoppelt ist, um den Referenzstrom abzugeben und an dem Schaltungspunkt die Referenzspannung zu erzeugen. Die Abtastmittel sehen damit ein differentielles Abtasten einer Referenzzelle und einer Speicherzelle vor. Da die Zellen uniform und damit gleich empfindlich gegen z. B. Temperaturänderungen, Verfahrensparameterstreuung usw. sind, ergibt sich dadurch eine höhere Genauigkeit.
Vorzugsweise bilden die Referenzlast und die Abtastlast jeweils einen Eingangszweig und einen Ausgangszweig eines Stromspiegels. Der Stromspiegel sieht einen Stromverstärkungsfaktor zwischen dem Eingangs- und dem Ausgangszweig vor. Die Vorspannungsmittel dienen dazu, den Faktor in Abhängigkeit der Versorgungsspannung zu regeln. Durch diese Anordnung wird die Genauigkeit weiter erhöht, wobei der Betrieb derselben auf einem Lastverhältnis-Messschema und, im Besonderen, auf einem skalierbaren Lastverhältnis-Messschema basiert. Bei dem typischen, solche Abtastmittel aufweisenden EPROM-Speicher sind unprogrammierte Zellen durch ON-Zellen, wie zum Beispiel die Bezugszelle, und programmierte Zellen durch OFF-Zellen dargestellt. Jede NVM-Zelle sieht einen Einschalt-Eigenspannungsschwellwert, Vt, vor, wenn der Zustand der Zelle von deren ausgeschalteten (OFF) in deren eingeschalteten (ON) Zustand geschaltet werden kann.
In einem bevorzugten Ausführungsbeispiel weist der Bezugszellen- Abtastkreis, z. B. der Eingangszweig des Stromspiegels, eine Größe X und der Speicherzellen-Abtastkreis, z. B. der Ausgangszweig des Stromspiegels, eine Größe auf, welche einen Bruchteil (weniger als 1) von X in Reihe mit einem analogen Steuertransistor ausmacht. Vorzugsweise weist der Bezugszellen-Abtastkreis parallel geschaltete A-Transistoren, welche von der Größe her der Größe X entsprechen, wobei A ≥ 3, und der Speicherzellen- Abtastkreis parallel geschaltete B-Transistoren, welche von der Größe her dem Bruchteil von X entsprechen, auf, wobei B ≥ 1 und wobei sich der analoge Steuertransistor in Reihe mit den B-Transistoren befindet. Die Vorspannungsmittel sind mit der Versorgungsspannung verbunden und führen der Steuerelektrode des Steuertransistors ein, sich der Versorgungsspannung entsprechend veränderndes Signal zu, um den Grad der Einstellung des Steuertransistors zu regeln, und sehen auf diese Weise eine effektive Anzahl, 5, paralleler B-Transistoren in dem Abtastkreis vor, welche sich von 1-B kontinuierlich verändern kann. Damit kann das Verhältnis A : S zwischen A : 1 und A : B und damit die Empfindlichkeit des Abtastkreises bei wechselnder Versorgungsspannung von zum Beispiel 1-8 V variieren.

KURZBESCHREIBUNG DER ZEICHNUNG

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
Fig. 1 - einen Block eines typischen Halbleiterspeichers;
Fig. 2 - typische Anschlüsse eines Halbleiterspeichers an einen Differenzverstärker;
Fig. 3 - ein elektrisches Schaltbild eines Leseverstärkers in einem traditionellen nicht-flüchtigen Speicher, welcher ein Festlastverhältnis-Messschema vorsieht;
Fig. 4 - ein elektrisches Schaltbild einer Form eines Leseverstärkers, welcher ein skalierbares Lastverhältnis-Messschema gemäß der Erfindung vorsieht;
Fig. 5 - ein elektrisches Schaltbild des Leseverstärkers von Fig. 4, welcher mit einem lediglich schematisch gezeigten Speicherkreis verbunden dargestellt ist;
Fig. 6 und 7 - graphische Darstellungen, welche den Betrieb des Schaltkreises der Erfindung im Vergleich zu diesem des Standes der Technik zeigen;
Fig. 8 - ein einfaches, elektrisches Schaltbild zur Erläuterung der Erfindung.
In sämtlichen Figuren sind gleiche Komponenten mit den gleichen Bezugsziffern bzw. -zeichen versehen worden.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSBEISPIELE

Fig. 1 zeigt einen typischen IC-Speicher mit zwei Zeilen 10 aus Speicherzellen, welche in drei Spalten angeordnet sind, wobei erwähnt sei, dass die meisten Speicher von 1K oder mehr wesentlich mehr Zeilen und wesentlich mehr Spalten aufweisen. Jede Speicherzelle ist mit einer Wortleitung WL und einer Bitleitung BL verbunden. Jede Bitleitung ist an einen Leseverstärker SA angeschlossen. Vcc stellt die Versorgungsspannung dar. Sobald eine Wortleitung angesteuert wird, führt die angeschlossene Speicherzelle dem Leseverstärker SA einen Strom in der angeschlossenen Bitleitung zu. Zur Verbesserung der Empfindlichkeit ist der Ausgang des Leseverstärkers SA, wie in Fig. 2 dargestellt, mit einem ersten Eingang eines Differenzverstärkers 12 verbunden. Der zweite Eingang ist an einen Referenzverstärker RA angeschlossen, welcher wiederum mit einer Bezugszelle RC verbunden ist. Bezugszelle RC ist unprogrammiert (Ein-Zustand) und erzeugt bei jeder Ansteuerung einer Wortleitung einen konstanten Bezugsstrom Iref. Der konstante Bezugsstrom (Speicherzelle RC im Ein-Zustand) erzeugt an einem Eingang des Differenzverstärkers eine Referenzspannung. Diese Spannung wird zur Auslösepunktspannung des Verstärkers. Der erfasste Strom von Speicherzelle 10 wird in eine Spannung am anderen Eingang des Differenzverstärkers umgewandelt. Diese Spannung liegt, je nach dem gespeicherten Speicherzustand (programmiert oder unprogrammiert) oberhalb oder unterhalb der Auslösepunktspannung des Verstärkers, wodurch der Differenzverstärker zwischen einem logischen Ausgangssignal mit einem niedrigen Pegel ("0") und einem logischen Ausgangssignal mit einem hohen Pegel ("1"), welche für den gespeicherten Zustand der Speicherzelle charakteristisch sind, umgeschaltet wird.
Fig. 3 zeigt einen traditionellen Leseverstärker des Laststromtyps mit einer konstanten Empfindlichkeit, d. h. einem konstanten Stromverhältnis zwischen der NVM- Bezugszelle und der abgetasteten NVM-Zelle. Die Last 14 für den Bezugsstrom Iref wird durch sieben p-Kanal-MOS-Transistoren 15 vorgesehen, wobei jeder ein Breiten/Längen- Verhältnis von z. B. 10 : 4 aufweist. Jeder Bezugstransistor (in Fig. 3 nicht dargestellt) ist unprogrammiert, was in diesem Fall bedeutet, dass sich dieser stets im eingeschalteten Zustand befindet, wobei Iref entnommen wird.
Die Last 16 für die abgetastete Speicherzelle wird dagegen durch einen einzigen p-Kanal-MOS-Transistor 17 des gleichen Breiten/Längen-Verhältnisses vorgesehen. Bei dieser Festlastverhältnis-Lösung unter Einsatz eines Festlast-Stromspiegelschemas besteht der Referenzteil des Spiegels damit aus 7 p-Kanal-MOS-Transistorlasten und der Vervielfacherteil in diesem Beispiel aus einer p-Kanal-MOS-Transistorlast. Dieses resultiert idealerweise in einem Abtastfeststrom, das heißt, 1 : 7 oder 1/7 des Bezugsstroms unter sämtlichen Versorgungsspannungen. Allgemein gilt, je geringer das Verhältnis, desto höher die Stromempfindlichkeit.
Das Problem bei der Festlastverhältnis-Lösung ist die konstante Empfindlichkeit über den kompletten Versorgungsspannungsbereich. Da die Versorgungsspannung abfällt und sich dem Eigenspannungsschwellwert Vt der abgetasteten NVM-Zelle (unterer Versorgungsspannungsbereich) nähert, ist eine höhere Stromempfindlichkeit des Leseverstärkers zum Abtasten einer unprogrammierten Zelle (ON-Zelle) erforderlich. Das Abtasten programmierter Zellen (OFF-Zellen) bei Betrieb in dem unteren Spannungsbereich stellt kein Problem dar, da es mit derzeitigen NVM-Zellentechniken möglich ist, Zellen mit Vt- Verschiebung (Programmiermechanismus) weit über die niedrigere Betriebsversorgungsspannung hinaus herzustellen. Infolgedessen bleibt das programmierte Bauelement selbst bei den niedrigeren Versorgungsspannungen im Aus-Zustand. Bei Ansteigen der Versorgungsspannung (oberer Versorgungsspannungsbereich) nähert sich diese dem programmierten Vt der NVM-Zelle. In diesem Zustand ist zum Abtasten einer programmierten Zelle eine verringerte Stromempfindlichkeit des Leseverstärkers erforderlich. Das Abtasten unprogrammierter Zellen bei Betrieb in dem oberen Versorgungsspannungsbereich stellt kein Problem dar, da die Versorgungsspannung weit über der zum Einschalten einer unprogrammierten Zelle erforderlichen liegt. Diese Relation zwischen programmierten und unprogrammierten Zellen und der Versorgungsspannung wird für den erfindungsgemäßen, einen erweiterten Spannungsbereich aufweisenden Leseverstärker für nicht-flüchtige Speicher zur Lösung des Problems eingesetzt.
Der, einen erweiterten Spannungsbereich aufweisende NVM-Leseverstärker der Erfindung sieht ein skalierbares Lastverhältnis-Strommessschema vor. Die Skalierung des Lastverhältnisses stellt eine Funktion der Versorgungsspannung dar.
Fig. 4 zeigt eine Form des Schaltkreises der Erfindung. In diesem Beispiel bleibt die Anzahl der Referenzlasttransistoren 16 bei sieben, jedoch sieht die Vervielfacherlast hier zwei Transistoren 21 mit regelbarer bzw. veränderlicher Last und einen Festlasttransistor 22 in dem Vervielfacherteil des Spiegels vor. Die beiden regelbaren Transistoren 21 werden von einem in Reihe geschalteten p-Kanal-MOS-Transistor 24 gesteuert. Der Transistor 24 wird wiederum von einem Vorspannungsgeneratorkreis 25 gesteuert, welcher am Schaltungspunkt 26 eine Vorspannung erzeugt, die mit Ansteigen der Versorgungsspannung als ein Prozentsatz der Versorgungsspannung abfällt. Bei dem Beispiel von Fig. 4 schaltet die hohe Vorspannung bei einem Betrieb bei Niederspannungsversorgung den Transistor 24 ab, womit beide Transistoren 21 vom Stromkreis getrennt werden und folglich der Vervielfacherteil des Spiegels von der Größe her nur durch einen p-Kanal-MOS- Transistor 22 dargestellt ist. Dieses resultiert in einem Stromverhältnis von 1 : 7, dem gleichen wie bei dem Festlastverhältnis-Stromspiegel (Fig. 3). Bei einem Betrieb bei Hochsparmungsversorgung fällt die Vorspannung jedoch ab, und beide Transistoren 21 sind komplett eingeschaltet, was zur Folge hat, dass der Vervielfacherteil drei p-Kanal-MOS- Transistoren 21, 21, 22 vorsieht. Das Stromverhältnis beträgt unter Betriebsbedingungen bei einer höheren Versorgungsspannung dann 3 : 7, womit die Stromempfindlichkeit des Leseverstärkers reduziert wird.
Der Betrieb des Systems wird durch nachfolgende Erläuterung deutlicher, wobei auf "CMOS Analog Circuit Design" von P. E. Allen, herausgegeben von Holt, Rinehart & Winston Inc. of Orlando, FL, 1987, welche eine detaillierte Beschreibung eines Lastverhältnis-Messschemas enthält, Bezug genommen wurde.
Nach den allgemeinen Leseverstärkerprinzipien kann der Leseverstärker- Auslösepunkt (DC) nach einer ersten Größenordnung wie folgt beschrieben werden:
Vttrip = (M - 1/M)(Vcc) + Vtref/M (1)
wobei Vtrip die Schwellenspannung der abgetasteten Zelle, Vcc die Versorgungsspannung, Vtref die Schwellenspannung der Referenzzelle und M das Verhältnis des Referenzzellenstroms zu dem Abtastzellenstrom (das Verhältnis A : B wurde zuvor beschrieben) darstellen.
Fig. 6 zeigt eine graphische Darstellung einer Gleichung 1 mit
Vtref = 2,0 V
M = 2,3 und 6 sowie
Vcc = 3,0 V, 4,0 V und 6,0 V
für einen typischen Floating-Gate-EPROM, wobei dessen IDS-Charakteristik als Strom entlang der Ordinate als eine Funktion des EPROMs Vt entlang der Abszisse mit Vcc als Parameter dargestellt ist.
Bei M = 2 reicht die Vttrip (dargestellt durch Vt bei der abgetasteten Zelle) von 2,5 V bei Vcc = 3,0 V bis 4,0 V bei Vcc = 6,0 V bei einer Dreieckspannung (4,0-2,5) von 1,5 V. Bei M = 6 reicht die Vttrip von 2,83 bei Vcc = 3,0 V bis 5,33 V bei Vcc = 6,0 V bei einer Dreieckspannung von 2,5 V. Die Signifikanz des Vttrip Bereichs kann wie folgt beschrieben werden: die Vttrip, bei Vcc(min) (3,0 V in dem obigen Beispiel) stellt die maximale Abtastzelle Vt einer unprogrammierten Zelle bei einem vorgegebenen Versorgungsspannungsbereich dar, während die Vttrip bei Vcc(max) (6,0 V in dem obigen Beispiel) die minimale Abtastzelle Vt einer programmierten Zelle bei einem vorgegebenen Versorgungsspannungsbereich darstellt. Die Dreieckspannung zwischen diesen beiden Zahlen stellt den "nicht nutzbaren" Bereich der Abtastzelle Vt bei dem festgelegten Versorgungsspannungsbereich dar. Im Hinblick auf M = 2 würde die Zelle als programmiert abgetastet werden, wenn bei nicht-flüchtiger Zellenprogrammierung die resultierende Zelle Vt = 3,5 V, dann bei Vcc = 3,0 V. Bei Vcc = 6,0 V würde die Zelle jedoch als unprogrammiert abgetastet werden.
Fig. 6 zeigt zwei wichtige DC-Einflüsse. Erstens gilt das Ansteigen von M von 2 bis 6 ebenfalls für den "nicht nutzbaren" Bereich der Abtastzelle Vt. Hierbei handelt es sich um keinen wünschenswerten Einfluss, da dieser den nutzbaren Vt-Bereich programmierter Zellen (Vttrip bei Vcc(max) bis zu der maximal programmierten Zelle Vt) reduziert. Zweitens gilt das Ansteigen von M von 2 bis 6 ebenfalls für die Dreieckspannung zwischen Vtref (Vtref = 2,0 V in dem obigen Beispiel) und Vttrip bei Vcc(min). Dieses ist ein wünschenswerter Einfluss, da er den Bereich der unprogrammierten Zelle Vt erweitert.
Ein weiterer wichtiger Aspekt der Leseverstärkerausführung ist die Arbeitsgeschwindigkeit. Diese wird durch Einstellen des Verhältnisses des Lastverhältnis- Stromspiegels geregelt. Im Allgemeinen nimmt die Geschwindigkeit des Entladens (Abtasten einer unprogrammierten Zelle) des Verstärkereingangs mit Ansteigen von M zu. Diese Relation wird durch die nachstehende Formel dargestellt:
dt = (M/M - 1)(C/I)dv (2)
wobei dv die Änderung der Spannung an dem Verstärkereingang, welche zum Abtasten erforderlich ist, C die Eigenkapazität an dem Verstärkereingang, I den Bezugsstrom und M das Stromspiegelverhältnis darstellen. Umgekehrt nimmt die Geschwindigkeit des Ladens des Verstärkereingangs mit Ansteigen von M ab. Diese Relation wird durch die nachstehende Formel dargestellt:
dt = (M)(C/I) dv (3)
wobei dv die Änderung der Spannung an dem Verstärkereingang, welche zum Abtasten erforderlich ist, C die Eigenkapazität an dem Verstärkereingang, I den Bezugsstrom und M das Stromspiegelverhältnis darstellen. Daher setzen Gleichungen 2 und 3 jeweils die untere und obere Begrenzung von M fest.
Gleichungen (2) und (3) werden von Fig. 8 abgeleitet, welche eine vereinfachte Ansicht eines Lastverhältnis-Stromspiegels darstellt, der Strom in Spannung umwandelt, um einen Verstärker zu steuern.
Das skalierbare Lastverhältnis-Strommessschema der Erfindung ermöglicht die Einstellung von M als eine Funktion der Versorgungsspannung. Diese Skalierbarkeit ermöglicht eine Konstruktionsoptimierung über einen größeren Versorgungsspannungsbereich. Die Konstruktionsoptimierung ist in Fig. 7 dargestellt. In Fig. 7 sind die zuvor in Fig. 6 gezeigten, drei konstanten Verhältnisse M = 2, M = 3 und M = 6 dargestellt. Zudem ist das skalierbare bzw. veränderliche Verhältnis bei 30 dargestellt. Bei dem veränderlichen Verhältnis ist bei einer Versorgungsspannung von 3,0 V M = 6; bei einer Versorgungsspannung von 6,0 V ist M = 2.
Es wurden zwei wichtige Verbesserungen vorgenommen. Erstens wird bei niedrigen Versorgungsbetriebsspannungen (3,0 V in dem obigen Beispiel) die Geschwindigkeit des Leseverstärkers optimiert, da Speicherzellen eine verminderte Stromansteuerung aufweisen. Daher wird der optimale Wert für M unter Verwendung der Begrenzungen von Gleichungen 2 und 3 für einen Betrieb bei geringem Strom ermittelt. Zudem ist der DC-Auslösepunkt angestiegen, womit eine zusätzliche Grenze zwischen der Referenzzelle und der maximalen Abtastzelle Vt einer unprogrammierten Zelle vorgesehen wird.
Zweitens wird bei hohen Versorgungsbetriebsspannungen (6,0 V in dem obigen Beispiel) der DC-Auslösepunkt optimiert. Bei M = 2 wurde die minimale Abtastzelle Vt einer programmierten Zelle reduziert. Bei Vergleichen des nicht nutzbaren Bereichs (Dreieckspannung) der Abtastzelle Vt der konstanten Verhältnisse mit dem skalierbaren Verhältnis (1,5 V bei M = 2, 2,5 V bei M = 6 und 1,15 V bei M = skalierbar) sieht das skalierbare Verhältnis einen kleineren "nicht nutzbaren" Bereich vor. Bei hohen Versorgungsbetriebsspannungen sehen Speicherzellen eine erhöhte Stromansteuerung vor, womit die Notwendigkeit, die Leseverstärkergeschwindigkeit unter Verwendung von M zu optimieren, reduziert wird.
In dem Ausführungsbeispiel von Fig. 4 sind zwei Ausgänge, DIFIN1 und DIFIN2, dargestellt. Handelt es sich bei dem Ausgangsverstärker um einen Differenzverstärker, stellen DIFIN1 und DIFIN2 die beiden Eingänge zu dem Verstärker dar. Ein Differenzverstärker ist jedoch nicht erforderlich. Es kann ein unsymmetrischer Verstärker eingesetzt werden, wobei allein DIFIN2 als Ausgang und Eingang zu dem unsymmetrischen Verstärker verwendet wird.
Der Vorspannungsgenerator 25 weist einen Spannungsteiler 31 auf, welcher, ausgehend von einem Schaltungsknoten 32, von dem eine Spannung abgeleitet wird, welche einen p-Kanal-MOS-Transistor 33 steuert, der mit p-Kanal-MOS-Transistoren 34 und 35, von deren Schaltungsknoten 26 eine Vorspannung für das Gate von Transistor 24 abgeleitet wird, in Reihe geschaltet ist, sich aus p-Kanal-MOS-Transistoren, die als Stromspiegel geschaltet sind, zusammensetzt. Mit der Änderung von Vcc ändert sich auch die Vorspannung auf invertierte Weise, wobei diese die durch die beiden Transistoren 21 dargestellte, veränderliche Vervielfacherlast kontinuierlich regelt. Ein Anstieg von Vcc resultiert damit in einem Abfall der Vorspannung am Schaltungsknoten 26. Der Transistor 24 dient in diesem Falle als regelbarer Widerstand.
Fig. 5 zeigt den Leseverstärkerkreis von Fig. 4, welcher mit dem Speicher und einigen zusätzlichen, konventionellen Schaltkreisen verbunden ist Es sind lediglich einige der vielen Speicherzellen bei 40 und lediglich einige der vielen Referenzzellen 41 dargestellt. Jede Wortleitung aktiviert bei Ansteuerung eine Referenzzelle 41 und eine Zeile aus Speicherzellen 40. Die mit den Bezugsziffern 42-45 versehenen Blocks sind durch ihre Label gekennzeichnet und sind bei EPROM-Speichern üblich. Der Eingang CONTROL bei 46 entspricht dem Eingang BIAS CONTROL in Fig. 4 und dient dazu, das System in einer energiesparenden Betriebsart des ICs abzuschalten. Fig. 5 zeigt ebenfalls zwei Ausgänge AMPIN2, welcher DIFIN1 entspricht, und AMPIN1, welcher DIFIN2 entspricht. Bei Verwenden eines Differenzverstärkers 48 werden AMPIN2 und AMPIN1 wie dargestellt angeschlossen. Bei Einsatz eines unsymmetrischen Verstärkers 49 wird lediglich Ausgang AM- PIN1 wie dargestellt angeschlossen.
Das Schlüsselkonzept der Erfindung ist das der Stromspiegelskalierbarkeit. Im Allgemeinen setzt sich der skalierbare Stromspiegel aus vier Komponenten zusammen: einer Referenzlast, einer konstanten Vervielfacherlast, einer veränderlichen Vervielfacherlast und einem Vorspannungsgenerator, welcher eine veränderliche Vervielfacherlast durch Erzeugen einer Vorspannung, die mit Ansteigen der Versorgungsspannung als ein Prozentsatz der Versorgungsspannung abfällt, regelt. Eine reduzierte Vorspannung bedeutet einen höheren Isense und damit ein verringertes Verhältnis M.
Zwischen den drei Lastelementen kann eine allgemeine Relation entwickelt werden. Stellt X die Größe der Referenzlast in Bezug auf die Anzahl Transistoren einer Einheitsdimension, Y die Größe der konstanten Vervielfacherlast in Bezug auf die Anzahl Transistoren einer Einheitsdimension und Z die Größe der veränderlichen Vervielfacherlast in Bezug auf die Anzahl Transistoren einer Einheitsdimension dar, werden Y und Z wie folgt begrenzt:
(X - 1) ≥ (Y + Z) ≥ 2 (4)
Obgleich es vorzuziehen ist, dass Y ebenfalls> 1 ist, besteht auch die Möglichkeit, dass Y = 0, vorausgesetzt, dass eine Minimalvorspannung abgegeben wird, um sicherzustellen, dass die veränderliche Vervielfacherlast einen minimalen Isense entsprechend einer konstanten Vervielfacherlast liefert. In diesem Zustand würde Z so ausgewählt werden, dass es 3 entspricht, um die Leistung des Schaltkreises von Fig. 4 zu emulieren. Auch versteht es sich von selbst, dass die Erfindung unter Verwendung eines einzelnen MOS-Transistors mit z. B. einer Breite (W1) für die Referenzlast sowie eines einzelnen MOS-Transistors mit z. B. einer Breite (W2) für die Vervielfacherlast realisiert werden kann, wobei die zwei Breiten die Größe der jeweiligen Transistoren bestimmen und gemäß der hier gelehrten Grundgedanken ausgewählt werden.
Obgleich die Größen der Bauelemente in dem Ausführungsbeispiel angegeben wurden, ist dieses nicht ausschlaggebend, da auch andere Bauelementgrößen verwendet werden können. Ebenso sind die angegebenen Versorgungsspannungsbetriebsbereiche, obgleich bevorzugt, nicht ausschlaggebend. In gleicher Weise können die p-Kanal-MOS- Transistoren durch n-Kanal-MOS-Transistoren oder durch Bipolartransistoren mit entsprechenden Änderungen der Versorgungsspannungspolaritäten ersetzt werden. Auch können weitere Vorspannungsgeneratoren eingesetzt werden, welche eine Ausgangsspannung als Versorgungsspannung abgeben. Ebenso ist die Anzahl der Referenzlasttransistoren, wie aus Gleichung (4) ersichtlich, nicht auf 7 und die Vervielfacherlast nicht auf 3 begrenzt. Zum Zwecke einer deutlicheren Darstellung kennzeichnen die Pfeile an den MOS-Transistoren die Drainelektrode des Transistors.

Claims

1. Elektronischer Schaltkreis mit:

- einer Speicherzelle (40), um von zwei logischen Zuständen einen bestimmten anzunehmen;

- Abtastmitteln (20, 14, 41, 48), um den bestimmten, logischen Zustand der Zelle zu ermitteln;

dadurch gekennzeichnet, dass der Schaltkreis

- Vorspannungsmittel (24, 25) aufweist, welche dazu dienen, eine Empfindlichkeit der Abtastmittel in Abhängigkeit einer an den Schaltkreis angelegten Versorgungsspannung zu regeln, um bei einer niedrigeren Versorgungsspannung eine höhere Empfindlichkeit als bei einer höheren Versorgungsspannung vorzusehen.

2. Elektronischer Schaltkreis von Anspruch 1, wobei die Abtastmittel aufweisen:

- eine Abtastlast (20), um der Speicherzelle einen Abtaststrom (Isense) zur Erzeugung einer Abtastspannung (AMPIN1) zuzuführen;

- Referenzmittel (14, 41), um aus einem Referenzstrom (Iref) eine Referenzspannung (AMPIN2) zu erzeugen;

- einen Komparator (48), welcher an die Speicherzelle und die Referenzmittel gekoppelte Eingänge vorsieht, um ein Ausgangssignal zu liefern, welches bei Vergleichen der Abtastspannung mit der Referenzspannung für den bestimmten, logischen Zustand charakteristisch ist; und wobei

die Vorspannungsmittel dazu dienen, zumindest der Abtastlast oder den Referenzmitteln ein Steuersignal zur Steuerung eines Verhältnisses von Abtaststrom zu Referenzstrom zuzuführen.

3. Elektronischer Schaltkreis von Anspruch 2, wobei die Referenzmittel aufweisen:

- eine Referenzzelle (41) mit einem bestimmten logischen Zustand;

- eine Referenzlast (14), welche über einen Referenzschaltungspunkt an die Referenzzelle gekoppelt ist, um den Referenzstrom abzugeben und an dem Schaltungspunkt die Referenzspannung zu erzeugen.

4. Elektronischer Schaltkreis von Anspruch 3, wobei

- die Referenzlast und die Abtastlast jeweils einen Eingangszweig und einen Ausgangszweig eines Stromspiegels bilden, welcher zwischen dem Eingangs- und dem Ausgangszweig einen Stromverstärkungsfaktor vorsieht, und wobei die Vorspannungsmittel dazu dienen, den Faktor in Abhängigkeit der Versorgungsspannung zu regeln.

5. Elektronischer Schaltkreis nach Anspruch 4, wobei

- die Referenzlast mehrere Transistoren (15) aufweist, welche parallel geschaltet sind und Steuerelektroden aufweisen, die miteinander und mit dem Referenzschaltungspunkt verbunden sind;

- die Abtastlast einen ersten Transistor (22) und zumindest einen zweiten Transistor (21) vorsieht, welcher mit der Speicherzelle parallel geschaltete Leitungskanäle und miteinander und mit dem Referenzschaltungspunkt verbundene Steuerelektroden aufweist;

- die Abtastlast einen dritten Transistor (24) mit einem Leitungskanal zwischen dem Leitungskanal des zweiten Transistors und der Speicherzelle und mit einer, mit den Vorspannungsmitteln verbundenen Steuerelektrode vorsieht.

6. Elektronischer Schaltkreis mit

- einer Abtastlast (20), um einen Abtaststrom (Isense) zur Erzeugung einer Abtastspannung (AMPIN1) an der Speicherzelle abzugeben;

- einer Referenzzelle (41), welche einen bestimmten logischen Zustand aufweist;

- einer Referenzlast (14), um einen Referenzstrom (Iref) zur Erzeugung einer Referenzspannung an der Referenzzelle abzugeben;

- einem Differenzverstärker (48), welcher an die Speicherzelle und die Referenzzelle gekoppelt ist, um die Abtastspannung und die Referenzspannung aufzunehmen;

dadurch gekennzeichnet, dass der Schaltkreis aufweist:

- Mittel (24, 25), welche dazu dienen, ein Verhältnis von Abtaststrom zu Referenzstrom in Abhängigkeit einer an den Schaltkreis angelegten Versorgungsspannung zu regeln, wobei das Verhältnis bei hoher Versorgungsspannung größer als bei niedriger Versorgungsspannung ist.