DE69520886T2

DE69520886T2 - System und verfahren zur verarbeitung von signaldaten und kommunikationssystem mit system zur verarbeitung von signaldaten

Info

Publication number: DE69520886T2
Application number: DE69520886T
Authority: DE
Inventors: Oleg Avsan; Nils Isaksson; Klaus Wilding
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1994-10-17
Filing date: 1995-10-17
Publication date: 2001-11-29
Anticipated expiration: 2015-10-18
Also published as: EP0791198B1; CA2202862A1; EP0791198A1; JPH10507551A; CN1097785C; KR100291301B1; WO1996012235A1; DE69520886D1; CN1168731A; US5951654A; SE9403533L; SE9403533D0; SE515265C2

Description

TECHNISCHES GEBIET

Die vorliegende Erfindung bezieht sich auf ein System und ein Verfahren zur Signaldatenverarbeitung, wobei insbesondere die Signale ein Signalformat haben, das entweder einen Steuerinformationsteil und einen Datenteil umfasst, oder so ist, dass es in einen Steuerinformationsteil und einen Datenteil aufgeteilt werden kann.
Die Erfindung bezieht sich auch auf ein Kommunikationssystem, das ein Signaldatenverarbeitungssystem umfasst.
Ein System nach der Erfindung umfasst unter anderem ein Zentralprozessorsystem mit mindestens einem Zentralprozessor, und ein Eingabe/Ausgabe-System für die Kommunikation mit peripheren Einheiten. Das Zentralprozessorsystem umfasst mindestens einen Zentralprozessor, der zumindest eine Anzahl von Funktionsblöcken umfasst, wogegen zum Beispiel einer oder mehr Regionalprozessoren für andere Funktionsblöcke verantwortlich sind. Die Kooperation zwischen Funktionsblöcken von unterschiedlichen Regionalprozessoren wird gesteuert durch das Zentralprozessorsystem, genauso wie die Kooperation zwischen Funktionsblöcken und dem Zentralprozessor. Diese Kooperation zwischen Prozessoren ist höchst wichtig für die Effizienz und Kapazität eines Datenverarbeitungssystems oder zum Beispiel eines Kommunikationssystems.

STAND DER TECHNIK

In sogenannten Echtzeitsystemen sind die Anforderungen an die Effizienz und Kapazität hoch. In einem Telekommunikationssystems sind zum Beispiel unterschiedliche Funktionen auf eine Anzahl von Funktionsblöcken verteilt. Das Telekommunikationssystem ist speicherprogrammgesteuert, und steuernde Teile umfassen jeweils unterschiedliche Funktionsblöcke, welche durch Signale mit Gebeprioritäten und Reihenfolgen gesteuert werden. Diese Signale, welche im folgenden als Kooperationssignale bezeichnet werden, verteilen Signaldaten veränderlicher Datenlänge, und sie können einen starken Einfluss auf die Kapazität des Systems haben. Die Funktionsblöcke werden von den Kooperationssignalen aktiviert, und in vielen Fällen werden sie von mehr als einem Prozessor ausgeführt. Innerhalb von Telekommunikationssystemen, welche sowohl ein Zentralprozessorsystem als auch regionale Prozessoren umfassen, wobei Funktionsblöcke jeweils zum Zentralprozessorsystem und zu verschiedenen Regionalprozessoren gehören, ist es zum Beispiel bekannt die Gesamtverkehrsabwicklung unter den zentralen und die regionalen Prozessoren aufzuteilen. Die regionalen Prozessoren und das Zentralprozessorsystem steuern dann die Verkehrsabwicklung von unterschiedlichen Kategorien. Wie oben erwähnt wird die Kooperation durch das Zentralprozessorsystem gesteuert, und die Kooperation zwischen verschiedenen Funktionsblöcken und dem Zentralprozessor erfordert, dass die Zwischenprozessorkooperation zwischen den unterschiedlichen Prozessoren gut definiert ist.
Das schwedische Dokument SE-A-439208 offenbart eine speicherprogrammgesteuerte Telekommunikationseinrichtung, welche kooperierende Telekommunikationsmittel umfasst. Das System umfasst einen Anweisungsspeicher und einen Datenspeicher zur Speicherung von Steuerungsinformation, die notwendig ist für die Steuerung des Systems, und einen oder mehr Prozessoren, welche in Kooperation und durch gespeicherte Steuerinformation die verschiedenen Funktionsblöcke in Echtzeit und in der gewünschten Reihenfolge steuern. In dem bekannten System ist die Gesamtprozessorlast konstant auf solche Weise verteilt, dass ein sogenannter Kooperationsprozessor die Einrichtungsfunktionsblock-Interprozessorkooperation steuert. Der Kooperationsprozessor hat Zugriff auf einen Kooperationsspeicher zur Speicherung von Kooperationssteuerungsinformation. Der Kooperationsprozessor verteilt Kooperationssignale, und durch Funktionsblöcke für die Aufgabenprioritätssetzung ist die Reihenfolge der Ausführung von unterschiedlichen Funktionen gegeben. Durch dieses System wurden die Kooperationsmöglichkeiten zwischen unterschiedlichen Prozessoren verbessert, sowohl zwischen zentralen, zentralen und regionalen also auch regionalen und anderen regionalen Prozessoren.
Die Kooperation wird jedoch zentralisiert, und der Kooperationsprozessor übernimmt einen Teil der Gesamtprozessorlast des Systems, und führt Kooperationsfunktionen über den Kooperationssteuerungsinformations-Speicher, einen Aufgaben- bzw. Job- und Signalpufferspeicher aus.
Insbesondere für Anwendungen, welche sich auf Telekommunikation beziehen, welche viel Signalisierung erfordern, bedeutet dies, dass die Systemkapazität verbessert wird. Dies vereinfacht unter anderem den Interkommunikationsprozess zwischen unterschiedlichen Arten von peripheren Einheiten, wie zum Beispiel Signalendgeräte, Ein/Ausgabemittel, Datenknoten usw.
In einem System, wie es oben beschrieben wurde, beeinflussen die Kooperationssignale jedoch auch die Kapazität des Systems, und insbesondere wenn die Datenmitteilungen lang sind, in welchem Fall die Anforderungen an das System hoch sind, kann dies von großer Wichtigkeit sein. In dem bekannten System, welches in Registern ausgeführt wird, müssen alle Daten durch den Registerspeicher laufen, was zu einem Stau bzw. Flaschenhals führen kann. Die Alternative besteht darin, den Registerspeicher sehr groß zu machen, was jedoch zu einem langsamen System führt.
EP-A-0551242 zeigt ein System, bei dem Mitteilungssignale zwischen unterschiedlichen Prozessoren übertragen werden. Bei diesem System durchlaufen Daten interne Prozesse und werden an einen Registerspeicher geschickt, selbst wenn sie nicht verarbeitet werden, was ein ernster Nachteil ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der in den angehängten Ansprüchen definierten Erfindung, in einem System zur Signal- und Datenverarbeitung, welches ein Zentralprozessorsystem mit mindestens zwei Prozessoren umfasst, wobei die Kooperation zwischen einer Anzahl von Funktionsblöcken durch Signale gesteuert wird, zu erreichen, dass der Einfluss dieser Kooperationssignale auf die Kapazität so niedrig wie möglich ist.
Es ist auch eine Aufgabe der Erfindung ein hocheffizientes System zu schaffen, welches einfach große Signalmengen abwickeln kann. Es ist ferner eine Aufgabe der Erfindung, ein System und ein Verfahren bereitzustellen für die Verarbeitung und Verteilung von Mitteilungen mit einer Anzahl von begleitenden Signaldaten, ohne dass die begleitenden Daten der Signale den Prozessor belasten, der für die interne Verarbeitung des Signals oder der Signale in dem Datenverarbeitungssystem bestimmt ist, oder für deren Übertragung an unterschiedliche periphere Einheiten, aus dem Blickwinkel der Kapazität. Insbesondere ist es eine Aufgabe der vorliegenden Erfindung, eine Signalverarbeitung von großen Signalmengen mit zugehörigen Signaldaten bereitzustellen, hinsichtlich der Kapazität auf sehr effiziente Weise, ohne dafür die Anforderungen an die Pufferung und Registrierungsfunktionen des Systems zu sehr zu erhöhen. Es ist somit eine Aufgabe der Erfindung, dass die Daten der Signale nicht unnötig das System belasten, und gleichzeitig die Daten für die Verarbeitung leicht zugänglich sind, wenn dies gewünscht oder erforderlich ist.
Es ist auch eine Aufgabe der Erfindung, ein Verfahren für die Signal- und Datenverarbeitung zu schaffen, bei dem die Aufgaben des Verfahrens zur Verarbeitung der Signaldaten gleich sind wie die Aufgaben des Systems, welche oben erwähnt wurden.
Insbesondere ist es gemäß einer Ausführung der Erfindung eine Aufgabe der Erfindung, ein Kommunikationssystem bereitzustellen, insbesondere ein Telekommunikationssystem oder ein Datenkommunikationssystem, bei welchem die gegebenen Aufgaben gelöst werden.
Diese und andere Aufgaben werden mit einem System und einem Verfahren gelöst, wie sie eingangs beschrieben wurden, wobei das Zentralprozessorsystem mindestens einen sogenannten Aufgaben- bzw. Job-Prozessor oder Ausführungsprozessor, und einen Signalprozessor oder einen Kooperationsprozessor umfasst. Die Signalabwicklung zwischen den Funktionsblöcken wird dann von dem Zentralsignalprozessor über Kooperationssignale gesteuert, und jedes eingehende Signal wird in Form einer Puffer-Warteschlange in einem Pufferspeicher gespeichert. Der Steuerinformationsteil des Signals wird zusammen mit einem Zeiger in einem Pufferspeicher im Signalprozessor gespeichert und der Datenteil des Signals wird in einem gemeinsamen Systemspeicher für das System oder in dem Registerspeicher gespeichert. Der Steuerinformationsteil wird an den Registerspeicher des Ausführungsprozessors für die Ausführung übertragen. Unter dem Gesichtspunkt der Kapazität bedeutet dies, dass Daten, welche die Signale begleiten, den Prozessor, der das Signal oder die Signale für den internen Gebrauch innerhalb des Systems oder für die Übertragung an periphere Einheiten, die durch die Ziele gegeben sind, verarbeiten soll, nicht belasten.
Gemäß der Erfindung können alle eingehenden Signale insbesondere in der Form von Warteschlangenpuffern für Signale gespeichert werden, zum Beispiel aus den Regionalprozessoren in einem Ausführungs- und Signalpufferspeicher, und der Steuerinformationsteil und der Datenteil der Signale werden in einem logisch verbundenen Datenwarteschlangen-Bereich gespeichert. Dieser Datenwarteschlangen-Bereich kann bei der Verarbeitung von Signaldaten als eine Erweiterung des internen Prozessregisters des Datenprozessors angesehen werden. In einem physischen Aspekt, wird ein Signaldatenbereich mit Dateninformation in dem Systemspeicher des Prozessors gebildet. Der Steuerinformationsteil wird mit dem Bereich über einen Zeiger verbunden, welcher gemäß einer Ausführung aus einer freien Warteschlangen-Liste oder ähnlichem genommen wird. Der Zeiger folgt dem Steuerinformationsteil, so dass die dem Steuerinformationsteil des Signals gehörenden Daten zugänglich sein werden. Nach einer besonderen Ausführung, wenn eine in einer Signalübertragung resultierende Anweisung gegeben ist, wird der Steuerinformationsteil aus dem Registerspeicher geholt, und dann wird der Zeiger verwendet, um Signaldaten aus dem existierenden Signaldatenbereich des Systemsspeichers (oder des Registerspeichers) zu holen.
Gemäß einer vorteilhaften Ausführung der Erfindung werden Datentransporte zu und von einem vorteilhafterweise gemeinsamen Systemspeicher für die Prozessoren mit Hilfe einer sogenannten Direktspeicherzugrifftechnik (DMA = Direct Memory Access) durchgeführt. Speicherzugriffe können gemäß einer vorteilhaften Ausführung "gestohlen" werden über sogenannte Zyklusdiebstähle (englisch: Cycle Stealings), ohne dass irgendwelche Speicheraktivitäten beeinflusst werden, die parallel in den Prozessoren stattfinden.
Die vorliegende Erfindung ermöglicht die Verarbeitung von großen Mengen von Signalen, zu welchen Signaldaten gehören, auf effiziente Weise, während dennoch die Anforderungen bezüglich der Größe und Zeit auf einem akzeptable Niveau für die bei der Ausführung erforderlichen Funktionen, die Signalspeicher und Registerspeicher der Ausführungsprozessoren gehalten werden. Normalerweise wird der Steuerinformationsteil verarbeitet, während der Datenteil selbst passiv ist. Wenn der Datenteil aber in dem Registerspeicher des betroffenen Ausführungsprozessors verarbeitet werden muss, ist er eng damit in Beziehung gesetzt und leicht zugänglich. Vorteilhafterweise nutzt die Erfindung die Tatsache aus, dass das Signalformat so ist, dass es einen Steuerinformationsteil und einen Datenteil umfasst, sowohl bei dem Signalempfang, der Signalverarbeitung als auch der Signalübertragung. Das Signalformat kann von beliebiger Länge oder Größe sein, sowohl hinsichtlich des Steuerinformationsteils als auch des Datenteils.
Die Erfindung bezieht sich auch auf ein Kommunikationssystem, zum Beispiel ein Telekommunikationssystem oder Datenkommunikationssystem, das ein System umfasst zur Verarbeitung von Signaldaten, wie oben beschrieben. Für Telekommunikationsanwendungen und Datenkommunikationsanwendungen, welche viel Signalisierung erfordern, ist es vorteilhaft, dass neben der zentralen Steuerung auch eine bedeutende Vergrößerung der Systemkapazität geschaffen wird, und ein rationaler und effizienter Interkommunikationsprozess zwischen unterschiedlichen peripheren Einheiten geschaffen wird.
Es ist ein Vorteil der vorliegenden Erfindung, dass der Registerspeicher nicht unnötig durch Daten belastet bzw. beladen wird, die nicht wirklich verarbeitet werden.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung wird im folgenden auf nicht beschränkende Weise beschrieben, unter Bezugnahme auf die begleitenden Zeichnungen, in welchen:
Fig. 1 ein Beispiel an einer logischen Signaldatenverarbeitung veranschaulicht,
Fig. 2 ein Beispiel an einem aufgeteilten Signalformat veranschaulicht, und
Fig. 3 ein Beispiel an einem System zur Verarbeitung von Signaldaten nach der Erfindung veranschaulicht, bei dem der Datenteil in einem Systemspeicher gespeichert wird.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG

Ein speicherprogrammgesteuertes System nach einer Ausführung der Erfindung umfasst eine Anzahl von Regionalprozessoren RP und ein Zentralprozessorsystem, das mindestens zwei Prozessoren umfasst. In Fig. 1 ist ein Beispiel der logischen Signalabwicklung schematisch veranschaulicht. Signale gehen ein aus Regionalprozessoren (in Fig. 1 nicht abgebildet), mit der Hilfe eine Regionalprozessor-Busses RPB, in einen Regionalprozessor-Abwickler RPH. Zum Beispiel gehen eingehende Signale bei RPX über Standardverbindungsstrecken ein, was das Protokoll X für irgendeine periphere Einheit (nicht abgebildet) veranschaulicht. Der Steuerinformationsteil HEAD wird zusammen mit einem Zeiger für das eingehende Signal in dem Job- und Signalpufferspeicher JBU in der Form von Signalwarteschlangenpuffern gespeichert. Das Signalformat ist beliebig, und sowohl der Steuerinformationsteil als auch der Datenteil können eine beliebige Länge oder Größe haben. In Fig. 2 ist ein Format veranschaulicht, das einen Steuerinformationsteil HEAD und einen Datenteil BODY umfasst. Das veranschaulichte Beispiel ist natürlich auch anwendbar auf die anderen Arten von Datenübertragungssignalen, für welche es möglich ist ein Signal zum Beispiel in einen Steuerinformationsteil und einen Datenteil jeweils aufzuteilen. Der Steuerinformationsteil HEAD und der Datenteil BODY werden in dem logisch verbundenen Datenwarteschlangen-Bereich gespeichert. Während Signaldaten verarbeitet werden, kann der Datenwarteschlangen-Bereich gemäß einer Ausführung als eine Erweiterung des internen Prozessregisters RM des den Job ausführenden Prozessors angesehen werden. Physisch betrachtet ist gemäß einer Ausführung ein Signaldatenbereich im Systemspeicher SM der Zentralprozessoreinheit gebildet, die zentral oder verteilt ist (siehe insbesondere Fig. 3). In der in Fig. 1 gezeigten Ausführung ist der Datenteil in einer Erweiterung des Registerspeichers RM des Ausführungsprozessors IPU gespeichert. In Fig. 1 werden somit die logischen Beziehungen veranschaulicht. Wenn ein Job bzw. eine Aufgabe in der Job- Warteschlange auf die Verarbeitung wartet, befindet sich der Steuerinformationsteil HEAD im Pufferspeicher JBU des Signalprozessors SPU, und der Datenteil BODY bildet logisch eine Erweiterung des Pufferspeichers JBU.
Wenn dieser Job dann ausgeführt werden soll, wird der Steuerinformationsteil HEAD in den Registerspeicher RM des Ausführungsprozessors übertragen, und der Datenteil bildet dann logisch eine Erweiterung des Registerspeichers RM.
Der physische Ort des Datenteils BODY kann entweder im Systemspeicher SM oder in einem erweiterten Registerspeicher RM sein. Zeiger werden erhalten aus einer freien Warteschlangen-Liste, und dies muss dem Steuerinformationsteil HEAD folgen, so dass die zum Signal gehörenden Daten erreicht werden können. Für eine Signalübertragung, die von einer Anweisung SSRPEX gesteuert wird, wird der Steuerinformationsteil HEAD aus dem Registerspeicher RM geholt, und durch Verwendung des Zeigers werden die Signaldaten aus dem Signaldatenbereich des Systemspeichers SM geholt, oder alternativ aus dem Registerspeicher RM des Ausführungsprozessors. Gemäß einer vorteilhaften Ausführung werden Datentransporte zu und von dem Systemspeicher des Zentralprozessorsystems SM oder des Registerspeichers KM durch Direktspeicherzugriff DMA (Direct Memory Access) ausgeführt, was für sich genommen bekannt ist. Die Speicherzugriffe können dann "gestohlen" werden, sogenannte Zyklus-Diebstähle (englisch: Cycle Stealings), ohne dass Speicheraktivitäten gestört werden, die in dem (den) den Job ausführenden Prozessor(en) ausgeführt werden.
In Fig. 3 wird das System zur Verarbeitung von Signaldaten ausführlicher beschrieben. Eine Signalkommunikation mit Regionalprozessoren. RP findet statt über Schnittstellenschaltungen, die Protokollabwickler (englisch: Protocol Handlers) oder sogenannte Regionalsprozessor- Abwickler i-RPH umfassen. Solche Einheiten arbeiten unabhängig, und wickeln Signale zu und von Regionalprozessoren RP ab, und sie können im allgemeinen eine Anzahl von Regionalprozessoren abwickeln. Die Regionalprozessor-Abwickler RPH können auf den Zentralbus des Zentralprozessorsystems zugreifen, und sie können unter anderem den Speicher SM des Zentralprozessors selbst adressieren. Auch können andere periphere Systemeinheiten über ein Eingabe/Ausgabe-System I/O mit Protokollabwicklern i-RPH kommunizieren. Eingehende Signale werden dann von einem Signalverteilungssystem abgewickelt, welches einen Signalprozessor oder einen dedizierten Prozessor SPU umfasst. Das Signalverteilungssystem enthält die oben erwähnten Protokollabwickler i-RPH, welche Schnittstellenschaltungen bilden.
Die Interprozessor-Kooperation selbst kann zum Beispiel im wesentlichen in Übereinstimmung mit dem ausgeführt werden, was in SE-B-438208 gegeben ist. Gemäß dieses Dokuments kooperieren die Regionalprozessoren miteinander durch ein unabhängiges speicherprogrammgesteuertes Kooperationssignal- Verteilungssystem. Gemäß des Kooperationsprozesses selbst werden Anforderungen und Mitteilungsübermittlungen zwischen verschiedenen Regionalprozessoren ausgeführt. Eingehende Kooperationssignale aus den Regionalprozessoren werden durch das Signalverteilungssystem in der Reihenfolge der Priorität oder in unterschiedlichen Prioritätsebenen angeordnet. Um auf diese Weise eine Prioritätszuweisung durchzuführen, muss der Funktionsblock des Kooperationssignal-Verteilungssystems in der Lage sein, die eingehenden Nachrichten zu verstehen. Wenn zum Beispiel unterschiedliche Regionalprozessoren unterschiedliche Standards verwenden, passt das Signalverteilungssystem ein eingehendes Signal an den gewünschten Standard an, gemäß einer vorteilhaften Ausführung an den Standard des gerufenen Prozessors. Gemäß einer weiteren vorteilhaften Ausführung können Funktionsblöcke angeordnet werden für die Sortierung der Regionalprozessoren in Kategorien, welche insbesondere von der gegenwärtigen Multiprozessor-Organisation abhängen können. Dies kann auf jede gewünschte Art und Weise durchgeführt werden, zum Beispiel so, dass alle Prozessoren einander rufen können, oder dass nur einige Prozessoren bestimmte andere Prozessoren rufen können, usw. Alternativ kann nur ein Zentralprozessor Rufe von einem Regionalprozessor empfangen, oder keine Regionalprozessoren können einander rufen, usw.
Der Signalprozessor SPU kommuniziert, wie oben beschrieben, mit peripheren Prozessoren, zum Beispiel Regionalprozessoren RP oder ähnliche, über Schnittstellenprotokollabwickler 1- RPH, welche angepasst sind an die in dem System gewünschte Interprozessor-Kommunikation. Diese Schnittstellenprotokollabwickler i-RPH können zum Beispiel Zwischenpuffer (nicht abgebildet) enthalten für die Geschwindigkeitsanpassung oder für die Anpassung zwischen unterschiedlichen Standards von Regionalprozessoren und/oder Zentralprozessoren. Gemäß einer vorteilhaften Ausführung sind alle Regionalprozessoren dupliziert und kooperieren gemäß einem Lastverteilungsprinzip. Dies beeinflusst jedoch nicht die vorliegende Erfindung und wird daher nicht weiter beschrieben.
Für die Verarbeitung von Signalen initiiert der Signalprozessor SPU einen oder mehr Ausführungsprozessoren IPU&sub1;, IPU&sub2;, ... für jedes Signal, das sich auf Funktionsblockausführung bezieht. (Jeder Zentralprozessor umfasst eine Anzahl von Funktionsblöcken, wovon jedem eine spezifische Funktion zugewiesen worden ist). Gemäß dem gezeigten Beispiel wird die gesamte Verkehrssteuerungs- Datenverarbeitung mit temporären Daten in internen Prozessregistern RM der den Job ausführenden Prozessoren IPU durchgeführt. Als temporäre Daten werden Signaldaten bezeichnet, die von dem Signalprozessor SPU an das Prozessregister RM des ausführenden Prozessors IPU übertragen werden, welche Daten somit für die Verarbeitung direkt zugänglich sind.
Der Signalprozessor SPU, und somit auch das Signalverteilungssystem, umfasst sogenannte Job- und Signalpuffer JBU, welche vorteilhafterweise sogenannte FIFO- Register (englisch: first in-first out) umfassen, welche angeordnet sind für die verschiedenen Prioritätsniveaus A, B, C. Im veranschaulichten Beispiel soll das eingehende Signal von der oben beschriebenen Art sein, nämlich umfassend einen Steuerinformationsteil HEAD und einen Datenteil BODY. Der Steuerinformationsteil HEAD wird im gezeigten Beispiel zusammen mit einem Stapelzeiger in einem gegebenen Prioritätsniveau gespeichert, nachdem der Signaldatenteil BODY im Signalsystemspeicher SM gepuffert wurde, welcher zum Beispiel gemeinsam vorliegen kann innerhalb des Zentralprozessorsystems. Die Variablen des Systems werden im Systemspeicher SM gespeichert. Die Signaldaten BODY können hier vorteilhafterweise in einer Bereichsstruktur gespeichert werden, und gemäß einer besonderen Ausführung ist der Systemspeicher SM mit sogenanntem Direktspeicherzugriff DMA (Direct Memory Access) ausgerüstet. Gepufferte Signale, die in Job-Pufferblöcken JBU gespeichert sind, werden in der Reihenfolge der Priorität und Sequenz behandelt, wie sie gegeben ist durch die Job-Puffer der Signalprozessoren, und sie werden verteilt auf den passenden Job- Ausführungsprozessor IPU&sub1;. Somit werden Signalübertragungen durch einen Job-Ausführungsprozessor IPU&sub1; mit einer Anweisung aktiviert, aber sie werden von dem Signalprozessor SPU ausgeführt. In der veranschaulichten Ausführung wird der Steuerinformationsteil HEAD des Signals aus dem Pufferspeicher JBU im Signalprozessor SPU zur Ausführung geholt. Der Datenteil BODY des Signals wird aus dem Systemspeicher SM geholt. Gemäß einer alternativen Ausführung kann der Datenteil BODY im Registerspeicher RM des Ausführungsprozessors IPU&sub1; gespeichert werden, wie vorher beschrieben. Die Adressierung des Datenteils findet statt unter Verwendung des Zeigers des Signals, das im Job-Puffer (Pufferspeicher) JBU zusammen mit dem Steuerinformationsteil HEAD gepuffert wurde, wie oben erwähnt.
Gemäß einer vorteilhaften Ausführung können abgehende Signaldaten zwischengepuffert werden (hier nicht gezeigt), um bei Bedarf interne Zeitdifferenzen zu berücksichtigen, vor der Übertragung an periphere Systemeinheiten oder Regionalprozessoren RP. Dies bedeutet selbstverständlich, dass eine Standard-Anpassung vor der Übertragung durchgeführt werden kann, auf eine Art und Weise, die dem entspricht, was oben bezüglich eingehender Signale offenbart wurde. Ein Job- Ausführungsprozessor IPU kann auf eine für sich bekannte Weise zusätzlich zu einem Registerspeicher auch eine Datenverarbeitungseinheit ALU umfassen, und dann in einem Programmspeicher P3 eine Anzahl von Funktionsblöcken speichern. Er kann auch sogenannte Referenzspeicher (hier nicht gezeigt) umfassen.
Das System nach der Erfindung kann eine im wesentlichen beliebige Anzahl von Regionalprozessoren und eine Anzahl von Zentralprozessoreinheiten umfassen, wobei jede Zentralprozessoreinheit mindestens einen Signalprozessor SPU und einen Job-Ausführungsprozessor IPU umfasst. Selbstverständlich können alternativ einer oder mehr Signalprozessoren (Signalkooperationsprozessoren) SPU und eine Anzahl von Job-Ausführungsprozessoren IPU&sub1;, die dazu gehören, vorgesehen sein.
Gemäß einer besonderen Ausführung wird das System in einem Telekommunikationssystem oder Datenkommunikationssystem angewendet. Gemäß einer weiteren besonderen Ausführung wird das System insbesondere innerhalb der ISDN-Kommunikation (Integrated Services Digital Network) verwendet.
Das Telekommunikationssystem kann zum Beispiel das sogenannte AXE-System (von LM Ericsson) sein, welches einen Vermittlungsteil und einen Steuerungsteil umfasst. Dieser Steuerungsteil umfasst unter anderem ein Regionalprozessor- Untersystem und ein Zentralprozessor-Untersystem, und eine Anzahl von Eingabe/Ausgabe-Systemen (I/O). Der Prozessor umfasst eine Anzahl von Funktionsblöcken, denen jeweils eine spezifische Funktion zugewiesen ist. Das Regionalprozessorsystem und das Zentralprozessorsystem umfassen jeweils insbesondere ein System, wie es in der vorliegenden Erfindung offenbart wird.
Gemäß einer Ausführung, welche jedoch nur als Beispiel gegeben wird, kann das Signalformat dem CCITT (ITU-T) Signalisierungssystem Nr. 7 usw. entsprechen, in welchem Fall der Steuerinformationsteil HEAD zum Beispiel 16 Byte umfasst, und der Datenteil zum Beispiel 256 Byte. Wie jedoch bereits oben ausgeführt, kann jedes Signalformat verwendet werden.
Die Erfindung ist natürlich nicht auf die gezeigten Ausführungen beschränkt, sondern kann auf unterschiedliche Weise innerhalb des Umfangs der Ansprüche verändert werden.

Claims

1. System zur Signal- und Datenverarbeitung, umfassend ein Zentralprozessorsystem, das mindestens zwei Prozessoren (SPU, IPU) umfasst, und mindestens einen Regionalprozessor (RP), wobei das Zentralprozessorsystem eine Anzahl von Funktionsblöcken umfasst, der Umgang mit Signalen zu und von zum Beispiel einem Regionalprozessor (RP) abgewickelt wird durch ein Signalabwickelsystem (RPH) des Zentralprozessorsystems, und einer der Prozessoren des Zentralprozessorsystems einen Signalprozessor (SPU) umfasst, welcher mit einem oder mehreren der zumindest zwei Prozessoren als Ausführungsprozessoren (TPUi) durch Kooperationssignale kooperiert, wobei die Signalabwicklung zwischen den Funktionsblöcken gesteuert wird durch den Signalprozessor (SPU) durch die Kooperationssignale

dadurch gekennzeichnet,

dass jedes Signal einen Steuerinformationsteil (HEAD) und einen Datenteil (BODY) umfasst, und dass für jedes eingehende Signal der Steuerinformationsteil (HEAD) in einem Pufferspeicher (JBU) des Signalprozessors (SPU) zusammen mit einem Zeiger gespeichert wird, wogegen der Datenteil (BODY) in einem anderen Speicher (SM; RM) gespeichert wird, und dass bei der Ausführung der Steuerinformationsteil (HEAD), der im Puffer gespeichert ist, und der Zeiger an den Registerspeicher (RM) des Ausführungsprozessors (IPU) übertragen werden, wogegen der Datenteil (BODY) nur geholt wird, wenn er verarbeitet werden soll, und dass dann für die Verarbeitung leicht auf den Datenteil (BODY) in dem Registerspeicher (RM) des Ausführungsprozessors (IPO) zugegriffen werden kann, so dass unnötige Datentransporte vermieden werden.

2. System nach Anspruch 1, dadurch gekennzeichnet dass der Datenteil (BODY) in einem Systemspeicher (SM) gespeichert wird.

3. System nach Anspruch 1, dadurch gekennzeichnet, dass der Datenteil (BODY) im Registerspeicher (RM) eines Ausführungsprozessors (IPU) gespeichert ist, oder in einer logischen Erweiterung hiervon.

4. System nach Anspruch 2 oder 3, dadurch gekennzeichnet dass der Datenteil (BODY) eines Signals aus dem Systemspeicher (SM) geholt wird durch den Steuerinformationsteil (HEAB) und den Stack-Zeiger, der den Steuerinformationsteil (HEAB) begleitet, oder alternativ aus der logischen Erweiterung des Registerspeichers (RM), wenn er dort gespeichert ist.

5. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass eine Direktspeicherzugrifftechnik (DMA) für den Transport von Daten zu und von dem Systemspeicher (SM) verwendet wird.

6. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Signalprozessor (SPU) über Schnittstellenprotokoll-Abwickler (i-RPH) mit peripheren Einheiten oder zum Beispiel Regionalprozessoren (RP) kommuniziert.

7. System nach Anspruch 6, dadurch gekennzeichnet dass die Schnittstellenprotokoll-Abwickler (i-RPH) mit einem Zwischenspeicher ausgestattet sind zur Anpassung der Geschwindigkeit zwischen den Einheiten.

8. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Signalprozessor (SPU) einen Ausführungsprozessor (IPU) für ein Signal initiiert, das sich auf Funktionsblockausführung bezieht.

9. System nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Signalprozessor (SPU) mehr als einen Ausführungsprozessor (IPU) für ein Funktionsblockausführungs-Signal initiiert.

10. System nach einem der vorangehenden Ansprüche dadurch gekennzeichnet, dass Signaldaten, welche übertragen werden aus dem Signalprozessor (SPU) an einen Registerspeicher (RM) eines Ausführungsprozessors (IPU) temporäre Daten bilden, auf welche für die Verarbeitung direkt zugegriffen werden kann.

11. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Kooperationsprozessor (SPU) Job- and Signalpuffer (JBU) umfasst, welche in Prioritätsebenen (A, B, C) angeordnet sind.

12. System nach Anspruch 11, dadurch gekennzeichnet, dass die Job- und Signal-Puffer FIFO-Register umfassen.

13. System nach Anspruch 12, dadurch gekennzeichnet, dass der Steuerinformationsteil (HEAD) in einer gegebenen Prioritätsebene (A, B, C) gespeichert wird, nach dem Speichern des Datenteils (BODY) im Systemspeicher (SM) oder im Registerspeicher (RM) des Ausführungsprozessors.

14. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Signalübertragungen aktiviert werden durch einen Ausführungsprozessor (IPU) mit einer Anweisung, und dass Signalübertragungen durchgeführt werden von dem Kooperationsprozessor (SPU).

15. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass Ausgangssignaldaten gepuffert werden, zur Anpassung der internen Zeitdifferenzen bei der Ausgabe an periphere Einheiten.

16. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es mehr als einen Ausführungsprozessor (IPU&sub1;, IPU&sub2;) umfasst.

17. System nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass es von einem Kommunikationssystem umfasst wird, und dass das Format der Signale durch das Signalisierungssystem 7 (SS 7) gegeben ist.

18. Verfahren zur Signal- und Datenverarbeitung in einem Steuercomputersystem mit einem Zentralprozessorsystem, das mindestens zwei Prozessoren (SPU, IPU) umfasst, und einem Regionalprozessorsystem, das mindestens einen Regionalprozessor (RP) umfasst, wobei der Signalprozessor (SPU) des Zentralprozessorsystems die Abwicklung von Signalen zwischen verschiedenen Funktionsblöcken, welche vom Zentralprozessorsystem umfasst werden, über Kooperationssignale steuert, wobei die Signale in einen Steuerinformationsteil (HEAD) und einen Datenteil (BODY) unterteilt sind,

dadurch gekennzeichnet, dass

jedes eingehende Signal als Warteschlangen-Puffer in einem Pufferspeicher (JPU) des Signalprozessors (SPU) auf solche Weise gespeichert wir, dass:

- der Steuerinformationsteil des Signals (HEAD) zusammen mit einem Zeiger in dem Pufferspeicher (JBU) des Signalprozessors (SPO) gespeichert wird;

- der Datenteil (BODY) des Signals getrennt in einem Speicher (SM, RM) gespeichert wird,

- bei der Ausführung der Steuerinformationsteil (HEAD) und der Zeiger übertragen werden an den Registerspeicher (RM) eines Ausführungsprozessors (IPU),

und dadurch dass der Datenteil (BODY) nur geholt wird, wenn er im Registerspeicher (RM) des Ausführungsprozessors verarbeitet werden soll, so dass unnötige Datentransporte vermieden werden.

19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der Datenteil (BODY) in einem Systemspeicher (SM) gespeichert wird.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet dass der Datenteil (BODY) im Registerspeicher (RM) des Ausführungsprozessors (IPO) gespeichert wird.

21. Kommunikationssystem, welches durch ein gespeichertes Programm gesteuert wird, umfassend einen Schaltteil und einem Steuerteil, wobei der Steuerteil eine Anzahl von Funktionsblöcken umfasst, welchen gegebene Funktionen zugewiesen sind, wobei das System ein Zentralprozessorsystem umfasst wie es in Anspruch 1 definiert ist, ein Eingabe/Ausgabesystem (I/O) und ein Regionalprozessorsystem, das eine Anzahl von Regionalprozessoren (RP) umfasst, wobei die Signalverarbeitung zwischen dem Regionalprozessorsystem und dem Zentralprozessorsystem abgewickelt wird durch das Signalabwicklungssystem (RPH).