SE515265C2 - System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem - Google Patents
System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystemInfo
- Publication number
- SE515265C2 SE515265C2 SE9403533A SE9403533A SE515265C2 SE 515265 C2 SE515265 C2 SE 515265C2 SE 9403533 A SE9403533 A SE 9403533A SE 9403533 A SE9403533 A SE 9403533A SE 515265 C2 SE515265 C2 SE 515265C2
- Authority
- SE
- Sweden
- Prior art keywords
- processor
- signal
- memory
- data
- execution
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
Description
20 L25 .ao 'äs 515 265 o o o a w !.>14915SB.A02 - 1994-10-12 2 förmedlar signaldata av varierande datalängd vilka starkt kan påverka kapaciteten i systemet. Funktionsblocken aktiveras av samarbetssignalerna och i mànga fall kan dessa exekveras av fler än en processor. Det är känt inom exempelvis telekommunikationssystem omfattande sáväl centralprocessorsystem med till regionalprocessorerna som regionala centralprocessorsystem till de funktionsblock, att exempelvis den totala teletrafikavverkningen pIOCeSSOreI respektive olika hörande fördelas mellan regionala och centrala processorer. Därvid styr regionalprocessorerna och centralprocessorsystemet givna funktionsavverkningar soul hör till den ena eller den andra nämnts av olika funktionsblock och den centrala processorn ställer krav pà att kategorien. Samarbetet styrs som ovan centralprocessorsystemet och samverkan mellan interprocessorsamarbetet mellan de olika processorerna skall vara väl definierat.
Det SE-A-439 208 beskriver en programminnesstyrd telekommunikationsanläggning svenska patentdokumentet som omfattar telekommunikationsorgan som samverkar med 'varandra. Systemet omfattar ett instruktionsminne och ett dataminne för lagring av styrinformation som är erforderlig för styrning av systemet och en eller flera processorer som i samarbete med varandra och genom lagrad styrinformation styr de olika funktionsblocken i real tid och i önskad ordningsföljd. I det kända systemet delas den totala sådant sätt att en s k anläggningsfunktionsblock- processorlasten konstant på ett får interprocessor-samarbetet. Denna samarbetsprocessor har access samarbetsprocessor styra till ett samarbetsminne för lagring av samarbetsstyrinformation. förmedlar funktionsblock för jobbprioritering anges ordningsföljden för Samarbetsprocessorn samarbetssignaler och genom olika funktioner som skall utföras. Genom detta system utökades samarbetsmöjligheterna mellan olika processorer såväl som mellan centrala och centrala, regionala och regionala med andra regionala.
Emellertid centraliseras samarbetet genom detta system och .vu-pu- 10 15 20 ,25 H30 'H35 515 265 _ ¿_~ s Pl4915SLA02 - 1994-10-12 3 samarbetsprocessorn tar en del av systemets totala processorlast och utför samarbetsfunktioner via samarbetsstyrinformations- minnet, ett jobb och signalbuffertminne.
För speciellt signalintensiva telekommunikationstillämpningar Detta underlättar bl a interkommunikationsprocessen mellan olika slags perifera innebär detta att systemkapaciteten ökas. enheter såsom exempelvis signalterminaler, in-, ut-organ, datanoder osv.
Emellertid inverkar även i ett system såsom det som beskrivits i det föregående samarbetssignalerna på kapaciteten i systemet och speciellt vid långa datameddelanden då höga krav ställes på systemet kan detta vara av stor betydelse.
REDOGÖRELSE FÖR UPPFINNINGEN Uppfinningen har som ett mål att i ett system för signal- och datahantering som består av ett centralt processorsystem med åtiminstone två processorer där samarbetet mellan ett antal funktionsblock styrs av signaler uppnå en kapacitetspåverkan genom dessa samarbetssignaler som är så låg som möjligt.
Det är vidare ett mål med uppfinningen att ange ett system som en hög effektivitet och signalmängder. Det är dessutom ett mål med uppfinningen att ange ett ett förfarande för förmedling av meddelanden med ett antal medföljande signaldata har som väl kan hantera stora system respektive behandling och utan attzmedföljande data i signalerna.kapacitetsmässigt belastar den processor som är utsedd för behandling av signalen eller signalerna internt i databehandlingssystemet eller för vidare befordran av dessa till olika perifera enheter. Speciellt är det ett mål att signalbehandling av stora signalmängder med därtill hörande med föreliggande uppfinning åstadkomma en signaldata på ett kapacitetsmässigt sett mycket effektivt sätt att därför registreringsfunktioner i systemet blir för höga. Det är således utan kraven på olika bufferterings- och ett mål med uppfinningen att själva data i signalerna ej onödigt nunno- 10 15 20 .Lzs 'HBO Has 515 265 ~ un. -ß u »nu P149l5SE.A02 - 1994-10-12 4 skall belasta systemet samtidigt som dessa data skall vara lättillgängliga för bearbetning när så önskas eller kräves.
Det är även ett màl med uppfinningen att ange ett förfarande för och databehandling där målen med förfarandet för behandling av signaldata är desamma som målen med systemet vilka signal- ovan omnämnts.
Speciellt är det enligt ett utföringsexempel ett mål med uppfinningen att ange ett kommunikationssystem, mera speciellt ett telekommunikationssystem eller ett datakommunikationssystem i vilket de angivna målen uppnås.
Dessa såväl som andra mål uppnås genom ett system respektive ett förfarande såscmnovan angivits där det centrala processorsystemet åtminstone en s k eller omfattar jobbprocessor exekveringsprocessor och en signalprocessor eller samarbetsprocessor. därvid av samarbetssignaler och varje inkommen signal lagras i form av en Signalhanteringen. mellan funktionsblocken styrs den centrala signalprocessorn genom buffertkö i ett buffertminne. Styrinformationsdelen av signalen lagras i ett buffertminne i signalprocessorn tillsammans med en pekare och datadelen av signalen lagras i ett för systemet gemensamt systemminne eller i registerminnet.
Styrinformationsdelen överföres för exekvering till exekveringsprocessorns registerminne. Därigenom kommer medföljande data i signalerna inte att belasta den processor kapacitetsmässigt vilken skall behandla signalen eller signalerna antingen för internt bruk i systemet eller också för vidare till de destinationerna. befordran perifera enheter som bestämms av Speciellt lagras enligt uppfinningen alla inkommande signaler i köbuffertar för från regionalprocessorerna.i ett exekverings-, och signalbuffertminne form av signaler exempelvis och styrinformationsdelen och datadelen av signalen lagras i en logiskt sammanhängande dataköarea. Denna dataköarea kan vid .nano-o 10 15 20 .H25 ÉÜBO "ss 515 265 ~.»,-u u uv-qn \ P14915SE.A02 - 1994-10-12 5 behandling av signaldata liknas vid en förlängning av databehandlarens interna processregister. Fysiskt sett bildas i processorns systemminne en signaldataarea med datainformation.
Styrinformationsdelen åtföljes av en s k pekare till denna area vilken enligt ett utföringsexempel fås ifrån en ledig kölista e.d. Denna pekare följer styrinformationsdelen för att de data som tillhör styrinformationsdelen av signalen skall kunna kommas åt. Enligt ett speciellt utföringsexempel, vid en instruktion som leder till signalsändning, hämtas styrinformationsdelen ifrån hämtas ifrån den i systemminnet (eller registerminnet) befintliga signaldataarean registerminnet varefter signaldata med hjälp av pekaren.
Enligt ett fördelaktigt utförande av uppfinningen sker datatransporter till och från ett fördelaktigt gemensamt systemminne för processorerna med hjälp av s k direkt minnesaccessteknik (DMA). Minnesaccesser kan enligt ett fördelaktigt utförande stjälas med hjälp av s k cykelstölder utan att några minnesaktiviteter som pågår parallellt i processorerna berörs.
Genom föreliggande uppfinning blir det möjligt att behandla stora signalmängder med tillhörande signaldata på ett effektivt sätt utan att därför allt för stora krav ställs på storleken och tidsàtergången för de funktioner som är nödvändiga i exekverings- och signalbuffertminnen respektive registerminnen i exekveringsprocessorerna. Normalt bearbetas styrinformationsdelen medan själva datadelen är passiv medan om och när datadelen behöver bearbetas i registerminnet hos berörd exekveringsprocessor, är den nära associerad därtill och lättillgänglig. Fördelaktigt utnyttjas således enligt uppfinningen det faktum att signalformatet är sådant att det omfattar dels en styrinformationsdel och dels en datadel, såväl vid signalmottagning som signalbearbetning och signalsändning.
Signalformatet kan ha en godtycklig längd eller storlek, både vad det gäller styrinformationsdelen eller datadelen.
Qoouoø 10 15 20 425 :p'30 'äs 515 265 -..na-Q- -nun- \ P14915SE.AO2 - 1994-10-12 6 Uppfinningen. hänför sig även till ett kommunikationssystem, exempelvis ett telekommunikationssystem eller ett datakom- munikationsystem med ett system för behandling av signaldata såsom beskrivits. Detta vid signalintensiva ovan ger telekommunikationstillämpningar och datakommunikationstill- lämpningar förutom fördelar genom den centrala styrningen även en betydande höjning av systemets kapacitet och leder till en rationell och effektiv interkommunikationsprocess mellan olika perifera enheter.
FIGURBESKRIVNING Uppfinningen kommer i det följande att närmare beskrivas i ett icke begränsande syfte under hänvisning till bifogade figurer där: Fig l illustrerar ett exempel på logisk signaldatahantering, Fig 2 illustrerar ett exempel på uppdelat signalformat och Fig 3 illustrerar ett exempel på ett system för behandling av signaldata enligt uppfinningen där datadelen lagras i ett systemminne.
FÖREDRAGNA UTFÖRINGSFORMER att ett uppfinningen omfattar ett antal regionala processorer RP och ett programminnesstyrt system enligt utförande av centralprocessorsystem omfattande åtminstone två processorer. I ett logisk signalhantering. Signaler inkommer från regionala processorer (ej figur 1 illustreras schematiskt exempel av visade 1 fig 1) med hjälp av en regionalprocessorbuss RPB till en regional- processorhanterare RPH. Via standardlänk exempelvis inkommer signaler till RPX, illustrerande protokoll X ifrån någon perifer enhet (ej visad). Styrinformationsdelen HEAD tillsammans för jobb- signalbuffertminnet JBU i form av köbuffertar för signaler. med pekare inkommande signal lagras i och Signalformatet är godtyckligt och såväl styrinformationsdelen liksom datadelen kan ha godtycklig längd eller storlek. I Fig. nqooon 10 15 20 fzs “'35 515 265 ...a-u- m»- c-an anna-un l P14915SELA02 - 1994-10-12 '7 2 illustreras ett format med en styrinformationsdel HEAD och en datadel BODY. Det illustrerade exemplet gäller givetvis också övriga typer av dataöverföringssignaler där det är möjligt att göra en uppdelning av signalen exempelvis i en styrinformationsdel respektiveeuxdatadel. Styrinformationsdelen HEAD och datadelen BODY lagras i. den logiskt sammanhängande dataköarean. Vid behandling av signaldata kan dataköarean enligt ett jobbexekverande processorns interna processregister RM. Fysiskt sett bildas enligt centralprocessorenhetens systemminne SM vilket kan vara centralt 3). I det i Fig. datadelen i en utföringsexempel ses som en förlängning av den en utföringsform en signaldataarea i eller distribuerat (se spec. Fig. 1 visade utföringsexemplet lagras förlängning till registerminnet RM i exekveringsprocessorn IPU. I Fig. 1 visas således de logiska sambanden. När ett jobb väntar i jobbkön för att bli behandlat HEAD i signalprocessorns SPK buffertminne JBU och datadelen BODY är ligger styrinformationsdelen logiskt en förlängning av bufferminnet JBU.
När detta jobb sen skall exekveras flyttas styrinformationsdelen HEAD till registerminnet RM i exekveringsprocessorn och datadelen bildar då logiskt en förlängning till registerminnet RM.
Den fysiska placeringen av datadelen BODY kan antingen vara i systemminnet SM eller i ett förlängt registerminne RM. Pekare erhålles ifrån kölista följa styrinformationsdelen HEAD för att det skall vara möjligt att nà ledig och denna måste fram till de data som hör till signalen. Vid signalsändning som styrs av en instruktion SSRPEX, hämtas styrinformationsdelen HEAD från registerminnet RM och med hjälp av pekaren hämtas signaldata från signaldataarenan i systemminnet SM eller i exekveringsprocessorns registerminne RM. Enligt ett fördelaktigt utförande kan datatransporter till och från pá centralprocessorsystemets systemminne SM eller registerminnet RM ske med hjälp av direkt minnesaccess DMA som är känt i sig.
Minnesaccesserna kan därvid stjälas med s k cykelstölder utan störning av parallellt pågående minnesaktiviteter i den eller de Oona-u macanv- 10 15 20 '25 515 265 -- --v »~.~ -ncwcn P14915SE.A02 - 1994-10-12 8 jobbexekverande processorerna.
I figur 3 beskrives närmare systemet för behandling av signaldata. Signalkommunikation med regionala processorer RP sker via interfacekretsar omfattande protokollhanterare eller s k i-RPH. Dylika självständigt med hantering av signaler till och från regionala regionalprocessorhanterare enheter arbetar processorer RP och kan vanligtvis hantera ett antal regionala processorer. Dessa regionala processorhanterare RPH har tillgång till centralprocessorsystemets centrala buss och kan bland annat själva adressera centralprocessorns minne SM. Även andra perifera systemenheter kan via ett in-utsystem I/0 kommunicera med protokollhanterare i-RPH. Signaler som kommer in tas således om hand av ett signalförmedlande system vilket omfattar en signalprocessor eller en dedikerad processor SPU. Det signalförmedlande systemet omfattar ovan nämnda protokollhanterare i-RPH som bildar gränssnittskretsar.
Själva interprocessorsamarbetet mellan kan exempelvis utföras väsentligen i överensstämmelse med vad som anges i SE-B-439 208.
Enligt detta dokument samarbetar de regionala processorerna med ett självständigt samarbetssignalsförmedlingssystem. programminnesstyrt Enligt själva samarbetsprocessen sker anrop och meddelandeöverföring mellan varandra genom olika regionala processorer. Ifràn de regionala processorerna inkommandesamarbetssignalerkommersignalförmedlingssystemetatt inordnas i prioritetsordning eller i olika prioritetsnivàer. För att skall samarbetssignalförmedlingssystemets funktionsblock kunna förstå denna prioritering kunna utföras måste de meddelanden som kommer in. olika signalförmedlingssystemet inkommande signal till önskad standard, Om exempelvis olika regionala processorer har standarder, anpassar lämpligen enligt ett fördelaktigt utförande till den standard som den anropade processorn har. Enligt ett fördelaktigt utförande kan funktionsblock för processorerna i kategorier vilka speciellt kan bero av den anordnas indelning av de regionala aktuella multiprocessororganisationen. Detta kan utformas pà øuo~«~ nunnan 10 15 20 _25 .go " äs 515 265 P149l5SE.A02 - 1994-10-12 9 önskat sätt exempelvis genom att alla processorer kan anropa alla eller att vissa bara kan anropa vissa processorer etc. Eller att endast en central processor kan ta emot anrop från en regional processor eller att inga regionala processorer kan anropa varandra etc.
Signalprocessorn SPU kommunicerar så som ovan nämnts med perifera processorer, exempelvis regionala processorer RP och dylikt via interface-protokollhanterare i-RPH vilka är anpassade efter den interprocessorkommunikation som önskas i systemet. Dessa i-RPH kan innehålla för hastighetsanpassning eller interface-protokollhanterare mellanbuffertar exempelvis (ej visade) anpassning mellan olika standarder mellan regionala processorer Enligt ett fördelaktigt utföringsexempel kan alla regionala processorer vara dubblerade och/eller centrala processorer m.m. och samarbeta efter en belastningsdelningsprincip men detta påverkar ej uppfinningen och kommer därför ej att närmare beskrivas här.
För bearbetningen av signaler kan signalprocessorn SPU initiera antingen en eller flera exekverande processorer IPU1, IPUW... till varje signal som gäller exekvering av ett funktionsblock.
(Varje central processor består av ett antal funktionsblock som vart och ett fått en specifik funktion.) Enligt det visade exemplet sker all trafikstyrande databearbetning med temporära data i interna processregister RM hos de jobbexekverande processorerna IPU¿. Som temporära data ses därvid signaldata som överförs av signalprocessorn SPU till den exekverande processorns IPU processregister RM, vilka data alltså är direkt tillgängliga för bearbetning.
Signalprocessorn SPU och därigenom signalförmedlingssystemet s k jobb- och signalbuffertar JBU vilka fördelaktigt (först in-först ut) vilka är I det visade exemplet har den inkommande signalen antagits vara av den typ som omfattar består av s k FIFO-register anordnade för de olika prioritetsnivåerna A,B,C. beskrivits i. det föregående, nämligen den som består av en uunnno 10 15 20 _25 ɧ'§0 'äs S515 26.5 P14915SB.A02 - 1994-10-12 datadel visade BODY. exemplet HEAD HEAD och en det tillsammans med en stackpekare i given prioritetsnivå efter det styrinformationsdel Styrinformationsdelen lagras i att signalens datadel BODY bufferterats i signalsystemminnet SM som kan vara gemensamt för centralprocessorsystemet. Systemets datavariabler lagras i systemminnet SM. Signaldata BODY kan här fördelaktigt lagras i en areastruktur och enligt ett speciellt utförande är systemminnet SM utrustat med s k direktminnesaccess DMA. Bufferterade signaler som lagrats i jobbuffertblock JBU expedieras i den prioritets- och sekvensordning som ges av signalprocessorns jobbbuffertar och lägges ut till en relevant IPUP Således signalsändningar av en jobbexekverande processor IPU1 med en I det illustrerade exemplet hämtas signalens styrinformationsdel HEAD jobbexekverande processor aktiveras instruktion men de utförs av signalprocessorn SPU. från buffertminnet JBU i signalprocessorn SPU för exekvering.
Medan datadelen BODY av signalen hämtas ifrån systemminnet SM.
Enligt ett alternativt utförande kan datadelen BODY vara lagrad i exekveringsprocessorns IPU1 registerminne RM såsom beskrivits i det föregående. Adresseringen av datadelen sker med hjälp av signalens pekare som bufferterats i jobbufferten (buffertminnet) JBU nämnts. tillsammans med styrinformationsdelen HEAD såsom ovan Enligt ett fördelaktigt utförande kan utgående signaldata mellanbufferteras (ej visat här) för utjämning vid behov av interna tidsskillnader före utsändning sker till perifera systemenheter eller regionala processorer RP. Detta innebär givetvis också att en standardanpassning kan ske före utsändning på ett sätt som motsvarar vad som ovan nämnts vid inkommande signaler. En jobbexekverande processor IPU kan på i sig känt sätt omfatta förutom registerminnet RM en databearbetningsenhet ALU, och i ett programminne PS lagrat ett antal funktionsblock. Det kan även omfatta s k referensminnen (ej visade här). uppfinningen kan omfatta ett väsentligen Systemet enligt godtyckligt antal regionala processorer samt ett antal centrala ann-na a »vunn- 10 15 20 _25 .go 'äs '515 265 -uwu-»Q Pl4915SE.AO2 - 1994-10-12 där signalprocessor processorenheter varje centralprocessorenhet omfattar åtminstone en SPU och en jobbexekverande processor IPU. Men det kan givetvis även omfatta en (flera) signalprocessor SPU och ett antal jobbexekverande processorer IPU1hörande till denna (varje) signalprocessor eller signal- och samarbetsprocessor, men även detta kan variera och systemet kan vara utformat på en rad olika sätt.
Enligt ett speciellt utförande används systemet inom ett system för telekommunikation eller för datakommunikation. Enligt ett annat speciellt utförande kan systemet speciellt användas inom s k ISDN-kommunikation (Integrated Services Digital Network).
I fallet av ett telekommunikationssystem kan därvid detta bestå av det s k AXE-systemet (av fabrikat LM Ericsson) som består av en kopplingsdel och ett styrdel. Denna styrdel omfattar därvid bl a ett ett centralprocessorsubsystem cxflu ett antal in/ut system. och (I/0) Processorn består av ett antal funktionsblock med vardera en regionalprocessorsubsystem specifik funktion. Det regionala processorsystemet respektive det centrala processorsystemet utgöres därvid speciellt av systemet såsom beskrivits i anslutning till föreliggande uppfinning.
Enligt ett exempel, som dock endast anges i exemplifierande syfte kan signalformatet vara enligt CCITT signalsystem 7 etc varvid styrinformationsdelen HEAD kan bestå av exempelvis 16 bytes och datadelen exempelvis 256 bytes. Dock kan som tidigare nämnts signalformatet vara vilket som helst. skall till utföringsformer utan kan varieras på en lång rad sätt inom ramen Uppfinningen givetvis ej begränsas visade för patentkraven. u-.uu-
Claims (21)
1. System för signal-, och datahantering omfattande ett centralt processorsystem omfattande åtminstone två processorer (SPU, IPU) , och åtminstone en regional processor (RP) där centralprocessorsystemet:omfattar'ett:antal funktionsblock'varvid signalhantering till och från exempelvis en regional processor (RP) (RPH) i centralprocessorsystemet och där en av processorerna i det hanteras av signalhanteringssystem centrala processorsystemet består av en samarbetsprocessor eller (SPU) funktionsblocken styrs av den centrala signalprocessorn (SPU) en signalprocessor varvid signalhanteringen mellan genom s k samarbetssignaler, k ä n n e t e c k n a t d ä r a v , att varje signal omfattar en styrinformationsdel (HEAD) och en datadel (BODY) och att för styrinformationsdelen (HEAD) lagras i signalprocessorns (SPU) varje inkommen signal buffertminne (JBU) tillsammans med en pekare medan datadelen (BODY) lagras i ett annat minne (SM;RM), att vid exekvering den i buffertminnet lagrade styrinformationsdelen (HEAD) tillsammans till (IPU) registerminne (RM) medan datadelen endast hämtas om den skall överföres exekveringsprocessorns med pekaren bearbetas och att den då lätt kan åtkommas för bearbetning i exekveringsprocessorns (IPU) registerminne (RM) så att onödiga transporter av data undvikes.
2. System enligt patentkrav 1, k ä n n e t e c k n a t d ä r a v, att datadelen (BODY) lagras i ett systemminne (SM).
3. System enligt patentkrav l, k ä n n e t e c k n a t d ä r a V, att datadelen (BODY) lagras i. en exekveringsprocessors (IPU) registerminne (RM) eller en logisk förlängning av detta. 10 15 20 25 30 35 uno-ao s1s 265* 13
4. System enligt patentkrav 2 eller 3, k ä n n e t e c k n a t d ä r a v, att datadelen (BODY) av en signal när den skall bearbetas hämtas ifrån systemminnet (SM) av styrinformationsdelen (HEAD) och den styrinformationsdelen(HEAD)medföljandestackpekarenalternativt från den logiska förlängningen av registerminnet (RM) om den är lagrad däri.
5. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att s k direkt minnesaccessteknik (DMA) utnyttjas för transport av data till och från systemminnet (SM).
6. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signalprocessorn (SPU) via interfaceprotokollhanterare (i- RPH) kommunicerar med perifiera enheter eller exempelvis regionala processorer (RP).
7. System enligt patentkrav 6, k ä n n e t e c k n a t d ä r a v, att interfaceprotokollhanterare (i-RPH) är försedda med mellanminne för hastighetsanpassning mellan enheterna.
8. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, (SPU) (IPU) för en signal avseende exekvering av funktionsblock. att signalprocessorn initierar enn exekveringsprocessor
9. System enligt något av patentkraven l-7, d ä r a v, (SPU) (IPU) k ä n n e t e c k n a t att exekveringsprocessor signalprocessorn initierar fler än en för en signal avseende funktionsblocksexekvering. 10 15 20 25 30 35 , . 515 265 14
10. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signaldata som överförs från signalprocessorn (SPU) till ett registerminne (RM) (IPU) bildar temporära data som är direkt tillgängliga för bearbetning. i en exekverande processor
11. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att samarbetsprocessorn (SPU) omfattar jobb-, och signalbuffertar (JBU) vilka är anordnade i prioritetsnivå (A,B,C).
12. System enligt patentkrav 11, k ä n n e t e c k n a t d ä r a v, att jobb-, och signalbuffertarna består av s 1< FIFO-register (först in-först ut).
13. System enligt patentkrav 12, k ä n n e t e c k n a t d ä r a v, att styrinformationsdelen (HEAD) lagras i en given prioritetsnivå (A,B,C) efter lagring av datadelen (BODY) i systemminnet (SM) eller i exekveringsprocessorns registerminne (RM).
14. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signalsändningar aktiveras av en exekveringsprocessor (IPU) instruktion samt att signalsändningar utföres av med en samarbetsprocessorn (SPU).
15. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att utgående signaldata mellanbufferteras för utjämning av interna tidsskillnader vid utgång till perifera enheter.
16. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att det omfattar fler än en exekveringsprocessor (IPU1, IPU2). IOIQIQ 10 15 20 25 30 35 none...- 515 265 15
17. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att det ingår i ett kommunikationssystem och att formatet på signalerna bestäms av det s k signalsystem 7 (SS 7).
18. Förfarande för signal-, och databehandling i ett styrdatorsystem med ett centralt processorsystem omfattande åtminstone två processorer (SPU, IPU) samt ett regionalt processorsystem omfattande åtminstone en regional processor (RP) varvid.i centralprocessorsystemet ingående signalprocessor (SPU) styr hanteringen av signaler mellan olika funktionsblock via samarbetssignaler, där centralprocessorsystemet vidare omfattar ett antal funktionsblock varvid signaler delas upp i en styrinformationsdel (HEAD) och en datadel (BODY), k ä n n e t e c k n a t d ä r a v, att varje inkommen signal lagras som köbuffert i ett i signalprocessorn (SPU) ingående buffertminne (JBU) på så sätt - att styrinformationsdelen.av signalen (HEAD) tillsammanslmed en pekare lagras i en signalprocessors (SPU) buffertminne (JBU), - att signalens datadel (BODY) lagras separat i ett minne (SM;RM), - att vid exekvering styrinformationsdelen (HEAD) med pekare överföres till registerminnet (RM) ieu1exekveringsprocessor (IPU), - och att datadelen (BODY) bearbetasi.exekveringsprocessorns:registerminne (RM) så.att endast hämtas då den skall onödiga transporter av data undvikes.
19. Förfarande enligt patentkrav 18, k ä n n e t e c k n a t d ä r a v, att datadelen (BODY) lagras i ett systemminne (SM).
20. Förfarande enligt patentkrav 18, k ä n n e t e c k n a t d ä r a v, att datadelen (BODY) lagras i exekveringsprocessorns (IPU) ~ncnun 10 15 20 25 ß » 515 265 -»u..., 16 registerminne (RM).
21. Kommunikationssystem vilket är prgramminnesstyrt och omfattar en kopplingsdel och en styrdel varvid styrdelen omfattar ett antal funktionsblock tilldelade givna funktioner, där systemet omfattar ett centralt processorsystem omfattande åtminstone två processorer (SPU, IPU), ett in/ut-system (I/0) och ett regionalprocessorsystem omfattande ett antal regionala processorer (RP) varvid signalhantering mellan regionalprocessorsystemet och centralprocessorsystemet hanteras av organ för hantering av regionala processorer (RPH) varvid åtminstone en av processorerna i det centrala processorsystemet består av en signalprocessor (SPU) vilken samarbetar med en eller (IPUi) flera samarbetssignaler exekveringsprocessorer genom varvid dessa samarbetssignaler styres av signalprocessorn (SPU), k ä n n e t e c k n a t d ä r a V, att varje signal såsom köbuffert lagras i ett buffertminne i signalprocessorn (SPU) och att styrinformationsdelen (HEAD) av en uppdelad signal lagras i ett signalbuffertminne (JBU) i en signalprocessor (SPU) tillsammans med en pekare och att signalens datadel (BODY) lagras i ett systemminne (SM) eller en förlängning av exekveringsprocessorns (IPUi) (RM) (HEAD) vid exekvering överföres (IPU) (RM) lätttillgänglig exekvering i varvid till och varvid registerminne styrinformationsdelen exekveringsprocessorns registerminne datadelen (BODY) är exekveringsprocessorns (IPUi) registerminne och att den endast för hämtas då den skall bearbetas och i övrigt är passiv. un-ny..
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9403533A SE515265C2 (sv) | 1994-10-17 | 1994-10-17 | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem |
CN95196647A CN1097785C (zh) | 1994-10-17 | 1995-10-17 | 信号数据处理***及方法以及包括信号数据处理***的通信*** |
EP95935640A EP0791198B1 (en) | 1994-10-17 | 1995-10-17 | System and method for processing of signal data and a communication system comprising a signal data processing system |
JP8513167A JPH10507551A (ja) | 1994-10-17 | 1995-10-17 | 信号データの処理システム及び方法、並びに信号データ処理システムを含む通信システム |
KR1019970702472A KR100291301B1 (ko) | 1994-10-17 | 1995-10-17 | 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템 |
CA002202862A CA2202862A1 (en) | 1994-10-17 | 1995-10-17 | System and method for processing of signal data and a communication system comprising a signal data processing system |
PCT/SE1995/001216 WO1996012235A1 (en) | 1994-10-17 | 1995-10-17 | System and method for processing of signal data and a communication system comprising a signal data processing system |
DE69520886T DE69520886T2 (de) | 1994-10-17 | 1995-10-17 | System und verfahren zur verarbeitung von signaldaten und kommunikationssystem mit system zur verarbeitung von signaldaten |
US08/817,511 US5951654A (en) | 1994-10-17 | 1995-10-17 | System for processing cooperation signals by storing and executing the control part of the signal separately from the data part using pointer to link the two parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9403533A SE515265C2 (sv) | 1994-10-17 | 1994-10-17 | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9403533D0 SE9403533D0 (sv) | 1994-10-17 |
SE9403533L SE9403533L (sv) | 1996-04-18 |
SE515265C2 true SE515265C2 (sv) | 2001-07-09 |
Family
ID=20395635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9403533A SE515265C2 (sv) | 1994-10-17 | 1994-10-17 | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem |
Country Status (9)
Country | Link |
---|---|
US (1) | US5951654A (sv) |
EP (1) | EP0791198B1 (sv) |
JP (1) | JPH10507551A (sv) |
KR (1) | KR100291301B1 (sv) |
CN (1) | CN1097785C (sv) |
CA (1) | CA2202862A1 (sv) |
DE (1) | DE69520886T2 (sv) |
SE (1) | SE515265C2 (sv) |
WO (1) | WO1996012235A1 (sv) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE515265C2 (sv) * | 1994-10-17 | 2001-07-09 | Ericsson Telefon Ab L M | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem |
US6154460A (en) * | 1997-05-30 | 2000-11-28 | Alcatel Usa Sourcing, L.P. | Data packet transmission system and method |
US6366663B1 (en) * | 1997-07-21 | 2002-04-02 | Mci Communications Corporation | System for achieving local number portability |
US6157968A (en) * | 1998-01-26 | 2000-12-05 | Motorola Inc. | Interface with selector receiving control words comprising device identifiers for determining corresponding communications parameter set for interface port transfer of data words to peripheral devices |
JPH11232040A (ja) * | 1998-02-17 | 1999-08-27 | Sony Corp | データ出力装置及び方法 |
US8044793B2 (en) | 2001-03-01 | 2011-10-25 | Fisher-Rosemount Systems, Inc. | Integrated device alerts in a process control system |
US6438219B1 (en) | 1999-08-31 | 2002-08-20 | Worldcom, Inc. | System, method and computer program product for achieving local number portability costing support |
US6473502B1 (en) | 1999-08-31 | 2002-10-29 | Worldcom, Inc. | System, method and computer program product for achieving local number portability costing and network management support |
US6473503B1 (en) | 1999-08-31 | 2002-10-29 | Worldcom, Inc. | System, method and computer program product for achieving local number portability network management support |
US7720727B2 (en) | 2001-03-01 | 2010-05-18 | Fisher-Rosemount Systems, Inc. | Economic calculations in process control system |
US8073967B2 (en) * | 2002-04-15 | 2011-12-06 | Fisher-Rosemount Systems, Inc. | Web services-based communications for use with process control systems |
CN1295633C (zh) * | 2002-12-26 | 2007-01-17 | 华为技术有限公司 | 一种多cpu通信的方法 |
CN100347674C (zh) * | 2004-06-09 | 2007-11-07 | 宏正自动科技股份有限公司 | 智能平台管理接口***及其执行方法 |
US9201420B2 (en) | 2005-04-08 | 2015-12-01 | Rosemount, Inc. | Method and apparatus for performing a function in a process plant using monitoring data with criticality evaluation data |
US8005647B2 (en) | 2005-04-08 | 2011-08-23 | Rosemount, Inc. | Method and apparatus for monitoring and performing corrective measures in a process plant using monitoring data with corrective measures data |
WO2007115199A2 (en) | 2006-03-31 | 2007-10-11 | Qualcomm Incorporated | Memory management for high speed media access control |
US8301676B2 (en) | 2007-08-23 | 2012-10-30 | Fisher-Rosemount Systems, Inc. | Field device with capability of calculating digital filter coefficients |
US7702401B2 (en) | 2007-09-05 | 2010-04-20 | Fisher-Rosemount Systems, Inc. | System for preserving and displaying process control data associated with an abnormal situation |
US8055479B2 (en) | 2007-10-10 | 2011-11-08 | Fisher-Rosemount Systems, Inc. | Simplified algorithm for abnormal situation prevention in load following applications including plugged line diagnostics in a dynamic process |
CN101930353A (zh) * | 2009-06-25 | 2010-12-29 | 龙迅半导体科技(合肥)有限公司 | Mcs51系列mcu双数据指针的实现 |
US9927788B2 (en) | 2011-05-19 | 2018-03-27 | Fisher-Rosemount Systems, Inc. | Software lockout coordination between a process control system and an asset management system |
US9342362B2 (en) * | 2012-06-15 | 2016-05-17 | Nvidia Corporation | Service-processor-centric computer architecture and method of operation thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE439208B (sv) * | 1983-09-30 | 1985-06-03 | Ericsson Telefon Ab L M | Programminnesstyrd telekommunikationsanleggning |
US4601586A (en) * | 1984-02-10 | 1986-07-22 | Prime Computer, Inc. | Solicited message packet transfer system |
US4755986A (en) * | 1985-09-13 | 1988-07-05 | Nec Corporation | Packet switching system |
US5315707A (en) * | 1992-01-10 | 1994-05-24 | Digital Equipment Corporation | Multiprocessor buffer system |
SE515265C2 (sv) * | 1994-10-17 | 2001-07-09 | Ericsson Telefon Ab L M | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem |
US5870394A (en) * | 1996-07-23 | 1999-02-09 | Northern Telecom Limited | Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system |
-
1994
- 1994-10-17 SE SE9403533A patent/SE515265C2/sv not_active IP Right Cessation
-
1995
- 1995-10-17 CA CA002202862A patent/CA2202862A1/en not_active Abandoned
- 1995-10-17 WO PCT/SE1995/001216 patent/WO1996012235A1/en active IP Right Grant
- 1995-10-17 EP EP95935640A patent/EP0791198B1/en not_active Expired - Lifetime
- 1995-10-17 KR KR1019970702472A patent/KR100291301B1/ko not_active IP Right Cessation
- 1995-10-17 JP JP8513167A patent/JPH10507551A/ja active Pending
- 1995-10-17 DE DE69520886T patent/DE69520886T2/de not_active Expired - Lifetime
- 1995-10-17 US US08/817,511 patent/US5951654A/en not_active Expired - Lifetime
- 1995-10-17 CN CN95196647A patent/CN1097785C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1097785C (zh) | 2003-01-01 |
DE69520886T2 (de) | 2001-11-29 |
WO1996012235A1 (en) | 1996-04-25 |
US5951654A (en) | 1999-09-14 |
EP0791198A1 (en) | 1997-08-27 |
KR100291301B1 (ko) | 2001-06-01 |
CN1168731A (zh) | 1997-12-24 |
JPH10507551A (ja) | 1998-07-21 |
DE69520886D1 (de) | 2001-06-13 |
CA2202862A1 (en) | 1996-04-25 |
SE9403533D0 (sv) | 1994-10-17 |
SE9403533L (sv) | 1996-04-18 |
EP0791198B1 (en) | 2001-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SE515265C2 (sv) | System och förfarande för behandling av signaldata samt kommunikationssystem omfattande ett signaldatabehandlingssystem | |
US7814283B1 (en) | Low latency request dispatcher | |
US4864495A (en) | Apparatus for controlling vacant areas in buffer memory in a pocket transmission system | |
US7769015B2 (en) | High performance network adapter (HPNA) | |
US5418781A (en) | Architecture for maintaining the sequence of packet cells transmitted over a multicast, cell-switched network | |
EP1512078B1 (en) | Programmed access latency in mock multiport memory | |
JP2002512460A (ja) | デジタルデータネットワークにおけるメッセージフローを調整するシステムおよび方法 | |
US7352766B2 (en) | High-speed memory having a modular structure | |
CN110995598B (zh) | 一种变长报文数据处理方法和调度装置 | |
US7126959B2 (en) | High-speed packet memory | |
JPH02234543A (ja) | デイジタル交換装置、メツセージ・コンバイニング・スイツチ及びその動作方法 | |
US7433364B2 (en) | Method for optimizing queuing performance | |
US20020065865A1 (en) | Methods and apparatus for regulating process state control messages | |
CN101546300B (zh) | 存储器控制装置、存储器控制方法和信息处理*** | |
SE470299B (sv) | Kösystem för väljare med "Fast-Circuit"-egenskaper | |
EP2504771B1 (en) | Addressable fifo | |
CN101634956B (zh) | 多核处理器消息调度方法及调度器 | |
CN106020974A (zh) | Numa平台的内存缓存方法及*** | |
US20140207881A1 (en) | Circuit arrangement for connection interface | |
EP1661332B1 (en) | Electronic circuit with processing units coupled via a communications network | |
US6181701B1 (en) | Method for optimizing the transmission of ATM cells via connection sections | |
SE503633C2 (sv) | Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning | |
SE503506C2 (sv) | System och förfarande för behandling av data samt kommunikationssystem med dylikt system | |
JPS58166425A (ja) | スロ−ダウン制御方式 | |
JPH03273734A (ja) | 受信待ち行列処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |